JP2004192770A - 符号化方法と装置および光学ディスク記録方法と装置 - Google Patents
符号化方法と装置および光学ディスク記録方法と装置 Download PDFInfo
- Publication number
- JP2004192770A JP2004192770A JP2002362930A JP2002362930A JP2004192770A JP 2004192770 A JP2004192770 A JP 2004192770A JP 2002362930 A JP2002362930 A JP 2002362930A JP 2002362930 A JP2002362930 A JP 2002362930A JP 2004192770 A JP2004192770 A JP 2004192770A
- Authority
- JP
- Japan
- Prior art keywords
- encoding
- data
- word
- modulation
- mapping
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M5/00—Conversion of the form of the representation of individual digits
- H03M5/02—Conversion to or from representation by pulses
- H03M5/04—Conversion to or from representation by pulses the pulses having two levels
- H03M5/14—Code representation, e.g. transition, for a given bit cell depending on the information in one or more adjacent bit cells, e.g. delay modulation code, double density code
- H03M5/145—Conversion to or from block codes or representations thereof
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/14—Digital recording or reproducing using self-clocking codes
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/14—Digital recording or reproducing using self-clocking codes
- G11B20/1403—Digital recording or reproducing using self-clocking codes characterised by the use of two levels
- G11B20/1423—Code representation depending on subsequent bits, e.g. delay modulation, double density code, Miller code
- G11B20/1426—Code representation depending on subsequent bits, e.g. delay modulation, double density code, Miller code conversion to or from block codes or representations thereof
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/14—Digital recording or reproducing using self-clocking codes
- G11B20/1403—Digital recording or reproducing using self-clocking codes characterised by the use of two levels
- G11B20/1423—Code representation depending on subsequent bits, e.g. delay modulation, double density code, Miller code
- G11B20/1426—Code representation depending on subsequent bits, e.g. delay modulation, double density code, Miller code conversion to or from block codes or representations thereof
- G11B2020/1457—Code representation depending on subsequent bits, e.g. delay modulation, double density code, Miller code conversion to or from block codes or representations thereof wherein DC control is performed by calculating a digital sum value [DSV]
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B7/00—Recording or reproducing by optical means, e.g. recording using a thermal beam of optical radiation by modifying optical properties or the physical structure, reproducing using an optical beam at lower power by sensing optical properties; Record carriers therefor
- G11B7/004—Recording, reproducing or erasing methods; Read, write or erase circuits therefor
- G11B7/0045—Recording
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B7/00—Recording or reproducing by optical means, e.g. recording using a thermal beam of optical radiation by modifying optical properties or the physical structure, reproducing using an optical beam at lower power by sensing optical properties; Record carriers therefor
- G11B7/24—Record carriers characterised by shape, structure or physical properties, or by the selection of the material
- G11B7/26—Apparatus or processes specially adapted for the manufacture of record carriers
- G11B7/261—Preparing a master, e.g. exposing photoresist, electroforming
Landscapes
- Engineering & Computer Science (AREA)
- Signal Processing (AREA)
- Theoretical Computer Science (AREA)
- Signal Processing For Digital Recording And Reproducing (AREA)
Abstract
【課題】符号化効率を低下させずに、低周波成分を抑制する符号化方法と装置、および、光学ディスク記録方法と装置を提供する。
【解決手段】現在符号化データワードの符号化に際して、その後に符号化を行なうデータワードを参照して(ルックアヘッドして)、現在符号化データワードのための最良の冗長信号を生成し、その冗長信号を用いて現在符号化データワードを符号化する。また、規則的な代替コードと推計代替ルコードとの両者を用い、代替ワードの推計発生に依存してデータセグメントのワードの長さを変化させるルックアヘッド決定アルゴリズムを用いて、符号化効率を低下させることなく、符号化データに含まれる低周波成分をより効果的に抑制する。
【選択図】 図1
【解決手段】現在符号化データワードの符号化に際して、その後に符号化を行なうデータワードを参照して(ルックアヘッドして)、現在符号化データワードのための最良の冗長信号を生成し、その冗長信号を用いて現在符号化データワードを符号化する。また、規則的な代替コードと推計代替ルコードとの両者を用い、代替ワードの推計発生に依存してデータセグメントのワードの長さを変化させるルックアヘッド決定アルゴリズムを用いて、符号化効率を低下させることなく、符号化データに含まれる低周波成分をより効果的に抑制する。
【選択図】 図1
Description
【0001】
【発明の属する技術分野】
本発明はチャネルコーディング技術に関するものであり、特に、符号化データの低周波成分が抑制されるような2進数データを符号化する改良型符号化方法と装置、および、光学ディスク記録方法と装置に関する。
【0002】
【従来の技術】
符号化データ内の低周波成分を抑制することは、雑音の多い環境において元のデータを再生する場合における復号器を援助し、サーボシステムなどの他のシステム成分とのクロスカップリングを回避するために、多くのデータ伝送システムおよびデータ記憶システムにおいて重要である。
そのようなスペクトル拘束符号化を構築する共通の戦略は、データワードが2以上の代替情報に等価的に符号化されるように符号化に冗長情報(リダンダンシー)を付加することである。低DC成分を提供する代替情報を選択することにより、符号化データの低周波スペクトルが効果的に抑制できる。
しかしながら、周波数成分の抑制の品質はDC成分の抑制のために設けた冗長ビットデータの量および複数の代替符号化マッピングの中から選択するための選択する戦略に大きく依存する。冗長ビットデータの量を増加させればDC成分の抑制は良好になるが、符号化効率は低下する。それゆえ、効率よい選択戦略が、低価格で符号化効率を維持して符号化データのDC成分を拘束するシステム設計を満足させるために重要である。
【0003】
本発明の明細書において、符号化効率を低下させずにDC成分の抑制を改善することを達成可能な、符号化装置に共通に使用できる選択戦略を改善する方法および装置について述べる。
【0004】
DC成分を抑制するために符号化データに冗長ビットデータを付加するために用いられる複数の技法が知られている。
たとえば、コンパクトディスク装置に適用されている、8/14変調(EFM)符号化において、8ビットデータから14ビットデータへの翻訳(translation 、変換)テーブルがバイトデータのシーケンスをコードワードにマッピングする。生成された翻訳テーブルは最小ランレングス拘束を満足し、符号化における2つの2進数“1“シンボルが少なくとも2つの2進数“0“に分離され、最大ランレングス拘束が符号化データ内に“0“が10以上の連続する2進数のシーケンスが表れないことを確実化する。
最小ランレングス拘束はコンパクトディスク(CD)における物理的なピット構造の最小の特徴寸法に依存し、最大ランレングスが復号過程におけるクロック再生の信頼性のため必要である。
各コードワード対の間で、3個のマージング(merging 、吸収)ビットのシーケンスが挿入される。マージングビットの値は上記ランレングス拘束が満足されている限り自由に選択できる。
マージングビットの値を選択する自由度は、DC成分抑制のために限界がある。マージングビットを選択した後、マージングビットを含むランレングス符号化ディスクがNRZI変調され、符号化データビットシーケンス内の各“1“が変調ビットシーケンスにおけるビット遷移(transition)にマッピングされる。
DC成分が小さくなるようにマージングビットを決定するため、ラニング・ディジタル・サム(RDS:running digital sum )値が、変調ビットシーケンスにわたって2進数“1“シンボルの数と2進数“0“シンボルの数との差として規定される。符号化すべきデータは8ビットワードの連続的な順序で符号化器に対して示される。符号化すべき各データワードのために、ラニング・ディジタル・サム(RDS)が0に最も近づき、2進数“1“シンボルの数と2進数“0“シンボルの数とが平衡するように、マージングビットが選択される。
【0005】
DC成分を小さくする手段として冗長性(冗長情報)を用いる他の例は、DVD装置のためのEFM+ 符号化方法である。EFM符号化を改良したEFM+ 符号化方法において、8ビットのデータワードが8−16ビット状態依存翻訳テーブルを用いてコードにマッピングされる。
EFM符号化方法と異なり、EFM+ 符号化方法においては、DC成分の制御およびコードワード連結(concatenation)に用いるマージングビットは存在せず、その代わり、各データワードが代替テーブルを用いて他の方法で符号化され得る。しかしながら、DC成分を抑制するEFM+ 符号化方法の選択戦略は本質的に各有効符号化代替情報のためのEFM符号化に用いるものと同じであり、0に最も近いラニング・ディジタル・サム(RDS)を選択することが選択される。
【0006】
DC成分に依存しないDCフリー符号化方法の第3の例はフィリップ株式会社により提案されているパリティ保存型EFM(EFMPP(Parity Preserving)符号化方法である。EFMPP符号化方法においては、8ビットのデータワードがEFM+ 符号化と同様に、8−15ビットマッピングテーブルを用いてコードにマッピングされる。しかしながら、EFMPP符号化方法は独特(ユニーク)であって一般性に欠け、データワードのための代替コードを示すものが存在しない。DC成分の制御のために、実際の符号化処理の前に、データビットシーケンスがそれゆえDC制御ビットシーケンスとともにインターリーブされる。EFMPP符号化方法においては、そのように行なうことにより、DC成分を抑制するために必要な冗長性が提供される。
【0007】
EFM符号化方法とEFM+ 符号化方法との類似性において、DC制御ビットの値を選択するために、ラニング・ディジタル・サム(RDS)を計算し、ラニング・ディジタル・サム(RDS)が0に最も接近する方向に向かって決定するという、同じ戦略が用いられる。
【0008】
上述した例示から、本願発明の発明者は、符号化方法に冗長性を付加するための異なる技法が存在することを結論づけた。
(1)マージングビットまたは代替符号化マッピングの使用により冗長性を変調ビットシーケンスに付加すること。
(2)符号化前にビットデータシーケンスに制御ビットを挿入することにより冗長性を付加すること。
【0009】
それにも係わらず、EFMのような特別の符号化方法においては、DC抑制アルゴリズムと符号化翻訳方法とが緊密かつ構造的に一体化され、DC成分の抑制と符号化翻訳方法とが概念的に全体として分離している。
それゆえ本発明は、たとえば、コンパクトディスクのようなEFM符号化方法またはDVD用のEFM+ 符号化方法等の特定の符号化方法に依存せず、むしろ、コードマッピングに対してデータの選択を符号化器に与えることによりDC成分の抑制を達成する符号化方法を提案する。コードマッピングに対して代替データを選択する新規な戦略を導入することにより、符号化データにおける低周波成分の抑制が向上できる。
【0010】
【発明が解決しようとする課題】
上述した符号化方法において、EFM符号化方法からEFM+ 符号化方法への翻訳およびEFM+ 符号化方法からEFMPP符号化方法への翻訳の各々は高い符号化効率を提供するが、高い符号化率はDC成分の抑制の品質との妥協によって達成される。それゆえ、符号化効率との妥協なしにより良いDC成分抑制戦略の必要性が存在する。
【0011】
DC成分フリー符号化方法の他の例は、フィリップ株式会社から提案されているEFMCC(EFM Combi−Code)符号化フォーマットである。EFMCC符号化方法において、EFM+ 符号化方法と類似の8−15主コードマッピングを用いて尤も妥当な(mostly) コードにマッピングされる。しかしながら、事前に規定された間隔において、8−17代替コードマッピングが用いられて、各々が、有限状態マシーン(FSM)における同じ次の状態を持つがDC成分の制御のために反対の極性(パリティ)を持つ、2つのコードワードとの間の選択が提供される。このように、DC成分の抑制に必要な冗長性が提供される。EFM+ 符号化方法と同様に、各ケースにおいてラニング・ディジタル・サム(RDS)値を検索し、ラニング・ディジタル・サム(RDS)を最小にする選別を選択することにより、代替コードの選別を選択するための戦略を用いることができる。EFMCC符号化方法はまた少し修正されて、もしあるディジタルパターンが符号化コードシーケンスに表れるなら付加的な推計的代替情報の使用を可能にする。
【0012】
最近、ラニング・ディジタル・サム(RDS)の大きさではなくラニング・ディジタル・サム(RDS)のバリアンス(variance、分散、偏差、または、平方偏差) を最小にするためコードワードを選択する、および、ルックアヘッド符号化を用いるなどの他の決定アルゴリズムの導入が試みられており、そこでは、直接包囲するコードワードに代替情報の選択の効果だけでなく将来的にあり得るある数の決定方法による累積効果を考慮されている。しかしながら、ルックアヘッドアルゴリズムは元々、たとえば、EFMCC符号化方法において代替コードワードの挿入位置におけるように、決定点が予め決定されて固定の間隔に発生した場合のために設計されている。その結果として、そのアルゴリズムによってルックアヘッド符号化方法が遂行されるアルゴリズムが示唆されたEFMCC符号化方法においてありうる推計的な代替コードのその後への付加が、決定位置として規則的な代替コードのみを用い、ルックアヘッド決定トリーとして各ブランチ広がりが伝播される、部分的な利益のみに基づいて付加的な推計代替が遂行される。ある推計的な代替情報が前のワードにおける代替コードの選択に依存できるので、異なる分岐トリーの広がりが異なる代替パターンを受け入れることができる。特別の代替情報を導入するか否かの決定は現在のワードおよび次のワードのラニング・ディジタル・サム(RDS)のバリアンスの効果に依存される。このことはある程度の向上を提供するが、全体としてルックアヘッドトリーに関する効果よりもむしろそれらの局部的な利益のみを考慮しているから、最適な方法における推計的な代替情報には利益をもたらさない。
【0013】
本発明の目的は、符号化効率を低下させずに良好なDC成分の抑制を達成する符号化方法および装置を提供することにある。
また本発明の目的は、上記符号化方法および符号化装置を用いた、光学ディスク記録方法および光学ディスク記録装置を提供することにある。
【0014】
【課題を解決するための手段】
本発明の第1の観点によれば、2進数データを符号化する方法であって、
各々がNデータビットを有するデータワードを各々がMデータビットの2進数変調ワードに変換する符号化マッピング過程であって、同じデータワードが複数の変調ワードに翻訳可能である冗長情報を提供する、符号化マッピング過程と、
ルックアヘッド決定基準方法に従って前記符号化マッピング過程によって提供された複数の変調ワードからある確立された変調ワードを選択する選択過程と
を有し、
前記ルックアヘッド決定基準方法は、
変調すべき現在のデータワードおよび元データの形態または事前に符号化された形態のいずれかの所定数の将来データワードを記憶する段階と、
前記記憶された現在および将来のデータワードを符号化マッピングすることによって生成された変調ワードの乗数によって間隔が広げられた組み合わせトリーのためのラニング・ディジタル・サム(RDS)を評価するために経路探索する段階と、
前記経路探索のラニング・ディジタル・サム(RDS)の境界に最も接近する経路を見いだすことにより符号化すべき前記現在のデータワードのための符号化マッピングを選択することを決定する段階と
を有し、
その結果として、得られた2進数変調シーケンスの低周波成分が効果的に抑制され、周波数0Hzにおいて1次スペクトル零を生成する、
符号化方法が提供される。
【0015】
本発明の第2の観点によれば、2進数データを符号化する装置であって、
各々がNデータビットを有するデータワードを各々がMデータビットの2進数変調ワードに変換する符号化マッピング手段であって、同じデータワードが複数変調ワードに翻訳可能である冗長情報を提供する、符号化マッピング手段と、
ルックアヘッド決定基準手段による基準に従って前記符号化マッピング手段によって提供された複数の変調ワードからある確立された変調ワードを選択する選択手段と
を具備し、
前記ルックアヘッド決定基準手段は、
変調すべき現在のデータワードおよび元データの形態または事前に符号化された形態のいずれかの所定数の将来データワードを記憶するメモリと、
前記記憶された現在および将来のデータワードを符号化マッピングすることによって生成された複数の変調ワードによって間隔が広げられた組み合わせトリーのためのラニング・ディジタル・サム(RDS)を評価するために経路探索手段と、
前記経路探索のラニング・ディジタル・サム(RDS)の境界に最も接近する経路を見いだすことにより符号化すべき前記現在のデータワードのための符号化マッピングを選択する決定手段と
を具備し、
その結果として、得られた2進数変調シーケンスの低周波成分が効果的に抑制され、周波数0Hzにおいて1次スペクトル零を生成する、
符号化装置が提供される。
【0016】
本発明の符号化方法および装置において、2進数のソースデータのシーケンスが処理されて2進数のDCフリーの変調データのシーケンスが生成される。
【0017】
本発明の第3の観点によれば、情報信号を符号化した結果に基づいて連続的なレーザ光源を所定の周期でオン・オフ変調することにより光学ディスク記録媒体に記録する光学ディスク記録方法であって、
前記符号化方法において、
各々がNデータビットを有するデータワードを各々がMデータビットの2進数変調ワードに変換する符号化マッピング過程であって、同じデータワードが複数の変調ワードに翻訳可能である冗長情報を提供する符号化マッピングを行い、
ルックアヘッド決定基準方法に従って前記符号化マッピング過程によって提供された複数の変調ワードからある確立された変調ワードを選択し、
前記ルックアヘッド決定基準方法は、
変調すべき現在のデータワードおよび元データの形態または事前に符号化された形態のいずれかの所定数の将来データワードを記憶する段階と、
前記記憶された現在および将来のデータワードを符号化マッピングすることによって生成された複数の変調ワードによって間隔づけられた組み合わせトリーのためのラニング・ディジタル・サム(RDS)を評価するために経路探索する段階と、
前記経路探索のラニング・ディジタル・サム(RDS)の境界に最も接近する経路を見いだすことにより符号化すべき前記現在のデータワードのための符号化マッピングを選択することを決定する段階と
を有し、
前記決定段階は、前記ラニング・ディジタル・サム(RDS)の境界に最も接近し、かつ、前記ラニング・ディジタル・サム(RDS)のラニング・サムの境界に最も接近する経路を見いだすことにより符号化すべき前記現在のデータワードのための符号化マッピングを選択する段階を有し、
その結果として、得られた2進数変調シーケンスの低周波成分が効果的に抑制され、周波数0Hzにおいて2次スペクトル零を生成する、
光学ディスク記録方法が提供される。
【0018】
本発明の第4の観点によれば、連続的なレーザ光を出射するレーザ光源と、
前記レーザ光源からのレーザ光を変調して光学ディスク記録媒体へ照射する変調手段と、前記光学ディスク記録媒体へ記録する情報をオン・オフ変調信号に符号化して前記変調手段に出力する符号化装置とを具備し、
前記符号化装置は、
各々がNデータビットを有するデータワードを各々がMデータビットの2進数変調ワードに変換する符号化マッピング手段であって、同じデータワードが複数の変調ワードに翻訳可能である冗長情報を提供する、符号化マッピング手段と、
ルックアヘッド決定基準手段の基準に従って前記符号化マッピング手段によって提供された複数の変調ワードある確立された変調ワードを選択する選択手段と
を有し、
前記選択手段における前記ルックアヘッド決定基準手段は、
変調すべき現在のデータワードおよび元データの形態または事前に符号化された形態のいずれかの所定数の将来データワードを記憶するメモリ手段と、
前記記憶された現在および将来のデータワードを符号化マッピングすることによって生成された複数の変調ワードによって間隔付けられた組み合わせトリーのためのラニング・ディジタル・サム(RDS)を評価するために経路探索する険路探索手段と、
前記経路探索のラニング・ディジタル・サム(RDS)の境界に最も接近する経路を見いだすことにより符号化すべき前記現在のデータワードのための符号化マッピングを選択することを決定する決定手段と、
前記決定において、前記ラニング・ディジタル・サム(RDS)の境界に最も接近し、かつ、前記ラニング・ディジタル・サム(RDS)のラニング・サムの境界に最も接近する経路を見いだすことにより符号化すべき前記現在のデータワードのための符号化マッピングを選択する選択手段と
を具備し、
その結果として、得られた2進数変調シーケンスの低周波成分が効果的に抑制され、周波数0Hzにおいて2次スペクトル零を生成する、
光学ディスク記録装置が提供される。
【0019】
本発明の第5の観点によれば、2進数データを符号化する方法であって、
各々がNデータビットを有するデータワードを各々がMデータビットの2進数変調ワードに変換する符号化マッピング過程であって、規則的な代替コードおよび推計的な代替コードを用いて同じデータワードが複数の変調ワードに翻訳可能である冗長情報を提供する、符号化マッピング過程と、
前記規則的な代替コードおよび推計的な代替コードが用いられるワード位置を配置する検出過程と、
ルックアヘッド決定基準に従って前記符号化マッピング過程によって提供された複数の変調ワードからある確立された変調ワードを選択する選択過程と
を有し、
前記選択過程が、
符号化すべき長さが変化され得る現在のデータセグメントおよび元の形態または事前に符号化された形態のいずれかの長さが変化され得る将来のデータセグメントをメモリに記憶する段階と、
前記メモリに記憶された前記現在のデータセグメントおよび前記将来のデータセグメントを前記符号化マッピングによって生成された複数の変調ワードごと間隔づけられた組み合わせトリーにおける各経路のための決定基準を評価する段階と、
前記経路探索の決定基準の最良の値を用いて経路を見いだすことにより符号化すべき前記現在のデータセグメントのための符号化マッピングを選択する段階と
を有し、
それにより、得られた2進数変調シーケンスの低周波成分が効果的に抑制される、
符号化方法が提供される。
【0020】
本発明の第6の観点によれば、2進数データを符号化する装置であって、
各々がNデータビットを有するデータワードを各々がMデータビットの2進数変調ワードに変換する符号化手段であって、規則的な代替コードおよび推計的な代替コードを用いて同じデータワードが複数の変調ワードに翻訳可能である冗長情報を提供する、符号化手段と、
前記規則的な代替コードおよび推計的な代替コードが用いられるワード位置を配置する検出手段と、
ルックアヘッド決定基準に従って前記符号化手段によって提供された複数の変調ワードからある確立された変調ワードを選択する選択手段と
を具備し、
前記選択手段が、
符号化すべき長さが変化され得る現在のデータセグメントおよび元の形態または事前に符号化された形態のいずれかの長さが変化され得る将来のデータセグメントを記憶するメモリと、
前記メモリに記憶された前記現在のデータセグメントおよび前記将来のデータセグメントを前記符号化マッピングによって生成された複数の変調ワードごと間隔づけられた組み合わせトリーにおける各経路のための決定基準を評価する手段と、
前記経路探索の決定基準の最良の値を用いて経路を見いだすことにより符号化すべき前記現在のデータセグメントのためのい符号化マッピングを選択する手段と
を有し、
それにより、得られた2進数変調シーケンスの低周波成分が効果的に抑制される、
符号化装置が提供される。
【0021】
本発明の第7の観点によれば、連続的なレーザ光を出射するレーザ光源と、
前記レーザ光源からのレーザ光を変調して光学ディスク記録媒体へ照射する変調手段と、前記光学ディスク記録媒体へ記録する情報をオン・オフ変調信号に符号化して前記変調手段に出力する符号化装置とを具備し、
前記符号化装置は、
各々がNデータビットを有するデータワードを各々がMデータビットの2進数変調ワードに変換する符号化手段であって、規則的な代替コードおよび推計的な代替コードを用いて同じデータワードが複数の変調ワードに翻訳可能である冗長情報を提供する、符号化手段と、
前記規則的な代替コードおよび推計的な代替コードが用いられるワード位置を配置する検出手段と、
ルックアヘッド決定基準に従って前記符号化手段によって提供された複数の変調ワードからある確立された変調ワードを選択する選択手段と
を具備し、
前記選択手段が、
符号化すべき長さが平方偏差され得る現在のデータセグメントおよび元の形態または事前に符号化された形態のいずれかの長さが変化され得る将来のデータセグメントを記憶するメモリと、
前記メモリに記憶された前記現在のデータセグメントおよび前記将来のデータセグメントを前記符号化マッピングによって生成された複数の変調ワードごと間隔づけられた組み合わせトリーにおける各経路のための決定基準を評価する手段と、
前記経路探索の決定基準の最良の値を用いて経路を見いだすことにより符号化すべき前記現在のデータセグメントのための符号化マッピングを選択する手段と
を有し、
それにより、得られた2進数変調シーケンスの低周波成分が効果的に抑制される、
光学ディスク記録装置が提供される。
【0022】
本発明は下記の特徴を有する。
(1)本発明の符号化方法および符号化装置はそれ自身、2つの機能的な段階(過程)および手段を有する。符号化マッピング段階および手段は、ソースデータシーケンスを変調データシーケンスにマッピングする処理を行い、有効なソース・変調データマッピングの選択を提供する。
(2)本発明のルックアヘッドDC制御方法および装置は最終的な変調データのDC成分が低減されるような代替ソース・変調データマッピング間の適切な選択を行なう。
【0023】
上述した関連技術よりも改良された本発明は、DC制御方法および装置の選択戦略により達成される良好なDC成分抑制を実現する。
【0024】
本発明の選択戦略を下記に示す。
(a)符号化対象のデータブロックと固定数の将来データワードとを決定に一体化させることにより代替符号化を選択する、ルックアヘッドDC制御方法および装置。
(b)ラニング・ディジタル・サム(RDS)またはその変形形態、および、ラニング・ディジタル・サム(RDS)の和またはその変形形態の境界に基づく決定基準。
【0025】
本発明は符号化マッピングを修正せずに、本発明によって修正された符号化方法AのDC選択戦略を改善し、改良された符号化方法A+ をもたらし、復号器の側は修正する必要がなく、改良した符号化方法A+ のデータを復号し、良好なDC成分の抑制を行なうという利点がある。したがって、本発明は、CD装置など現存する記録技術に適用でき、顧客の再生装置を修正することなく符号化のDC成分を低減させることによりデータ記録ディスクの品質と信頼性を向上させることができる。
【発明の実施の形態】
【0026】
上記および他の本発明の目的および特徴は、添付図面に関連づけた下記の記述から一層明瞭になる。
【0027】
第1実施の形態
本発明の第1実施の形態を図1〜図11を参照して述べる。
本発明の第1実施の形態は、たとえば、EFMPP符号化方法および8ビット/15ビットに変換する符号化方法に関連づけて述べる。
【0028】
図1に図解した本発明の第1実施の形態の符号化装置100は、DCフリー符号化器1と、レーザ光源5と、光変調器6とを具備し、光学ディスク7のマスタ処理装置に適用可能である。
【0029】
DCフリー符号化器
DCフリー符号化器1は、ファーストイン・ファーストアウト(FIFO)メモリ2と、ルックアヘッド(Look-ahead)DC制御器3と、主符号化器としての符号化器マッピング部4を有する。
DCフリー符号化とは、DC成分を含まない符号化を言う。
ルックアヘッド符号化方法とは、現在符号化すべきデータワードの他に、次に符号化すべきデータワード、さらに次に符号化すべきデータワードなど、これから到来し符号化すべきデータワードを、現在のデータワードの符号化に用いて符号化する方法を言う。現在符号化すべきデータワードの他に、1以上のこれから符号化すべきデータワードを用いることができる。いくつのデータワードを用いるかに応じて、後述するFIFOメモリ2のメモリ深さ(長さ)Mが規定される。
【0030】
符号化装置100は、入力ソースデータ(信号)SDを受け入れて出力変調データ(信号)MDを生成する。入力ソースデータSDは、音またはコンピュータ用データなどの光学ディスク7に記録すべき情報を含む。出力変調データMDは入力ソースデータSDと同じ情報であるが符号化された形態のデータを含む。
光学ディスク7に符号化データを記録するため、レーザ光源5は連続的なレーザ光L1を射出し、その光が光変調器6を通過する。光変調器6はDCフリー符号化器1からの出力変調データMDによって制御されてオン・オフ変調された光L2を生成する。変調された光L2は光感応マイクロフィルムが被覆された光学ディスク7のガラスマスタを照射する。現像および複製処理後、ピットとランドの構造の形態で元の情報データが記録されたディスクが得られる。
【0031】
DCフリー符号化器1の動作サイクルは、FIFOメモリ2に新入力ソースデータSDを装荷(ロード)することにより開始する。同時に、ルックアヘッドDC制御器3は、主符号化器4から出力される状態転送信号R1を介して符号化器マッピング部(主符号化器)4とルックアヘッドDC制御器3の内部レジスタの同期をとる。それからルックアヘッドDC制御器3はFIFOメモリ2に記録されているデータワードS2を受け入れて、結果としての冗長信号S3を出力する。符号化処理の最後の段階において、符号化器マッピング部4はFIFOメモリ2からの現在データワードS1および冗長信号S3を出力変調データMDに翻訳する(translate)。
【0032】
FIFOメモリ
図2はメモリ深さ(長さ)M=2のFIFOメモリ2の例示的な構成を示す。FIFOメモリ2は、2個のレジスタ21および22が連続して接続されて構成されており、現在符号化対象の現在データワードS1が後段のレジスタ22に記憶され、次の符号化対象の次データワードS2が前段のレジスタ21において待機されている。レジスタ21および22に保持されている現在符号化対象データワードと次に符号化対象の次データワードは信号S21、S22としてルックアヘッドDC制御器3において利用可能である。現在符号化対象データワードS1(S22)は符号化器マッピング部4に送出される。
【0033】
ルックアヘッドDC制御器
従来のDC制御回路は現在符号化対象データワードのみを決定に考慮しているが、図3に図解した本発明の第1実施の形態のルックアヘッドDC制御器3は、現在符号化対象データワードの他に少なくとも1個の次に符号化対象となるデータワードを用いており、本実施の形態では、メモリ深さ(長さ)M=2のFIFOメモリ2に記憶されているM個の符号化対象データワードについて全てのあり得る冗長ビットの組み合わせにわたって完全な探索を行なう。
【0034】
図3に図解したルックアヘッドDC制御器3は、冗長データ生成部31と、事前符号化ビットシーケンサ32と、ディジタル積分器33と、ピークホールド部34と、最小値検出器35とを有する。
【0035】
冗長データ生成部31はそれぞれ2進数の冗長データ“00“、“01“、“10“、“11“を生成する独立した4個の冗長データ生成器31n(n=1〜4)を有する。
【0036】
事前符号化ビットシーケンサ32は独立した4個の並列符号化マッピング部32n(n=1〜4)を有する。並列符号化マッピング部32nの回路構成を図5に図示する。ルックアヘッドDC制御器3内の並列符号化マッピング部32nは、図4を参照して述べる主符号化器4と同様の回路構成をしており、主符号化器4における符号化に先立って後述する符号化処理を行なう。
【0037】
ディジタル積分部33は、独立した4個のディジタル積分器33n(n=1〜4)を有する。ディジタル積分器33nの回路構成を図8に示す。
【0038】
ピークホールド部34は独立した4個のピークホールド器34n(n=1〜4)を有する。ピークホールド器34nの回路構成を図9に示す。
【0039】
ルックアヘッドDC制御器3は、現在符号化対象データワードの符号化に際して、現在符号化対象データワードの他、少なくとも1つの次の符号化対象データワードをも参照して、各々のあり得る符号化方法をスコアリングすることにより、現在符号化対象データワードS22のための最良の冗長ビットを決定する。
ルックアヘッドDC制御器3における探索は、図4に図解する符号化器マッピング部(主符号化器)4から提供される、信号R11、R12、R13からなる状態転送信号R1の値で、事前符号化ビットシーケンサ32内の4個の並列符号化マッピング部32n(n=1〜4)のレジスタ、ディジタル積分器33内の4個のディジタル積分器33n(n=1〜4)のレジスタが同期化されて、初期化される。
【0040】
初期化の後、事前符号化ビットシーケンサ32の各並列符号化マッピング部32n(n=1〜4)により探索が行なわれ、冗長データ生成部31の冗長データ生成器31n(n=1〜4)からのあり得る冗長データ“00“、“01“、“10“、“11“の各々について、FIFOメモリ2から出力される現在符号化データワード)信号S22および次の符号化データワード信号S22を、主符号化器4の符号化に先立って、事前符号処理する。“00“、“01“、“10“、“11“である、冗長データXYについて、下位の桁Yが現在符号化データワードS22に関連しており、上位の桁Xは次の符号化データワードS21に関連している。
【0041】
ディジタル積分器33において、事前符号化ビットシーケンサ32において得られた信号S32についてラニング・ディジタル・サム(RDS:Running Digital Sum )信号S33が演算される。演算されたラニング・ディジタル・サム(RDS)信号S33はピークホールド部34のピークホールド器34n(n=1〜4)によって保持され、最小値検出器35において監視されて、最大絶対値ラニング・ディジタル・サム(RDS)信号S34が見いだされる。すなわち、事前符号化ビットシーケンスサ32において一旦、現在符号化データワードS22および次の符号化データワードS21についての事前符号化処理が終了すると、最小値検出器35が4個のピークホールド器34n(n=1〜4)に保持されているラニング・ディジタル・サム(RDS)のうち、最大絶対値ラニング・ディジタル・サム(RDS:Running Digital Sum )信号S34nに接近する最も小さな境界を持つ経路を見いだし、現在符号化データワードS22についての冗長ビットデータS3を決定する。冗長データ“00“または“01“についての経路が最小境界の場合、最小値検出器35は冗長値“0“を出力し、冗長データ“10“または“11“についての経路が最小境界の場合、最小値検出器35は冗長値“1“を出力する。
【0042】
ルックアヘッドDC制御器3によって一旦冗長値S3が決定されると、主符号化器としての符号化器マッピング部4がその冗長値S3を用いて現在符号化データワードS22を符号化できる。
【0043】
主符号化器
図4は図1に図解した符号化器マッピング部4の詳細回路図である。
主符号化器としての符号化器マッピング部4は、シフトレジスタ41と、有限状態マシン(FSM:finite State Machine) 符号化器42と、ノン・リターン・ツウ・ゼロ・反転(NRZI)変換器43と、ディジタル積分器44と、タイミング制御器45とを有する。
【0044】
冗長ビット信号S3と現在符号化データワードS1(S22)がシフトレジスタ41に記憶される。シフトレジスタ41は記憶したコンテンツ(データ)を8ビットワードS43のシーケンスとしてFSM符号化器42に出力する。FSM符号化器42は図6に図解した回路構成をしており、ルックアップテーブル62において状態依存8ビットデータを15ビットデータに状態依存翻訳処理を行う。状態依存翻訳処理とは、ルックアップテーブル62において、図6に図解した状態レジスタ61に格納されているデータの値に応じてシフトレジスタ41から出力された符号化データについて翻訳処理を行なうことを意味する。
【0045】
FSM符号化器42において得られた15ビットコードワードが光学ディスクのマスタリングに要求されるランレングス拘束条件を満足する。
15ビットコードワードはそれからNRZI変換器43において光学ディスクのマスタリングのための最終的な符号化変調ビットシーケンス信号MDに変換されて、光変調器6に印加される。NRZI変換器43の回路構成を図7に示す。
【0046】
タイミング制御器45は後述するモード信号MODE、リセット/ホールド信号RESET/HOLDを出力する。
【0047】
ルックアヘッドDC制御器3と符号化器マッピング部4とを同期させるために、符号化器マッピング部4において、FSM符号化器42から事前符号化ビットシーケンサ32への第1状態信号R11、NRZI変換器43から事前符号化ビットシーケンサ32への第2状態信号R12およびディジタル積分器44からディジタル積分器33への第3状態信号R13が共通の状態転送信号R1として纏められてルックアヘッドDC制御器3に提供される。
【0048】
事前符号化ビットシーケンサ
図5にルックアヘッドDC制御器3に用いられる事前符号化ビットシーケンサ32の4個の並列符号化マッピング部32n(n=1〜4)の1個の回路構成が図解されており、並列符号化マッピング部32nの回路構成は図4に図解した符号化器マッピング部4の回路構成に類似している。
並列符号化マッピング部32nは、シフトレジスタ51と、有限状態マシン(FSM:finite State Machine) 符号化器52と、ノン・リターン・ツウ・ゼロ・反転(NRZI)変換器53とを有する。
【0049】
シフトレジスタ51は、現在符号化データワードS22および次の符号化データワードS21、および、並列符号化マッピング部32nに対応する冗長データ生成器31nから出力された下位のビット31nL と上位のビット31nU からなる冗長ビット信号S31nを入力し、8ビットワードシーケンスデータS55に変換する。
図6に図解した回路構成を持つFSM符号化器52における状態レジスタ61およびルックアップテーブル62による状態依存翻訳処理により、8ビットワードシーケンスデータS55が15ビットコードワードS56に翻訳される。
【0050】
NRZI変換器53は、図7に図解する回路構成により、15ビットコードワードをシリアルNRZIビットストリームS32に翻訳する。
NRZI変換器53において翻訳されたビットストリームS32は、図3に示したディジタル積分器33およびピークホールド部34における処理に用いられる。
【0051】
図5に図解した並列符号化マッピング部32n(n=1〜4)は初期化のために主符号化器4から状態転送信号R1を受け入れる。この状態転送信号R1は各符号化サイクルにおいて、状態信号R11を用いてFSM符号化器52の状態、および、状態信号R12を用いてNRZI変換器53の状態を主符号化器4と同期させる。
【0052】
FSM符号化器
FSM符号化器42および52の回路構成は図6に図解されており、これらFSM符号化器42および52は主符号化器4および並列符号化マッピング部32n(n=1〜4)の最も重要な部分である。
FSM符号化器42/52の主目的は、シフトレジスタ41、51から出力される8ビット入力ワードシーケンスS61(S43およびS55)を15ビット出力ワードシーケンスS62(S44およびS56)に、状態依存方式で翻訳することにある。その翻訳処理はルックアップテーブル62によって行なわれ、ルックアップテーブル62は状態レジスタ61からのデータS63に依存してデータワードS61をコードワードS62および次に続く状態信号S64にマッピングする。各翻訳処理の後、次に続く状態信号S64は状態レジスタ61に転送され、次の翻訳に使用される。ルックアヘッドDC制御器3は状態信号R11を介して状態レジスタ61の内容はアクセス可能であり、主符号化器4内のFSM符号化器42とルックアヘッドDC制御器3内の並列符号化マッピング部32n(n=1〜4)とを同期させる。
【0053】
FSM符号化器52によって生成された出力コードワードS62は、光学ディスクのマスタリングによって制限される、最小および最大ランレングス拘束および制約条件を満足させなけさればならない。
【0054】
本発明では直接関係しないので、ここではルックアップテーブル62の詳細な設計手法および内容についての図解および記述は省略する。そのような状態マシン生成ランレングス拘束コードの設計のためのアルゴリズムについての詳細な記述は、たとえば、下記の文献に記載されている。
(a)Immink,Patrovies,“Performance Assessment of DC-free Multimode Codes.“ ,IEEE Transactions on Communications,Vol.45,No.3,March 1997
(b)Immink,Siegel,Wolf,“Codes for Digital Recorders“ ,IEEE Transactions on Information Theory,Vol.44,No.6,March 1998
(c)Marcus,Siegel,Wolf,“Finite-state Modulation Codes for Data Storage“ ,IEEE Journal on Selected Areaa in Communications,Vol.10,No.1,January 1992
上記文献における方法で設計される有限状態マシンは代表的には、変調ビットシーケンスを形成するNRZコードシーケンスを生成するが、このコードは図4に図解したNRZI変換器43および図5に図解したNRZI変換器53においてNRZIビットシーケンスに変換されなければならない。
【0055】
NRZI変換器
図7に図解したNRZI変換器43/53は、15ビットデータを1ビットデータに変換する15ビット/1ビット変換器71と、排他的論理和ゲート72と、レジスタ73とを有する。NRZI変換器43とNRZI変換器53とは同じ回路構成を持つ。
NRZI変換器43/53はFSM符号化器42/52から15ビットコードワードS71を受け入れて、そのワードを変調ビットシーケンスS74に変換する(transform )。すなわち、15ビットコードワードは15ビット/1ビット変換器71によってプレイン(平坦な)ビットシーケンスS72に変換される。排他的論理和ゲート72は15ビット/1ビット変換器71からの出力信号S72とレジスタ73に保持されている前回得られた結果S74との排他的論理和を演算する。すなわち、信号S72と結果S74とが同じときは排他的論理和ゲート72の出力は0となり、異なるときは出力は1となり、その結果がレジスタ73に保持される。レジスタ73の出力がNRZI変換結果であり、主符号化器4内のNRZI変換器43の場合は光変調器6に出力変調データ(信号)MDとして出力され、並列符号化マッピング部32n内のNRZI変換器53の場合はディジタル積分器33nに出力される。
【0056】
状態信号R12が、主符号化器4と、NRZI変換器43および53またはルックアヘッドDC制御器3内の並列符号化マッピング部32n(n=1〜4)とを同期させるために、NRZI変換器43/53の状態を読み・書き可能にする。
【0057】
ディジタル積分器
図4および図5に図解のごとく、NRZI変換器43/53は変調ビットシーケンス全体にわたってラニング・ディジタル・サム(RDS)を演算するディジタル積分器33の前に位置している。図8は使用しているディジタル積分器33の1個のディジタル積分器33n(n=1〜4)を図解している。ディジタル積分器部33nは直列接続された2個の積分ループを有する。第1の積分ループ(積分回路)は第1加算器81と第1レジスタ82で構成されており、第1のラニング・ディジタル・サムRDS1を演算する。第2の積分ループ(積分回路)は第2加算器83と第2レジスタ84で構成され、第1ラニング・ディジタル・サム(RDS)について累積した第2ラニング・ディジタル・サムRDS2を演算する。
第1加算器81と第1レジスタ82とで構成される第1の積分回路は、アップ/ダウンカウンタとして動作する。各変調ビットシーケンスS81が2進数“0“の場合は第1レジスタ82の内容が1だけ減少され、2進数“1“の場合は第1レジスタ82の内容が1だけ増加される。第2加算器83と第2レジスタ84とで構成される第2積分回路は、第1積分ループ(積分回路)の出力信号S82を累積し、2次ディジタルサム値S83を生成する。
読み出し/書き込み状態信号R13は、初期段階において、主符号化器4のディジタル積分器44の内容をルックアヘッドDC制御器3の事前符号化ビットシーケンサ32(並列符号化マッピング部32n(n=1〜4))への転送を許可する。
【0058】
ピークホールド器
図9は図3に図解したピークホールド部34の1個のピークホールド器34n(n=1〜4)の回路図である。ピークホールド器34n(n=1〜4)は、絶対値演算および選択回路91と、比較器92と、レジスタ93とを有する。
ピークホールド器34nには主符号化器4のタイミング制御器45からモード信号MODE、リセット/ホールド信号RESET/HOLDが印加されている。
絶対値演算および選択回路91は、ピークホールド器34nに対応する図3および図8に図解したディジタル積分器33n(n=1〜4)から出力される第1のラニング・ディジタル・サムRDS1および第2のラニング・ディジタル・サムRDS2を受け入れて、第1のラニング・ディジタル・サムRDS1の絶対値/RDS1/である1次DC制御値DC1、および、第1のラニング・ディジタル・サムRDS1の絶対値/RDS1/と第2のラニング・ディジタル・サムRDS2の絶対値/RDS2/に重み付け係数αを乗じた値、α×/RDS2/との和を計算し、主符号化器4のタイミング制御器45から出力されるモード信号MODEの値に応じて1次DC制御値DC1または2次DC制御値DC2のいずれかを出力する。具体的には、モード信号MODEが0のとき(MODE=0)、絶対値演算および選択回路91から1次DC制御値DC1が出力され、モード信号MODEが1のとき(MODE=1)、絶対値演算および選択回路91から2次DC制御値DC2が出力される。
比較器92は絶対値演算および選択回路91から出力される選択信号S91およびレジスタ93から出力される信号S93を受け入れて両者の信号S91、S93とを比較し、大きな値の信号をレジスタ93に出力する。
レジスタ93は比較器92から出力された大きな値の信号を保持し、次の最大値を検出するために保持した値を比較器92に出力する。
すなわち、ピークホールド器34n(n=1〜4)は、ディジタル積分器33n(n=1〜4)から出力される第1および第2のディジタルサムを監視して1次DC制御値DC1および2次DC制御値DC2を算出し、モード信号MODEに応じて、1次DC制御値DC1または2次DC制御値DC2の最大値を検出して保持する。ピークホールド器34n(n=1〜4)は2つのモード(形態)で動作しうる。モード信号MODE=1において、第1のラニング・ディジタル・サムRDS1の絶対値(1次DC制御値DC1)がピークホールドの対象になり、モード信号MODE=2において、第1のラニング・ディジタル・サムRDS1の絶対値と、第2のラニング・ディジタル・サムRDS2の絶対値に係数を乗じた値との和(2次DC制御値DC2)がピークホールドの対象になる。この動作モードは主符号化器4からのモード信号MODEによって制御される。
【0059】
符号化サイクルの初期段階において、レジスタ93が主符号化器4からのリセット信号RESETによってクリアされる。符号化処理過程において、比較器92が絶対値演算および選択回路91からモード信号MODEに応じて出力される選択信号S91とレジスタ93から出力される出力信号(前回までの最大値)S93とを比較し、より大きな値の信号をレジスタ93に出力する。符号化サイクルの終了段階において、レジスタ93は、主符号化器4から出力されるホールド信号HOLDに応じて、得られたピーク値(最大値)を保持し、ルックアヘッドDC制御器3の最小値検出器35に送出する。
【0060】
ルックアヘッドDC制御器3内の最小値検出器35は、複数のピークホールド器34n(n=1〜4)が検出した1次DC制御値DC1または2次DC制御値DC2の最大値のうちで最小のものを検出し、冗長信号S3として主符号化器4に出力する。
【0061】
主符号化器4は、ルックアヘッドDC制御器3において得られた冗長信号S3を用いてFIFOメモリ2から主力された現在符号化データワードS1(S22)を符号化して、出力変調データ(信号)MDとして光変調器6に出力する。
現在符号化データワードおよびそれ以降の符号化データワードを参照してルックアヘッドDC制御器3において求めた冗長信号S3が現在符号化データワードを符号化する最適な判断基準となる。最適な判断基準とは、その判断基準を用いて主符号化器4が、最良のDC成分抑制を提供しうる符号化経路(トリー)を判断するのに使用するためのものである。
【0062】
性能評価
上述した第1実施の形態の性能評価が図10および図11に図解したパワースペクトル密度測定値として示されている。この測定のために、長いコードシーケンスが上述した実施の形態によって乱数データから発生された。このコードシーケンスから、パワースペクトルが、たとえば、文献、Oppenheim,Schafer,“Discrete-Time Signal Processing“,Prentice Hall,1989に記載されているフーリエ解析技法を用いて測定された。図10および図11に図解したグラフにおいて、横軸は変調コードのクロック周波数によって正規化された周波数を示し、縦軸はdB(デシベル)として特定化された振幅の測定値を示している。
【0063】
図10はピークホールド器34n(n=1〜4)がモード信号MODE=1で動作したときに、周波数0Hzにおいて1次スペクトルが零(null) になる第1実施の形態の第1の性能を示す。すなわち、得られた2進数変調シーケンスの低周波成分が効果的に抑制され、周波数0Hzにおいて1次スペクトル零を生成する。
曲線G1は図1に図解したルックアヘッドDC制御器3を用いないEFMPP符号化によるパワースペクトルを示す。
曲線G2はDVDに使用するEFM+ 符号化フォーマットによるパワースペクトルを示す。EFMPP符号化フォーマットはEFM+ 符号化より高い符号化率を示すが、大きな低周波成分を持つ。
曲線G3、G4、G5はそれぞれ、FIFOメモリ2のメモリ長さ(深さ)であるルックアヘッド長さ(深さ)Mを長さ2、3、4に異ならせたデータワードである場合に、EFMPP符号化器に本実施の形態のルックアヘッドDC制御器3を適用したときのパワースペクトルを示す。ルックアヘッドDC制御器3のルックアヘッド長さMが長いと良好なDC成分抑制を示す。ルックアヘッド長さM=4のデータワードについて、EFM+ 符号化と同じDC成分抑制の品質が得られた。ここで述べたDC制御技法を用いると、良好なDC成分抑制を維持したまま符号化率を向上できるという利点がある。
【0064】
図11に図解した測定結果は、ピークホールド器34n(n=1〜4)がモード信号MODE=1で動作して周波数0Hzにおいて2次スペクトルが零が得られたときの第1実施の形態の第2の性能を示す。
曲線G1とG2はEFMPP符号化およびEFM+ 符号化の符号化器のスペクトルを示す。
曲線G6、G7、G8はそれぞれルックアヘッド長さM=2、3、4の場合のパワースペクトルを示す。低周波数における利得が、明らかにEFM+ 符号化器より優れている図10における対応する曲線と比較すると、この性能結果はより迅速な比率で低下している。その結果として、得られた2進数変調シーケンスの低周波成分が効果的に抑制され、周波数0Hzにおいて2次スペクトル零を生成する。
【0065】
図10および図11に図解した測定結果のグラフは本発明の第1実施の形態によって達成されたDC成分抑制の改善を示している。
光学ディスク記録媒体へのデータ記憶において、本発明は、DC成分抑制の品質を維持しながら、現在使用されているDVD用のEFM+ 符号化方法以上のEFMPP符号化方法などの高い符号化率を持つ符号化方法の使用を可能にしている。
【0066】
上述した第1実施の形態はEFMPP符号化方法または8/15変換符号化器に特定づけて記述され、光学ディスクのマスタリングに特定づけて記述したが、本発明はそのような例示には限定されない。
本発明による種々の符号化方法は、データワードの符号化の選択手段を提供することにより、EFMPP符号化方法に類似する方法論を使用し、本発明を使用すると改善されたDC成分抑制が得られる。本発明の適用は光学ディスク記録媒体のマスタリングに限定されない。たとえば、本発明は、コード構成の設計パラメータは異なるが、ランレングス制限コードが用いられるハードディスクまたは磁気テーブル記録媒体などにも適用できる。
【0067】
第2実施の形態
図12〜図20を参照して本発明の第2実施の形態について述べる。
本発明の第2実施の形態はEFMCC符号化方法に関連づけて述べる。
図12は本発明の第2実施の形態として、光学ディスク記録媒体のマスタリングに適用する適応型ルックアヘッド符号化器101を含む符号化装置200の構成を示す。
【0068】
符号化装置200は、適応型ルックアヘッド符号化器101と、連続的なレーザ光を射出するレーザ光源5と、適応型ルックアヘッド符号化器101からオン・オフ変調信号に基づいてレーザ光源5からのレーザ光を変調して光学ディスク7のガラスマスタに照射する光変調器6と、適応型ルックアヘッド符号化器101とを具備し、光学ディスク7のマスタリング装置に適用される。
【0069】
適応型ルックアヘッド符号化器101は、有限状態マシン(FSM:finite State Machine) 符号化器102と、ルックアヘッドバッファ103と、ルックアヘッドDC制御器104と、主符号化器105とを具備する。
適応型ルックアヘッド符号化器101は、入力ソースデータ(信号)SDを受け入れて出力変調データ(信号)MDを生成する。入力ソースデータSDは、音またはコンピュータ用データなどの光学ディスク7に記録すべき情報を含む。出力変調データMDは入力ソースデータSDと同じ情報であるが符号化された形態のデータを含む。
【0070】
光学ディスク7に符号化データを記録するため、レーザ光源5は連続的なレーザ光L1を射出し、その光が光変調器6を通過する。光変調器6は適応型ルックアヘッド符号化器101からの出力変調データMDによって制御されてオン・オフ変調された光L102を生成する。変調された光L102は光感応マイクロフィルムが被覆された光学ディスク7のガラスマスタを照射する。現像および複製処理後、ピットとランドの構造の形態で元の情報データ(入力ソースデータSD)が記録された光ディスク7が得られる。
適応型ルックアヘッド符号化器101の動作サイクルは、FSM符号化器102によって、入力ソースデータSDの新しいデータセグメントが2個のあり得る符号化セグメントS101に符号化されることによって開始する。
データセグメントとは、1以上のありうる符号化のワードで開始し、複数の符号化による次のワードの前のワードで終了するワードシーケンスとして規定される。
【0071】
図13に示すFSM符号化器102において符号化されたセグメントS101は図14に示すルックアヘッドバッファ103に装荷(ロード)される。
図15に示すルックアヘッドDC制御器104は、ルックアヘッドバッファ103に記憶されたデータセグメントS102を処理して決定信号S103を出力する。決定信号S103は符号化すべき最良の現在符号化データセグメントS104を選択するのに使用される。
図16に示す主符号化器105は、ルックアヘッドバッファ103から出力される現在符号化データセグメントS104を出力変調データMDに変換する。
【0072】
FSM符号化器
図13に図解したFSM符号化器102は、主コードルックアップテーブル122と、規則的(regular)代替コード(置き換え、substitutions)ルックアップテーブル123と、状態レジスタ124と、カウンタ127と、論理決定回路128と、推計代替ルックアップテーブル129とを有する。
FSM符号化器102は、入力ソースデータSDを2つのありうる出力コード選択信号A、B(S130A、S130B)に符号化する。その翻訳(符号化)処理は通常、入力ソースデータSDおよび状態レジスタ124に保持されている現在状態値S124を主コードワードS122および次の状態値S125にマッピングする主コードルックアップテーブル122によって行なわれる。
【0073】
代替コード方式のもとでは、符号化信号のDC成分を周期的に制御するために使用する規則的代替コードルックアップテーブル123が設けられている。規則的代替コードルックアップテーブル123は、入力ソースデータSDおよび現在状態値S124を2つのありうる出力コード選択信号A、B(S123A、S123B)および次の状態値S126にマッピングする。
【0074】
規則的代替コードルックアップテーブル123における規則的な代替コードは、符号化の間任意の周波数で周期的に適用されうる代替コードである。そのような代替コードとしては、たとえば、8ビットのソースワードを17ビットのコードワードに符号化するのに用いられるコードである。
また、推計代替ルックアップテーブル129における推計的な代替コードは予め規定されたビットパターンが前記符号化されたビットストリーム内に起こる位置にのみ適用され得る代替コードである。
【0075】
カウンタ127は、主コードルックアップテーブル122の結果を使用するか規則的代替コードルックアップテーブル123の結果を使用するかのスケジュールを決定し、そのスケジュールによって各テーブルの結果が符号化に使用される。
【0076】
状態レジスタ124はカウンタ状態信号S127を用いて、次のワードの翻訳処理のために、主コードルックアップテーブル122からの信号S122または規則的代替コードルックアップテーブル123からの次の状態値S125またはS126にその内容を更新するか否かを決定する。
【0077】
論理決定回路128もカウンタ状態信号S127に基づいてどの出力コード方式が妥当であるか(ありうるものか)を決定する。
【0078】
規則的代替コードルックアップテーブル123が使用されたとき、出力コード選択結果AおよびB(S130AおよびS130B)として代替コードワードAおよびB(S123AおよびS123B)が論理決定回路128を通過する。他方、主コードルックアップテーブル122が使用されたとき、任意の推計代替コードが適用できるかを見るために、論理決定回路128はまず推計代替ルックアップテーブル129を用いて現在コードワードおよび状態情報S122をチェックする。もしそうであれば、推計代替ルックアップテーブル129から推計代替代替パターン信号S129が論理決定回路128に戻され、出力コード選択結果A(S130A)として通過された元の非代替主コードワードS122と共に、出力コード選択結果B(S130B)として主コードワードS122を代替したものが推計代替ルックアップテーブル129を通過する。そうでない場合には、推計代替コードが適用されず、元の非代替主コードワード(入力ソースデータSD)が出力システム選択結果A、B(S130A、S130B)の両者として通過される。任意の代替コードの使用が可能ならば、論理決定回路128は現在符号化対象のワードについて複数の符号化処理が存在することを示すノードフラグ信号S120を有効化する(セットする)。
【0079】
FSM符号化器102によって生成される出力コードワードは光学ディスク7のマスタリング処理によって要求される最小および最大ランレングス拘束、制約条件を満足させなければならない。それ自体については本発明は直接関与しないから、ここで、ルックアップテーブルの内容、設計方法などについては記述しない。そのようなランレングス拘束コードを生成するFSM符号化処理の設計の関するアルゴリズムの詳細は上述した文献に記載されている。
【0080】
ルックアヘッドバッファ
図14はメモリ深さ(長さ)M=2の場合のルックアヘッドバッファ103の詳細回路を示す。ルックアヘッドバッファ103は2つの並列しているレジスタ組131、132と、スイッチ回路133とで構成されており、符号化すべき現在データセグメントについての2つのありうる選択値がレジスタ132Aと132Bとからなる第2レジスタ組に記憶され、符号化すべき次のデータセグメントについての2つのバージョンがレジスタ131Aと131Bとからなる第1レジスタ組に記憶される。
各レジスタ131A、131Bおよび132A、132Bは、所内の符号化アルゴリズムに従って起こりうる最も長いありうる(possible) データセグメントを収容するように充分な長さを持つべきである。
レジスタ131A、131Bへの入力は、FSM符号化器102からのコード選択値AおよびB(S130A、S130B)である。レジスタ131AとS131Bおよびレジスタ132AとS132Bの内容は、次の符号化信号S131A/S131Bおよび現在符号化信号S132A/S132BとしてルックアヘッドDC制御器104で利用可能である。
【0081】
符号化すべき2個のありうる(possible) 現在符号化データセグメントがスイッチ回路133に送出され、スイッチ回路133は、主符号化器105から出力される決定信号S134に基づいて最終コードシーケンスS133として信号の1つを選択する。
レジスタ132A、132Bからデータセグメントが出力されると、レジスタ131A、131Bの内容がレジスタ132A、132Bに移動され、新しいデータシーケンスがレジスタ131A、131Bに装荷される。論理決定回路128から出力されるノードフラグ信号S120が各入力データセグメントの終わりを示すために用いられている。
【0082】
ルックアヘッドDC制御器
図15に図解したルックアヘッドDC制御器104は、ルックアヘッドバッファ103に格納されているM個のデータセグメントの全てのありうるシーケンスの組み合わせについて完全な探索を行なう。あり得る各符号化結果を点数づけすることにより、ルックアヘッドDC制御器104は現在符号化データセグメントに使用する最良の代替コードを決定する。このルックアヘッドDC制御器104は、規則的代替コードルックアップテーブル123および推計代替ルックアップテーブル129によって決定されるものとしてのデータセグメントの長さを変化させることを可能にすること(適応型であること)が、上述したルックアヘッド回路と異なる。
【0083】
ルックアヘッドDC制御器104は、各並列符号化器142n(n=1〜4)からなる並列符号化アレー回路142と最小値検出器144とを有する。
【0084】
各探索処理は信号R101を用いて主符号化器105によって提供された値に並列符号化アレー回路142のレジスタの状態を同期させることによって開始する。初期化の後、探索処理が並列符号化アレー回路142によって行なわれるが、並列符号化アレー回路142の各並列符号化器がデータセグメントのありうる各シーケンスについて符号化処理する。たとえば、ルックアヘッド経路“00“についての並列符号化器1421 がデータセグメントS132AおよびS131Aに対応するシーケンスを分析し、ルックアヘッド経路“01“についての並列符号化器1422 がデータセグメントS132AおよびS131Bに対応するシーケンスを分析し、以下、同様である。
【0085】
並列符号化アレー回路142の各並列符号化器142nは、ルックアヘッド経路の長さの全てにわたってディジタルサムのバリアンス(variance、偏差または分散(または平方偏差または平方分散)を累積し、その結果を最小値検出器144に出力する。
【0086】
最小値検出器144は、各並列符号化器142n(n=1〜4)で算出したディジタルサムのうちが参照値のものを検出し、現在符号化データセグメントに用いる最小のデータサムのバリアンスを持つルックアヘッド経路が信号S132AかS132Bかを示す検出信号S103を出力する。
【0087】
主符号化器
ルックアヘッドDC制御器104によって一旦ルックアヘッド経路が決定されたら、図16に図解する主符号化器105が入力された最良の現在データセグメントを出力コードシーケンスS133として符号化する。
主符号化器105は、シフトレジスタ151と、NRZI変換器152と、ディジタル積分器153とを有する。
主符号化器105に入力されたディジタルセグメントはまずシフトレジスタ151に格納される。シフトレジスタ151はその内容をNRZIワードS151のシーケンスとしてNRZI変換器152に出力する。
NRZI変換器152はNRZIワードS151のシーケンスを、光学ディスク記録媒体のマスタリング用の出力変調データMDとして、最終のNRZI符号化変調ビットシーケンス信号S152に翻訳する。
ディジタル積分器153は最終のNRZI符号化変調ビットシーケンス信号S152を積分して最終のラニング・ディジタル・サム(RDS)値R112を求める。現在符号化データセグメントの符号化処理の終了時点における最終のラニング・ディジタル・サム(RDS)値R112と、NRZI変換器152の最終NRZI状態信号R111とが共通状態信号R101としてグループ化されて、ルックアヘッドDC制御器104に提供される。
【0088】
並列符号化器142n
図17はルックアヘッドDC制御器104において用いられる並列符号化アレー回路142の各並列符号化器142n(n=1〜4)の回路構成を示す。各並列符号化器142n(n=1〜4)は主符号化器105の回路構成に類似しており、シフトレジスタ161と、NRZI変換器162と、ディジタル積分器163とを有する。
シフトレジスタ161は、解析すべきデータセグメントシーケンスS165およびS166を保持する。
NRZI変換器162はシフトレジスタ161に保持されたデータセグメントシーケンスS165およびS166をシリアルビットストリームS162に翻訳する。しかしながら、各並列符号化器142n(n=1〜4)は主符号化器105とは異なり、出力として変調されたデータ信号は必要とされない。その代わり、ディジタル積分器163においてラニング・ディジタル・サムの変形態様(バリアンス)(RDSV)S163が演算されて出力として送出される。各並列符号化器142n(n=1〜4)はまた初期化のために主符号化器105からNRZI状態信号R111およびRDS値R112を受け入れる。これらの信号R111およびR112は各符号化サイクルの開始時点において、主符号化器105の最終状態をルックアヘッド演算の初期状態に同期させる。
【0089】
上述した文献に記述された方法で設計される有限状態マシン符号化装置は代表的にはNRZIコードシーケンスを生成する。変調ビットシーケンスを生成するため、コードは、たとえば、図18に図解した構成を持つNRZI変換器152および162によってNRZビットシーケンスに変換されなければならない。
【0090】
NRZI変換器
図18に図解したNRZI変換器152およびNRZI変換器162は同じ回路構成を持ち、並列ビットシーケンスをシリアルビットシーケンスに変換するパラレル/シリアル変換器172と、排他的論理和ゲート173と、レジスタ174とを有する。
NRZI変換器152/162は、NRZIコードワードS171を受け入れて対応するNRZI変調ビットシーケンスS174に翻訳する。そのため、コードワードがまずパラレル/シリアル変換器172においてシリアルビットシーケンスに変換される。
排他的論理和ゲート173は、変換されたビットシーケンスS172とレジスタ174に保持されている帰還信号S174との排他的論理和を演算して、その結果をレジスタ174に出力する。
状態信号R111は、ルックアヘッドDC制御器104内の各並列符号化器142n(n=1〜4)のNRZI変換器162を、主符号化器105のNRZI変換器152に同期させるために、パラレル/シリアル変換器172の状態を読み出しまたは書き込みにすることを可能にする。
NRZI変換器152/162は、変調ビットシーケンスにわたってラニング・ディジタル・サム(RDS)およびラニング・ディジタル・サム(RDS)のバリアンス(RDSV)値の両者を演算するディジタル積分器153〜163の前に位置している。
【0091】
データ積分器
図19は使用しているディジタル積分器153/163の回路構成図である。ディジタル積分器153とディジタル積分器163とは同じ回路構成をしている。ディジタル積分器153/163は、加算器181とレジスタ182とで構成され、ラニング・ディジタル・サム(RDS)を演算する第1積分ループ(積分回路)と、第1積分回路の後段に位置する乗算器183と、加算器184とレジスタ185とで構成されラニング・ディジタル・サム(RDS)のバリアンスRVSVを演算する第2積分ループ(積分回路)とを有する。
第1積分回路はアップ/ダウンカウンタとして動作する。レジスタ182に保持されているデータが、変調ビット信号S181が2進数“0“のときは1だけ減少され、変調ビット信号S181が2進数“1“のときは1だけ増加される。乗算器183は第1積分回路の演算結果、すなわち、ラニング・ディジタル・サム(RDS)を2乗する。
第2積分回路は、乗算器183の結果をレジスタ185において累積したラニング・ディジタル・サム(RDS)のバリアンスRDSVを生成する。
読み出し/書き込み状態信号R112はルックアヘッドDC制御器104内の各並列符号化器142n(n=1〜4)のディジタル積分器153のレジスタの内容を初期化することを可能にする。
【0092】
性能評価
図20は第2実施の形態の性能評価としてパワースペクトル密度測定結果を示すグラフである。図20に図解したグラフにおいて、横軸は変調コードのクロック周波数によって正規化された周波数を示し、縦軸はdB(デシベル)として特定化された振幅の測定値を示している。
この測定のために、長いコードシーケンスが本実施の形態によって乱数データから発生された。このコードシーケンスから、パワースペクトルが、たとえば、文献、Oppenheim,Schafer,“Discrete-Time Signal Processing“,Prentice Hall,1989に記載されているフーリエ解析技法を用いて測定された。
曲線G101は、適応型ルックアヘッド制御および推計代替コードなしでEFMCC符号化処理をした場合のパワースペクトルを示しており、8セグメントのルックアヘッドが規則的代替コードルックアップテーブル123の周期的な使用のみに基づいた結果である。
曲線G102は、EFMCC符号化を変形した処理結果のパワースペクトルを示しており、ここでは推計代替コードを用いているが、ルックアヘッド構成において決定ポイントとして推計代替ワードは使用せず、8セグメントのルックアヘッドか規則的代替コードルックアップテーブル123の周期的な使用のみに基づいている。
曲線G103は、本実施の形態に基づく結果のパワースペクトルを示しており、ルックアヘッド構成において推計代替コードを使用して可変長の適応型8セグメントのルックアヘッドを用いている。その結果、本実施の形態の適応型ルックアヘッド符号化処理は、上記両者の符号化処理より良好なDC成分抑制を示している。
図20に図解した曲線G103は本発明の第2実施の形態によってDC成分の抑制が改善されていることを示している。
【0093】
光学ディスク記録媒体へのディスク記録において、本発明は、規則的代替コードルックアップテーブルおよび推計代替ルックアップテーブルの両者を用いて、EFMCC符号化方法のような符号化方法の性能を向上させ、DC成分の抑制の品質を維持しながら、現在DVDに用いるEFM+ 符号化方法による符号化率より高い符号化率を達成できる。
【0094】
上述した第2実施の形態は、推計代替コードを用いるEFMCC符号化に特定づけて記述され、光学ディスクのマスタリングに特定づけて記述したが、本発明はそのような例示には限定されない。
本発明による種々の符号化方法は、データワードの符号化における選択手段を提供することにより、EFMCC符号化方法に類似する方法論を使用し、本発明を使用すると改良されたDC成分抑制が得られる。本発明の適用は光学ディスク記録媒体のマスタリングに限定されない。たとえば、本発明は、コード構成の設計パラメータは異なるが、ランレングス限定コードが用いられるハードディスクまたは磁気テーブル記録媒体などにも適用できる。
【0095】
本発明の実施に際しては上述した実施の形態には限定されず、種々の変形態様をとることができる。たとえば、ルックアヘッドDC制御器104における並列符号化アレー回路142内の並列処理は、演算時間とのトレードオフを考慮してシリアル形式の処理に置き換えることができる。
したがって、本発明の範囲は図面を参照して述べた上記記述には限定されず、請求項に記載の範囲と等価な範囲に及ぶものである。
【0096】
【発明の効果】
本発明は符号化マッピングを修正せずに、本発明によって修正された符号化方法AのDC選択戦略を改善し、改良された符号化方法A+ をもたらし、復号器の側は修正する必要がなく、改良した符号化方法A+ のデータを復号し、良好なDC成分の抑制を行なうという利点がある。したがって、本発明は、CD装置など現存する記録技術に適用でき、顧客の再生装置を修正することなく符号化のDC成分を低減させることによりデータ記録ディスクの品質と信頼性を向上させることができる。
【0097】
本発明の符号化方法および符号化装置はそれ自身、2つの機能的な段階(過程)および手段を有する。符号化マッピング段階および手段は、ソースデータシーケンスを変調データシーケンスにマッピングする処理を行い、有効なソース・変調データマッピングの選択を提供する。
【0098】
本発明のルックアヘッドDC制御方法および装置は最終的な変調データのDC成分が低減されるような代替ソース・変調データマッピング間の適切な選択を行なう。
【0099】
改良された本発明は、DC制御方法および装置の選択戦略により達成される良好なDC成分抑制を実現する。
【図面の簡単な説明】
【図1】図1は本発明の第1実施の形態としてのDCフリー符号化装置のブロック図である。
【図2】図2は図1に図解したFIFOメモリの詳細回路図である。
【図3】図3は図1に図解したDC制御回路の詳細回路図である。
【図4】図4は図1に図解した符号化マッピング回路の詳細回路図である。
【図5】図5は図3に図解した並列符号化マッピング回路の詳細回路図である。
【図6】図6は図4に図解したFSM符号化器の詳細回路図である。
【図7】図7は図4に図解したNRZI変換器の詳細回路図である。
【図8】図8はディジタル積分器の詳細回路図である。
【図9】図9はピークホルダ回路の詳細回路図である。
【図10】図10はDC制御のための第1のラニング・ディジタル・サム(RDS)1のみが用いられた場合のランダム符号化シーケンスのパワースペクトル密度を示すグラフである。
【図11】図11はDC制御のために第1ラニング・ディジタル・サム(RDS)1および第2のRDS2のみが用いられた場合のランダム符号化シーケンスのパワースペクトル密度を示すグラフである。
【図12】図12は本発明の第2実施の形態としての適応型ルックアヘッド符号化装置のブロック図である。
【図13】図13は図12に図解したFSM符号化器の詳細回路である。
【図14】図14は図12に図解したルックアヘッドバッファの詳細回路図である。
【図15】図15は図12に図解したルックアヘッドDC制御回路の詳細回路図である。
【図16】図16は図12に図解した主符号化器の詳細回路図である。
【図17】図17は図15に図解した並列符号化器の詳細回路図である。
【図18】図18は図16に図解したNRZI変換器の詳細回路図である。
【図19】図19は図16に図解したディジタル積分器の詳細回路図である。
【図20】図20は適応型ルックアヘッドDC制御を行なった場合と行なわなかった場合における、EFMCC符号化の性能比較を行なった、ランダム符号化のパワースペクトル密度を図解したグラフである。
【符号の説明】
100 ・・符号化装置
1・・DCフリー符号化器
2・・FIFOメモリ
21,22 ・・レジスタ
3・・ルックアヘッドDC制御器
31・・冗長データ生成部
32・・事前符号化ビットシーケンスサ
(並列符号化マッピング部)
51・・シフトレジスタ
52・・FSM符号化器
53・・NRZI変換器
33・・ディジタル積分部
34・・ピークホールド部
35・・最小値検出器
4・・主符号化器
41・・シフトレジスタ
42・・有限状態マシン(FSM) 符号化器
43・・NRZI変換器
44・・ディジタル積分器
45・・タイミング制御器
5・・レーザ光源
6・・光変調器
7・・光学ディスク
200 ・・符号化装置
101 ・・適応型ルックアヘッド符号化器
102 ・・有限状態マシン(FSM) 符号化器
122・・主コードルックアップテーブル
123・・規則的代替コードルックアップテーブル
124・・状態レジスタ
127・・カウンタ
128・・論理決定回路
129・・推計代替ルックアップテーブル
103 ・・ルックアヘッドバッファ
131・・第1レジスタ組
132・・第2レジスタ組
133・・スイッチ回路
104 ・・ルックアヘッドDC制御器
142・・並列符号化アレー回路
各並列符号化器
144・・最小値検出器
105 ・・主符号化器
151・・シフトレジスタ
152・・NRZI変換器
153・・ディジタル積分器
154・・タイミング制御器
5・・レーザ光源
6・・光変調器
7・・光学ディスク記録媒体
【発明の属する技術分野】
本発明はチャネルコーディング技術に関するものであり、特に、符号化データの低周波成分が抑制されるような2進数データを符号化する改良型符号化方法と装置、および、光学ディスク記録方法と装置に関する。
【0002】
【従来の技術】
符号化データ内の低周波成分を抑制することは、雑音の多い環境において元のデータを再生する場合における復号器を援助し、サーボシステムなどの他のシステム成分とのクロスカップリングを回避するために、多くのデータ伝送システムおよびデータ記憶システムにおいて重要である。
そのようなスペクトル拘束符号化を構築する共通の戦略は、データワードが2以上の代替情報に等価的に符号化されるように符号化に冗長情報(リダンダンシー)を付加することである。低DC成分を提供する代替情報を選択することにより、符号化データの低周波スペクトルが効果的に抑制できる。
しかしながら、周波数成分の抑制の品質はDC成分の抑制のために設けた冗長ビットデータの量および複数の代替符号化マッピングの中から選択するための選択する戦略に大きく依存する。冗長ビットデータの量を増加させればDC成分の抑制は良好になるが、符号化効率は低下する。それゆえ、効率よい選択戦略が、低価格で符号化効率を維持して符号化データのDC成分を拘束するシステム設計を満足させるために重要である。
【0003】
本発明の明細書において、符号化効率を低下させずにDC成分の抑制を改善することを達成可能な、符号化装置に共通に使用できる選択戦略を改善する方法および装置について述べる。
【0004】
DC成分を抑制するために符号化データに冗長ビットデータを付加するために用いられる複数の技法が知られている。
たとえば、コンパクトディスク装置に適用されている、8/14変調(EFM)符号化において、8ビットデータから14ビットデータへの翻訳(translation 、変換)テーブルがバイトデータのシーケンスをコードワードにマッピングする。生成された翻訳テーブルは最小ランレングス拘束を満足し、符号化における2つの2進数“1“シンボルが少なくとも2つの2進数“0“に分離され、最大ランレングス拘束が符号化データ内に“0“が10以上の連続する2進数のシーケンスが表れないことを確実化する。
最小ランレングス拘束はコンパクトディスク(CD)における物理的なピット構造の最小の特徴寸法に依存し、最大ランレングスが復号過程におけるクロック再生の信頼性のため必要である。
各コードワード対の間で、3個のマージング(merging 、吸収)ビットのシーケンスが挿入される。マージングビットの値は上記ランレングス拘束が満足されている限り自由に選択できる。
マージングビットの値を選択する自由度は、DC成分抑制のために限界がある。マージングビットを選択した後、マージングビットを含むランレングス符号化ディスクがNRZI変調され、符号化データビットシーケンス内の各“1“が変調ビットシーケンスにおけるビット遷移(transition)にマッピングされる。
DC成分が小さくなるようにマージングビットを決定するため、ラニング・ディジタル・サム(RDS:running digital sum )値が、変調ビットシーケンスにわたって2進数“1“シンボルの数と2進数“0“シンボルの数との差として規定される。符号化すべきデータは8ビットワードの連続的な順序で符号化器に対して示される。符号化すべき各データワードのために、ラニング・ディジタル・サム(RDS)が0に最も近づき、2進数“1“シンボルの数と2進数“0“シンボルの数とが平衡するように、マージングビットが選択される。
【0005】
DC成分を小さくする手段として冗長性(冗長情報)を用いる他の例は、DVD装置のためのEFM+ 符号化方法である。EFM符号化を改良したEFM+ 符号化方法において、8ビットのデータワードが8−16ビット状態依存翻訳テーブルを用いてコードにマッピングされる。
EFM符号化方法と異なり、EFM+ 符号化方法においては、DC成分の制御およびコードワード連結(concatenation)に用いるマージングビットは存在せず、その代わり、各データワードが代替テーブルを用いて他の方法で符号化され得る。しかしながら、DC成分を抑制するEFM+ 符号化方法の選択戦略は本質的に各有効符号化代替情報のためのEFM符号化に用いるものと同じであり、0に最も近いラニング・ディジタル・サム(RDS)を選択することが選択される。
【0006】
DC成分に依存しないDCフリー符号化方法の第3の例はフィリップ株式会社により提案されているパリティ保存型EFM(EFMPP(Parity Preserving)符号化方法である。EFMPP符号化方法においては、8ビットのデータワードがEFM+ 符号化と同様に、8−15ビットマッピングテーブルを用いてコードにマッピングされる。しかしながら、EFMPP符号化方法は独特(ユニーク)であって一般性に欠け、データワードのための代替コードを示すものが存在しない。DC成分の制御のために、実際の符号化処理の前に、データビットシーケンスがそれゆえDC制御ビットシーケンスとともにインターリーブされる。EFMPP符号化方法においては、そのように行なうことにより、DC成分を抑制するために必要な冗長性が提供される。
【0007】
EFM符号化方法とEFM+ 符号化方法との類似性において、DC制御ビットの値を選択するために、ラニング・ディジタル・サム(RDS)を計算し、ラニング・ディジタル・サム(RDS)が0に最も接近する方向に向かって決定するという、同じ戦略が用いられる。
【0008】
上述した例示から、本願発明の発明者は、符号化方法に冗長性を付加するための異なる技法が存在することを結論づけた。
(1)マージングビットまたは代替符号化マッピングの使用により冗長性を変調ビットシーケンスに付加すること。
(2)符号化前にビットデータシーケンスに制御ビットを挿入することにより冗長性を付加すること。
【0009】
それにも係わらず、EFMのような特別の符号化方法においては、DC抑制アルゴリズムと符号化翻訳方法とが緊密かつ構造的に一体化され、DC成分の抑制と符号化翻訳方法とが概念的に全体として分離している。
それゆえ本発明は、たとえば、コンパクトディスクのようなEFM符号化方法またはDVD用のEFM+ 符号化方法等の特定の符号化方法に依存せず、むしろ、コードマッピングに対してデータの選択を符号化器に与えることによりDC成分の抑制を達成する符号化方法を提案する。コードマッピングに対して代替データを選択する新規な戦略を導入することにより、符号化データにおける低周波成分の抑制が向上できる。
【0010】
【発明が解決しようとする課題】
上述した符号化方法において、EFM符号化方法からEFM+ 符号化方法への翻訳およびEFM+ 符号化方法からEFMPP符号化方法への翻訳の各々は高い符号化効率を提供するが、高い符号化率はDC成分の抑制の品質との妥協によって達成される。それゆえ、符号化効率との妥協なしにより良いDC成分抑制戦略の必要性が存在する。
【0011】
DC成分フリー符号化方法の他の例は、フィリップ株式会社から提案されているEFMCC(EFM Combi−Code)符号化フォーマットである。EFMCC符号化方法において、EFM+ 符号化方法と類似の8−15主コードマッピングを用いて尤も妥当な(mostly) コードにマッピングされる。しかしながら、事前に規定された間隔において、8−17代替コードマッピングが用いられて、各々が、有限状態マシーン(FSM)における同じ次の状態を持つがDC成分の制御のために反対の極性(パリティ)を持つ、2つのコードワードとの間の選択が提供される。このように、DC成分の抑制に必要な冗長性が提供される。EFM+ 符号化方法と同様に、各ケースにおいてラニング・ディジタル・サム(RDS)値を検索し、ラニング・ディジタル・サム(RDS)を最小にする選別を選択することにより、代替コードの選別を選択するための戦略を用いることができる。EFMCC符号化方法はまた少し修正されて、もしあるディジタルパターンが符号化コードシーケンスに表れるなら付加的な推計的代替情報の使用を可能にする。
【0012】
最近、ラニング・ディジタル・サム(RDS)の大きさではなくラニング・ディジタル・サム(RDS)のバリアンス(variance、分散、偏差、または、平方偏差) を最小にするためコードワードを選択する、および、ルックアヘッド符号化を用いるなどの他の決定アルゴリズムの導入が試みられており、そこでは、直接包囲するコードワードに代替情報の選択の効果だけでなく将来的にあり得るある数の決定方法による累積効果を考慮されている。しかしながら、ルックアヘッドアルゴリズムは元々、たとえば、EFMCC符号化方法において代替コードワードの挿入位置におけるように、決定点が予め決定されて固定の間隔に発生した場合のために設計されている。その結果として、そのアルゴリズムによってルックアヘッド符号化方法が遂行されるアルゴリズムが示唆されたEFMCC符号化方法においてありうる推計的な代替コードのその後への付加が、決定位置として規則的な代替コードのみを用い、ルックアヘッド決定トリーとして各ブランチ広がりが伝播される、部分的な利益のみに基づいて付加的な推計代替が遂行される。ある推計的な代替情報が前のワードにおける代替コードの選択に依存できるので、異なる分岐トリーの広がりが異なる代替パターンを受け入れることができる。特別の代替情報を導入するか否かの決定は現在のワードおよび次のワードのラニング・ディジタル・サム(RDS)のバリアンスの効果に依存される。このことはある程度の向上を提供するが、全体としてルックアヘッドトリーに関する効果よりもむしろそれらの局部的な利益のみを考慮しているから、最適な方法における推計的な代替情報には利益をもたらさない。
【0013】
本発明の目的は、符号化効率を低下させずに良好なDC成分の抑制を達成する符号化方法および装置を提供することにある。
また本発明の目的は、上記符号化方法および符号化装置を用いた、光学ディスク記録方法および光学ディスク記録装置を提供することにある。
【0014】
【課題を解決するための手段】
本発明の第1の観点によれば、2進数データを符号化する方法であって、
各々がNデータビットを有するデータワードを各々がMデータビットの2進数変調ワードに変換する符号化マッピング過程であって、同じデータワードが複数の変調ワードに翻訳可能である冗長情報を提供する、符号化マッピング過程と、
ルックアヘッド決定基準方法に従って前記符号化マッピング過程によって提供された複数の変調ワードからある確立された変調ワードを選択する選択過程と
を有し、
前記ルックアヘッド決定基準方法は、
変調すべき現在のデータワードおよび元データの形態または事前に符号化された形態のいずれかの所定数の将来データワードを記憶する段階と、
前記記憶された現在および将来のデータワードを符号化マッピングすることによって生成された変調ワードの乗数によって間隔が広げられた組み合わせトリーのためのラニング・ディジタル・サム(RDS)を評価するために経路探索する段階と、
前記経路探索のラニング・ディジタル・サム(RDS)の境界に最も接近する経路を見いだすことにより符号化すべき前記現在のデータワードのための符号化マッピングを選択することを決定する段階と
を有し、
その結果として、得られた2進数変調シーケンスの低周波成分が効果的に抑制され、周波数0Hzにおいて1次スペクトル零を生成する、
符号化方法が提供される。
【0015】
本発明の第2の観点によれば、2進数データを符号化する装置であって、
各々がNデータビットを有するデータワードを各々がMデータビットの2進数変調ワードに変換する符号化マッピング手段であって、同じデータワードが複数変調ワードに翻訳可能である冗長情報を提供する、符号化マッピング手段と、
ルックアヘッド決定基準手段による基準に従って前記符号化マッピング手段によって提供された複数の変調ワードからある確立された変調ワードを選択する選択手段と
を具備し、
前記ルックアヘッド決定基準手段は、
変調すべき現在のデータワードおよび元データの形態または事前に符号化された形態のいずれかの所定数の将来データワードを記憶するメモリと、
前記記憶された現在および将来のデータワードを符号化マッピングすることによって生成された複数の変調ワードによって間隔が広げられた組み合わせトリーのためのラニング・ディジタル・サム(RDS)を評価するために経路探索手段と、
前記経路探索のラニング・ディジタル・サム(RDS)の境界に最も接近する経路を見いだすことにより符号化すべき前記現在のデータワードのための符号化マッピングを選択する決定手段と
を具備し、
その結果として、得られた2進数変調シーケンスの低周波成分が効果的に抑制され、周波数0Hzにおいて1次スペクトル零を生成する、
符号化装置が提供される。
【0016】
本発明の符号化方法および装置において、2進数のソースデータのシーケンスが処理されて2進数のDCフリーの変調データのシーケンスが生成される。
【0017】
本発明の第3の観点によれば、情報信号を符号化した結果に基づいて連続的なレーザ光源を所定の周期でオン・オフ変調することにより光学ディスク記録媒体に記録する光学ディスク記録方法であって、
前記符号化方法において、
各々がNデータビットを有するデータワードを各々がMデータビットの2進数変調ワードに変換する符号化マッピング過程であって、同じデータワードが複数の変調ワードに翻訳可能である冗長情報を提供する符号化マッピングを行い、
ルックアヘッド決定基準方法に従って前記符号化マッピング過程によって提供された複数の変調ワードからある確立された変調ワードを選択し、
前記ルックアヘッド決定基準方法は、
変調すべき現在のデータワードおよび元データの形態または事前に符号化された形態のいずれかの所定数の将来データワードを記憶する段階と、
前記記憶された現在および将来のデータワードを符号化マッピングすることによって生成された複数の変調ワードによって間隔づけられた組み合わせトリーのためのラニング・ディジタル・サム(RDS)を評価するために経路探索する段階と、
前記経路探索のラニング・ディジタル・サム(RDS)の境界に最も接近する経路を見いだすことにより符号化すべき前記現在のデータワードのための符号化マッピングを選択することを決定する段階と
を有し、
前記決定段階は、前記ラニング・ディジタル・サム(RDS)の境界に最も接近し、かつ、前記ラニング・ディジタル・サム(RDS)のラニング・サムの境界に最も接近する経路を見いだすことにより符号化すべき前記現在のデータワードのための符号化マッピングを選択する段階を有し、
その結果として、得られた2進数変調シーケンスの低周波成分が効果的に抑制され、周波数0Hzにおいて2次スペクトル零を生成する、
光学ディスク記録方法が提供される。
【0018】
本発明の第4の観点によれば、連続的なレーザ光を出射するレーザ光源と、
前記レーザ光源からのレーザ光を変調して光学ディスク記録媒体へ照射する変調手段と、前記光学ディスク記録媒体へ記録する情報をオン・オフ変調信号に符号化して前記変調手段に出力する符号化装置とを具備し、
前記符号化装置は、
各々がNデータビットを有するデータワードを各々がMデータビットの2進数変調ワードに変換する符号化マッピング手段であって、同じデータワードが複数の変調ワードに翻訳可能である冗長情報を提供する、符号化マッピング手段と、
ルックアヘッド決定基準手段の基準に従って前記符号化マッピング手段によって提供された複数の変調ワードある確立された変調ワードを選択する選択手段と
を有し、
前記選択手段における前記ルックアヘッド決定基準手段は、
変調すべき現在のデータワードおよび元データの形態または事前に符号化された形態のいずれかの所定数の将来データワードを記憶するメモリ手段と、
前記記憶された現在および将来のデータワードを符号化マッピングすることによって生成された複数の変調ワードによって間隔付けられた組み合わせトリーのためのラニング・ディジタル・サム(RDS)を評価するために経路探索する険路探索手段と、
前記経路探索のラニング・ディジタル・サム(RDS)の境界に最も接近する経路を見いだすことにより符号化すべき前記現在のデータワードのための符号化マッピングを選択することを決定する決定手段と、
前記決定において、前記ラニング・ディジタル・サム(RDS)の境界に最も接近し、かつ、前記ラニング・ディジタル・サム(RDS)のラニング・サムの境界に最も接近する経路を見いだすことにより符号化すべき前記現在のデータワードのための符号化マッピングを選択する選択手段と
を具備し、
その結果として、得られた2進数変調シーケンスの低周波成分が効果的に抑制され、周波数0Hzにおいて2次スペクトル零を生成する、
光学ディスク記録装置が提供される。
【0019】
本発明の第5の観点によれば、2進数データを符号化する方法であって、
各々がNデータビットを有するデータワードを各々がMデータビットの2進数変調ワードに変換する符号化マッピング過程であって、規則的な代替コードおよび推計的な代替コードを用いて同じデータワードが複数の変調ワードに翻訳可能である冗長情報を提供する、符号化マッピング過程と、
前記規則的な代替コードおよび推計的な代替コードが用いられるワード位置を配置する検出過程と、
ルックアヘッド決定基準に従って前記符号化マッピング過程によって提供された複数の変調ワードからある確立された変調ワードを選択する選択過程と
を有し、
前記選択過程が、
符号化すべき長さが変化され得る現在のデータセグメントおよび元の形態または事前に符号化された形態のいずれかの長さが変化され得る将来のデータセグメントをメモリに記憶する段階と、
前記メモリに記憶された前記現在のデータセグメントおよび前記将来のデータセグメントを前記符号化マッピングによって生成された複数の変調ワードごと間隔づけられた組み合わせトリーにおける各経路のための決定基準を評価する段階と、
前記経路探索の決定基準の最良の値を用いて経路を見いだすことにより符号化すべき前記現在のデータセグメントのための符号化マッピングを選択する段階と
を有し、
それにより、得られた2進数変調シーケンスの低周波成分が効果的に抑制される、
符号化方法が提供される。
【0020】
本発明の第6の観点によれば、2進数データを符号化する装置であって、
各々がNデータビットを有するデータワードを各々がMデータビットの2進数変調ワードに変換する符号化手段であって、規則的な代替コードおよび推計的な代替コードを用いて同じデータワードが複数の変調ワードに翻訳可能である冗長情報を提供する、符号化手段と、
前記規則的な代替コードおよび推計的な代替コードが用いられるワード位置を配置する検出手段と、
ルックアヘッド決定基準に従って前記符号化手段によって提供された複数の変調ワードからある確立された変調ワードを選択する選択手段と
を具備し、
前記選択手段が、
符号化すべき長さが変化され得る現在のデータセグメントおよび元の形態または事前に符号化された形態のいずれかの長さが変化され得る将来のデータセグメントを記憶するメモリと、
前記メモリに記憶された前記現在のデータセグメントおよび前記将来のデータセグメントを前記符号化マッピングによって生成された複数の変調ワードごと間隔づけられた組み合わせトリーにおける各経路のための決定基準を評価する手段と、
前記経路探索の決定基準の最良の値を用いて経路を見いだすことにより符号化すべき前記現在のデータセグメントのためのい符号化マッピングを選択する手段と
を有し、
それにより、得られた2進数変調シーケンスの低周波成分が効果的に抑制される、
符号化装置が提供される。
【0021】
本発明の第7の観点によれば、連続的なレーザ光を出射するレーザ光源と、
前記レーザ光源からのレーザ光を変調して光学ディスク記録媒体へ照射する変調手段と、前記光学ディスク記録媒体へ記録する情報をオン・オフ変調信号に符号化して前記変調手段に出力する符号化装置とを具備し、
前記符号化装置は、
各々がNデータビットを有するデータワードを各々がMデータビットの2進数変調ワードに変換する符号化手段であって、規則的な代替コードおよび推計的な代替コードを用いて同じデータワードが複数の変調ワードに翻訳可能である冗長情報を提供する、符号化手段と、
前記規則的な代替コードおよび推計的な代替コードが用いられるワード位置を配置する検出手段と、
ルックアヘッド決定基準に従って前記符号化手段によって提供された複数の変調ワードからある確立された変調ワードを選択する選択手段と
を具備し、
前記選択手段が、
符号化すべき長さが平方偏差され得る現在のデータセグメントおよび元の形態または事前に符号化された形態のいずれかの長さが変化され得る将来のデータセグメントを記憶するメモリと、
前記メモリに記憶された前記現在のデータセグメントおよび前記将来のデータセグメントを前記符号化マッピングによって生成された複数の変調ワードごと間隔づけられた組み合わせトリーにおける各経路のための決定基準を評価する手段と、
前記経路探索の決定基準の最良の値を用いて経路を見いだすことにより符号化すべき前記現在のデータセグメントのための符号化マッピングを選択する手段と
を有し、
それにより、得られた2進数変調シーケンスの低周波成分が効果的に抑制される、
光学ディスク記録装置が提供される。
【0022】
本発明は下記の特徴を有する。
(1)本発明の符号化方法および符号化装置はそれ自身、2つの機能的な段階(過程)および手段を有する。符号化マッピング段階および手段は、ソースデータシーケンスを変調データシーケンスにマッピングする処理を行い、有効なソース・変調データマッピングの選択を提供する。
(2)本発明のルックアヘッドDC制御方法および装置は最終的な変調データのDC成分が低減されるような代替ソース・変調データマッピング間の適切な選択を行なう。
【0023】
上述した関連技術よりも改良された本発明は、DC制御方法および装置の選択戦略により達成される良好なDC成分抑制を実現する。
【0024】
本発明の選択戦略を下記に示す。
(a)符号化対象のデータブロックと固定数の将来データワードとを決定に一体化させることにより代替符号化を選択する、ルックアヘッドDC制御方法および装置。
(b)ラニング・ディジタル・サム(RDS)またはその変形形態、および、ラニング・ディジタル・サム(RDS)の和またはその変形形態の境界に基づく決定基準。
【0025】
本発明は符号化マッピングを修正せずに、本発明によって修正された符号化方法AのDC選択戦略を改善し、改良された符号化方法A+ をもたらし、復号器の側は修正する必要がなく、改良した符号化方法A+ のデータを復号し、良好なDC成分の抑制を行なうという利点がある。したがって、本発明は、CD装置など現存する記録技術に適用でき、顧客の再生装置を修正することなく符号化のDC成分を低減させることによりデータ記録ディスクの品質と信頼性を向上させることができる。
【発明の実施の形態】
【0026】
上記および他の本発明の目的および特徴は、添付図面に関連づけた下記の記述から一層明瞭になる。
【0027】
第1実施の形態
本発明の第1実施の形態を図1〜図11を参照して述べる。
本発明の第1実施の形態は、たとえば、EFMPP符号化方法および8ビット/15ビットに変換する符号化方法に関連づけて述べる。
【0028】
図1に図解した本発明の第1実施の形態の符号化装置100は、DCフリー符号化器1と、レーザ光源5と、光変調器6とを具備し、光学ディスク7のマスタ処理装置に適用可能である。
【0029】
DCフリー符号化器
DCフリー符号化器1は、ファーストイン・ファーストアウト(FIFO)メモリ2と、ルックアヘッド(Look-ahead)DC制御器3と、主符号化器としての符号化器マッピング部4を有する。
DCフリー符号化とは、DC成分を含まない符号化を言う。
ルックアヘッド符号化方法とは、現在符号化すべきデータワードの他に、次に符号化すべきデータワード、さらに次に符号化すべきデータワードなど、これから到来し符号化すべきデータワードを、現在のデータワードの符号化に用いて符号化する方法を言う。現在符号化すべきデータワードの他に、1以上のこれから符号化すべきデータワードを用いることができる。いくつのデータワードを用いるかに応じて、後述するFIFOメモリ2のメモリ深さ(長さ)Mが規定される。
【0030】
符号化装置100は、入力ソースデータ(信号)SDを受け入れて出力変調データ(信号)MDを生成する。入力ソースデータSDは、音またはコンピュータ用データなどの光学ディスク7に記録すべき情報を含む。出力変調データMDは入力ソースデータSDと同じ情報であるが符号化された形態のデータを含む。
光学ディスク7に符号化データを記録するため、レーザ光源5は連続的なレーザ光L1を射出し、その光が光変調器6を通過する。光変調器6はDCフリー符号化器1からの出力変調データMDによって制御されてオン・オフ変調された光L2を生成する。変調された光L2は光感応マイクロフィルムが被覆された光学ディスク7のガラスマスタを照射する。現像および複製処理後、ピットとランドの構造の形態で元の情報データが記録されたディスクが得られる。
【0031】
DCフリー符号化器1の動作サイクルは、FIFOメモリ2に新入力ソースデータSDを装荷(ロード)することにより開始する。同時に、ルックアヘッドDC制御器3は、主符号化器4から出力される状態転送信号R1を介して符号化器マッピング部(主符号化器)4とルックアヘッドDC制御器3の内部レジスタの同期をとる。それからルックアヘッドDC制御器3はFIFOメモリ2に記録されているデータワードS2を受け入れて、結果としての冗長信号S3を出力する。符号化処理の最後の段階において、符号化器マッピング部4はFIFOメモリ2からの現在データワードS1および冗長信号S3を出力変調データMDに翻訳する(translate)。
【0032】
FIFOメモリ
図2はメモリ深さ(長さ)M=2のFIFOメモリ2の例示的な構成を示す。FIFOメモリ2は、2個のレジスタ21および22が連続して接続されて構成されており、現在符号化対象の現在データワードS1が後段のレジスタ22に記憶され、次の符号化対象の次データワードS2が前段のレジスタ21において待機されている。レジスタ21および22に保持されている現在符号化対象データワードと次に符号化対象の次データワードは信号S21、S22としてルックアヘッドDC制御器3において利用可能である。現在符号化対象データワードS1(S22)は符号化器マッピング部4に送出される。
【0033】
ルックアヘッドDC制御器
従来のDC制御回路は現在符号化対象データワードのみを決定に考慮しているが、図3に図解した本発明の第1実施の形態のルックアヘッドDC制御器3は、現在符号化対象データワードの他に少なくとも1個の次に符号化対象となるデータワードを用いており、本実施の形態では、メモリ深さ(長さ)M=2のFIFOメモリ2に記憶されているM個の符号化対象データワードについて全てのあり得る冗長ビットの組み合わせにわたって完全な探索を行なう。
【0034】
図3に図解したルックアヘッドDC制御器3は、冗長データ生成部31と、事前符号化ビットシーケンサ32と、ディジタル積分器33と、ピークホールド部34と、最小値検出器35とを有する。
【0035】
冗長データ生成部31はそれぞれ2進数の冗長データ“00“、“01“、“10“、“11“を生成する独立した4個の冗長データ生成器31n(n=1〜4)を有する。
【0036】
事前符号化ビットシーケンサ32は独立した4個の並列符号化マッピング部32n(n=1〜4)を有する。並列符号化マッピング部32nの回路構成を図5に図示する。ルックアヘッドDC制御器3内の並列符号化マッピング部32nは、図4を参照して述べる主符号化器4と同様の回路構成をしており、主符号化器4における符号化に先立って後述する符号化処理を行なう。
【0037】
ディジタル積分部33は、独立した4個のディジタル積分器33n(n=1〜4)を有する。ディジタル積分器33nの回路構成を図8に示す。
【0038】
ピークホールド部34は独立した4個のピークホールド器34n(n=1〜4)を有する。ピークホールド器34nの回路構成を図9に示す。
【0039】
ルックアヘッドDC制御器3は、現在符号化対象データワードの符号化に際して、現在符号化対象データワードの他、少なくとも1つの次の符号化対象データワードをも参照して、各々のあり得る符号化方法をスコアリングすることにより、現在符号化対象データワードS22のための最良の冗長ビットを決定する。
ルックアヘッドDC制御器3における探索は、図4に図解する符号化器マッピング部(主符号化器)4から提供される、信号R11、R12、R13からなる状態転送信号R1の値で、事前符号化ビットシーケンサ32内の4個の並列符号化マッピング部32n(n=1〜4)のレジスタ、ディジタル積分器33内の4個のディジタル積分器33n(n=1〜4)のレジスタが同期化されて、初期化される。
【0040】
初期化の後、事前符号化ビットシーケンサ32の各並列符号化マッピング部32n(n=1〜4)により探索が行なわれ、冗長データ生成部31の冗長データ生成器31n(n=1〜4)からのあり得る冗長データ“00“、“01“、“10“、“11“の各々について、FIFOメモリ2から出力される現在符号化データワード)信号S22および次の符号化データワード信号S22を、主符号化器4の符号化に先立って、事前符号処理する。“00“、“01“、“10“、“11“である、冗長データXYについて、下位の桁Yが現在符号化データワードS22に関連しており、上位の桁Xは次の符号化データワードS21に関連している。
【0041】
ディジタル積分器33において、事前符号化ビットシーケンサ32において得られた信号S32についてラニング・ディジタル・サム(RDS:Running Digital Sum )信号S33が演算される。演算されたラニング・ディジタル・サム(RDS)信号S33はピークホールド部34のピークホールド器34n(n=1〜4)によって保持され、最小値検出器35において監視されて、最大絶対値ラニング・ディジタル・サム(RDS)信号S34が見いだされる。すなわち、事前符号化ビットシーケンスサ32において一旦、現在符号化データワードS22および次の符号化データワードS21についての事前符号化処理が終了すると、最小値検出器35が4個のピークホールド器34n(n=1〜4)に保持されているラニング・ディジタル・サム(RDS)のうち、最大絶対値ラニング・ディジタル・サム(RDS:Running Digital Sum )信号S34nに接近する最も小さな境界を持つ経路を見いだし、現在符号化データワードS22についての冗長ビットデータS3を決定する。冗長データ“00“または“01“についての経路が最小境界の場合、最小値検出器35は冗長値“0“を出力し、冗長データ“10“または“11“についての経路が最小境界の場合、最小値検出器35は冗長値“1“を出力する。
【0042】
ルックアヘッドDC制御器3によって一旦冗長値S3が決定されると、主符号化器としての符号化器マッピング部4がその冗長値S3を用いて現在符号化データワードS22を符号化できる。
【0043】
主符号化器
図4は図1に図解した符号化器マッピング部4の詳細回路図である。
主符号化器としての符号化器マッピング部4は、シフトレジスタ41と、有限状態マシン(FSM:finite State Machine) 符号化器42と、ノン・リターン・ツウ・ゼロ・反転(NRZI)変換器43と、ディジタル積分器44と、タイミング制御器45とを有する。
【0044】
冗長ビット信号S3と現在符号化データワードS1(S22)がシフトレジスタ41に記憶される。シフトレジスタ41は記憶したコンテンツ(データ)を8ビットワードS43のシーケンスとしてFSM符号化器42に出力する。FSM符号化器42は図6に図解した回路構成をしており、ルックアップテーブル62において状態依存8ビットデータを15ビットデータに状態依存翻訳処理を行う。状態依存翻訳処理とは、ルックアップテーブル62において、図6に図解した状態レジスタ61に格納されているデータの値に応じてシフトレジスタ41から出力された符号化データについて翻訳処理を行なうことを意味する。
【0045】
FSM符号化器42において得られた15ビットコードワードが光学ディスクのマスタリングに要求されるランレングス拘束条件を満足する。
15ビットコードワードはそれからNRZI変換器43において光学ディスクのマスタリングのための最終的な符号化変調ビットシーケンス信号MDに変換されて、光変調器6に印加される。NRZI変換器43の回路構成を図7に示す。
【0046】
タイミング制御器45は後述するモード信号MODE、リセット/ホールド信号RESET/HOLDを出力する。
【0047】
ルックアヘッドDC制御器3と符号化器マッピング部4とを同期させるために、符号化器マッピング部4において、FSM符号化器42から事前符号化ビットシーケンサ32への第1状態信号R11、NRZI変換器43から事前符号化ビットシーケンサ32への第2状態信号R12およびディジタル積分器44からディジタル積分器33への第3状態信号R13が共通の状態転送信号R1として纏められてルックアヘッドDC制御器3に提供される。
【0048】
事前符号化ビットシーケンサ
図5にルックアヘッドDC制御器3に用いられる事前符号化ビットシーケンサ32の4個の並列符号化マッピング部32n(n=1〜4)の1個の回路構成が図解されており、並列符号化マッピング部32nの回路構成は図4に図解した符号化器マッピング部4の回路構成に類似している。
並列符号化マッピング部32nは、シフトレジスタ51と、有限状態マシン(FSM:finite State Machine) 符号化器52と、ノン・リターン・ツウ・ゼロ・反転(NRZI)変換器53とを有する。
【0049】
シフトレジスタ51は、現在符号化データワードS22および次の符号化データワードS21、および、並列符号化マッピング部32nに対応する冗長データ生成器31nから出力された下位のビット31nL と上位のビット31nU からなる冗長ビット信号S31nを入力し、8ビットワードシーケンスデータS55に変換する。
図6に図解した回路構成を持つFSM符号化器52における状態レジスタ61およびルックアップテーブル62による状態依存翻訳処理により、8ビットワードシーケンスデータS55が15ビットコードワードS56に翻訳される。
【0050】
NRZI変換器53は、図7に図解する回路構成により、15ビットコードワードをシリアルNRZIビットストリームS32に翻訳する。
NRZI変換器53において翻訳されたビットストリームS32は、図3に示したディジタル積分器33およびピークホールド部34における処理に用いられる。
【0051】
図5に図解した並列符号化マッピング部32n(n=1〜4)は初期化のために主符号化器4から状態転送信号R1を受け入れる。この状態転送信号R1は各符号化サイクルにおいて、状態信号R11を用いてFSM符号化器52の状態、および、状態信号R12を用いてNRZI変換器53の状態を主符号化器4と同期させる。
【0052】
FSM符号化器
FSM符号化器42および52の回路構成は図6に図解されており、これらFSM符号化器42および52は主符号化器4および並列符号化マッピング部32n(n=1〜4)の最も重要な部分である。
FSM符号化器42/52の主目的は、シフトレジスタ41、51から出力される8ビット入力ワードシーケンスS61(S43およびS55)を15ビット出力ワードシーケンスS62(S44およびS56)に、状態依存方式で翻訳することにある。その翻訳処理はルックアップテーブル62によって行なわれ、ルックアップテーブル62は状態レジスタ61からのデータS63に依存してデータワードS61をコードワードS62および次に続く状態信号S64にマッピングする。各翻訳処理の後、次に続く状態信号S64は状態レジスタ61に転送され、次の翻訳に使用される。ルックアヘッドDC制御器3は状態信号R11を介して状態レジスタ61の内容はアクセス可能であり、主符号化器4内のFSM符号化器42とルックアヘッドDC制御器3内の並列符号化マッピング部32n(n=1〜4)とを同期させる。
【0053】
FSM符号化器52によって生成された出力コードワードS62は、光学ディスクのマスタリングによって制限される、最小および最大ランレングス拘束および制約条件を満足させなけさればならない。
【0054】
本発明では直接関係しないので、ここではルックアップテーブル62の詳細な設計手法および内容についての図解および記述は省略する。そのような状態マシン生成ランレングス拘束コードの設計のためのアルゴリズムについての詳細な記述は、たとえば、下記の文献に記載されている。
(a)Immink,Patrovies,“Performance Assessment of DC-free Multimode Codes.“ ,IEEE Transactions on Communications,Vol.45,No.3,March 1997
(b)Immink,Siegel,Wolf,“Codes for Digital Recorders“ ,IEEE Transactions on Information Theory,Vol.44,No.6,March 1998
(c)Marcus,Siegel,Wolf,“Finite-state Modulation Codes for Data Storage“ ,IEEE Journal on Selected Areaa in Communications,Vol.10,No.1,January 1992
上記文献における方法で設計される有限状態マシンは代表的には、変調ビットシーケンスを形成するNRZコードシーケンスを生成するが、このコードは図4に図解したNRZI変換器43および図5に図解したNRZI変換器53においてNRZIビットシーケンスに変換されなければならない。
【0055】
NRZI変換器
図7に図解したNRZI変換器43/53は、15ビットデータを1ビットデータに変換する15ビット/1ビット変換器71と、排他的論理和ゲート72と、レジスタ73とを有する。NRZI変換器43とNRZI変換器53とは同じ回路構成を持つ。
NRZI変換器43/53はFSM符号化器42/52から15ビットコードワードS71を受け入れて、そのワードを変調ビットシーケンスS74に変換する(transform )。すなわち、15ビットコードワードは15ビット/1ビット変換器71によってプレイン(平坦な)ビットシーケンスS72に変換される。排他的論理和ゲート72は15ビット/1ビット変換器71からの出力信号S72とレジスタ73に保持されている前回得られた結果S74との排他的論理和を演算する。すなわち、信号S72と結果S74とが同じときは排他的論理和ゲート72の出力は0となり、異なるときは出力は1となり、その結果がレジスタ73に保持される。レジスタ73の出力がNRZI変換結果であり、主符号化器4内のNRZI変換器43の場合は光変調器6に出力変調データ(信号)MDとして出力され、並列符号化マッピング部32n内のNRZI変換器53の場合はディジタル積分器33nに出力される。
【0056】
状態信号R12が、主符号化器4と、NRZI変換器43および53またはルックアヘッドDC制御器3内の並列符号化マッピング部32n(n=1〜4)とを同期させるために、NRZI変換器43/53の状態を読み・書き可能にする。
【0057】
ディジタル積分器
図4および図5に図解のごとく、NRZI変換器43/53は変調ビットシーケンス全体にわたってラニング・ディジタル・サム(RDS)を演算するディジタル積分器33の前に位置している。図8は使用しているディジタル積分器33の1個のディジタル積分器33n(n=1〜4)を図解している。ディジタル積分器部33nは直列接続された2個の積分ループを有する。第1の積分ループ(積分回路)は第1加算器81と第1レジスタ82で構成されており、第1のラニング・ディジタル・サムRDS1を演算する。第2の積分ループ(積分回路)は第2加算器83と第2レジスタ84で構成され、第1ラニング・ディジタル・サム(RDS)について累積した第2ラニング・ディジタル・サムRDS2を演算する。
第1加算器81と第1レジスタ82とで構成される第1の積分回路は、アップ/ダウンカウンタとして動作する。各変調ビットシーケンスS81が2進数“0“の場合は第1レジスタ82の内容が1だけ減少され、2進数“1“の場合は第1レジスタ82の内容が1だけ増加される。第2加算器83と第2レジスタ84とで構成される第2積分回路は、第1積分ループ(積分回路)の出力信号S82を累積し、2次ディジタルサム値S83を生成する。
読み出し/書き込み状態信号R13は、初期段階において、主符号化器4のディジタル積分器44の内容をルックアヘッドDC制御器3の事前符号化ビットシーケンサ32(並列符号化マッピング部32n(n=1〜4))への転送を許可する。
【0058】
ピークホールド器
図9は図3に図解したピークホールド部34の1個のピークホールド器34n(n=1〜4)の回路図である。ピークホールド器34n(n=1〜4)は、絶対値演算および選択回路91と、比較器92と、レジスタ93とを有する。
ピークホールド器34nには主符号化器4のタイミング制御器45からモード信号MODE、リセット/ホールド信号RESET/HOLDが印加されている。
絶対値演算および選択回路91は、ピークホールド器34nに対応する図3および図8に図解したディジタル積分器33n(n=1〜4)から出力される第1のラニング・ディジタル・サムRDS1および第2のラニング・ディジタル・サムRDS2を受け入れて、第1のラニング・ディジタル・サムRDS1の絶対値/RDS1/である1次DC制御値DC1、および、第1のラニング・ディジタル・サムRDS1の絶対値/RDS1/と第2のラニング・ディジタル・サムRDS2の絶対値/RDS2/に重み付け係数αを乗じた値、α×/RDS2/との和を計算し、主符号化器4のタイミング制御器45から出力されるモード信号MODEの値に応じて1次DC制御値DC1または2次DC制御値DC2のいずれかを出力する。具体的には、モード信号MODEが0のとき(MODE=0)、絶対値演算および選択回路91から1次DC制御値DC1が出力され、モード信号MODEが1のとき(MODE=1)、絶対値演算および選択回路91から2次DC制御値DC2が出力される。
比較器92は絶対値演算および選択回路91から出力される選択信号S91およびレジスタ93から出力される信号S93を受け入れて両者の信号S91、S93とを比較し、大きな値の信号をレジスタ93に出力する。
レジスタ93は比較器92から出力された大きな値の信号を保持し、次の最大値を検出するために保持した値を比較器92に出力する。
すなわち、ピークホールド器34n(n=1〜4)は、ディジタル積分器33n(n=1〜4)から出力される第1および第2のディジタルサムを監視して1次DC制御値DC1および2次DC制御値DC2を算出し、モード信号MODEに応じて、1次DC制御値DC1または2次DC制御値DC2の最大値を検出して保持する。ピークホールド器34n(n=1〜4)は2つのモード(形態)で動作しうる。モード信号MODE=1において、第1のラニング・ディジタル・サムRDS1の絶対値(1次DC制御値DC1)がピークホールドの対象になり、モード信号MODE=2において、第1のラニング・ディジタル・サムRDS1の絶対値と、第2のラニング・ディジタル・サムRDS2の絶対値に係数を乗じた値との和(2次DC制御値DC2)がピークホールドの対象になる。この動作モードは主符号化器4からのモード信号MODEによって制御される。
【0059】
符号化サイクルの初期段階において、レジスタ93が主符号化器4からのリセット信号RESETによってクリアされる。符号化処理過程において、比較器92が絶対値演算および選択回路91からモード信号MODEに応じて出力される選択信号S91とレジスタ93から出力される出力信号(前回までの最大値)S93とを比較し、より大きな値の信号をレジスタ93に出力する。符号化サイクルの終了段階において、レジスタ93は、主符号化器4から出力されるホールド信号HOLDに応じて、得られたピーク値(最大値)を保持し、ルックアヘッドDC制御器3の最小値検出器35に送出する。
【0060】
ルックアヘッドDC制御器3内の最小値検出器35は、複数のピークホールド器34n(n=1〜4)が検出した1次DC制御値DC1または2次DC制御値DC2の最大値のうちで最小のものを検出し、冗長信号S3として主符号化器4に出力する。
【0061】
主符号化器4は、ルックアヘッドDC制御器3において得られた冗長信号S3を用いてFIFOメモリ2から主力された現在符号化データワードS1(S22)を符号化して、出力変調データ(信号)MDとして光変調器6に出力する。
現在符号化データワードおよびそれ以降の符号化データワードを参照してルックアヘッドDC制御器3において求めた冗長信号S3が現在符号化データワードを符号化する最適な判断基準となる。最適な判断基準とは、その判断基準を用いて主符号化器4が、最良のDC成分抑制を提供しうる符号化経路(トリー)を判断するのに使用するためのものである。
【0062】
性能評価
上述した第1実施の形態の性能評価が図10および図11に図解したパワースペクトル密度測定値として示されている。この測定のために、長いコードシーケンスが上述した実施の形態によって乱数データから発生された。このコードシーケンスから、パワースペクトルが、たとえば、文献、Oppenheim,Schafer,“Discrete-Time Signal Processing“,Prentice Hall,1989に記載されているフーリエ解析技法を用いて測定された。図10および図11に図解したグラフにおいて、横軸は変調コードのクロック周波数によって正規化された周波数を示し、縦軸はdB(デシベル)として特定化された振幅の測定値を示している。
【0063】
図10はピークホールド器34n(n=1〜4)がモード信号MODE=1で動作したときに、周波数0Hzにおいて1次スペクトルが零(null) になる第1実施の形態の第1の性能を示す。すなわち、得られた2進数変調シーケンスの低周波成分が効果的に抑制され、周波数0Hzにおいて1次スペクトル零を生成する。
曲線G1は図1に図解したルックアヘッドDC制御器3を用いないEFMPP符号化によるパワースペクトルを示す。
曲線G2はDVDに使用するEFM+ 符号化フォーマットによるパワースペクトルを示す。EFMPP符号化フォーマットはEFM+ 符号化より高い符号化率を示すが、大きな低周波成分を持つ。
曲線G3、G4、G5はそれぞれ、FIFOメモリ2のメモリ長さ(深さ)であるルックアヘッド長さ(深さ)Mを長さ2、3、4に異ならせたデータワードである場合に、EFMPP符号化器に本実施の形態のルックアヘッドDC制御器3を適用したときのパワースペクトルを示す。ルックアヘッドDC制御器3のルックアヘッド長さMが長いと良好なDC成分抑制を示す。ルックアヘッド長さM=4のデータワードについて、EFM+ 符号化と同じDC成分抑制の品質が得られた。ここで述べたDC制御技法を用いると、良好なDC成分抑制を維持したまま符号化率を向上できるという利点がある。
【0064】
図11に図解した測定結果は、ピークホールド器34n(n=1〜4)がモード信号MODE=1で動作して周波数0Hzにおいて2次スペクトルが零が得られたときの第1実施の形態の第2の性能を示す。
曲線G1とG2はEFMPP符号化およびEFM+ 符号化の符号化器のスペクトルを示す。
曲線G6、G7、G8はそれぞれルックアヘッド長さM=2、3、4の場合のパワースペクトルを示す。低周波数における利得が、明らかにEFM+ 符号化器より優れている図10における対応する曲線と比較すると、この性能結果はより迅速な比率で低下している。その結果として、得られた2進数変調シーケンスの低周波成分が効果的に抑制され、周波数0Hzにおいて2次スペクトル零を生成する。
【0065】
図10および図11に図解した測定結果のグラフは本発明の第1実施の形態によって達成されたDC成分抑制の改善を示している。
光学ディスク記録媒体へのデータ記憶において、本発明は、DC成分抑制の品質を維持しながら、現在使用されているDVD用のEFM+ 符号化方法以上のEFMPP符号化方法などの高い符号化率を持つ符号化方法の使用を可能にしている。
【0066】
上述した第1実施の形態はEFMPP符号化方法または8/15変換符号化器に特定づけて記述され、光学ディスクのマスタリングに特定づけて記述したが、本発明はそのような例示には限定されない。
本発明による種々の符号化方法は、データワードの符号化の選択手段を提供することにより、EFMPP符号化方法に類似する方法論を使用し、本発明を使用すると改善されたDC成分抑制が得られる。本発明の適用は光学ディスク記録媒体のマスタリングに限定されない。たとえば、本発明は、コード構成の設計パラメータは異なるが、ランレングス制限コードが用いられるハードディスクまたは磁気テーブル記録媒体などにも適用できる。
【0067】
第2実施の形態
図12〜図20を参照して本発明の第2実施の形態について述べる。
本発明の第2実施の形態はEFMCC符号化方法に関連づけて述べる。
図12は本発明の第2実施の形態として、光学ディスク記録媒体のマスタリングに適用する適応型ルックアヘッド符号化器101を含む符号化装置200の構成を示す。
【0068】
符号化装置200は、適応型ルックアヘッド符号化器101と、連続的なレーザ光を射出するレーザ光源5と、適応型ルックアヘッド符号化器101からオン・オフ変調信号に基づいてレーザ光源5からのレーザ光を変調して光学ディスク7のガラスマスタに照射する光変調器6と、適応型ルックアヘッド符号化器101とを具備し、光学ディスク7のマスタリング装置に適用される。
【0069】
適応型ルックアヘッド符号化器101は、有限状態マシン(FSM:finite State Machine) 符号化器102と、ルックアヘッドバッファ103と、ルックアヘッドDC制御器104と、主符号化器105とを具備する。
適応型ルックアヘッド符号化器101は、入力ソースデータ(信号)SDを受け入れて出力変調データ(信号)MDを生成する。入力ソースデータSDは、音またはコンピュータ用データなどの光学ディスク7に記録すべき情報を含む。出力変調データMDは入力ソースデータSDと同じ情報であるが符号化された形態のデータを含む。
【0070】
光学ディスク7に符号化データを記録するため、レーザ光源5は連続的なレーザ光L1を射出し、その光が光変調器6を通過する。光変調器6は適応型ルックアヘッド符号化器101からの出力変調データMDによって制御されてオン・オフ変調された光L102を生成する。変調された光L102は光感応マイクロフィルムが被覆された光学ディスク7のガラスマスタを照射する。現像および複製処理後、ピットとランドの構造の形態で元の情報データ(入力ソースデータSD)が記録された光ディスク7が得られる。
適応型ルックアヘッド符号化器101の動作サイクルは、FSM符号化器102によって、入力ソースデータSDの新しいデータセグメントが2個のあり得る符号化セグメントS101に符号化されることによって開始する。
データセグメントとは、1以上のありうる符号化のワードで開始し、複数の符号化による次のワードの前のワードで終了するワードシーケンスとして規定される。
【0071】
図13に示すFSM符号化器102において符号化されたセグメントS101は図14に示すルックアヘッドバッファ103に装荷(ロード)される。
図15に示すルックアヘッドDC制御器104は、ルックアヘッドバッファ103に記憶されたデータセグメントS102を処理して決定信号S103を出力する。決定信号S103は符号化すべき最良の現在符号化データセグメントS104を選択するのに使用される。
図16に示す主符号化器105は、ルックアヘッドバッファ103から出力される現在符号化データセグメントS104を出力変調データMDに変換する。
【0072】
FSM符号化器
図13に図解したFSM符号化器102は、主コードルックアップテーブル122と、規則的(regular)代替コード(置き換え、substitutions)ルックアップテーブル123と、状態レジスタ124と、カウンタ127と、論理決定回路128と、推計代替ルックアップテーブル129とを有する。
FSM符号化器102は、入力ソースデータSDを2つのありうる出力コード選択信号A、B(S130A、S130B)に符号化する。その翻訳(符号化)処理は通常、入力ソースデータSDおよび状態レジスタ124に保持されている現在状態値S124を主コードワードS122および次の状態値S125にマッピングする主コードルックアップテーブル122によって行なわれる。
【0073】
代替コード方式のもとでは、符号化信号のDC成分を周期的に制御するために使用する規則的代替コードルックアップテーブル123が設けられている。規則的代替コードルックアップテーブル123は、入力ソースデータSDおよび現在状態値S124を2つのありうる出力コード選択信号A、B(S123A、S123B)および次の状態値S126にマッピングする。
【0074】
規則的代替コードルックアップテーブル123における規則的な代替コードは、符号化の間任意の周波数で周期的に適用されうる代替コードである。そのような代替コードとしては、たとえば、8ビットのソースワードを17ビットのコードワードに符号化するのに用いられるコードである。
また、推計代替ルックアップテーブル129における推計的な代替コードは予め規定されたビットパターンが前記符号化されたビットストリーム内に起こる位置にのみ適用され得る代替コードである。
【0075】
カウンタ127は、主コードルックアップテーブル122の結果を使用するか規則的代替コードルックアップテーブル123の結果を使用するかのスケジュールを決定し、そのスケジュールによって各テーブルの結果が符号化に使用される。
【0076】
状態レジスタ124はカウンタ状態信号S127を用いて、次のワードの翻訳処理のために、主コードルックアップテーブル122からの信号S122または規則的代替コードルックアップテーブル123からの次の状態値S125またはS126にその内容を更新するか否かを決定する。
【0077】
論理決定回路128もカウンタ状態信号S127に基づいてどの出力コード方式が妥当であるか(ありうるものか)を決定する。
【0078】
規則的代替コードルックアップテーブル123が使用されたとき、出力コード選択結果AおよびB(S130AおよびS130B)として代替コードワードAおよびB(S123AおよびS123B)が論理決定回路128を通過する。他方、主コードルックアップテーブル122が使用されたとき、任意の推計代替コードが適用できるかを見るために、論理決定回路128はまず推計代替ルックアップテーブル129を用いて現在コードワードおよび状態情報S122をチェックする。もしそうであれば、推計代替ルックアップテーブル129から推計代替代替パターン信号S129が論理決定回路128に戻され、出力コード選択結果A(S130A)として通過された元の非代替主コードワードS122と共に、出力コード選択結果B(S130B)として主コードワードS122を代替したものが推計代替ルックアップテーブル129を通過する。そうでない場合には、推計代替コードが適用されず、元の非代替主コードワード(入力ソースデータSD)が出力システム選択結果A、B(S130A、S130B)の両者として通過される。任意の代替コードの使用が可能ならば、論理決定回路128は現在符号化対象のワードについて複数の符号化処理が存在することを示すノードフラグ信号S120を有効化する(セットする)。
【0079】
FSM符号化器102によって生成される出力コードワードは光学ディスク7のマスタリング処理によって要求される最小および最大ランレングス拘束、制約条件を満足させなければならない。それ自体については本発明は直接関与しないから、ここで、ルックアップテーブルの内容、設計方法などについては記述しない。そのようなランレングス拘束コードを生成するFSM符号化処理の設計の関するアルゴリズムの詳細は上述した文献に記載されている。
【0080】
ルックアヘッドバッファ
図14はメモリ深さ(長さ)M=2の場合のルックアヘッドバッファ103の詳細回路を示す。ルックアヘッドバッファ103は2つの並列しているレジスタ組131、132と、スイッチ回路133とで構成されており、符号化すべき現在データセグメントについての2つのありうる選択値がレジスタ132Aと132Bとからなる第2レジスタ組に記憶され、符号化すべき次のデータセグメントについての2つのバージョンがレジスタ131Aと131Bとからなる第1レジスタ組に記憶される。
各レジスタ131A、131Bおよび132A、132Bは、所内の符号化アルゴリズムに従って起こりうる最も長いありうる(possible) データセグメントを収容するように充分な長さを持つべきである。
レジスタ131A、131Bへの入力は、FSM符号化器102からのコード選択値AおよびB(S130A、S130B)である。レジスタ131AとS131Bおよびレジスタ132AとS132Bの内容は、次の符号化信号S131A/S131Bおよび現在符号化信号S132A/S132BとしてルックアヘッドDC制御器104で利用可能である。
【0081】
符号化すべき2個のありうる(possible) 現在符号化データセグメントがスイッチ回路133に送出され、スイッチ回路133は、主符号化器105から出力される決定信号S134に基づいて最終コードシーケンスS133として信号の1つを選択する。
レジスタ132A、132Bからデータセグメントが出力されると、レジスタ131A、131Bの内容がレジスタ132A、132Bに移動され、新しいデータシーケンスがレジスタ131A、131Bに装荷される。論理決定回路128から出力されるノードフラグ信号S120が各入力データセグメントの終わりを示すために用いられている。
【0082】
ルックアヘッドDC制御器
図15に図解したルックアヘッドDC制御器104は、ルックアヘッドバッファ103に格納されているM個のデータセグメントの全てのありうるシーケンスの組み合わせについて完全な探索を行なう。あり得る各符号化結果を点数づけすることにより、ルックアヘッドDC制御器104は現在符号化データセグメントに使用する最良の代替コードを決定する。このルックアヘッドDC制御器104は、規則的代替コードルックアップテーブル123および推計代替ルックアップテーブル129によって決定されるものとしてのデータセグメントの長さを変化させることを可能にすること(適応型であること)が、上述したルックアヘッド回路と異なる。
【0083】
ルックアヘッドDC制御器104は、各並列符号化器142n(n=1〜4)からなる並列符号化アレー回路142と最小値検出器144とを有する。
【0084】
各探索処理は信号R101を用いて主符号化器105によって提供された値に並列符号化アレー回路142のレジスタの状態を同期させることによって開始する。初期化の後、探索処理が並列符号化アレー回路142によって行なわれるが、並列符号化アレー回路142の各並列符号化器がデータセグメントのありうる各シーケンスについて符号化処理する。たとえば、ルックアヘッド経路“00“についての並列符号化器1421 がデータセグメントS132AおよびS131Aに対応するシーケンスを分析し、ルックアヘッド経路“01“についての並列符号化器1422 がデータセグメントS132AおよびS131Bに対応するシーケンスを分析し、以下、同様である。
【0085】
並列符号化アレー回路142の各並列符号化器142nは、ルックアヘッド経路の長さの全てにわたってディジタルサムのバリアンス(variance、偏差または分散(または平方偏差または平方分散)を累積し、その結果を最小値検出器144に出力する。
【0086】
最小値検出器144は、各並列符号化器142n(n=1〜4)で算出したディジタルサムのうちが参照値のものを検出し、現在符号化データセグメントに用いる最小のデータサムのバリアンスを持つルックアヘッド経路が信号S132AかS132Bかを示す検出信号S103を出力する。
【0087】
主符号化器
ルックアヘッドDC制御器104によって一旦ルックアヘッド経路が決定されたら、図16に図解する主符号化器105が入力された最良の現在データセグメントを出力コードシーケンスS133として符号化する。
主符号化器105は、シフトレジスタ151と、NRZI変換器152と、ディジタル積分器153とを有する。
主符号化器105に入力されたディジタルセグメントはまずシフトレジスタ151に格納される。シフトレジスタ151はその内容をNRZIワードS151のシーケンスとしてNRZI変換器152に出力する。
NRZI変換器152はNRZIワードS151のシーケンスを、光学ディスク記録媒体のマスタリング用の出力変調データMDとして、最終のNRZI符号化変調ビットシーケンス信号S152に翻訳する。
ディジタル積分器153は最終のNRZI符号化変調ビットシーケンス信号S152を積分して最終のラニング・ディジタル・サム(RDS)値R112を求める。現在符号化データセグメントの符号化処理の終了時点における最終のラニング・ディジタル・サム(RDS)値R112と、NRZI変換器152の最終NRZI状態信号R111とが共通状態信号R101としてグループ化されて、ルックアヘッドDC制御器104に提供される。
【0088】
並列符号化器142n
図17はルックアヘッドDC制御器104において用いられる並列符号化アレー回路142の各並列符号化器142n(n=1〜4)の回路構成を示す。各並列符号化器142n(n=1〜4)は主符号化器105の回路構成に類似しており、シフトレジスタ161と、NRZI変換器162と、ディジタル積分器163とを有する。
シフトレジスタ161は、解析すべきデータセグメントシーケンスS165およびS166を保持する。
NRZI変換器162はシフトレジスタ161に保持されたデータセグメントシーケンスS165およびS166をシリアルビットストリームS162に翻訳する。しかしながら、各並列符号化器142n(n=1〜4)は主符号化器105とは異なり、出力として変調されたデータ信号は必要とされない。その代わり、ディジタル積分器163においてラニング・ディジタル・サムの変形態様(バリアンス)(RDSV)S163が演算されて出力として送出される。各並列符号化器142n(n=1〜4)はまた初期化のために主符号化器105からNRZI状態信号R111およびRDS値R112を受け入れる。これらの信号R111およびR112は各符号化サイクルの開始時点において、主符号化器105の最終状態をルックアヘッド演算の初期状態に同期させる。
【0089】
上述した文献に記述された方法で設計される有限状態マシン符号化装置は代表的にはNRZIコードシーケンスを生成する。変調ビットシーケンスを生成するため、コードは、たとえば、図18に図解した構成を持つNRZI変換器152および162によってNRZビットシーケンスに変換されなければならない。
【0090】
NRZI変換器
図18に図解したNRZI変換器152およびNRZI変換器162は同じ回路構成を持ち、並列ビットシーケンスをシリアルビットシーケンスに変換するパラレル/シリアル変換器172と、排他的論理和ゲート173と、レジスタ174とを有する。
NRZI変換器152/162は、NRZIコードワードS171を受け入れて対応するNRZI変調ビットシーケンスS174に翻訳する。そのため、コードワードがまずパラレル/シリアル変換器172においてシリアルビットシーケンスに変換される。
排他的論理和ゲート173は、変換されたビットシーケンスS172とレジスタ174に保持されている帰還信号S174との排他的論理和を演算して、その結果をレジスタ174に出力する。
状態信号R111は、ルックアヘッドDC制御器104内の各並列符号化器142n(n=1〜4)のNRZI変換器162を、主符号化器105のNRZI変換器152に同期させるために、パラレル/シリアル変換器172の状態を読み出しまたは書き込みにすることを可能にする。
NRZI変換器152/162は、変調ビットシーケンスにわたってラニング・ディジタル・サム(RDS)およびラニング・ディジタル・サム(RDS)のバリアンス(RDSV)値の両者を演算するディジタル積分器153〜163の前に位置している。
【0091】
データ積分器
図19は使用しているディジタル積分器153/163の回路構成図である。ディジタル積分器153とディジタル積分器163とは同じ回路構成をしている。ディジタル積分器153/163は、加算器181とレジスタ182とで構成され、ラニング・ディジタル・サム(RDS)を演算する第1積分ループ(積分回路)と、第1積分回路の後段に位置する乗算器183と、加算器184とレジスタ185とで構成されラニング・ディジタル・サム(RDS)のバリアンスRVSVを演算する第2積分ループ(積分回路)とを有する。
第1積分回路はアップ/ダウンカウンタとして動作する。レジスタ182に保持されているデータが、変調ビット信号S181が2進数“0“のときは1だけ減少され、変調ビット信号S181が2進数“1“のときは1だけ増加される。乗算器183は第1積分回路の演算結果、すなわち、ラニング・ディジタル・サム(RDS)を2乗する。
第2積分回路は、乗算器183の結果をレジスタ185において累積したラニング・ディジタル・サム(RDS)のバリアンスRDSVを生成する。
読み出し/書き込み状態信号R112はルックアヘッドDC制御器104内の各並列符号化器142n(n=1〜4)のディジタル積分器153のレジスタの内容を初期化することを可能にする。
【0092】
性能評価
図20は第2実施の形態の性能評価としてパワースペクトル密度測定結果を示すグラフである。図20に図解したグラフにおいて、横軸は変調コードのクロック周波数によって正規化された周波数を示し、縦軸はdB(デシベル)として特定化された振幅の測定値を示している。
この測定のために、長いコードシーケンスが本実施の形態によって乱数データから発生された。このコードシーケンスから、パワースペクトルが、たとえば、文献、Oppenheim,Schafer,“Discrete-Time Signal Processing“,Prentice Hall,1989に記載されているフーリエ解析技法を用いて測定された。
曲線G101は、適応型ルックアヘッド制御および推計代替コードなしでEFMCC符号化処理をした場合のパワースペクトルを示しており、8セグメントのルックアヘッドが規則的代替コードルックアップテーブル123の周期的な使用のみに基づいた結果である。
曲線G102は、EFMCC符号化を変形した処理結果のパワースペクトルを示しており、ここでは推計代替コードを用いているが、ルックアヘッド構成において決定ポイントとして推計代替ワードは使用せず、8セグメントのルックアヘッドか規則的代替コードルックアップテーブル123の周期的な使用のみに基づいている。
曲線G103は、本実施の形態に基づく結果のパワースペクトルを示しており、ルックアヘッド構成において推計代替コードを使用して可変長の適応型8セグメントのルックアヘッドを用いている。その結果、本実施の形態の適応型ルックアヘッド符号化処理は、上記両者の符号化処理より良好なDC成分抑制を示している。
図20に図解した曲線G103は本発明の第2実施の形態によってDC成分の抑制が改善されていることを示している。
【0093】
光学ディスク記録媒体へのディスク記録において、本発明は、規則的代替コードルックアップテーブルおよび推計代替ルックアップテーブルの両者を用いて、EFMCC符号化方法のような符号化方法の性能を向上させ、DC成分の抑制の品質を維持しながら、現在DVDに用いるEFM+ 符号化方法による符号化率より高い符号化率を達成できる。
【0094】
上述した第2実施の形態は、推計代替コードを用いるEFMCC符号化に特定づけて記述され、光学ディスクのマスタリングに特定づけて記述したが、本発明はそのような例示には限定されない。
本発明による種々の符号化方法は、データワードの符号化における選択手段を提供することにより、EFMCC符号化方法に類似する方法論を使用し、本発明を使用すると改良されたDC成分抑制が得られる。本発明の適用は光学ディスク記録媒体のマスタリングに限定されない。たとえば、本発明は、コード構成の設計パラメータは異なるが、ランレングス限定コードが用いられるハードディスクまたは磁気テーブル記録媒体などにも適用できる。
【0095】
本発明の実施に際しては上述した実施の形態には限定されず、種々の変形態様をとることができる。たとえば、ルックアヘッドDC制御器104における並列符号化アレー回路142内の並列処理は、演算時間とのトレードオフを考慮してシリアル形式の処理に置き換えることができる。
したがって、本発明の範囲は図面を参照して述べた上記記述には限定されず、請求項に記載の範囲と等価な範囲に及ぶものである。
【0096】
【発明の効果】
本発明は符号化マッピングを修正せずに、本発明によって修正された符号化方法AのDC選択戦略を改善し、改良された符号化方法A+ をもたらし、復号器の側は修正する必要がなく、改良した符号化方法A+ のデータを復号し、良好なDC成分の抑制を行なうという利点がある。したがって、本発明は、CD装置など現存する記録技術に適用でき、顧客の再生装置を修正することなく符号化のDC成分を低減させることによりデータ記録ディスクの品質と信頼性を向上させることができる。
【0097】
本発明の符号化方法および符号化装置はそれ自身、2つの機能的な段階(過程)および手段を有する。符号化マッピング段階および手段は、ソースデータシーケンスを変調データシーケンスにマッピングする処理を行い、有効なソース・変調データマッピングの選択を提供する。
【0098】
本発明のルックアヘッドDC制御方法および装置は最終的な変調データのDC成分が低減されるような代替ソース・変調データマッピング間の適切な選択を行なう。
【0099】
改良された本発明は、DC制御方法および装置の選択戦略により達成される良好なDC成分抑制を実現する。
【図面の簡単な説明】
【図1】図1は本発明の第1実施の形態としてのDCフリー符号化装置のブロック図である。
【図2】図2は図1に図解したFIFOメモリの詳細回路図である。
【図3】図3は図1に図解したDC制御回路の詳細回路図である。
【図4】図4は図1に図解した符号化マッピング回路の詳細回路図である。
【図5】図5は図3に図解した並列符号化マッピング回路の詳細回路図である。
【図6】図6は図4に図解したFSM符号化器の詳細回路図である。
【図7】図7は図4に図解したNRZI変換器の詳細回路図である。
【図8】図8はディジタル積分器の詳細回路図である。
【図9】図9はピークホルダ回路の詳細回路図である。
【図10】図10はDC制御のための第1のラニング・ディジタル・サム(RDS)1のみが用いられた場合のランダム符号化シーケンスのパワースペクトル密度を示すグラフである。
【図11】図11はDC制御のために第1ラニング・ディジタル・サム(RDS)1および第2のRDS2のみが用いられた場合のランダム符号化シーケンスのパワースペクトル密度を示すグラフである。
【図12】図12は本発明の第2実施の形態としての適応型ルックアヘッド符号化装置のブロック図である。
【図13】図13は図12に図解したFSM符号化器の詳細回路である。
【図14】図14は図12に図解したルックアヘッドバッファの詳細回路図である。
【図15】図15は図12に図解したルックアヘッドDC制御回路の詳細回路図である。
【図16】図16は図12に図解した主符号化器の詳細回路図である。
【図17】図17は図15に図解した並列符号化器の詳細回路図である。
【図18】図18は図16に図解したNRZI変換器の詳細回路図である。
【図19】図19は図16に図解したディジタル積分器の詳細回路図である。
【図20】図20は適応型ルックアヘッドDC制御を行なった場合と行なわなかった場合における、EFMCC符号化の性能比較を行なった、ランダム符号化のパワースペクトル密度を図解したグラフである。
【符号の説明】
100 ・・符号化装置
1・・DCフリー符号化器
2・・FIFOメモリ
21,22 ・・レジスタ
3・・ルックアヘッドDC制御器
31・・冗長データ生成部
32・・事前符号化ビットシーケンスサ
(並列符号化マッピング部)
51・・シフトレジスタ
52・・FSM符号化器
53・・NRZI変換器
33・・ディジタル積分部
34・・ピークホールド部
35・・最小値検出器
4・・主符号化器
41・・シフトレジスタ
42・・有限状態マシン(FSM) 符号化器
43・・NRZI変換器
44・・ディジタル積分器
45・・タイミング制御器
5・・レーザ光源
6・・光変調器
7・・光学ディスク
200 ・・符号化装置
101 ・・適応型ルックアヘッド符号化器
102 ・・有限状態マシン(FSM) 符号化器
122・・主コードルックアップテーブル
123・・規則的代替コードルックアップテーブル
124・・状態レジスタ
127・・カウンタ
128・・論理決定回路
129・・推計代替ルックアップテーブル
103 ・・ルックアヘッドバッファ
131・・第1レジスタ組
132・・第2レジスタ組
133・・スイッチ回路
104 ・・ルックアヘッドDC制御器
142・・並列符号化アレー回路
各並列符号化器
144・・最小値検出器
105 ・・主符号化器
151・・シフトレジスタ
152・・NRZI変換器
153・・ディジタル積分器
154・・タイミング制御器
5・・レーザ光源
6・・光変調器
7・・光学ディスク記録媒体
Claims (21)
- 2進数データを符号化する方法であって、
各々がNデータビットを有するデータワードを各々がMデータビットの2進数変調ワードに変換する符号化マッピング過程であって、同じデータワードが複数の変調ワードに翻訳可能である冗長情報を提供する、符号化マッピング過程と、
ルックアヘッド決定基準方法に従って前記符号化マッピング過程によって提供された複数の変調ワードからある確立された変調ワードを選択する選択過程と
を有し、
前記ルックアヘッド決定基準方法は、
変調すべき現在のデータワードおよび元データの形態または事前に符号化された形態のいずれかの所定数の将来データワードを記憶する段階と、
前記記憶された現在および将来のデータワードを符号化マッピングすることによって生成された変調ワードの乗数によって間隔が広げられた組み合わせトリーのためのラニング・ディジタル・サム(RDS)を評価するために経路探索する段階と、
前記経路探索のラニング・ディジタル・サム(RDS)の境界に最も接近する経路を見いだすことにより符号化すべき前記現在のデータワードのための符号化マッピングを選択することを決定する段階と
を有し、
その結果として、得られた2進数変調シーケンスの低周波成分が効果的に抑制され、周波数0Hzにおいて1次スペクトル零を生成する、
符号化方法。 - 前記決定段階は、前記ラニング・ディジタル・サム(RDS)の境界に最も接近しており、かつ、前記ラニング・ディジタル・サム(RDS)についてのラニング・サムの境界に最も接近する経路を見いだすことにより符号化すべき前記現在のデータワードのための符号化マッピングを選択する段階を有し、
その結果として、得られた2進数変調シーケンスの低周波成分が効果的に抑制され、周波数0Hzにおいて2次スペクトル零を生成する、
請求項1記載の符号化方法。 - 2進数データを符号化する装置であって、
各々がNデータビットを有するデータワードを各々がMデータビットの2進数変調ワードに変換する符号化マッピング手段であって、同じデータワードが複数変調ワードに翻訳可能である冗長情報を提供する、符号化マッピング手段と、
ルックアヘッド決定基準手段による基準に従って前記符号化マッピング手段によって提供された複数の変調ワードからある確立された変調ワードを選択する選択手段と
を具備し、
前記ルックアヘッド決定基準手段は、
変調すべき現在のデータワードおよび元データの形態または事前に符号化された形態のいずれかの所定数の将来データワードを記憶するメモリと、
前記記憶された現在および将来のデータワードを符号化マッピングすることによって生成された複数の変調ワードによって間隔が広げられた組み合わせトリーのためのラニング・ディジタル・サム(RDS)を評価するために経路探索手段と、
前記経路探索のラニング・ディジタル・サム(RDS)の境界に最も接近する経路を見いだすことにより符号化すべき前記現在のデータワードのための符号化マッピングを選択する決定手段と
を具備し、
その結果として、得られた2進数変調シーケンスの低周波成分が効果的に抑制され、周波数0Hzにおいて1次スペクトル零を生成する、
符号化装置。 - 前記決定手段は、前記ラニング・ディジタル・サム(RDS)の境界に最も接近し、かつ、前記ラニング・ディジタル・サム(RDS)のラニング・サムの境界に最も接近する経路を見いだすことにより符号化すべき前記現在のデータワードのための符号化マッピングを選択し、
その結果として、得られた2進数変調シーケンスの低周波成分が効果的に抑制され、周波数0Hzにおいて2次スペクトル零を生成する、
請求項3記載の符号化装置。 - 情報信号を符号化した結果に基づいて連続的なレーザ光源を所定の周期でオン・オフ変調することにより光学ディスク記録媒体に記録する光学ディスク記録方法であって、
前記符号化方法において、
各々がNデータビットを有するデータワードを各々がMデータビットの2進数変調ワードに変換する符号化マッピング過程であって、同じデータワードが複数の変調ワードに翻訳可能である冗長情報を提供する符号化マッピングを行い、
ルックアヘッド決定基準方法に従って前記符号化マッピング過程によって提供された複数の変調ワードからある確立された変調ワードを選択し、
前記ルックアヘッド決定基準方法は、
変調すべき現在のデータワードおよび元データの形態または事前に符号化された形態のいずれかの所定数の将来データワードを記憶する段階と、
前記記憶された現在および将来のデータワードを符号化マッピングすることによって生成された複数の変調ワードによって間隔づけられた組み合わせトリーのためのラニング・ディジタル・サム(RDS)を評価するために経路探索する段階と、
前記経路探索のラニング・ディジタル・サム(RDS)の境界に最も接近する経路を見いだすことにより符号化すべき前記現在のデータワードのための符号化マッピングを選択することを決定する段階と
を有し、
前記決定段階は、前記ラニング・ディジタル・サム(RDS)の境界に最も接近し、かつ、前記ラニング・ディジタル・サム(RDS)のラニング・サムの境界に最も接近する経路を見いだすことにより符号化すべき前記現在のデータワードのための符号化マッピングを選択する段階を有し、
その結果として、得られた2進数変調シーケンスの低周波成分が効果的に抑制され、周波数0Hzにおいて2次スペクトル零を生成する、
光学ディスク記録方法。 - 連続的なレーザ光を出射するレーザ光源と、
前記レーザ光源からのレーザ光を変調して光学ディスク記録媒体へ照射する変調手段と、
前記光学ディスク記録媒体へ記録する情報をオン・オフ変調信号に符号化して前記変調手段に出力する符号化装置と
を具備し、
前記符号化装置は、
各々がNデータビットを有するデータワードを各々がMデータビットの2進数変調ワードに変換する符号化マッピング手段であって、同じデータワードが複数の変調ワードに翻訳可能である冗長情報を提供する、符号化マッピング手段と、
ルックアヘッド決定基準手段の基準に従って前記符号化マッピング手段によって提供された複数の変調ワードある確立された変調ワードを選択する選択手段と
を有し、
前記選択手段における前記ルックアヘッド決定基準手段は、
変調すべき現在のデータワードおよび元データの形態または事前に符号化された形態のいずれかの所定数の将来データワードを記憶するメモリ手段と、
前記記憶された現在および将来のデータワードを符号化マッピングすることによって生成された複数の変調ワードによって間隔付けられた組み合わせトリーのためのラニング・ディジタル・サム(RDS)を評価するために経路探索する険路探索手段と、
前記経路探索のラニング・ディジタル・サム(RDS)の境界に最も接近する経路を見いだすことにより符号化すべき前記現在のデータワードのための符号化マッピングを選択することを決定する決定手段と、
前記決定において、前記ラニング・ディジタル・サム(RDS)の境界に最も接近し、かつ、前記ラニング・ディジタル・サム(RDS)のラニング・サムの境界に最も接近する経路を見いだすことにより符号化すべき前記現在のデータワードのための符号化マッピングを選択する選択手段と
を具備し、
その結果として、得られた2進数変調シーケンスの低周波成分が効果的に抑制され、周波数0Hzにおいて2次スペクトル零を生成する、
光学ディスク記録装置。 - 2進数データを符号化する方法であって、
各々がNデータビットを有するデータワードを各々がMデータビットの2進数変調ワードに変換する符号化マッピング過程であって、規則的な代替コードおよび推計的な代替コードを用いて同じデータワードが複数の変調ワードに翻訳可能である冗長情報を提供する、符号化マッピング過程と、
前記規則的な代替コードおよび推計的な代替コードが用いられるワード位置を配置する検出過程と、
ルックアヘッド決定基準に従って前記符号化マッピング過程によって提供された複数の変調ワードからある確立された変調ワードを選択する選択過程と
を有し、
前記選択過程が、
符号化すべき長さが変化され得る現在のデータセグメントおよび元の形態または事前に符号化された形態のいずれかの長さが変化され得る将来のデータセグメントをメモリに記憶する段階と、
前記メモリに記憶された前記現在のデータセグメントおよび前記将来のデータセグメントを前記符号化マッピングによって生成された複数の変調ワードごと間隔づけられた組み合わせトリーにおける各経路のための決定基準を評価する段階と、
前記経路探索の決定基準の最良の値を用いて経路を見いだすことにより符号化すべき前記現在のデータセグメントのための符号化マッピングを選択する段階とを有し、
それにより、得られた2進数変調シーケンスの低周波成分が効果的に抑制される、
符号化方法。 - 前記決定基準はラニング・ディジタル・サム(RDS)のバリアンス(分散または平方偏差、varaince)である、
請求項7記載の符号化方法。 - 前記規則的な代替コードは前記符号化の間任意の周波数で周期的に適用されうる代替コードである、
請求項7記載の符号化方法。 - 前記規則的な代替コードは8ビットのソースワードを17ビットのコードワードに符号化するのに用いられる、
請求項9記載の符号化方法。 - 前記推計的な代替コードは予め規定されたビットパターンが前記符号化されたビットストリーム内に起こる位置にのみ適用され得る代替コードである、
請求項7記載の符号化方法。 - 2進数データを符号化する装置であって、
各々がNデータビットを有するデータワードを各々がMデータビットの2進数変調ワードに変換する符号化手段であって、規則的な代替コードおよび推計的な代替コードを用いて同じデータワードが複数の変調ワードに翻訳可能である冗長情報を提供する、符号化手段と、
前記規則的な代替コードおよび推計的な代替コードが用いられるワード位置を配置する検出手段と、
ルックアヘッド決定基準に従って前記符号化手段によって提供された複数の変調ワードからある確立された変調ワードを選択する選択手段と
を具備し、
前記選択手段が、
符号化すべき長さが変化され得る現在のデータセグメントおよび元の形態または事前に符号化された形態のいずれかの長さが変化され得る将来のデータセグメントを記憶するメモリと、
前記メモリに記憶された前記現在のデータセグメントおよび前記将来のデータセグメントを前記符号化マッピングによって生成された複数の変調ワードごと間隔づけられた組み合わせトリーにおける各経路のための決定基準を評価する手段と、
前記経路探索の決定基準の最良の値を用いて経路を見いだすことにより符号化すべき前記現在のデータセグメントのための符号化マッピングを選択する手段と
を有し、
それにより、得られた2進数変調シーケンスの低周波成分が効果的に抑制される、
符号化装置。 - 前記決定基準はラニング・ディジタル・サム(RDS)のバリアンスである、
請求項12記載の符号化装置。 - 前記規則的な代替コードは前記符号化の間任意の周波数で周期的に適用されうる代替コードである、
請求項12記載の符号化装置。 - 前記規則的な代替コードは8ビットのソースワードを17ビットのコードワードに符号化するのに用いられる、
請求項14記載の符号化装置。 - 前記推計的な代替コードは予め規定されたビットパターンが前記符号化されたビットストリーム内に起こる位置にのみ適用され得る代替コードである、
請求項12記載の符号化装置。 - 連続的なレーザ光を出射するレーザ光源と、
前記レーザ光源からのレーザ光を変調して光学ディスク記録媒体へ照射する変調手段と、
前記光学ディスク記録媒体へ記録する情報をオン・オフ変調信号に符号化して前記変調手段に出力する符号化装置と
を具備し、
前記符号化装置は、
各々がNデータビットを有するデータワードを各々がMデータビットの2進数変調ワードに変換する符号化手段であって、規則的な代替コードおよび推計的な代替コードを用いて同じデータワードが複数の変調ワードに翻訳可能である冗長情報を提供する、符号化手段と、
前記規則的な代替コードおよび推計的な代替コードが用いられるワード位置を配置する検出手段と、
ルックアヘッド決定基準に従って前記符号化手段によって提供された複数の変調ワードからある確立された変調ワードを選択する選択手段と
を具備し、
前記選択手段が、
符号化すべき長さが平方偏差され得る現在のデータセグメントおよび元の形態または事前に符号化された形態のいずれかの長さが変化され得る将来のデータセグメントを記憶するメモリと、
前記メモリに記憶された前記現在のデータセグメントおよび前記将来のデータセグメントを前記符号化マッピングによって生成された複数の変調ワードごと間隔づけられた組み合わせトリーにおける各経路のための決定基準を評価する手段と、
前記経路探索の決定基準の最良の値を用いて経路を見いだすことにより符号化すべき前記現在のデータセグメントのための符号化マッピングを選択する手段とを有し、
それにより、得られた2進数変調シーケンスの低周波成分が効果的に抑制される、
光学ディスク記録装置。 - 前記決定基準はラニング・ディジタル・サム(RDS)のバリアンスである、
請求項17記載の光学ディスク記録装置。 - 前記規則的な代替コードは前記符号化の間任意の周波数で周期的に適用されうる代替コードである、
請求項17記載の光学ディスク記録装置。 - 前記規則的な代替コードは8ビットのソースワードを17ビットのコードワードに符号化するのに用いられる、
請求項19記載の光学ディスク記録装置。 - 前記推計的な代替コードは予め規定されたビットパターンが前記符号化されたビットストリーム内に起こる位置にのみ適用され得る代替コードである、
請求項17記載の光学ディスク記録装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002362930A JP2004192770A (ja) | 2002-12-13 | 2002-12-13 | 符号化方法と装置および光学ディスク記録方法と装置 |
US10/732,486 US6807137B2 (en) | 2002-12-13 | 2003-12-11 | Encoding method and apparatus therefor, and optical-disk recording method and apparatus therefor |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002362930A JP2004192770A (ja) | 2002-12-13 | 2002-12-13 | 符号化方法と装置および光学ディスク記録方法と装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2004192770A true JP2004192770A (ja) | 2004-07-08 |
Family
ID=32761237
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002362930A Pending JP2004192770A (ja) | 2002-12-13 | 2002-12-13 | 符号化方法と装置および光学ディスク記録方法と装置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US6807137B2 (ja) |
JP (1) | JP2004192770A (ja) |
Families Citing this family (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1650366A (zh) * | 2002-04-26 | 2005-08-03 | 皇家飞利浦电子股份有限公司 | 用于多维编码和译码的方法和设备 |
US7746749B2 (en) * | 2003-04-30 | 2010-06-29 | Samsung Electronics Co., Ltd. | Look-ahead maximum-likelihood data detector for optical disk drives |
US7515517B2 (en) * | 2003-04-30 | 2009-04-07 | Samsung Electronics Co., Ltd. | Method and apparatus for data detection in blue laser optical disk drives |
TWI260611B (en) * | 2003-12-26 | 2006-08-21 | Ind Tech Res Inst | Encoding method of recording media |
TWI267828B (en) * | 2004-11-12 | 2006-12-01 | Ind Tech Res Inst | Encoding apparatus with fast look-ahead path |
US7142135B1 (en) * | 2005-09-06 | 2006-11-28 | Media Tek Inc. | Modulation methods and systems |
US7423561B2 (en) * | 2005-09-06 | 2008-09-09 | Mediateck Inc. | Modulation methods and systems |
US8093825B1 (en) | 2006-11-13 | 2012-01-10 | Cypress Semiconductor Corporation | Control circuit for optical transducers |
US8129924B2 (en) * | 2006-11-13 | 2012-03-06 | Cypress Semiconductor Corporation | Stochastic signal density modulation for optical transducer control |
US8044612B2 (en) * | 2007-01-30 | 2011-10-25 | Cypress Semiconductor Corporation | Method and apparatus for networked illumination devices |
TWI390512B (zh) * | 2009-07-27 | 2013-03-21 | Sunext Technology Co Ltd | 偵測碟片上缺陷訊號之方法及裝置 |
CN102169697A (zh) * | 2011-01-06 | 2011-08-31 | 中国科学院上海光学精密机械研究所 | 抑制光盘数据直流和值的装置和方法 |
DE102014101307A1 (de) * | 2014-02-03 | 2015-08-06 | Osram Opto Semiconductors Gmbh | Kodierverfahren zur Datenkompression von Leistungsspektren eines optoelektronischen Bauteils und Dekodierverfahren |
US10686466B2 (en) | 2017-10-05 | 2020-06-16 | Cable Television Laboratories, Inc. | System and methods for data compression and nonuniform quantizers |
US10757450B2 (en) * | 2017-10-05 | 2020-08-25 | Cable Television Laboratories, Inc | System and methods for data compression and nonuniform quantizers |
TWI780696B (zh) * | 2021-05-10 | 2022-10-11 | 創鑫智慧股份有限公司 | 查找表壓縮方法與查找表讀取方法及其計算設備、主機與裝置 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0511498B1 (en) * | 1991-03-30 | 1998-12-09 | Kabushiki Kaisha Toshiba | Encoding apparatus for digital signal with improved block channel coding |
US6297753B1 (en) * | 1999-01-29 | 2001-10-02 | Victor Company Of Japan, Ltd. | Eight-to-fifteen modulation using no merging bit and optical disc recording or reading systems based thereon |
US6445313B2 (en) * | 2000-02-07 | 2002-09-03 | Lg Electronics Inc. | Data modulating/demodulating method and apparatus for optical recording medium |
JP2002271205A (ja) * | 2001-03-09 | 2002-09-20 | Victor Co Of Japan Ltd | 変調方法、変調装置、復調方法、復調装置、情報記録媒体、情報伝送方法および情報伝送装置 |
-
2002
- 2002-12-13 JP JP2002362930A patent/JP2004192770A/ja active Pending
-
2003
- 2003-12-11 US US10/732,486 patent/US6807137B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US20040170104A1 (en) | 2004-09-02 |
US6807137B2 (en) | 2004-10-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2004192770A (ja) | 符号化方法と装置および光学ディスク記録方法と装置 | |
US7516392B2 (en) | Recording apparatus, reproducing apparatus and recording medium | |
US7423561B2 (en) | Modulation methods and systems | |
JPH06197024A (ja) | 変調方法、変調装置及び復調装置 | |
KR100817226B1 (ko) | 알.엘.엘. 코드 시퀀스에 보조 정보신호를 추가하거나 이시퀀스로부터 보조 정보신호를 추출하는 방법 및 장치 | |
JP4839784B2 (ja) | 変調テーブル、変調装置および方法、プログラム、並びに記録媒体 | |
US7333033B2 (en) | Modulation table, modulating device and method, program, and recording medium | |
JP3722331B2 (ja) | 変調装置および方法、並びに記録媒体 | |
US20020008646A1 (en) | Method and apparatus of converting a series of data words into modulated signals | |
KR100450782B1 (ko) | 고밀도 데이타 저장기기를 위한 피알엠엘 코드의 부호화 및복호화 방법 | |
US20030169191A1 (en) | Method of converting a series of data worlds into a modulated signal | |
US20030184455A1 (en) | Method and apparatus for modulating and demodulating digital data | |
JP3717024B2 (ja) | 復調装置および方法 | |
JP2004518241A (ja) | 一連のmビットの情報ワードを被変調信号に変換する方法 | |
JP2002100125A (ja) | Dcフリー符号化方法と装置、記録媒体のマスタリング装置、2進数データを符号化する方法とその装置、および、記録媒体 | |
JP3539091B2 (ja) | データ復号方法及びデータ復号装置 | |
JP2011091700A (ja) | データ復調装置および方法、並びにプログラム | |
KR20040101412A (ko) | 확률적 직류 제어 | |
US20110304936A1 (en) | Data demodulating device, data demodulating method, and program | |
JPH08235785A (ja) | 記録信号変調装置、記録信号復調装置、記録信号変調方法および記録信号復調方法 | |
JP4826888B2 (ja) | 復調テーブル、復調装置および復調方法、プログラム、並びに記録媒体 | |
JP4983032B2 (ja) | 復調テーブル、復調装置および方法、プログラム、並びに記録媒体 | |
JP4027774B2 (ja) | 情報記録装置及び情報再生装置 | |
KR0165431B1 (ko) | 디지탈 데이타 부호화 및 복호화방법과 그 장치 | |
KR100664006B1 (ko) | 디지털 신호 처리 장치 및 방법 |