JP2004191557A - 表示装置およびその製造方法 - Google Patents
表示装置およびその製造方法 Download PDFInfo
- Publication number
- JP2004191557A JP2004191557A JP2002358127A JP2002358127A JP2004191557A JP 2004191557 A JP2004191557 A JP 2004191557A JP 2002358127 A JP2002358127 A JP 2002358127A JP 2002358127 A JP2002358127 A JP 2002358127A JP 2004191557 A JP2004191557 A JP 2004191557A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- binder
- liquid crystal
- transparent conductive
- conductive fine
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
【課題】液晶分子の配向規制力を有する透明導電層を備え、高品位な表示が可能な表示装置及びその簡便な製造方法を提供する。
【解決手段】表示装置は、液晶層と、液晶層を介して互いに対向する一対の電極層と、表面が液晶層と接するように設けられ、液晶層と接する表面は液晶分子の配向方向を規制する機能を有するバインダー層１４とを有する。一対の電極層の少なくとも一方は透明導電層１５を有する。透明導電層１５は、導電性微粒子含有層１３と、バインダー層１４のうちの前記導電性微粒子含有層１３上に位置する部分とを有する。導電性微粒子含有層１３は、導電性微粒子と、バインダー層１４のバインダーと同じバインダーとを含む。
【選択図】 図６
【解決手段】表示装置は、液晶層と、液晶層を介して互いに対向する一対の電極層と、表面が液晶層と接するように設けられ、液晶層と接する表面は液晶分子の配向方向を規制する機能を有するバインダー層１４とを有する。一対の電極層の少なくとも一方は透明導電層１５を有する。透明導電層１５は、導電性微粒子含有層１３と、バインダー層１４のうちの前記導電性微粒子含有層１３上に位置する部分とを有する。導電性微粒子含有層１３は、導電性微粒子と、バインダー層１４のバインダーと同じバインダーとを含む。
【選択図】 図６
Description
【０００１】
【発明の属する技術分野】
本発明は、表示装置及びその製造方法、特に、液晶分子の配向を規制する機能（以下、「配向規制力」とする）を有する透明導電層を備えた液晶表示装置及びその製造方法に関している。
【０００２】
【従来の技術】
一般的に液晶表示装置は、一対の基板とこれらの基板に挟まれた液晶層とから構成される。基板に設けられる素子や電極等の構成は、その装置の表示方式（アクティブマトリクス表示あるいはパッシブマトリクス表示）によって異なる。例えば、薄膜トランジスタ（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ）を用いたアクティブマトリクス表示による装置では、一方の基板に、液晶層に電圧を印加するための画素電極と、画素毎に設けられたスイッチング素子としての薄膜トランジスタとが形成され、他方の基板には対向電極が設けられている。また、液晶層と接する各基板表面は、液晶分子の配向を規制するための配向膜で覆われている。このような構成の表示装置では、薄膜トランジスタによって選択された画素電極に所望の信号電荷が与えられ、画素電極と対向電極との間の液晶層の液晶分子の方向が制御される。
【０００３】
従来、画素電極の形成方法としては、スパッタリング法により透明導電膜を成膜し、フォトマスクを用いてパターニングしていた。これに対し、特許文献１等には、透明導電性微粒子分散液等の塗布型の透明導電膜材料を使用し、塗布によって透明導電膜を形成する方法が開示されている。
【０００４】
特許文献１に開示された技術によれば、薄膜トランジスタが形成された基板上に、塗布によってパターニングされた透明導電膜を形成することができる。この透明導電膜上にポリイミド膜を成膜し、このポリイミド膜にラビング処理を施して配向膜を形成することにより、表示装置の薄膜トランジスタ側の基板が製造される。
【０００５】
一方、特許文献２には、面内応答型液晶表示装置において、電極が形成されている基板に対向する基板（対向基板）上に、導電性と配向規制力とを併せ持つ配向膜を備える構成が記載されている。
【０００６】
【特許文献１】
特開平８−７７８３２号公報
【特許文献２】
特開平１０−１３３２０５号公報
【０００７】
【発明が解決しようとする課題】
特許文献１には、塗布型の透明導電膜材料として、導電性微粒子とバインダーとを混合させた溶液を用いる場合（１液性）、及び導電性微粒子とバインダーとを別の溶液に分けて用いる場合（２液性）が記載されている。しかし、１液性の材料を用いると、透明導電膜の面抵抗が高くなり、所望の導電性が得られない。一方、２液性の材料を使用すれば、面抵抗は低減できるが、導電性粒子層を形成する工程及びバインダー層を形成する工程が必要となり、工程数が増加し、生産コストの増大につながる可能性がある。
【０００８】
また、特許文献２に開示された構成では、導電性を有する配向膜は、対向基板上の電荷を分散させることにより、残像の原因となる電荷の局所的な蓄積を防止することを目的として設けられている。そのため、この配向膜の厚さは８０ｎｍ程度と小さく、面抵抗は１０６Ω／□以上１０１３Ω／□以下と高いので、この配向膜を当該表示装置の電極として用いると高品位な表示は得られない。
【０００９】
本発明は、上記事情に鑑みてなされたものであり、その主な目的は、液晶分子の配向規制力を備えた透明導電膜を有し高品位な表示が可能な表示装置を提供することにある。また、そのような表示装置を、工程数を増やすことなく簡便に製造する方法を提供することにある。
【００１０】
【課題を解決するための手段】
本発明による表示装置は、液晶層と、前記液晶層を介して互いに対向する一対の電極層と、表面が前記液晶層と接するように設けられ、前記液晶層と接する前記表面は液晶分子の配向方向を規制する機能を有するバインダー層とを備え、前記一対の電極層の少なくとも一方は透明導電層を有し、前記透明導電層は、導電性微粒子と前記バインダー層のバインダーと同じバインダーとを含む導電性微粒子含有層と、前記バインダー層のうちの前記導電性微粒子含有層上に位置する部分とを有することを特徴とし、そのことによって上記目的が達成される。
【００１１】
ある好ましい実施形態において、前記導電性微粒子含有層が基板上に設けられており、前記バインダー層が前記基板の略全面に形成されている。
【００１２】
ある好ましい実施形態において、前記透明導電層の厚さが１５０ｎｍ以上６００ｎｍ以下である。
【００１３】
ある好ましい実施形態において、前記バインダー層のうち、前記透明導電層に含まれる部分の厚さが１００ｎｍ以上４００ｎｍ以下である。
【００１４】
前記バインダーはポリイミドを含んでもよい。
【００１５】
前記少なくとも一方の電極層は、画素ごとに設けられた複数の画素電極を含むことができる。また、前記少なくとも一方の電極層は、前記複数の画素電極に対向する対向電極を含むことができる。
【００１６】
本発明による半導体装置の製造方法は、一対の基板と、前記一対の基板の間に形成された液晶層とを備え、前記一対の基板の少なくとも一方の所定の位置に導電性微粒子を付与して導電性微粒子層を形成する工程と、前記導電性微粒子層上を含む前記少なくとも一方の基板の略全面にバインダーを付与する工程であって、前記導電性微粒子層に前記バインダーを含浸させて導電性微粒子含有層を形成すると同時に、前記導電性微粒子層上を含む前記少なくとも一方の基板の略全面に前記バインダーを含むバインダー層とを形成する工程と、前記バインダー層の表面に液晶分子の配向を規制する力を与える工程とを含むことを特徴とし、そのことによって上記目的が達成される。
【００１７】
ある好ましい実施形態において、前記透明導電層の厚さが１５０ｎｍ以上６００ｎｍ以下である。
【００１８】
ある好ましい実施形態において、前記バインダー層のうち、前記透明導電層に含まれる部分の厚さが１００ｎｍ以上４００ｎｍ以下である。
【００１９】
前記バインダーがポリイミドを含んでもよい。
【００２０】
前記配向規制力を与える工程がラビング処理を含んでもよい。
【００２１】
【発明の実施の形態】
以下、図面を参照しながら、本発明の実施形態を説明する。
【００２２】
本実施形態の表示装置は、液晶層と、液晶層を介して互いに対向する一対の電極層と、表面が液晶層と接するように設けられたバインダー層とを有している。液晶層と接するバインダー層表面は、液晶分子の配向方向を規制する機能を有している。上記一対の電極層のうち、少なくとも一方は透明導電層を有している。すなわち、画素ごとに設けられた複数の画素電極を含む電極層、画素電極に対向する対向電極を含む電極層又はその両方が透明導電層を有している。
【００２３】
複数の画素電極を含む電極層が透明導電層を有する場合、図６（ｂ）に示すように、例えば基板上に形成された薄膜トランジスタ等の回路要素の上に形成される。
【００２４】
以下、図６（ｂ）を参照して、透明導電層１５の構成を説明する。
【００２５】
透明導電層１５は、導電性微粒子含有層１３とバインダー層１４のうちの導電性微粒子含有層１３上に位置する部分とを有している。導電性微粒子含有層１３は、導電性微粒子と、バインダー層１４のバインダーと同じバインダーとを含んでいる。典型的には、このバインダーはポリイミドである。また、バインダー層１４の表面は、液晶層の液晶分子の配向方向を規制する機能（配向規制力）を有しており、当該表面が液晶層と接している。
【００２６】
また、図６（ｂ）に示す構成の場合は、導電性微粒子含有層１２が基板１の所定位置に設けられており、バインダー層１４が導電性微粒子含有層１２の上を含む基板の略全面に形成されている。
【００２７】
本実施形態では、上記表示装置は以下の方法で製造される。
【００２８】
まず、図６（ａ）に示すように、基板１の所定の位置に導電性微粒子を付与して導電性微粒子層１２を形成する。次に、図６（ｂ）に示すように、導電性微粒子層１２上を含む基板１の略全面にバインダーを付与する。この工程により、導電性微粒子層１２にバインダーを含浸し、導電性微粒子含有層１３を形成すると同時に、基板１の略全面にバインダー層１４を形成することができる。その後、このバインダー層の表面に、ラビング処理等により液晶分子の配向を規制する力を与える。
【００２９】
本実施形態の表示装置及び製造方法によれば、バインダー層１４に含まれるバインダーと導電性微粒子含有層１３に含まれるバインダーとは同じものであるため、バインダー層１４と導電性微粒子含有層１３とを一体的に形成することができる。また、透明導電層１５の上面が配向規制力を有しているため、透明導電層１５の上方に別個の配向膜を設ける必要がない。
【００３０】
例えば、対向電極を含む電極層が透明導電層１５を有する場合には、基板の略全面に配向規制力を有する透明導電層１５を形成することにより、基板表面に亘って別個の配向膜を設ける必要がない。また、複数の画素電極を含む電極層が透明導電層１５を有する場合でも、バインダー層１４を導電性微粒子含有層１３の上のみでなく基板の略全面に形成すると、バインダー層１４は基板略全面で配向膜として機能する。そのため、基板表面に亘って別個の配向膜を設ける必要がなくなる。
【００３１】
従って、工程数を増やすことなく、２液性の材料を用いた透明導電層１５を有する表示装置を形成することができる。
【００３２】
透明導電層１５の厚さは、好ましくは１５０ｎｍ以上６００ｎｍ以下である。後述するように、厚さを１５０ｎｍ以上６００ｎｍ以下にすれば、透明導電層１５の面抵抗を低く抑えつつ、光の透過率を高めることでき、より高品位の表示が可能となる。
【００３３】
また、バインダー層１４のうち、透明導電層１５に含まれる部分の厚さは、１００ｎｍ以上４００ｎｍ以下が好ましい。上記厚さを１００ｎｍ以上とするのは、導電性微粒子の影響を受けずに、バインダー層１４の表面により均質に配向規制力を付与するためである。一方、４００ｎｍ以下とするのは、透明導電層１５の光の透過率の低下を抑えるとともに、面抵抗を低く維持するためである。
【００３４】
以下に、本発明の装置をアクティブマトリクス表示による装置として用いた実施形態を説明する。本実施形態の表示装置は、スイッチング素子として複数の薄膜トランジスタ等の回路要素を備えた基板（以下、「ＴＦＴ基板」とする）と、対向電極を有する対向基板とを備えている。このうちＴＦＴ基板の表面に、配向規制力を有する透明導電層が設けられ、画素電極を構成している。
【００３５】
図１〜図６は、本実施形態の装置のＴＦＴ基板の構成及び製造方法を示す図である。簡単化のため、これらの図は、薄膜トランジスタが設けられた部分（以下、「ＴＦＴ部」とする）、画素となる部分（以下、「画素部」とする）、及びソース配線とゲート配線とが交差する部分（以下、「Ｇ−Ｓ交差部」とする）のそれぞれの構成を示す断面図を並べた模式図である。
【００３６】
以下、本実施形態のＴＦＴ基板の製造方法を説明する。
【００３７】
まず、図１（ａ）に示すように、ガラス基板１上にゲート電極膜２’を形成する。ゲート電極膜２’の形成は、例えばクロム、アルミニウム、タンタル等の金属をスパッタリング法等によって堆積させることによって行われる。その後、ゲート電極膜２’上にレジストを塗布し、フォトマスクを用いた紫外線照射によって、パターニングされたレジスト層３を形成する（図１（ｂ））。次に、図１（ｃ）に示すように、ゲート電極膜２’の不要な金属部分をエッチングによって除去し、ゲート電極膜２’をパターニングする。これにより、ゲート電極２が得られる。その後、レジスト層３は、剥離液を用いるか、或いはアッシング工程等によって除去される。
【００３８】
続いて、図２（ａ）に示すように、ゲート電極２上に、ゲート絶縁膜４、第１半導体層５、第２半導体膜６及びソース・ドレイン電極膜７を連続して成膜する。成膜は、例えばプラズマＣＶＤ法、スパッタリング法によって行う。ゲート絶縁膜２は、例えば窒化シリコン（ＳｉＮｘ）を含む。また、第１半導体膜５は、例えばアモルファスシリコン（ａ−Ｓｉ）を含み、第２半導体膜６は、例えばｎ型不純物を高濃度でドープしたシリコン（ｎ＋−Ｓｉ）を含む。ソース・ドレイン電極膜７は、例えばクロム、アルミニウム、タンタル等の金属を用いて形成する。
【００３９】
次に、図２（ｂ）に示すように、ソース・ドレイン電極膜７上にレジストパターン８を形成する。レジストパターン８は、レジストを塗布した後、紫外線照射を行うことにより形成される。例えば、まず全体にレジストを塗布した後、スリットマスク等を用いて露光量を調整しながら紫外線照射を行うことにより、１回のレジスト塗布で図１（ｂ）のような複数段階の厚さを有するパターンを形成することができる。レジストパターン８は、画素部には形成せず、Ｇ−Ｓ交差部及びＴＦＴ部に形成する。レジストパターン８の厚さについては、Ｇ−Ｓ交差部の厚さをＤ１とすると、ＴＦＴ素子部の厚さはＤ１よりも大きくなるように設けるが、ＴＦＴ素子部のゲート電極膜２の上方、すなわちチャネル部５ａに相当する部分の上方には、Ｄ１より小さい厚さ（Ｄ２）を有する薄肉部分８ａを設ける。
【００４０】
その後、図２（ｃ）に示すように、レジストパターン８に覆われていない部分のゲート絶縁膜４、第１半導体層５、第２半導体層６及びソース・ドレイン電極膜７を全てエッチングによって除去する。
【００４１】
残存しているレジストパターン８は、チャネル部５ａの上方に位置するソース・ドレイン電極膜７の表面が露出するまでアッシングにより厚さを減少させる（図３（ａ））。
【００４２】
次に、残存しているレジストパターン８を利用して、図３（ｂ）に示すように、第１半導体層５が所定の厚さとなるまでエッチングを行う。このエッチングにより、ソース・ドレイン電極７がソース電極とドレイン電極とに分離され、チャネル部５ａでは、第２半導体層６は消失する。エッチング後、レジストパターン８を除去する（図３（ｃ））。
【００４３】
次に、図４（ａ）に示すように、基板の全面にパッシベーション膜９を形成する。パッシベーション膜９は、例えば窒化シリコン等を含む膜であり、スパッタリング法等によって形成される。
【００４４】
パッシベーション膜９の上に感光性樹脂、例えば感光性アクリル系樹脂を塗布すると、図４（ｂ）に示すように、表面が平坦化された電気絶縁膜である感光性樹脂層１０が得られる。この感光性樹脂層１０を、８０℃以上１００℃以下の温度でプリベークする。さらにその上に撥水性透明樹脂、例えばフッ素系樹脂を塗布し、８０℃以上１００℃以下の温度でプリベークして、撥水性樹脂層１１を形成する（図４（ｃ））。
【００４５】
次に、感光性樹脂層１０を図５ａに示すようにパターニングし、画素電極が形成される領域（以下、「画素電極形成領域」とする）１０ａを設け、画素電極形成領域内の所定位置にはコンタクトホール１０ｂを設ける。パターニング方法は、例えばスリットマスク等を用いて露光量を調整し、撥水性樹脂層１１を透過させて感光性樹脂層１０のハーフトーン露光を行う。撥水性樹脂層１１としてフッ素系樹脂を用いた場合は、透明で、紫外線透過率が９０％以上であり、紫外線を照射すると撥水性樹脂層１１を透過して感光性樹脂層１０が露光する。多段階の露光を行うと、感光性樹脂層１０に、部分的に硬化した部分、未硬化部分及び硬化部分を設けることができる。露光後、ウェットエッチング等の現像処理を行う。このエッチングにより、感光性樹脂層１０に、画素電極形成領域１０ａ（部分的に硬化した部分に対応）と、コンタクトホール１０ｂ（未硬化部分に対応）とが形成される。また、このエッチングの過程において、リフトオフと同様のプロセスによって、画素電極形成領域１０ａ及びコンタクトホール１０ｂから、撥水性樹脂も除去される。さらに、このエッチングによって、コンタクトホール１０ｂの位置で、パッシベーション膜９も除去されて、ソース・ドレイン電極膜７が露出する。なお、画素電極形成領域１０ａを除く部分では、感光性樹脂層１０がエッチングされないので、撥水性樹脂層１１も残存する。
【００４６】
上記のようにして得られた感光性樹脂層１０上に透明導電層を形成する。以下に、透明導電層の形成方法を説明する。
【００４７】
まず、塗布型透明導電層材料を塗布し、導電性微粒子層１２を形成する。本実施形態では、粒径１ｎｍ以上１５０ｎｍ以下のＩＴＯ微粒子をメタノールや水等の溶媒に混合した溶液（以下、「ＩＴＯ溶液」とする）を塗布する。ＩＴＯ溶液におけるＩＴＯ粒子の質量百分率は、例えば１ｗ％以上５０ｗ％以下である。なお、塗布型透明導電層材料は、ＩＴＯ溶液に限定するものではなく、ＳｎＯ２等の他の導電性金属酸化物を用いることもできる。
【００４８】
塗布型透明導電層材料の塗布方法は、スピンコート方式、バーコーター方式等があり限定するものではないが、以下にスピンコート方式による塗布方法を説明する。
【００４９】
まず、基板上にＩＴＯ溶液を滴下する。滴下直後、基板を低速（５０ｒｐｍ以上１００ｒｐｍ以下）で５秒間回転させることによって、基板全体に導電層材料を広げる。次に、基板を高速（５００ｒｐｍ以上１０００ｒｐｍ以下）で３０秒間回転させて、所望の厚さの導電性粒子層を得る。これにより、ＩＴＯ溶液が感光性樹脂層１０の画素形成領域１０ａ（コンタクトホール１０ｂを含む）の表面に塗布される。撥水性樹脂は、撥水性によってＩＴＯ溶液を弾くので、導電層材料は撥水性樹脂層１１上には塗布されない。
【００５０】
その後、塗布された導電層材料を７０℃以上８０℃以下の温度で乾燥させ、図５（ｂ）に示すような導電性微粒子層１２を形成する。得られた導電性微粒子層の厚さは、好ましくは５０ｎｍ以上１５０ｎｍ以下である。その後、図６（ａ）に示すように、撥水性樹脂層１１をアッシング等によって除去する。
【００５１】
次に、導電性微粒子層１２を含む基板全面にバインダーを付与する。バインダーとしては、ポリイミド、ブチラール樹脂等を用いることができる。また、バインダーの付与は、フレキソ印刷、ダイコーター等によって行う。
【００５２】
図６（ｂ）に示すように、導電性微粒子層１２上に付与されたバインダーは、導電性微粒子層１２中のＩＴＯ微粒子の間に入り込む。その結果、導電性微粒子とバインダーとを含む層１３が形成される（以下、「導電性微粒子含有層」という）。これと同時に、導電性微粒子含有層１３を含む基板全面には、バインダー層１４が形成される。このように、導電性微粒子含有層１３及びバインダー層１４が一体的に形成される。このうち、導電性微粒子含有層１３及び画素形成領域１０ａに形成されたバインダー層１４は、画素電極となる透明導電層１５を構成する。なお、導電性微粒子含有層１３の好適な厚さは、導電性微粒子層１２の厚さに対応して、５０ｎｍ以上２００ｎｍ以下である。
【００５３】
次に、バインダー層１４の表面に液晶分子の配向を規制する力を付与する。例えば、バインダー層１４の表面を、ロールに巻き付けたラビング布で一定方向に擦ることにより、バインダー層１４の表面に微細な溝を形成する。これにより、画素電極形成領域１０ａには、導電性と配向規制力とを併せ持つ透明導電層１５が形成され、その他の領域には、配向規制力を有するバインダー層１４が形成されたＴＦＴ基板が完成する。
【００５４】
このように、バインダー層１４に直接配向規制力が付与されるため、バインダー層１４は配向膜としても機能する。従って、特許文献１のように、透明導電層上に別個の配向膜を成膜する必要はない。
【００５５】
なお、画素電極形成領域１０ａに形成され、透明導電層１５の上層となるバインダー層１４の厚さは、１００ｎｍ以上４００ｎｍ以下が好ましい。厚さを１００ｎｍ以上とするのは、導電性微粒子の影響を受けずに、バインダー層１４の表面により均質に配向規制力を付与するためである。一方、厚さを４００ｎｍ以下とするのは、透明導電層１５の透過率の低下を抑えるためである。また、バインダー層１４は絶縁層なので、厚さが大きくなるにつれ、面抵抗が高くなる。そのため、面抵抗を低く維持するためには、バインダー層１４の厚さを、４００ｎｍ以下とすることが好ましいからである。
【００５６】
また、画素電極形成領域１０ａ以外の領域に形成されたバインダー層１４の厚さは、１００ｎｍ以上２００ｎｍ以下であることが好ましい。安定した配向膜を維持するためである。
【００５７】
一方、透明導電層１５の好適な厚さ（すなわち導電性微粒子含有層１３及びその上に形成されたバインダー層１４の厚さの合計）は、以下に説明するように透明導電層１５が所望の面抵抗及び光の透過率を有するように設定される。
【００５８】
図７は、透明導電層１５の厚さを変化させた複数のＴＦＴ基板を上記方法により作製し、各透明導電層の面抵抗及び透過率の測定を行なった結果を示す。面抵抗の測定は、四端子法測定機により、透過率の測定は分光光度計により行った。
【００５９】
図７から、透明導電層１５の厚さが大きくなるほど面抵抗が低下し、かつ透過率が低下することがわかる。面抵抗の低下は、透明導電層１５のうちの導電性微粒子含有層１３の厚さが大きくなることにより起こる。面抵抗は低い方が望ましく、好ましい面抵抗は１×１０５Ω／□以下である。面抵抗が１×１０５Ω／□を超えると、対応する画素の液晶層に充分な電圧を印加することができず、表示不良を引き起こす可能性があるからである。一方、透過率の低下は、導電性微粒子含有層１３及びその上のバインダー層１４の厚さが大きくなることにより起こる。透過率は高いほど望ましく、好ましい透過率は９０％以上である。透過率が９０％未満になると、近年の要望に応え得る高品位の表示が困難となる可能性があるからである。
【００６０】
従って、透明導電層１５の厚さは、上記の面抵抗及び透過率の条件をいずれも満たすように設定されることが望ましく、具体的には、１５０ｎｍ以上６００ｎｍ以下、より好ましくは、２００ｎｍ以上５００ｎｍ以下に設定される。
【００６１】
なお、本発明は、上記の実施形態の構成及び製造方法に限定されず、適用することができる。例えば、上記実施形態では、ボトムゲート型のＴＦＴ基板を用いているが、トップゲート型のＴＦＴ基板を用いてもよい。その場合は、半導体層に不純物をドープする際に、ゲート電極をマスクとして利用してもよい。
【００６２】
また、上記実施形態では、透明導電層を画素電極として用いているが、当該透明導電層を用いて対向電極を構成することもできる。
【００６３】
さらに、上記の実施形態では、スイッチング素子として薄膜トランジスタを用いているが、ＭＩＭ（Ｍｅｔａｌ Ｉｎｓｕｌａｔｏｒ Ｍｅｔａｌ）を用いることもできる。
【００６４】
本発明は、パッシブマトリクス表示タイプの表示装置にも適用することができる。この場合は、導電性微粒子含有層をストライプ（短冊状）に形成し、その上にバインダー層を形成し、バインダー層表面に配向規制力を与えた基板を上下に設け、その間に液晶層を有する構成としてもよい。
【００６５】
【発明の効果】
本発明によれば、液晶分子の配向規制力を有する透明導電層を備え、高品位な表示が可能な表示装置を提供することができる。また、そのような表示装置を、工程数を増やすことなく簡便に製造することができる。
【００６６】
本発明は、透過型液晶表示装置に限らず、反射型液晶表示装置をはじめ、電極と配向規制力を有する層とを備えた表示装置全てに適用することができる。
【図面の簡単な説明】
【図１】（ａ）から（ｃ）は、本発明による透明導電層を有する基板の製造方法の実施形態を示す工程断面模式図である。
【図２】（ａ）から（ｃ）は、本発明による透明導電層を有する基板の製造方法の実施形態を示す工程断面模式図である。
【図３】（ａ）から（ｃ）は、本発明による透明導電層を有する基板の製造方法の実施形態を示す工程断面模式図である。
【図４】（ａ）から（ｃ）は、本発明による透明導電層を有する基板の製造方法の実施形態を示す工程断面模式図である。
【図５】（ａ）から（ｂ）は、本発明による透明導電層を有する基板の製造方法の実施形態を示す工程断面模式図である。
【図６】（ａ）から（ｂ）は、本発明による透明導電層を有する基板の製造方法の実施形態を示す工程断面模式図である。
【図７】透明導電層の厚さと面抵抗及び透過率との関係を示す図である。
【符号の説明】
１ ガラス基板
２’ ゲート電極膜
２ ゲート電極
３ レジスト層
４ ゲート絶縁膜
５ 第１半導体層
５ａ チャネル部
６ 第２半導体層
７ ソース・ドレイン電極膜
８ レジストパターン
９ パッシベーション膜
１０ 感光性樹脂層
１０ａ 画素電極形成領域
１０ｂ コンタクトホール
１１ 撥水性樹脂層
１２ 導電性微粒子層
１３ 導電性微粒子含有層
１４ バインダー層
１５ 透明導電層
【発明の属する技術分野】
本発明は、表示装置及びその製造方法、特に、液晶分子の配向を規制する機能（以下、「配向規制力」とする）を有する透明導電層を備えた液晶表示装置及びその製造方法に関している。
【０００２】
【従来の技術】
一般的に液晶表示装置は、一対の基板とこれらの基板に挟まれた液晶層とから構成される。基板に設けられる素子や電極等の構成は、その装置の表示方式（アクティブマトリクス表示あるいはパッシブマトリクス表示）によって異なる。例えば、薄膜トランジスタ（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ）を用いたアクティブマトリクス表示による装置では、一方の基板に、液晶層に電圧を印加するための画素電極と、画素毎に設けられたスイッチング素子としての薄膜トランジスタとが形成され、他方の基板には対向電極が設けられている。また、液晶層と接する各基板表面は、液晶分子の配向を規制するための配向膜で覆われている。このような構成の表示装置では、薄膜トランジスタによって選択された画素電極に所望の信号電荷が与えられ、画素電極と対向電極との間の液晶層の液晶分子の方向が制御される。
【０００３】
従来、画素電極の形成方法としては、スパッタリング法により透明導電膜を成膜し、フォトマスクを用いてパターニングしていた。これに対し、特許文献１等には、透明導電性微粒子分散液等の塗布型の透明導電膜材料を使用し、塗布によって透明導電膜を形成する方法が開示されている。
【０００４】
特許文献１に開示された技術によれば、薄膜トランジスタが形成された基板上に、塗布によってパターニングされた透明導電膜を形成することができる。この透明導電膜上にポリイミド膜を成膜し、このポリイミド膜にラビング処理を施して配向膜を形成することにより、表示装置の薄膜トランジスタ側の基板が製造される。
【０００５】
一方、特許文献２には、面内応答型液晶表示装置において、電極が形成されている基板に対向する基板（対向基板）上に、導電性と配向規制力とを併せ持つ配向膜を備える構成が記載されている。
【０００６】
【特許文献１】
特開平８−７７８３２号公報
【特許文献２】
特開平１０−１３３２０５号公報
【０００７】
【発明が解決しようとする課題】
特許文献１には、塗布型の透明導電膜材料として、導電性微粒子とバインダーとを混合させた溶液を用いる場合（１液性）、及び導電性微粒子とバインダーとを別の溶液に分けて用いる場合（２液性）が記載されている。しかし、１液性の材料を用いると、透明導電膜の面抵抗が高くなり、所望の導電性が得られない。一方、２液性の材料を使用すれば、面抵抗は低減できるが、導電性粒子層を形成する工程及びバインダー層を形成する工程が必要となり、工程数が増加し、生産コストの増大につながる可能性がある。
【０００８】
また、特許文献２に開示された構成では、導電性を有する配向膜は、対向基板上の電荷を分散させることにより、残像の原因となる電荷の局所的な蓄積を防止することを目的として設けられている。そのため、この配向膜の厚さは８０ｎｍ程度と小さく、面抵抗は１０６Ω／□以上１０１３Ω／□以下と高いので、この配向膜を当該表示装置の電極として用いると高品位な表示は得られない。
【０００９】
本発明は、上記事情に鑑みてなされたものであり、その主な目的は、液晶分子の配向規制力を備えた透明導電膜を有し高品位な表示が可能な表示装置を提供することにある。また、そのような表示装置を、工程数を増やすことなく簡便に製造する方法を提供することにある。
【００１０】
【課題を解決するための手段】
本発明による表示装置は、液晶層と、前記液晶層を介して互いに対向する一対の電極層と、表面が前記液晶層と接するように設けられ、前記液晶層と接する前記表面は液晶分子の配向方向を規制する機能を有するバインダー層とを備え、前記一対の電極層の少なくとも一方は透明導電層を有し、前記透明導電層は、導電性微粒子と前記バインダー層のバインダーと同じバインダーとを含む導電性微粒子含有層と、前記バインダー層のうちの前記導電性微粒子含有層上に位置する部分とを有することを特徴とし、そのことによって上記目的が達成される。
【００１１】
ある好ましい実施形態において、前記導電性微粒子含有層が基板上に設けられており、前記バインダー層が前記基板の略全面に形成されている。
【００１２】
ある好ましい実施形態において、前記透明導電層の厚さが１５０ｎｍ以上６００ｎｍ以下である。
【００１３】
ある好ましい実施形態において、前記バインダー層のうち、前記透明導電層に含まれる部分の厚さが１００ｎｍ以上４００ｎｍ以下である。
【００１４】
前記バインダーはポリイミドを含んでもよい。
【００１５】
前記少なくとも一方の電極層は、画素ごとに設けられた複数の画素電極を含むことができる。また、前記少なくとも一方の電極層は、前記複数の画素電極に対向する対向電極を含むことができる。
【００１６】
本発明による半導体装置の製造方法は、一対の基板と、前記一対の基板の間に形成された液晶層とを備え、前記一対の基板の少なくとも一方の所定の位置に導電性微粒子を付与して導電性微粒子層を形成する工程と、前記導電性微粒子層上を含む前記少なくとも一方の基板の略全面にバインダーを付与する工程であって、前記導電性微粒子層に前記バインダーを含浸させて導電性微粒子含有層を形成すると同時に、前記導電性微粒子層上を含む前記少なくとも一方の基板の略全面に前記バインダーを含むバインダー層とを形成する工程と、前記バインダー層の表面に液晶分子の配向を規制する力を与える工程とを含むことを特徴とし、そのことによって上記目的が達成される。
【００１７】
ある好ましい実施形態において、前記透明導電層の厚さが１５０ｎｍ以上６００ｎｍ以下である。
【００１８】
ある好ましい実施形態において、前記バインダー層のうち、前記透明導電層に含まれる部分の厚さが１００ｎｍ以上４００ｎｍ以下である。
【００１９】
前記バインダーがポリイミドを含んでもよい。
【００２０】
前記配向規制力を与える工程がラビング処理を含んでもよい。
【００２１】
【発明の実施の形態】
以下、図面を参照しながら、本発明の実施形態を説明する。
【００２２】
本実施形態の表示装置は、液晶層と、液晶層を介して互いに対向する一対の電極層と、表面が液晶層と接するように設けられたバインダー層とを有している。液晶層と接するバインダー層表面は、液晶分子の配向方向を規制する機能を有している。上記一対の電極層のうち、少なくとも一方は透明導電層を有している。すなわち、画素ごとに設けられた複数の画素電極を含む電極層、画素電極に対向する対向電極を含む電極層又はその両方が透明導電層を有している。
【００２３】
複数の画素電極を含む電極層が透明導電層を有する場合、図６（ｂ）に示すように、例えば基板上に形成された薄膜トランジスタ等の回路要素の上に形成される。
【００２４】
以下、図６（ｂ）を参照して、透明導電層１５の構成を説明する。
【００２５】
透明導電層１５は、導電性微粒子含有層１３とバインダー層１４のうちの導電性微粒子含有層１３上に位置する部分とを有している。導電性微粒子含有層１３は、導電性微粒子と、バインダー層１４のバインダーと同じバインダーとを含んでいる。典型的には、このバインダーはポリイミドである。また、バインダー層１４の表面は、液晶層の液晶分子の配向方向を規制する機能（配向規制力）を有しており、当該表面が液晶層と接している。
【００２６】
また、図６（ｂ）に示す構成の場合は、導電性微粒子含有層１２が基板１の所定位置に設けられており、バインダー層１４が導電性微粒子含有層１２の上を含む基板の略全面に形成されている。
【００２７】
本実施形態では、上記表示装置は以下の方法で製造される。
【００２８】
まず、図６（ａ）に示すように、基板１の所定の位置に導電性微粒子を付与して導電性微粒子層１２を形成する。次に、図６（ｂ）に示すように、導電性微粒子層１２上を含む基板１の略全面にバインダーを付与する。この工程により、導電性微粒子層１２にバインダーを含浸し、導電性微粒子含有層１３を形成すると同時に、基板１の略全面にバインダー層１４を形成することができる。その後、このバインダー層の表面に、ラビング処理等により液晶分子の配向を規制する力を与える。
【００２９】
本実施形態の表示装置及び製造方法によれば、バインダー層１４に含まれるバインダーと導電性微粒子含有層１３に含まれるバインダーとは同じものであるため、バインダー層１４と導電性微粒子含有層１３とを一体的に形成することができる。また、透明導電層１５の上面が配向規制力を有しているため、透明導電層１５の上方に別個の配向膜を設ける必要がない。
【００３０】
例えば、対向電極を含む電極層が透明導電層１５を有する場合には、基板の略全面に配向規制力を有する透明導電層１５を形成することにより、基板表面に亘って別個の配向膜を設ける必要がない。また、複数の画素電極を含む電極層が透明導電層１５を有する場合でも、バインダー層１４を導電性微粒子含有層１３の上のみでなく基板の略全面に形成すると、バインダー層１４は基板略全面で配向膜として機能する。そのため、基板表面に亘って別個の配向膜を設ける必要がなくなる。
【００３１】
従って、工程数を増やすことなく、２液性の材料を用いた透明導電層１５を有する表示装置を形成することができる。
【００３２】
透明導電層１５の厚さは、好ましくは１５０ｎｍ以上６００ｎｍ以下である。後述するように、厚さを１５０ｎｍ以上６００ｎｍ以下にすれば、透明導電層１５の面抵抗を低く抑えつつ、光の透過率を高めることでき、より高品位の表示が可能となる。
【００３３】
また、バインダー層１４のうち、透明導電層１５に含まれる部分の厚さは、１００ｎｍ以上４００ｎｍ以下が好ましい。上記厚さを１００ｎｍ以上とするのは、導電性微粒子の影響を受けずに、バインダー層１４の表面により均質に配向規制力を付与するためである。一方、４００ｎｍ以下とするのは、透明導電層１５の光の透過率の低下を抑えるとともに、面抵抗を低く維持するためである。
【００３４】
以下に、本発明の装置をアクティブマトリクス表示による装置として用いた実施形態を説明する。本実施形態の表示装置は、スイッチング素子として複数の薄膜トランジスタ等の回路要素を備えた基板（以下、「ＴＦＴ基板」とする）と、対向電極を有する対向基板とを備えている。このうちＴＦＴ基板の表面に、配向規制力を有する透明導電層が設けられ、画素電極を構成している。
【００３５】
図１〜図６は、本実施形態の装置のＴＦＴ基板の構成及び製造方法を示す図である。簡単化のため、これらの図は、薄膜トランジスタが設けられた部分（以下、「ＴＦＴ部」とする）、画素となる部分（以下、「画素部」とする）、及びソース配線とゲート配線とが交差する部分（以下、「Ｇ−Ｓ交差部」とする）のそれぞれの構成を示す断面図を並べた模式図である。
【００３６】
以下、本実施形態のＴＦＴ基板の製造方法を説明する。
【００３７】
まず、図１（ａ）に示すように、ガラス基板１上にゲート電極膜２’を形成する。ゲート電極膜２’の形成は、例えばクロム、アルミニウム、タンタル等の金属をスパッタリング法等によって堆積させることによって行われる。その後、ゲート電極膜２’上にレジストを塗布し、フォトマスクを用いた紫外線照射によって、パターニングされたレジスト層３を形成する（図１（ｂ））。次に、図１（ｃ）に示すように、ゲート電極膜２’の不要な金属部分をエッチングによって除去し、ゲート電極膜２’をパターニングする。これにより、ゲート電極２が得られる。その後、レジスト層３は、剥離液を用いるか、或いはアッシング工程等によって除去される。
【００３８】
続いて、図２（ａ）に示すように、ゲート電極２上に、ゲート絶縁膜４、第１半導体層５、第２半導体膜６及びソース・ドレイン電極膜７を連続して成膜する。成膜は、例えばプラズマＣＶＤ法、スパッタリング法によって行う。ゲート絶縁膜２は、例えば窒化シリコン（ＳｉＮｘ）を含む。また、第１半導体膜５は、例えばアモルファスシリコン（ａ−Ｓｉ）を含み、第２半導体膜６は、例えばｎ型不純物を高濃度でドープしたシリコン（ｎ＋−Ｓｉ）を含む。ソース・ドレイン電極膜７は、例えばクロム、アルミニウム、タンタル等の金属を用いて形成する。
【００３９】
次に、図２（ｂ）に示すように、ソース・ドレイン電極膜７上にレジストパターン８を形成する。レジストパターン８は、レジストを塗布した後、紫外線照射を行うことにより形成される。例えば、まず全体にレジストを塗布した後、スリットマスク等を用いて露光量を調整しながら紫外線照射を行うことにより、１回のレジスト塗布で図１（ｂ）のような複数段階の厚さを有するパターンを形成することができる。レジストパターン８は、画素部には形成せず、Ｇ−Ｓ交差部及びＴＦＴ部に形成する。レジストパターン８の厚さについては、Ｇ−Ｓ交差部の厚さをＤ１とすると、ＴＦＴ素子部の厚さはＤ１よりも大きくなるように設けるが、ＴＦＴ素子部のゲート電極膜２の上方、すなわちチャネル部５ａに相当する部分の上方には、Ｄ１より小さい厚さ（Ｄ２）を有する薄肉部分８ａを設ける。
【００４０】
その後、図２（ｃ）に示すように、レジストパターン８に覆われていない部分のゲート絶縁膜４、第１半導体層５、第２半導体層６及びソース・ドレイン電極膜７を全てエッチングによって除去する。
【００４１】
残存しているレジストパターン８は、チャネル部５ａの上方に位置するソース・ドレイン電極膜７の表面が露出するまでアッシングにより厚さを減少させる（図３（ａ））。
【００４２】
次に、残存しているレジストパターン８を利用して、図３（ｂ）に示すように、第１半導体層５が所定の厚さとなるまでエッチングを行う。このエッチングにより、ソース・ドレイン電極７がソース電極とドレイン電極とに分離され、チャネル部５ａでは、第２半導体層６は消失する。エッチング後、レジストパターン８を除去する（図３（ｃ））。
【００４３】
次に、図４（ａ）に示すように、基板の全面にパッシベーション膜９を形成する。パッシベーション膜９は、例えば窒化シリコン等を含む膜であり、スパッタリング法等によって形成される。
【００４４】
パッシベーション膜９の上に感光性樹脂、例えば感光性アクリル系樹脂を塗布すると、図４（ｂ）に示すように、表面が平坦化された電気絶縁膜である感光性樹脂層１０が得られる。この感光性樹脂層１０を、８０℃以上１００℃以下の温度でプリベークする。さらにその上に撥水性透明樹脂、例えばフッ素系樹脂を塗布し、８０℃以上１００℃以下の温度でプリベークして、撥水性樹脂層１１を形成する（図４（ｃ））。
【００４５】
次に、感光性樹脂層１０を図５ａに示すようにパターニングし、画素電極が形成される領域（以下、「画素電極形成領域」とする）１０ａを設け、画素電極形成領域内の所定位置にはコンタクトホール１０ｂを設ける。パターニング方法は、例えばスリットマスク等を用いて露光量を調整し、撥水性樹脂層１１を透過させて感光性樹脂層１０のハーフトーン露光を行う。撥水性樹脂層１１としてフッ素系樹脂を用いた場合は、透明で、紫外線透過率が９０％以上であり、紫外線を照射すると撥水性樹脂層１１を透過して感光性樹脂層１０が露光する。多段階の露光を行うと、感光性樹脂層１０に、部分的に硬化した部分、未硬化部分及び硬化部分を設けることができる。露光後、ウェットエッチング等の現像処理を行う。このエッチングにより、感光性樹脂層１０に、画素電極形成領域１０ａ（部分的に硬化した部分に対応）と、コンタクトホール１０ｂ（未硬化部分に対応）とが形成される。また、このエッチングの過程において、リフトオフと同様のプロセスによって、画素電極形成領域１０ａ及びコンタクトホール１０ｂから、撥水性樹脂も除去される。さらに、このエッチングによって、コンタクトホール１０ｂの位置で、パッシベーション膜９も除去されて、ソース・ドレイン電極膜７が露出する。なお、画素電極形成領域１０ａを除く部分では、感光性樹脂層１０がエッチングされないので、撥水性樹脂層１１も残存する。
【００４６】
上記のようにして得られた感光性樹脂層１０上に透明導電層を形成する。以下に、透明導電層の形成方法を説明する。
【００４７】
まず、塗布型透明導電層材料を塗布し、導電性微粒子層１２を形成する。本実施形態では、粒径１ｎｍ以上１５０ｎｍ以下のＩＴＯ微粒子をメタノールや水等の溶媒に混合した溶液（以下、「ＩＴＯ溶液」とする）を塗布する。ＩＴＯ溶液におけるＩＴＯ粒子の質量百分率は、例えば１ｗ％以上５０ｗ％以下である。なお、塗布型透明導電層材料は、ＩＴＯ溶液に限定するものではなく、ＳｎＯ２等の他の導電性金属酸化物を用いることもできる。
【００４８】
塗布型透明導電層材料の塗布方法は、スピンコート方式、バーコーター方式等があり限定するものではないが、以下にスピンコート方式による塗布方法を説明する。
【００４９】
まず、基板上にＩＴＯ溶液を滴下する。滴下直後、基板を低速（５０ｒｐｍ以上１００ｒｐｍ以下）で５秒間回転させることによって、基板全体に導電層材料を広げる。次に、基板を高速（５００ｒｐｍ以上１０００ｒｐｍ以下）で３０秒間回転させて、所望の厚さの導電性粒子層を得る。これにより、ＩＴＯ溶液が感光性樹脂層１０の画素形成領域１０ａ（コンタクトホール１０ｂを含む）の表面に塗布される。撥水性樹脂は、撥水性によってＩＴＯ溶液を弾くので、導電層材料は撥水性樹脂層１１上には塗布されない。
【００５０】
その後、塗布された導電層材料を７０℃以上８０℃以下の温度で乾燥させ、図５（ｂ）に示すような導電性微粒子層１２を形成する。得られた導電性微粒子層の厚さは、好ましくは５０ｎｍ以上１５０ｎｍ以下である。その後、図６（ａ）に示すように、撥水性樹脂層１１をアッシング等によって除去する。
【００５１】
次に、導電性微粒子層１２を含む基板全面にバインダーを付与する。バインダーとしては、ポリイミド、ブチラール樹脂等を用いることができる。また、バインダーの付与は、フレキソ印刷、ダイコーター等によって行う。
【００５２】
図６（ｂ）に示すように、導電性微粒子層１２上に付与されたバインダーは、導電性微粒子層１２中のＩＴＯ微粒子の間に入り込む。その結果、導電性微粒子とバインダーとを含む層１３が形成される（以下、「導電性微粒子含有層」という）。これと同時に、導電性微粒子含有層１３を含む基板全面には、バインダー層１４が形成される。このように、導電性微粒子含有層１３及びバインダー層１４が一体的に形成される。このうち、導電性微粒子含有層１３及び画素形成領域１０ａに形成されたバインダー層１４は、画素電極となる透明導電層１５を構成する。なお、導電性微粒子含有層１３の好適な厚さは、導電性微粒子層１２の厚さに対応して、５０ｎｍ以上２００ｎｍ以下である。
【００５３】
次に、バインダー層１４の表面に液晶分子の配向を規制する力を付与する。例えば、バインダー層１４の表面を、ロールに巻き付けたラビング布で一定方向に擦ることにより、バインダー層１４の表面に微細な溝を形成する。これにより、画素電極形成領域１０ａには、導電性と配向規制力とを併せ持つ透明導電層１５が形成され、その他の領域には、配向規制力を有するバインダー層１４が形成されたＴＦＴ基板が完成する。
【００５４】
このように、バインダー層１４に直接配向規制力が付与されるため、バインダー層１４は配向膜としても機能する。従って、特許文献１のように、透明導電層上に別個の配向膜を成膜する必要はない。
【００５５】
なお、画素電極形成領域１０ａに形成され、透明導電層１５の上層となるバインダー層１４の厚さは、１００ｎｍ以上４００ｎｍ以下が好ましい。厚さを１００ｎｍ以上とするのは、導電性微粒子の影響を受けずに、バインダー層１４の表面により均質に配向規制力を付与するためである。一方、厚さを４００ｎｍ以下とするのは、透明導電層１５の透過率の低下を抑えるためである。また、バインダー層１４は絶縁層なので、厚さが大きくなるにつれ、面抵抗が高くなる。そのため、面抵抗を低く維持するためには、バインダー層１４の厚さを、４００ｎｍ以下とすることが好ましいからである。
【００５６】
また、画素電極形成領域１０ａ以外の領域に形成されたバインダー層１４の厚さは、１００ｎｍ以上２００ｎｍ以下であることが好ましい。安定した配向膜を維持するためである。
【００５７】
一方、透明導電層１５の好適な厚さ（すなわち導電性微粒子含有層１３及びその上に形成されたバインダー層１４の厚さの合計）は、以下に説明するように透明導電層１５が所望の面抵抗及び光の透過率を有するように設定される。
【００５８】
図７は、透明導電層１５の厚さを変化させた複数のＴＦＴ基板を上記方法により作製し、各透明導電層の面抵抗及び透過率の測定を行なった結果を示す。面抵抗の測定は、四端子法測定機により、透過率の測定は分光光度計により行った。
【００５９】
図７から、透明導電層１５の厚さが大きくなるほど面抵抗が低下し、かつ透過率が低下することがわかる。面抵抗の低下は、透明導電層１５のうちの導電性微粒子含有層１３の厚さが大きくなることにより起こる。面抵抗は低い方が望ましく、好ましい面抵抗は１×１０５Ω／□以下である。面抵抗が１×１０５Ω／□を超えると、対応する画素の液晶層に充分な電圧を印加することができず、表示不良を引き起こす可能性があるからである。一方、透過率の低下は、導電性微粒子含有層１３及びその上のバインダー層１４の厚さが大きくなることにより起こる。透過率は高いほど望ましく、好ましい透過率は９０％以上である。透過率が９０％未満になると、近年の要望に応え得る高品位の表示が困難となる可能性があるからである。
【００６０】
従って、透明導電層１５の厚さは、上記の面抵抗及び透過率の条件をいずれも満たすように設定されることが望ましく、具体的には、１５０ｎｍ以上６００ｎｍ以下、より好ましくは、２００ｎｍ以上５００ｎｍ以下に設定される。
【００６１】
なお、本発明は、上記の実施形態の構成及び製造方法に限定されず、適用することができる。例えば、上記実施形態では、ボトムゲート型のＴＦＴ基板を用いているが、トップゲート型のＴＦＴ基板を用いてもよい。その場合は、半導体層に不純物をドープする際に、ゲート電極をマスクとして利用してもよい。
【００６２】
また、上記実施形態では、透明導電層を画素電極として用いているが、当該透明導電層を用いて対向電極を構成することもできる。
【００６３】
さらに、上記の実施形態では、スイッチング素子として薄膜トランジスタを用いているが、ＭＩＭ（Ｍｅｔａｌ Ｉｎｓｕｌａｔｏｒ Ｍｅｔａｌ）を用いることもできる。
【００６４】
本発明は、パッシブマトリクス表示タイプの表示装置にも適用することができる。この場合は、導電性微粒子含有層をストライプ（短冊状）に形成し、その上にバインダー層を形成し、バインダー層表面に配向規制力を与えた基板を上下に設け、その間に液晶層を有する構成としてもよい。
【００６５】
【発明の効果】
本発明によれば、液晶分子の配向規制力を有する透明導電層を備え、高品位な表示が可能な表示装置を提供することができる。また、そのような表示装置を、工程数を増やすことなく簡便に製造することができる。
【００６６】
本発明は、透過型液晶表示装置に限らず、反射型液晶表示装置をはじめ、電極と配向規制力を有する層とを備えた表示装置全てに適用することができる。
【図面の簡単な説明】
【図１】（ａ）から（ｃ）は、本発明による透明導電層を有する基板の製造方法の実施形態を示す工程断面模式図である。
【図２】（ａ）から（ｃ）は、本発明による透明導電層を有する基板の製造方法の実施形態を示す工程断面模式図である。
【図３】（ａ）から（ｃ）は、本発明による透明導電層を有する基板の製造方法の実施形態を示す工程断面模式図である。
【図４】（ａ）から（ｃ）は、本発明による透明導電層を有する基板の製造方法の実施形態を示す工程断面模式図である。
【図５】（ａ）から（ｂ）は、本発明による透明導電層を有する基板の製造方法の実施形態を示す工程断面模式図である。
【図６】（ａ）から（ｂ）は、本発明による透明導電層を有する基板の製造方法の実施形態を示す工程断面模式図である。
【図７】透明導電層の厚さと面抵抗及び透過率との関係を示す図である。
【符号の説明】
１ ガラス基板
２’ ゲート電極膜
２ ゲート電極
３ レジスト層
４ ゲート絶縁膜
５ 第１半導体層
５ａ チャネル部
６ 第２半導体層
７ ソース・ドレイン電極膜
８ レジストパターン
９ パッシベーション膜
１０ 感光性樹脂層
１０ａ 画素電極形成領域
１０ｂ コンタクトホール
１１ 撥水性樹脂層
１２ 導電性微粒子層
１３ 導電性微粒子含有層
１４ バインダー層
１５ 透明導電層
Claims (12)
- 液晶層と、前記液晶層を介して互いに対向する一対の電極層と、表面が前記液晶層と接するように設けられ、前記液晶層と接する前記表面は液晶分子の配向方向を規制する機能を有するバインダー層とを備え、前記一対の電極層の少なくとも一方は透明導電層を有し、
前記透明導電層は、
導電性微粒子と前記バインダー層のバインダーと同じバインダーとを含む導電性微粒子含有層と、
前記バインダー層のうちの前記導電性微粒子含有層上に位置する部分と
を有する、表示装置。 - 前記導電性微粒子含有層が基板上に設けられており、前記バインダー層が前記基板の略全面に形成されている請求項１に記載の表示装置。
- 前記透明導電層の厚さが１５０ｎｍ以上６００ｎｍ以下である請求項１または２に記載の表示装置。
- 前記バインダー層のうち前記透明導電層に含まれる部分の厚さが１００ｎｍ以上４００ｎｍ以下である請求項１から３のいずれかに記載の表示装置。
- 前記バインダーがポリイミドを含む請求項１から４のいずれかに記載の表示装置。
- 前記少なくとも一方の電極層は、画素ごとに設けられた複数の画素電極を含む請求項１から５のいずれかに記載の表示装置。
- 前記少なくとも一方の電極層は、前記複数の画素電極に対向する対向電極を含む請求項１から６のいずれかに記載の表示装置。
- 一対の基板と、前記一対の基板の間に形成された液晶層とを備えた表示装置の製造方法であって、
前記一対の基板の少なくとも一方の所定の位置に導電性微粒子を付与して導電性微粒子層を形成する工程と、
前記導電性微粒子層上を含む前記少なくとも一方の基板の略全面にバインダーを付与する工程であって、前記導電性微粒子層に前記バインダーを含浸させて導電性微粒子含有層を形成すると同時に、前記導電性微粒子層上を含む前記少なくとも一方の基板の略全面に前記バインダーを含むバインダー層とを形成する工程と、
前記バインダー層の表面に液晶分子の配向を規制する力を与える工程と
を含む、表示装置の製造方法。 - 前記透明導電層の厚さが１５０ｎｍ以上６００ｎｍ以下である請求項８に記載の表示装置の製造方法。
- 前記バインダー層のうち、前記透明導電層に含まれる部分の厚さが１００ｎｍ以上４００ｎｍ以下である請求項８または９に記載の表示装置の製造方法。
- 前記バインダーがポリイミドを含む請求項８から１０のいずれかに記載の表示装置。
- 前記配向規制力を与える工程がラビング処理を含む請求項８から１１のいずれかに記載の表示装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002358127A JP2004191557A (ja) | 2002-12-10 | 2002-12-10 | 表示装置およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002358127A JP2004191557A (ja) | 2002-12-10 | 2002-12-10 | 表示装置およびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2004191557A true JP2004191557A (ja) | 2004-07-08 |
Family
ID=32757937
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002358127A Pending JP2004191557A (ja) | 2002-12-10 | 2002-12-10 | 表示装置およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2004191557A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006235134A (ja) * | 2005-02-24 | 2006-09-07 | Quanta Display Japan Inc | 液晶表示装置とその製造方法 |
| US8154699B2 (en) | 2008-05-29 | 2012-04-10 | Hitachi Displays, Ltd. | Liquid crystal display device |
| CN114446208A (zh) * | 2020-11-02 | 2022-05-06 | 欧富莱斯有限公司 | 显示面板及包括其的显示装置 |
-
2002
- 2002-12-10 JP JP2002358127A patent/JP2004191557A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006235134A (ja) * | 2005-02-24 | 2006-09-07 | Quanta Display Japan Inc | 液晶表示装置とその製造方法 |
| US8154699B2 (en) | 2008-05-29 | 2012-04-10 | Hitachi Displays, Ltd. | Liquid crystal display device |
| CN114446208A (zh) * | 2020-11-02 | 2022-05-06 | 欧富莱斯有限公司 | 显示面板及包括其的显示装置 |
| CN114446208B (zh) * | 2020-11-02 | 2023-10-20 | 欧富莱斯有限公司 | 显示面板及包括其的显示装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7646442B2 (en) | Liquid crystal display device including polycrystalline silicon thin film transistor and method of fabricating the same | |
| KR20010091119A (ko) | 사진 식각용 장치 및 방법, 그리고 이를 이용한 액정 표시장치용 박막 트랜지스터 기판의 제조 방법 | |
| KR101357042B1 (ko) | 액정표시장치의 제조방법 | |
| US20020054247A1 (en) | Method for fabricating an array substrate of a liquid crystal display device | |
| KR100464204B1 (ko) | 그레이톤 마스크 및 이를 이용한 액정디스플레이 제조방법 | |
| JP2004515045A (ja) | 透明導電層の導電率の増大方法 | |
| KR100590750B1 (ko) | 액정표시장치용박막트랜지스터기판의제조방법 | |
| JP5046473B2 (ja) | 液晶表示装置用アレイ基板及びその製造方法 | |
| JP2002098995A (ja) | 液晶用マトリクス基板の製造方法 | |
| US9019462B2 (en) | Array substrate and method for manufacturing the same, and display device | |
| JP2678044B2 (ja) | アクティブマトリクス基板の製造方法 | |
| JP3706043B2 (ja) | 液晶用マトリクス基板の製造方法 | |
| KR20090011704A (ko) | 박막 트랜지스터 기판 및 그 제조 방법 | |
| WO2013181902A1 (zh) | 薄膜晶体管及其制造方法、阵列基板和显示装置 | |
| JP2001318383A (ja) | 液晶表示装置 | |
| JP2002250934A (ja) | 液晶用マトリクス基板の製造方法 | |
| JP3548711B2 (ja) | 液晶用マトリクス基板の製造方法ならびにコンタクトホール形成方法 | |
| CN110998857A (zh) | 一种薄膜晶体管及其制备方法与薄膜晶体管阵列 | |
| JP3706033B2 (ja) | 液晶用マトリクス基板の製造方法 | |
| JP2002098996A (ja) | 液晶用マトリクス基板の製造方法 | |
| JP2004191557A (ja) | 表示装置およびその製造方法 | |
| KR20090073687A (ko) | 마스크 및 이를 이용한 박막 트랜지스터 기판의 제조 방법 | |
| KR100729767B1 (ko) | 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법 | |
| JP2004013003A (ja) | 液晶表示装置 | |
| US7477335B2 (en) | Liquid crystal display device and fabrication method thereof |