JP2004184109A - インサーキットテスタによる回路基板の検査方法 - Google Patents
インサーキットテスタによる回路基板の検査方法 Download PDFInfo
- Publication number
- JP2004184109A JP2004184109A JP2002348215A JP2002348215A JP2004184109A JP 2004184109 A JP2004184109 A JP 2004184109A JP 2002348215 A JP2002348215 A JP 2002348215A JP 2002348215 A JP2002348215 A JP 2002348215A JP 2004184109 A JP2004184109 A JP 2004184109A
- Authority
- JP
- Japan
- Prior art keywords
- net
- probe pin
- resistance
- short
- nets
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
【解決手段】ネットの中からしきい値以上でそれに近い抵抗値を有する低抵抗ネットを抽出して、まず最初にその低抵抗ネットの抵抗測定を個別的に行い、次に各ネットごとに「1ピン」対「残りの全ピン」間テストを行い(ただし、低抵抗ネットのプローブピンを上記「1ピン」に割り当てる場合には、その相手方低抵抗ネットのプローブピンは上記「残りの全ピン」に含めない)、「1ピン」対「残りの全ピン」間テストでショートと判定されたネットについて総当たり方式でネット間の抵抗測定を行う。
【選択図】 図1
Description
【発明の属する技術分野】
本発明は、インサーキットテスタによる回路基板の検査方法に関し、さらに詳しく言えば、一つのプローブピンと残りの全部のプローブピンとの間で測定されるインピーダンス値により、回路基板に形成されているネット間のショート・オープンを検査する技術に関するものである。
【0002】
【従来の技術】
インサーキットテスタとは、実際に回路部品が実装されている回路基板の良否を検査する回路基板検査装置で、本出願人は、このインサーキットテスタについて、事前のプログラムをほとんど必要としないノンプログラム方式の回路基板検査手段をすでに出願しており(例えば、下記特許文献1〜3参照)、また、実機を市場に供給している。
【0003】
このノンプログラム方式の回路基板検査方法は、「1ピン」対「残りの全ピン」間テスト(バルクショート方式)とも称されている。すなわち、インサーキットテスタにおいては、基本的なこととして、回路基板上に形成されている回路部品を含む複数のネットごとにプローブピンが立てられるが、「1ピン」対「残りの全ピン」間テストによれば、その1つのピンを信号源側(もしくは測定部側)に接続し、残りの他の全ピンについては、それらをショートした状態で測定部側(もしくは信号源側)に接続して、その1つのピンと残りの他の全ピンとの間のインピーダンスを測定する。これをすべてのピン(ネット)について実施し、基準値と比較して良否判定を行う。
【0004】
ここで図2により、インサーキットテスタによるネット間のショート・オープン検査において、上記のいわゆるバルクショート方式にて、ショート不良ポイントを特定する場合の従来技術を具体的に説明する。
【0005】
なお、説明の便宜上、ネット番号を丸数字▲1▼〜▲9▼で示し、各ネットに対応するプローブピン番号を1〜9とする。この例において、ネット▲3▼,▲4▼,▲6▼は互いに導通しており、また、ネット▲5▼,▲8▼も互いに導通している。なお、図示されていないが、各プローブピン1〜9には、それぞれスイッチが設けられており、信号源,測定部もしくはそのいずれでもない中立位置に選択的に接続されるようになっている。
【0006】
検査にあたっては、まず第1検査工程として、例えば1番目のプローブピン1から9番目のプローブピン9まで、「1ピン」対「残りの全ピン」間テストを行う。すなわち、まず、
プローブピン1をHi側(信号源側)に接続し、残りのプローブピン2,3,5,7,9をショート状態としてLo側(測定部側)に接続して、それらの間の抵抗値を測定し、その測定値と所定のしきい値とを比較して、オープンかどうかを検査する。次に、
プローブピン2をHi側に接続し、残りのプローブピン1,3,5,7,9をショート状態としてLo側に接続してオープンかどうかを検査する。
以下、同じようにして、各プローブピン3,5,7,9についても検査して行く。
【0007】
次に、第2検査工程として、上記第1工程でショートしている可能性がある判断されたネットについて総当たり方式で検査し、ショートしている箇所を特定する。例として、プローブピン5,7,9がショートしている可能性があると判断された場合には、5と7の間,5と9の間そして7と9の間をそれぞれ検査する。なお、上記第1検査工程でショートしている可能性があるピンがない場合には第2検査工程は行わない。
【0008】
【特許文献1】
特開平1−156681号公報
【特許文献2】
特開平4−38483号公報
【特許文献3】
特開平6−130125号公報
【0009】
【発明が解決しようとする課題】
ショート・オープンの判定しきい値が例えば20Ω(20Ω未満でショート判定)であるとして、被検査回路基板にしきい値と同程度の抵抗が多く実装されている場合には、上記第2検査工程での検査回数が多くなるため、検査時間がきわめて長くなることがある。
【0010】
すなわち、最近の電子回路においては、信号のノイズを低減させたり、オーバーショートやアンダーショートを抑えるために、20Ω程度のダンピング抵抗を伝送ラインに多数実装している場合が多い。そのため、上記第1検査工程で「1ピン」対「残りの全ピン」間テストを行う際に、20Ω程度のダンピング抵抗が多数並列に接続されると、ショートしている可能性があると判断される回数が増えてしまう。
【0011】
これを図3に例示するネットについて具体的に説明する。インサーキットテスタでは、基本的に1ネットに1本のプローブピンを立てるため、この例では測定ポイントは5ポイントとなる。ポイント1に対して、残りのポイント2,3,4,5のネットをショートして抵抗測定すると、ネット3,4のコイルLとコンデンサCを無視したとして、22Ωと33Ωの並列回路となるため、その合成抵抗は13.2Ωとなり、ショートと判定され上記第2検査工程による処理に進むことになる。
【0012】
上記第2検査工程での処理は総当たり検査となるため、ポイント数が多くなると、その分、測定回数が増えることになる。総当たりの検査ポイント数がN個の場合、測定回数はNC2回となる。例えば、N=100ポイントであるとすると、4950回の抵抗測定を繰り返すことになる。
【0013】
したがって、本発明の課題は、インサーキットテスタによるネット間のショート・オープン検査において、ショート箇所を具体的に特定する総当たり検査の測定回数を少なくすることにある。
【0014】
【課題を解決するための手段】
上記課題を解決するため、本発明では、回路部品を含む複数のネットが形成されている回路基板を検査対象とし、上記各ネット(ただし、導通しているネットは一つのネットと見なす)ごとにプローブピンを割り当て、上記各プローブピンをスイッチ手段にて一つのプローブピンと、その他のプローブピン群とに分け、上記プローブピン群に含まれるプローブピンをショート状態として、上記一つのプローブピンと上記プローブピン群との間のインピーダンス測定を上記各プローブピンごとに行い、その各測定値と所定のしきい値とを比較して、上記ネット間のショート・オープンを検査するインサーキットテスタによる回路基板の検査方法において、上記ネットの中から上記しきい値以上でそれに近いインピーダンス値を有する低インピーダンスネットを抽出して記憶する第1ステップと、上記第1ステップで抽出された低インピーダンスネットについて、個別的にインピーダンスを測定する第2ステップと、上記一つのプローブピンと上記プローブピン群(ただし、上記低インピーダンスネットのプローブピンを上記一つのプローブピンとする場合には、その相手方低インピーダンスネットのプローブピンは上記プローブピン群に含めない)との間のインピーダンス測定を各ネットごとに実施する第3ステップと、上記第3ステップでショートと判定されたネットについて、総当たり方式でネット間のインピーダンス測定を行う第4ステップとを備えていることを特徴としている。
【0015】
このように、上記第1ステップで、しきい値に近い低抵抗と分かっているネットを抽出した後、まず上記第2ステップで、その低抵抗ネットについて個別的に抵抗測定を行い、次に上記第3ステップで、その低抵抗ネットを除いて「1ピン」対「残りの全ピン」間テストによりオープン検査を行うようにしたことにより、上記第4ステップでの総当たり検査に進むピン数(ネット数)が少なくなり、その分、検査時間を短縮することができる。
【0016】
上記第1ステップにおいて、低抵抗ネット(低インピーダンスネット)の抽出は、コンポーネントデータ(回路部品のスペックデータ)に基づいて行ってもよいし、良品基板から吸収した良品データに基づいて自動的に抽出することもできる。
【0017】
なお、どの値の抵抗値までをしきい値以上でそれに近い低抵抗値とするかは、任意に決めることができるが、ネット間のショート・オープン検査において、例えばしきい値が20Ωである場合、それに近い低抵抗値とは20〜100Ω、すなわちしきい値の1〜5倍程度であることが好ましい。
【0018】
【発明の実施形態】
次に、図1および図2を参照して、本発明をより詳しく説明する。図1は本発明の好ましい動作例を示すフローチャートで、検査するネットとプーロブピンとの関係については、先に説明した従来技術との対比を容易にするため、図2をそのまま使用する。
【0019】
すなわち、ここで説明する例においても、ショート・オープンを検査する対象はネット▲1▼〜▲9▼であり、そのうち、ネット▲3▼,▲4▼,▲6▼は導通関係にあり、また、ネット▲5▼,▲8▼も導通関係にある。導通しているネットは一つのネットと見なすため、ネット▲1▼,▲2▼,▲3▼,▲5▼,▲7▼,▲9▼に対して、それぞれプローブピン1,2,3,5,7,9が立てられる。なお、いずれかのネットと導通している個々のネットについても、図2に鎖線で示すように、プローブピンが立てられる場合がある。
【0020】
参考までに、図2のネットとプローブピンの関係を表形式で表すと次のようになる。括弧内はピン番号で、「==」は導通状態を示している。
▲1▼(1)
▲2▼(2)
▲3▼(3)==▲4▼(4)==▲6▼(6)
▲5▼(5)==▲8▼(8)
▲7▼(7)
▲9▼(9)
【0021】
なお、この例において、ショート・オープンの判定しきい値は20Ω(20Ω未満の場合がショート判定で、20Ω以上がオープン判定)である。また、図示しないが、各プローブピンには例えば半導体スイッチがそれぞれ設けられ、そのスイッチを介して各プローブピンはHi側(信号源側),Lo側(測定部側)もしくはそのいずれでもない中立位置に選択的に接続される。
【0022】
まず、ステップST1で、良品基板(あらかじめ良品として検査済みの基板)から全プローブピン1〜9を対象として、各ネット▲1▼〜▲9▼の抵抗測定を行ってショート・オープンのネットデータを吸収しメモリに格納する。その際、導通しているネット(この例では▲3▼▲4▼▲6▼;▲5▼▲8▼)についてはショートグループを作成し、以後の基板検査では、そのピン間はつながっているものとして検査する。
【0023】
次に、ステップST2で、コンポーネントデータ(回路基板上に実装されている回路部品のスペックデータ)から、しきい値(20Ω)以上でそれに近い抵抗が実装されているネット(低抵抗ネット)を抽出して、メモリに格納する。
【0024】
この例では、ネット▲1▼とネット▲2▼とがしきい値(20Ω)に近い抵抗25Ωで接続されているため、この低抵抗ネットデータがメモリに格納される。なお、コンポーネントデータによることなく、上記ステップST1で良品基板から吸収したネットデータに基づいて、しきい値以上でそれに近い抵抗を有する低抵抗ネットデータを自動生成することもできる。
【0025】
ステップST3から実際のショート・オープン検査に入るのであるが、本発明では、まず、ステップST3において、ステップST2で抽出されたデータに基づいて、低抵抗ネット間の抵抗値を測定する。すなわち、この例で言えば、プローブピン1をHi側に接続し、プローブピン2をLo側に接続して、その間の抵抗値を測定する。この場合、ネット▲1▼とネット▲2▼は25Ωで接続されているため、互いにオープンである。
【0026】
低抵抗ネット間の抵抗値を測定した後、ステップST4で、「1ピン」対「残りの全ピン」間テストを行うのであるが、この場合、低抵抗ネットのプローブピンを「1ピン」とする場合には、その相手方の低抵抗ネットのプローブピンは「残りの全ピン」には含めない。
【0027】
例えば、ピン番号の小さい順から「1ピン」対「残りの全ピン」間テストを行うとして説明すると、まず、
プローブピン1をHi側に接続する場合には、プローブピン2を除いてプローブピン3,5,7,9をショート状態としてLo側に接続して、その間の抵抗値を測定する。次に、
プローブピン2をHi側に接続する場合には、プローブピン1を除いてプローブピン3,5,7,9をショート状態としてLo側に接続して、その間の抵抗値を測定する。
【0028】
これに対して、低抵抗ネットでないプローブピン3,5,7,9を「1ピン」とする場合には、プローブピン1,2を含めて、通常どおりの「1ピン」対「残りの全ピン」間テストを行う。すなわち、
プローブピン3をHi側に接続する場合には、プローブピン1,2,5,7,9をショート状態としてLo側に接続する。
プローブピン5をHi側に接続する場合には、プローブピン1,2,3,7,9をショート状態としてLo側に接続する。
以後同様に、プローブピン7,9の各々についても、通常どおりの「1ピン」対「残りの全ピン」間テストを行う。
【0029】
これが終了したら、ステップST5で、上記ステップST3,4でショートと判定されたネットがあるかどうかを判断する。ショートと判定されたネットがない場合には、ステップST8aで良品基板と判定する。
【0030】
これに対して、ショートと判定されたネットがある場合には、ステップST6で、先に説明した従来技術の第2検査工程と同じく、ショートと判定されたネットについて総当たり方式で抵抗測定を行う。
【0031】
例えば、ネット▲5▼,▲7▼,▲9▼がショートしていると判定された場合には、▲5▼と▲7▼の間,▲5▼と▲9▼の間そして▲7▼と▲9▼との間をそれぞれ検査して、ステップST7でショートしているネットの有無を判定する。ショートしているネットがなければ、ステップST8aで良品基板と判定し、ショートしているネットがあれば、ステップST8bで不良基板と判定する。
【0032】
そして、ステップST9で、次の検査基板があるかどうかを判断し、あればステップST3に戻り次の検査基板について上記と同様な検査を実行し、次の検査基板がなければ、この検査プログラムを終了する。
【0033】
なお、この例では、ステップST2でコンポーネントデータからしきい値以上でそれに近い抵抗が実装されているネットを抽出するようにしているが、ステップST1で良品基板から得られたネットデータに基づいて低抵抗ネットを抽出する場合には、ステップST2を必ずしも実行する必要はない。
【0034】
従来技術と対比するため、図3に例示するネットを本発明で検査する場合について説明する。ポイント(ネット)1とポイント2間は、しきい値(20Ω)以上でそれに近い抵抗22Ωで接続されているため、本発明では、まず、低抵抗ネットデータにより、ポイント1,2間の抵抗値を測定する。22Ωが測定されることにより、オープン判定となる。
【0035】
次に、「1ピン」対「残りの全ピン」間テストを行うのであるが、本発明では、ポイント1を「1ピン」に指定してHi側に接続するとき、「残りの全ピン」にはポイント2を含めずにポイント3,4,5をショート状態としてLo側に接続して抵抗値を測定する。
【0036】
ポイント3,4につながるコイルLとコンデンサCを無視して考えると33Ωの抵抗回路になるためオープン判定となり、ステップST6の総当たり検査(第2検査工程)には進まない。したがって、総当たり検査を行うにしても、その箇所(プローブピン数)が少なくなるため、その分、検査時間を短縮することができる。
【0037】
【発明の効果】
以上説明したように、本発明によれば、回路部品を含む複数のネットが形成されている回路基板を検査対象とするインサーキットテスタによるネット間のショート・オープン検査において、ネットの中からしきい値以上でそれに近いインピーダンス値を有する低インピーダンスネットを抽出して、まず最初にその低インピーダンスネットの抵抗測定を個別的に行い、次に各ネットごとに「1ピン」対「残りの全ピン」間テストを行い(ただし、低インピーダンスネットのプローブピンを上記「1ピン」に割り当てる場合には、その相手方低インピーダンスネットのプローブピンは上記「残りの全ピン」に含めない)、「1ピン」対「残りの全ピン」間テストでショートと判定されたネットについて総当たり方式でネット間の抵抗測定を行うようにしたことにより、総当たり方式でネット間の抵抗測定を行う際の測定ポイント数が減らされるため、特にしきい値に近い抵抗(例えば、ダンピング抵抗など)が多数実装されているネットのショート・オープン検査を短時間で済ませることができる。
【図面の簡単な説明】
【図1】本発明の動作フローチャート。
【図2】被検査ネットとプローブピンの対応関係を示す模式図。
【図3】具体的な被検査ネットを示す回路図。
【符号の説明】
1〜9 プローブピン
▲1▼〜▲9▼ ネット
Claims (3)
- 回路部品を含む複数のネットが形成されている回路基板を検査対象とし、上記各ネット(ただし、導通しているネットは一つのネットと見なす)ごとにプローブピンを割り当て、上記各プローブピンをスイッチ手段にて一つのプローブピンと、その他のプローブピン群とに分け、上記プローブピン群に含まれるプローブピンをショート状態として、上記一つのプローブピンと上記プローブピン群との間のインピーダンス測定を上記各プローブピンごとに行い、その各測定値と所定のしきい値とを比較して、上記ネット間のショート・オープンを検査するインサーキットテスタによる回路基板の検査方法において、
上記ネットの中から上記しきい値以上でそれに近いインピーダンス値を有する低インピーダンスネットを抽出して記憶する第1ステップと、
上記第1ステップで抽出された低インピーダンスネットについて、個別的にインピーダンスを測定する第2ステップと、
上記一つのプローブピンと上記プローブピン群(ただし、上記低インピーダンスネットのプローブピンを上記一つのプローブピンとする場合には、その相手方低インピーダンスネットのプローブピンは上記プローブピン群に含めない)との間のインピーダンス測定を各ネットごとに実施する第3ステップと、
上記第3ステップでショートと判定されたネットについて、総当たり方式でネット間のインピーダンス測定を行う第4ステップとを備えていることを特徴とするインサーキットテスタによる回路基板の検査方法。 - 上記第1ステップにおいて、低インピーダンスネットの抽出をコンポーネントデータに基づいて行う請求項1に記載のインサーキットテスタによる回路基板の検査方法。
- 上記第1ステップにおいて、低インピーダンスネットの抽出を良品基板から吸収した良品データに基づいて行う請求項1に記載のインサーキットテスタによる回路基板の検査方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002348215A JP2004184109A (ja) | 2002-11-29 | 2002-11-29 | インサーキットテスタによる回路基板の検査方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002348215A JP2004184109A (ja) | 2002-11-29 | 2002-11-29 | インサーキットテスタによる回路基板の検査方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2004184109A true JP2004184109A (ja) | 2004-07-02 |
Family
ID=32751183
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002348215A Pending JP2004184109A (ja) | 2002-11-29 | 2002-11-29 | インサーキットテスタによる回路基板の検査方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2004184109A (ja) |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009174884A (ja) * | 2008-01-22 | 2009-08-06 | Hioki Ee Corp | 回路基板検査装置および回路基板検査方法 |
JP2010032286A (ja) * | 2008-07-28 | 2010-02-12 | Hioki Ee Corp | 回路基板検査装置および回路基板検査方法 |
JP2010133836A (ja) * | 2008-12-05 | 2010-06-17 | Hioki Ee Corp | 絶縁検査方法および絶縁検査装置 |
JP2011095035A (ja) * | 2009-10-28 | 2011-05-12 | Hioki Ee Corp | 絶縁検査装置および絶縁検査方法 |
JP2016114479A (ja) * | 2014-12-16 | 2016-06-23 | 日置電機株式会社 | データ生成装置およびデータ生成方法 |
KR102126974B1 (ko) * | 2018-12-20 | 2020-06-25 | 주식회사 포스코 | 인쇄회로기판 고장 예측 시스템 |
CN113567828A (zh) * | 2021-06-15 | 2021-10-29 | 中国电子科技集团公司第十三研究所 | 多层低温共烧陶瓷基板的无损失效检测方法 |
-
2002
- 2002-11-29 JP JP2002348215A patent/JP2004184109A/ja active Pending
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009174884A (ja) * | 2008-01-22 | 2009-08-06 | Hioki Ee Corp | 回路基板検査装置および回路基板検査方法 |
JP4532570B2 (ja) * | 2008-01-22 | 2010-08-25 | 日置電機株式会社 | 回路基板検査装置および回路基板検査方法 |
JP2010032286A (ja) * | 2008-07-28 | 2010-02-12 | Hioki Ee Corp | 回路基板検査装置および回路基板検査方法 |
JP2010133836A (ja) * | 2008-12-05 | 2010-06-17 | Hioki Ee Corp | 絶縁検査方法および絶縁検査装置 |
JP2011095035A (ja) * | 2009-10-28 | 2011-05-12 | Hioki Ee Corp | 絶縁検査装置および絶縁検査方法 |
JP2016114479A (ja) * | 2014-12-16 | 2016-06-23 | 日置電機株式会社 | データ生成装置およびデータ生成方法 |
KR102126974B1 (ko) * | 2018-12-20 | 2020-06-25 | 주식회사 포스코 | 인쇄회로기판 고장 예측 시스템 |
CN113567828A (zh) * | 2021-06-15 | 2021-10-29 | 中国电子科技集团公司第十三研究所 | 多层低温共烧陶瓷基板的无损失效检测方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3228982B2 (ja) | インサーキット試験装置 | |
US8482310B2 (en) | Test method for passive device embedded printed circuit board | |
US7075307B1 (en) | Method and apparatus for detecting shorts on inaccessible pins using capacitive measurements | |
JPH09152457A (ja) | 電気的配線検査方法及び装置 | |
WO2014108048A1 (zh) | 触摸屏模组的测试装置和方法以及触摸屏模组 | |
JP2004184109A (ja) | インサーキットテスタによる回路基板の検査方法 | |
JP5105442B2 (ja) | プリント基板の検査装置および検査方法 | |
US7952376B1 (en) | Method and apparatus for equalizer testing | |
US8093921B2 (en) | Monitoring of interconnect reliability using a programmable device | |
JP2001296330A (ja) | 断線位置検出機能を備えた電子機器及び断線位置検出方法 | |
JP5191805B2 (ja) | 検査装置および検査方法 | |
US6940288B2 (en) | Apparatus and method for monitoring and predicting failures in system interconnect | |
US9097758B2 (en) | Connection quality verification for integrated circuit test | |
WO2021088735A1 (zh) | 链路的检测方法及装置、电子设备、计算机可读介质 | |
JP2010223647A (ja) | 電気的接続状態の検査装置および検査方法 | |
JP4650152B2 (ja) | 電子部品の特性測定・選別方法および装置 | |
US20060022695A1 (en) | Defect monitor for semiconductor manufacturing capable of performing analog resistance measurements | |
JP3147855B2 (ja) | 実装基板の不良検査方法 | |
JP2005140784A (ja) | Sパラメータ測定システム | |
US8161335B2 (en) | System and method for testing a circuit | |
JP6520127B2 (ja) | 基板検査装置、基板検査方法及び基板検査用治具 | |
JP2014020815A (ja) | 基板検査装置および基板検査方法 | |
TWI773402B (zh) | 提高邊界掃描測試的腳位測試涵蓋率系統及其方法 | |
Kirschling | Improved fault coverage in a combined x-ray and in-circuit test environment | |
TWI461711B (zh) | 決定電裝置特性之裝置與方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20051128 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080121 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080123 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080324 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080730 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20081126 |