CN113567828A - 多层低温共烧陶瓷基板的无损失效检测方法 - Google Patents

多层低温共烧陶瓷基板的无损失效检测方法 Download PDF

Info

Publication number
CN113567828A
CN113567828A CN202110660937.1A CN202110660937A CN113567828A CN 113567828 A CN113567828 A CN 113567828A CN 202110660937 A CN202110660937 A CN 202110660937A CN 113567828 A CN113567828 A CN 113567828A
Authority
CN
China
Prior art keywords
failure
substrate
network
determining
network number
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110660937.1A
Other languages
English (en)
Inventor
迟雷
彭浩
高金环
黄杰
陈龙坡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
CETC 13 Research Institute
Original Assignee
CETC 13 Research Institute
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by CETC 13 Research Institute filed Critical CETC 13 Research Institute
Priority to CN202110660937.1A priority Critical patent/CN113567828A/zh
Publication of CN113567828A publication Critical patent/CN113567828A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2801Testing of printed circuits, backplanes, motherboards, hybrid circuits or carriers for multichip packages [MCP]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)

Abstract

本发明涉及半导体器件失效技术领域,提供了一种多层低温共烧陶瓷基板的无损失效检测方法,包括对待测基板进行第一检测,基于第一检测得到的网络通断情况,确定失效网络号;对失效网络号内的线路进行第二检测,确定待测基板的失效位置;对失效位置进行分析,确定待测基板的失效机理。本发明的多层低温共烧陶瓷基板的无损失效检测方法可通过无损的检测手段,不仅可以定位多层陶瓷基板的失效网络号,而且可以通过进一步检测确定失效的具体部位,并进一步分析判断发生的失效模式,最终确定引发失效或缺陷的失效机理。采用本发明的检测方法可以快速、准确的确定失效位置,且便于进一步确定失效机理。

Description

多层低温共烧陶瓷基板的无损失效检测方法
技术领域
本发明涉及低温共烧陶瓷失效定位技术领域,具体涉及一种多层低温共烧陶瓷基板的无损失效检测方法。
背景技术
低温共烧陶瓷(Low Temperature Co-fired Ceramic,LTCC)是研制生产机载、舰载和星载等相控阵雷达高密度T/R组件最理想的基板材料,也是实现组件小型化、轻量化、高可靠和低成本的关键技术之一。多层LTCC基板不但可以集成无源元件电阻、电感和电容,还可以将微波传输线、逻辑控制线和电源线的混合信号设计整合在同一个多层LTCC三维微波传输结构中,最大限度的减少T/R组件的体积和重量。
由于多层LTCC基板具有非常优异的性能,但是采用多层LTCC基板技术制作的T/R组件在使用过程中,产生了较多的质量问题,如基板开裂、内部缺陷、电极可靠性差等。检验过程中发现有些问题产品在使用前就发生了明显的失效现象,而大部分产品虽然在使用前没有表现出明显的性能恶化,但在长期使用过程中受到疲劳、机械应力、温度应力和过电应力等应力的影响,T/R组件难免会出现开路、短路或电参数飘移等失效现象。如果使用上述有质量问题的T/R组件,则存在着严重的可靠性隐患。
然而,目前多层LTCC基板的无损失效检测的方法,只能确定失效网络号,但是无法无损定位确切的失效位置。
发明内容
有鉴于此,本发明实施例提供了一种多层低温共烧陶瓷基板的无损失效检测方法,以解决现有技术中无法对失效位置进行无损定位的问题。
本发明实施例提供了一种多层低温共烧陶瓷基板的无损失效检测方法,包括:
对待测基板进行第一检测,基于所述第一检测得到的网络通断情况,确定失效网络号;
对所述失效网络号内的线路进行第二检测,确定所述待测基板的失效位置;
对所述失效位置进行分析,确定所述待测基板的失效机理。
在一种可能的实现方式中,所述对所述失效网络号内的线路进行第二检测,确定所述待测基板的失效位置,包括:
采用阻抗测试系统,对目标失效网络号内的线路进行测试,得到所述目标失效网络号的散射参数,所述目标失效网络号为所有所述失效网络号中的任一失效网络号;
根据所述目标失效网络号的散射参数,确定所述目标失效网络号内的失效位置;
其中,所述阻抗测试系统包括:矢量网络分析仪、阻抗测试电路和同轴连接线;所述阻抗测试电路包括探针台和射频探针;
所述矢量网络分析仪通过所述同轴连接线与所述探针台的一端电连接,所述待测基板设于所述探针台上,所述射频探针用于对所述待测基板进行测试。
一些实施例中,所述根据所述目标失效网络号的散射参数,确定所述目标失效网络号内的失效位置,包括:
将所述目标失效网络号的散射参数中的S11曲线的峰值点对应的位置,确定为所述目标失效网络号内的失效位置。
在一种可能的实现方式中,所述对待测基板进行第一测试,基于待测基板的网络通断情况,确定失效网络号,包括:
利用飞针测试通断仪,对所述待测基板内所有网络号内的线路进行测试,得到所有所述网络号对应的测试数据;
根据预设值和所述测试数据的预设关系,确定所述失效网络号。
一些实施例中,所述利用飞针测试通断仪,对所述待测基板内所有网络号内的线路进行测试,得到所有所述网络号对应的测试数据,包括:
对所有所述网络号内的线路分别进行开路/导通测试和短路/绝缘测试,得到目标网络号对应的第一电阻值和第二电阻值;所述目标网络号为所述所有网络号内的任意一个网络号;
所述根据预设值和所述测试数据的预设关系,确定所述失效网络号,包括:
根据预设开路阀门电阻值与所述第一电阻值、预设绝缘阀门电阻值与所述第二电阻值,确定所述失效网络号。
在一种可能的实现方式中,在所述对所述失效网络号内的线路进行第二检测,确定所述待测基板的失效位置之后,还包括:
将所述散射参数进行频域到时域的转换,得到所述失效网络号内所有位置的阻抗;
根据所述峰值点对应的阻抗,确定失效模式。
在一种可能的实现方式中,所述对所述失效位置进行分析,确定所述待测基板的失效机理,包括:
采用X射线对所述失效位置进行检查,根据检查结果确定所述待测基板的失效机理。
在一种可能的实现方式中,所述对所述失效位置进行分析,确定所述待测基板的失效机理,包括:
采用声学扫描显微镜对所述失效位置进行检查,根据扫描图像确定所述待测基板的失效机理。
在一种可能的实现方式中,所述对所述失效位置进行分析,确定所述待测基板的失效机理,包括:
采用磁显微缺陷定位技术对所述失效位置的内部进行检查,根据检查结果确定所述待测基板的失效机理。
在一种可能的实现方式中,所述对所述失效位置进行分析,确定所述待测基板的失效机理,包括:
采用同步热发射分析技术对所述失效位置的内部进行检查,根据检查结果确定所述待测基板的失效机理。
由于常规多层LTCC基板检测时,无法准确的定位失效位置,进而无法判断失效的原因,因此本发明实施例提供了一种多层低温共烧陶瓷基板的无损失效检测方法,首先对基板进行第一检测,通过第一检测得到的网络通断情况,确定失效网络号;然后对失效网络号内的线路进行第二检测,确定失效位置;最后通过对失效位置进行分析,从而确定失效机理。如此,即可通过简便且快捷的方法,不仅实现无损失效定位,而且可以在缺陷定位后,确定失效机理。
附图说明
为了更清楚地说明本发明实施例中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动性的前提下,还可以根据这些附图获得其他的附图。
图1是本发明实施例提供的一种多层低温共烧陶瓷基板的无损失效检测方法的流程图;
图2是本发明实施例提供的一种飞针测试通断仪测试过程示意图;
图3是本发明实施例提供的一种阻抗测试系统示意图。
具体实施方式
以下描述中,为了说明而不是为了限定,提出了诸如特定系统结构、技术之类的具体细节,以便透彻理解本发明实施例。然而,本领域的技术人员应当清楚,在没有这些具体细节的其它实施例中也可以实现本发明。在其它情况中,省略对众所周知的系统、装置、电路以及方法的详细说明,以免不必要的细节妨碍本发明的描述。
为了说明本发明所述的技术方案,下面通过具体实施例来进行说明。
多层LTCC基板是平面电路的一种折叠结构形式,基板层与层之间的输入和输出端在垂直方向以金属化通孔、导线相互连接起来,从而形成电气网络,且基板上的所有电气网络具有唯一的网络号。
在多层LTCC基板制作过程中,垂直互连通常是通过叠压来实现的,是实现从二维向三维转化的重要途径,也是多层互连的关键技术。目前普遍的做法是,通过生瓷上的定位孔与设备上相应的定位销之间的机械配合来完成。这种对位方法虽然很简便,但对位误差较大,容易导致垂直互连失效。陶瓷基板所出现的缺陷或失效与生产工艺的关系较大,如叠片时压力不当或不均匀及温度不当、烧结条件控制不严都将使各层基板间不能有机地结合在一起,在经过温度循环试验后就可能会产生分层。瓷体基板起泡与烧结时低温段升温过快有关,低温段应相对慢速升温,以排除瓷料内的有机粘接剂,如升温过快,粘接剂不能完全排出,就会造成烧结时瓷体致密性不好,产生气泡;基板瓷体的裂纹则与瓷体粉料的粒度、均匀性,所受压力的均匀性及烧结条件有关金导裂纹和粘接不足则主要与金导浆料中粘接剂等添加材料的粘度、粒度及其它材料的物理特性有关;其次与金导和瓷体的热膨胀系数不匹配也有一定的关系。金导材料与介质的附着性也是造成基板分层的因素之一。
现有的多层LTCC基板的无损失效定位方法主要有外观检查法,图示仪等其它适用的仪器进行测试点间对比测试法,与失效元器件使用相同或相似线路进行功能测试法以及飞针测试法等。这些方法存在很多不足,如通常只能确定失效网络号,无法定位具体失效位置。只能检测开路、短路等明显失效,对于基板瓷体的裂痕、瓷体分层、瓷体基板起泡的轻微缺陷,无法有效检测出来。对于较复杂的多层LTCC基板,X射线和声扫测试方法虽然能得到相对完整的图像,但由于图像质量限制以及三维影像技术未完善,多层LTCC基板的失效部位很难直接被定位到。
为了解决现有技术问题,本发明实施例提供了一种多层低温共烧陶瓷基板的无损失效检测方法。
如图1所示,本发明实施例提供的多层低温共烧陶瓷基板的无损失效检测方法,可以包括以下步骤:
步骤S110、对待测基板进行第一检测,基于第一检测得到的网络通断情况,确定失效网络号。
在接收到待测失效基板后,进行第一测试之前,需要对待测基板进行失效背景调差、待测基板失效的初步确认和设计待测基板失效定位的方案。
首先,对待测基板进行失效背景调查。
待测基板失效背景调查主要包括:失效现场的数据记录;失效的排查报告,包括失效现象、排查过程、样品处理和结论等;该型号多层LTCC基板的历史失效记录;该生产批次的多层LTCC基板生产情况记录,以及质量保证情况记录等。
其次,待测基板失效的初步确认。
先进行外部检查,包括优先采用有照明条件和一定放大倍数的立体显微镜进行,检查与失效有关的异常。其次对待测基板进行电性能测试,电性能测试复现故障一般有以下三种方式,应根据多层LTCC基板的不同失效模式选择不同的测试方法,原则是不改变原有失效模式,不加重原失效程度。采用与失效样品相似线路进行功能测试;采用图示仪等其它适用的仪器进行测试点间对比测试。
然后,设计待测基板失效检测的方案。
在进行失效检测之前,需要根据不同的待测基板的失效情况制定不同的检测方案,并按照制定的方案进行检测。
在制定完成失效检测的方案后,开始对待测基板进行检测。
在一些实施例中,对待测基板进行第一检测,其中,第一检测可以为采用飞针测试通断仪进行的检测。飞针测试通断仪是根据待测基板的网络逻辑关系,利用可以在待测基板正反面上可以任意移动的探针来进行的测试,如图2所示的飞针测试通断仪的测试流程图。利用飞针测试通断仪,给探针施加一定的电压和电流,对待测基板内所有网络号内的线路进行检测,得到检测结果。根据飞针测试通断仪的显示数据,即可得到待测基板的网络通断情况。其中网络通断情况主要包括:导通、断开、短路和绝缘等情况。通常,无故障的网络号是指:网络内的两端口导通,且网络间两端口绝缘。如果网络内的两端口开路或网络间两端口短路,则被检测为失效网络,此网络的网络号即为失效网络号。需要说明的是,飞针测试通断仪在测试之前检测人员针对待测基板的测试方案设定预设值,便于通过飞针测试通断仪的测试数据与预设值之间的比对,确定具体的失效网络号。
示例性的,上述测试方式可以包括开路/导通测试和短路/绝缘测试。通过对所有网络号内线路分别进行开路/导通测试和短路/绝缘测试,进而飞针测试通断仪测试到目标网络号对应的第一电阻值和第二电阻值。通过将预设开路阀门电阻值与第一电阻值、预设绝缘阀门电阻值与第二电阻值进行比对,即可确定失效网络号。
具体的,开路/导通测试是将两个探针扎在同一网络号内的不同焊盘上,通过对两个不同焊盘的测试,得到一个第一电阻值。需要说明的是,在测试之前,测试人员会根据待测基板的不同类型预先设置一个预设的开路阀门电阻值。当第一电阻值小于开路阀门电阻值时,表示此网络号内被测的两个焊盘之间的线路导通,测试合格。当第一电阻值大于开路阀门电阻值时,表示此网络号内被测的两个焊盘之间的线路为开路。此时飞针测试通断仪系统通过对第一电阻值和开路阀门电阻值的比较,在开路/导通的测试结果中显示该网络的状态为开路或导通。
短路/绝缘测试是将两个探针扎在不同网络号内的焊盘上,通过探针对两个不同网络号内的焊盘进行测试,得到一个第二电阻值。需要说明的是,在测试之前,测试人员会根据待测基板的不同类型预先设置一个预设的绝缘阀门电阻值。当第二电阻值大于绝缘阀门电阻值时,表示被测的不同网络号间为绝缘状态。第二电阻值小于绝缘阀门电阻值时,表示被测的不同网络号间为短路状态。此时飞针测试通断仪系统通过对第二电阻值和绝缘阀门电阻值的比较,在短路/绝缘测试结果中会显示每对网络间的状态为短路或绝缘。
此外,电容测试可作为开路/导通测试和短路/绝缘测试的补充,有些网络本身导通性不理想,电阻测试可能出现误判,通过进行电容测试可以得到与该网络阻抗有关的额外信息。电容测试需要实现掌握被测网络的详细信息,通过测试实际电容值,根据与设计值或理论值的一致性判别该网络是否失效,电容值的测试结果显示电容值,供测试人员参考,不具有定性判据。
最终,飞针测试通断仪对待测基板内所有网络号内的线路进行上述测试后,在飞针测试通断仪上显示不同的测试结果。只要测试结果中出现短路或开路,即可确定此网络号内的线路存在开路或短路的情况,则此网络号为失效网络号,即可确定待测基板的失效网络号。
步骤S120、对失效网络号内的线路进行第二检测,确定待测基板的失效位置。
通过对上述失效网络号内的线路进行第二检测,即可确定失效位置。
在一些实施例中,第二检测可以采用阻抗测试系统,对目标失效网络号内的线路进行测试,得到目标失效网络号的散射参数。根据得到的目标失效网络号的散射参数,即可确定目标失效网络号内的失效位置。其中,目标失效网络号为所有失效网络号中的任一失效网络号。
其中,如图3所示的阻抗测试系统示意图,上述阻抗测试系统包括矢量网络分析仪310、阻抗测试电路320和同轴连接线330,其中,阻抗测试电路320包括探针台321和射频探针,具体的,射频探针可以为SMA接头射频探针。待测基板安装在探针台321上,用同轴连接线330分别连接矢量网络分析仪310和探针台321的一端,将射频探针放置于待测基板的某一位置。
需要说明的是,在采用矢量网络分析仪测试之前,需要在探针台的端面进行射频信号校准,采用SOLT方式校准。校准完成后,将待测基板放置在探针台上的射频探针下部。然后通过网络分析仪的射频信号源向待测基板施加射频信号,信号传输过程中如果遇到阻抗不连续的情况,就会发生反射,通过对反射现象的判断,找到待测失效网络号内的不连续点如短路、断路、过孔、走线宽度变化等,获得失效的具体位置,实现无损失效定位。
具体的,首先使用矢量网络分析仪的射频信号源向待测基板的目标失效网络号内的线路施加射频信号,射频信号在待测基板上的目标失效网络号内的线路传输完成后,会将反射信号传输到矢量网络分析仪的接收机上,接收机通过入射信号和反射信号即可得到目标失效网络号的散射参数。其中,散射参数中的S11曲线的峰值点对应的位置,即为目标失效网络号内的失效位置。当目标失效网络号的失效位置确定后,调整射频探针的位置,依次对下一个目标失效网络号内的线路进行测试,通过散射参数中S11曲线的峰值点的位置,从而确定所有失效网络号内对应的失效位置。
在信号传输过程中,如果传输线路发生阻抗变化,射频信号的部分能量就会被反射,剩余部分的能量则会继续传播。因此,只要已知发射波的幅度,再测量出反射波的幅度,即可通过计算得到阻抗的变化。与此同时,只要测量出由发射波某一位置到发射点的时间间隔,就能计算出阻抗变化的位置。
射频信号在待测基板上目标失效网络号内的线路传输的过程中,按照传输线理论,传输线路上某处的反射系数增量与阻抗增量存在对应关系:
Figure BDA0003115159010000091
其中Г为反射系数,Z是传输线路阻抗,ΔZ是阻抗在某一位置的变化量。对双向接收机得到的信号进行时域分析,即可得出射频传输线路各处的阻抗变化情况,反射系数Г与矢量网络分析仪测得的S11参数存在单值对应关系:S11=20lgГ。传输线路的阻抗随待测基板的位置而变化,阻抗是信号传输距离的函数。利用矢量网络分析仪的时域测量功能,矢量网络分析仪的射频信号源发出一列射频信号后,接收机计算出的反射系数是时间的函数,由于射频信号在传输线上以光速传播,从而阻抗和反射系数即建立了时域对应关系,即可根据各位置的反射系数得出各位置的阻抗值。
然而实际上,失效定位仅需确定传输线路阻抗在哪一位置存在异常突变,并不需要积分运算各位置的阻抗值,即可确定失效位置。本申请中只需要确定S11曲线的峰值点的位置即可确定失效位置,而无需一一计算阻抗值。将S11曲线峰值点位置的时间值t,带入到L=ct公式中,其中c为传输介质中的光速,即可得到失效位置距离测试端面的距离。
本申请实施例通过直接将S11曲线的峰值点对应的位置确定为失效位置,而无需通过繁琐的转换及计算各个位置的阻抗,从而快速确定失效位置,大大提高了检测的效率。
在一些实施例中,为了便于确定失效模式,在矢量网络分析仪得到S11曲线后,将S11曲线上传到上位机中,上位机中安装有物理层测试系统PLTS,PLTS将接收到的S11参数,进行频域到时域的转换,将散射参数中的S11曲线转换成各个位置对应的阻抗,S11曲线峰值点位置对应的阻抗即为失效位置的阻抗,通过失效位置的阻抗改变的量值,以及阻抗的容性和感性变化,可以简单判断发生的失效模式。
步骤S130、对失效位置进行分析,确定待测基板的失效机理。
在一些实施例中,通过上述方法确定失效位置后,可以通过X光片照相或实时X射线检查设备从待测基板的顶部、侧面或其它适合的角度来检查失效位置的特征,确定验证过高温或过电应力失效有关的内部引线短路、开路,封装内部多余物,结构异常等,根据检查结果确定待测基板的失效机理。
在一些实施例中,通过上述方法确定失效位置后,也可以利用声学扫描显微镜SAM方法观察失效位置的失效情况。声扫的原理为将电压施加到超声波探头上,由探头产生高频超声波,通过耦合介质到达样品,并穿透样品界面,根据接收到的信号(透射或反射)最终形成超声波扫描图像。当超声波穿过不同的介质时,由于声阻抗的不同,在器件有缺陷或粘接不良的界面处会出现振幅较大的反射波,尤其是存在分层和裂纹等缺陷时,分层中的空气会使超声波100%反射并且反相。可以根据扫描图像确定待测基板的失效机理。
在一些实施例中,通过上述方法确定失效位置后,也可以采用磁显微缺陷定位技术或同步热发射分析技术对失效位置的内部进行检查,根据检查结果确定待测基板的失效机理。
当然,也可以同时采用上述多种方法对失效位置进行分析,确定待测基板的失效机理。
本发明提供的多层低温共烧陶瓷基板的无损失效检测方法,首先测试待测基板上的电气网络的连通关系,确定出失效网络号;然后通过对失效网络号内的线路进行第二测试,利用多层LTCC基板失效会使传输线路的阻抗发生变化的特点,确定具体的失效位置;完成失效定位后,通过采用多种不同的手段确定失效机理。采用本发明的检测方法可以快速、准确的确定失效位置,且便于进一步确定失效机理。
应理解,上述实施例中各步骤的序号的大小并不意味着执行顺序的先后,各过程的执行顺序应以其功能和内在逻辑确定,而不应对本发明实施例的实施过程构成任何限定;尽管参照前述实施例对本发明进行了详细的说明,本领域的普通技术人员应当理解:其依然可以对前述各实施例所记载的技术方案进行修改,或者对其中部分技术特征进行等同替换;而这些修改或者替换,并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围,均应包含在本发明的保护范围之内。

Claims (10)

1.一种多层低温共烧陶瓷基板的无损失效检测方法,其特征在于,包括:
对待测基板进行第一检测,基于所述第一检测得到的网络通断情况,确定失效网络号;
对所述失效网络号内的线路进行第二检测,确定所述待测基板的失效位置;
对所述失效位置进行分析,确定所述待测基板的失效机理。
2.如权利要求1所述的多层低温共烧陶瓷基板的无损失效检测方法,其特征在于,所述对所述失效网络号内的线路进行第二检测,确定所述待测基板的失效位置,包括:
采用阻抗测试系统,对目标失效网络号内的线路进行测试,得到所述目标失效网络号的散射参数,所述目标失效网络号为所有所述失效网络号中的任一失效网络号;
根据所述目标失效网络号的散射参数,确定所述目标失效网络号内的失效位置;
其中,所述阻抗测试系统包括:矢量网络分析仪、阻抗测试电路和同轴连接线;所述阻抗测试电路包括探针台和射频探针;
所述矢量网络分析仪通过所述同轴连接线与所述探针台的一端电连接,所述待测基板设于所述探针台上,所述射频探针用于对所述待测基板进行测试。
3.如权利要求2所述的多层低温共烧陶瓷基板的无损失效检测方法,其特征在于,所述根据所述目标失效网络号的散射参数,确定所述目标失效网络号内的失效位置,包括:
将所述目标失效网络号的散射参数中的S11曲线的峰值点对应的位置,确定为所述目标失效网络号内的失效位置。
4.如权利要求1或2所述的多层低温共烧陶瓷基板的无损失效检测方法,其特征在于,所述对待测基板进行第一测试,基于待测基板的网络通断情况,确定失效网络号,包括:
利用飞针测试通断仪,对所述待测基板内所有网络号内的线路进行测试,得到所有所述网络号对应的测试数据;
根据预设值和所述测试数据的预设关系,确定所述失效网络号。
5.如权利要求4所述的多层低温共烧陶瓷基板的无损失效检测方法,其特征在于,所述利用飞针测试通断仪,对所述待测基板内所有网络号内的线路进行测试,得到所有所述网络号对应的测试数据,包括:
对所有所述网络号内的线路分别进行开路/导通测试和短路/绝缘测试,得到目标网络号对应的第一电阻值和第二电阻值;所述目标网络号为所有所述网络号内的任意一个网络号;
所述根据预设值和所述测试数据的预设关系,确定所述失效网络号,包括:
根据预设开路阀门电阻值与所述第一电阻值、预设绝缘阀门电阻值与所述第二电阻值,确定所述失效网络号。
6.如权利要求3所述的多层低温共烧陶瓷基板的无损失效检测方法,其特征在于,在所述对所述失效网络号内的线路进行第二检测,确定所述待测基板的失效位置之后,还包括:
将所述散射参数进行频域到时域的转换,得到所述失效网络号内所有位置的阻抗;
根据所述峰值点对应的阻抗,确定失效模式。
7.如权利要求1所述的多层低温共烧陶瓷基板的无损失效检测方法,其特征在于,所述对所述失效位置进行分析,确定所述待测基板的失效机理,包括:
采用X射线对所述失效位置进行检查,根据检查结果确定所述待测基板的失效机理。
8.如权利要求1所述的多层低温共烧陶瓷基板的无损失效检测方法,其特征在于,所述对所述失效位置进行分析,确定所述待测基板的失效机理,包括:
采用声学扫描显微镜对所述失效位置进行检查,根据扫描图像确定所述待测基板的失效机理。
9.如权利要求1所述的多层低温共烧陶瓷基板的无损失效检测方法,其特征在于,所述对所述失效位置进行分析,确定所述待测基板的失效机理,包括:
采用磁显微缺陷定位技术对所述失效位置的内部进行检查,根据检查结果确定所述待测基板的失效机理。
10.如权利要求1所述的多层低温共烧陶瓷基板的无损失效检测方法,其特征在于,所述对所述失效位置进行分析,确定所述待测基板的失效机理,包括:
采用同步热发射分析技术对所述失效位置的内部进行检查,根据检查结果确定所述待测基板的失效机理。
CN202110660937.1A 2021-06-15 2021-06-15 多层低温共烧陶瓷基板的无损失效检测方法 Pending CN113567828A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110660937.1A CN113567828A (zh) 2021-06-15 2021-06-15 多层低温共烧陶瓷基板的无损失效检测方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110660937.1A CN113567828A (zh) 2021-06-15 2021-06-15 多层低温共烧陶瓷基板的无损失效检测方法

Publications (1)

Publication Number Publication Date
CN113567828A true CN113567828A (zh) 2021-10-29

Family

ID=78162133

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110660937.1A Pending CN113567828A (zh) 2021-06-15 2021-06-15 多层低温共烧陶瓷基板的无损失效检测方法

Country Status (1)

Country Link
CN (1) CN113567828A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114167259A (zh) * 2021-12-07 2022-03-11 华东光电集成器件研究所 一种编程测试多连片基板通孔通断的方法

Citations (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004184109A (ja) * 2002-11-29 2004-07-02 Hioki Ee Corp インサーキットテスタによる回路基板の検査方法
US20050022605A1 (en) * 2003-07-28 2005-02-03 Craig Ernsberger Pressure sensor
WO2005098382A1 (de) * 2004-04-05 2005-10-20 E.G.O. Elektro-Gerätebau GmbH Temperatursensor und verfahren zur justierung eines solchen
DE102006062492A1 (de) * 2006-12-28 2008-07-03 Robert Bosch Gmbh Hochfrequenzsensor sowie Werkzeugmaschine mit einem Hochfrequenzsensor
CN101398451A (zh) * 2007-09-30 2009-04-01 上海携昌电子科技有限公司 一种用于测试背板的快速检测方法
WO2010047265A1 (ja) * 2008-10-22 2010-04-29 日立オートモティブシステムズ株式会社 温度計測センサー及びその製造方法
JP2010185697A (ja) * 2009-02-10 2010-08-26 Micro Craft Kk プリント配線板の検査装置及び検査方法
US20100304684A1 (en) * 2009-06-02 2010-12-02 Mark Duron Method and System for Chopped Antenna Impedance Measurements with an RFID Radio
CN104459392A (zh) * 2014-12-02 2015-03-25 中国电子科技集团公司第四十一研究所 矢量网络分析仪中智能扫描测量方法
CN204536491U (zh) * 2015-03-17 2015-08-05 上海嘉捷通电路科技有限公司 一种用于pcb检测通孔低阻测试装置
CN105629124A (zh) * 2016-01-01 2016-06-01 广州兴森快捷电路科技有限公司 一种pcb网络导通不良的分析方法
CN106370958A (zh) * 2016-10-25 2017-02-01 北京大学深圳研究生院 一种内嵌微流道的ltcc基板测试方法和装置
CN107942198A (zh) * 2017-11-20 2018-04-20 广东核电合营有限公司 一种基于阻抗频谱分析的电缆局部缺陷评估的装置和方法
CN109254217A (zh) * 2018-11-12 2019-01-22 中电科仪器仪表有限公司 一种单侧夹具的s参数提取方法
CN109459676A (zh) * 2018-11-28 2019-03-12 苏州天标检测技术有限公司 一种电容失效分析检测方法
CN109696616A (zh) * 2019-01-30 2019-04-30 大族激光科技产业集团股份有限公司 飞针测试机的测试方法及装置
DE102019212782B3 (de) * 2019-08-27 2021-01-14 Robert Bosch Gmbh Verfahren und Vorrichtung zum Bereitstellen eines Verhaltensmodells für die Simulation von elektromagnetischen Störemissionen einer elektrischen bzw. elektronischen Komponente. Verfahren und Simulationsvorrichtung zur Simulation einer Komponente anhand eines der Komponente zugeordneten Verhaltensmodells, Computerprogramm sowie maschinenlesbares Speichermedium
CN112540286A (zh) * 2020-08-13 2021-03-23 西安太乙电子有限公司 一种用于三维bga倒封焊ic焊点失效的分析方法
CN112684253A (zh) * 2020-11-12 2021-04-20 西安交通大学 一种非接触式负载阻抗测试系统及其工作方法

Patent Citations (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004184109A (ja) * 2002-11-29 2004-07-02 Hioki Ee Corp インサーキットテスタによる回路基板の検査方法
US20050022605A1 (en) * 2003-07-28 2005-02-03 Craig Ernsberger Pressure sensor
WO2005098382A1 (de) * 2004-04-05 2005-10-20 E.G.O. Elektro-Gerätebau GmbH Temperatursensor und verfahren zur justierung eines solchen
DE102006062492A1 (de) * 2006-12-28 2008-07-03 Robert Bosch Gmbh Hochfrequenzsensor sowie Werkzeugmaschine mit einem Hochfrequenzsensor
CN101398451A (zh) * 2007-09-30 2009-04-01 上海携昌电子科技有限公司 一种用于测试背板的快速检测方法
WO2010047265A1 (ja) * 2008-10-22 2010-04-29 日立オートモティブシステムズ株式会社 温度計測センサー及びその製造方法
JP2010185697A (ja) * 2009-02-10 2010-08-26 Micro Craft Kk プリント配線板の検査装置及び検査方法
US20100304684A1 (en) * 2009-06-02 2010-12-02 Mark Duron Method and System for Chopped Antenna Impedance Measurements with an RFID Radio
CN104459392A (zh) * 2014-12-02 2015-03-25 中国电子科技集团公司第四十一研究所 矢量网络分析仪中智能扫描测量方法
CN204536491U (zh) * 2015-03-17 2015-08-05 上海嘉捷通电路科技有限公司 一种用于pcb检测通孔低阻测试装置
CN105629124A (zh) * 2016-01-01 2016-06-01 广州兴森快捷电路科技有限公司 一种pcb网络导通不良的分析方法
CN106370958A (zh) * 2016-10-25 2017-02-01 北京大学深圳研究生院 一种内嵌微流道的ltcc基板测试方法和装置
CN107942198A (zh) * 2017-11-20 2018-04-20 广东核电合营有限公司 一种基于阻抗频谱分析的电缆局部缺陷评估的装置和方法
CN109254217A (zh) * 2018-11-12 2019-01-22 中电科仪器仪表有限公司 一种单侧夹具的s参数提取方法
CN109459676A (zh) * 2018-11-28 2019-03-12 苏州天标检测技术有限公司 一种电容失效分析检测方法
CN109696616A (zh) * 2019-01-30 2019-04-30 大族激光科技产业集团股份有限公司 飞针测试机的测试方法及装置
DE102019212782B3 (de) * 2019-08-27 2021-01-14 Robert Bosch Gmbh Verfahren und Vorrichtung zum Bereitstellen eines Verhaltensmodells für die Simulation von elektromagnetischen Störemissionen einer elektrischen bzw. elektronischen Komponente. Verfahren und Simulationsvorrichtung zur Simulation einer Komponente anhand eines der Komponente zugeordneten Verhaltensmodells, Computerprogramm sowie maschinenlesbares Speichermedium
CN112540286A (zh) * 2020-08-13 2021-03-23 西安太乙电子有限公司 一种用于三维bga倒封焊ic焊点失效的分析方法
CN112684253A (zh) * 2020-11-12 2021-04-20 西安交通大学 一种非接触式负载阻抗测试系统及其工作方法

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
NEVES, B等: "Setup, procedures, and patterns for CAF and ECM testing [PCB test]", PRINTED CIRCUIT FABRICATION, vol. 25, no. 4, 1 April 2002 (2002-04-01) *
张蓬鹤;陈选龙;刘丽媛;林道谭;何胜宗;: "集成电路封装级失效及其定位", 半导体技术, no. 06, 3 June 2015 (2015-06-03) *
李含;郑宏宇;张崤君;: "高密度陶瓷倒装焊封装可靠性试验开路后的失效定位", 半导体技术, no. 09, 3 September 2017 (2017-09-03) *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114167259A (zh) * 2021-12-07 2022-03-11 华东光电集成器件研究所 一种编程测试多连片基板通孔通断的方法

Similar Documents

Publication Publication Date Title
US6111414A (en) System, circuit, and method for testing an interconnect in a multi-chip substrate
JP3558434B2 (ja) 電気的配線検査方法及び装置
US7053627B2 (en) Impedance standard substrate and method for calibrating vector network analyzer
US9291644B2 (en) Contactless measuring system for contactless decoupling of a signal running on a signal waveguide
CN107345986B (zh) 一种去嵌入方式的阻抗测试方法
CN113654702A (zh) 一种gis盆式绝缘子残余应力的检测方法
CN113567828A (zh) 多层低温共烧陶瓷基板的无损失效检测方法
CN109541032A (zh) 一种片式元器件检测方法及系统
US20030115008A1 (en) Test fixture with adjustable pitch for network measurement
Bouchelouk et al. Characterization of electromagnetic fields close to microwave devices using electric dipole probes
CN105548713A (zh) 阻抗调节器校准系统及校准方法
Wang et al. The impact of connection failure of bonding wire on signal transmission in radio frequency circuits
Chen et al. Nondestructive analysis of interconnection in two-die BGA using TDR
CN113125857A (zh) 一种基于开路同轴线的吸波材料介电参数测量与反演方法
US7525302B2 (en) Method of estimating channel bandwidth from a time domain reflectometer (TDR) measurement using rise time and maximum slope
TWI740889B (zh) 傳輸線
CN105891261A (zh) 基于双模式传输线结构的镀层材料无源互调在线测试装置
JP2020041963A (ja) 半導体デバイス検査用多芯プローブユニット及びその製造方法
Odegard et al. Comparative TDR analysis as a packaging FA tool
WO2003088349A1 (fr) Contacteur a detection de signaux et systeme de correction de signaux
WO2011081526A1 (en) Method and system for detecting faults in laminated structures
Yuan et al. Impact of ground solder ball failure in BGA package on near electric field radiation
CN113534034B (zh) 一种在片s参数标准器传输幅度的定标方法
JP6520127B2 (ja) 基板検査装置、基板検査方法及び基板検査用治具
CN216900709U (zh) Bga链路的直流电阻和射频阻抗同步在线监测装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination