JP2004180470A - 電気二重層コンデンサの充電回路 - Google Patents
電気二重層コンデンサの充電回路 Download PDFInfo
- Publication number
- JP2004180470A JP2004180470A JP2002346822A JP2002346822A JP2004180470A JP 2004180470 A JP2004180470 A JP 2004180470A JP 2002346822 A JP2002346822 A JP 2002346822A JP 2002346822 A JP2002346822 A JP 2002346822A JP 2004180470 A JP2004180470 A JP 2004180470A
- Authority
- JP
- Japan
- Prior art keywords
- charging
- electric double
- layer capacitor
- double layer
- fet
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
- H02J7/00—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries
- H02J7/0069—Charging or discharging for charge maintenance, battery initiation or rejuvenation
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Charge And Discharge Circuits For Batteries Or The Like (AREA)
- Direct Current Feeding And Distribution (AREA)
Abstract
【課題】小型且つ高効率な電気二重層コンデンサの充電回路を提供する。
【解決手段】充電電源ＢＡＴ１と電気二重層コンデンサＣ１との間に二個の抵抗Ｒ１， Ｒ２を並列接続し、一方の抵抗Ｒ２にＦＥＴ Ｑ１を直列接続する。ＦＥＴ Ｑ１ のゲートをＦＥＴ Ｑ２のドレインに接続し、電気二重層コンデンサの端子間電圧を抵抗Ｒ３， Ｒ４によって分圧した電圧をＦＥＴ Ｑ２のゲートへ印加する。充電開始時には抵抗Ｒ１を通じて電気二重層コンデンサへ電流が流れ、電気二重層コンデンサの電位がある程度上昇して充電電流が低下するとＦＥＴ Ｑ１， Ｑ２がオンし、二個の抵抗Ｒ１， Ｒ２が並列動作する。これにより、充電電流が再度上昇して充電時間が短縮され、電力消費も低減される。
【選択図】 図１
【解決手段】充電電源ＢＡＴ１と電気二重層コンデンサＣ１との間に二個の抵抗Ｒ１， Ｒ２を並列接続し、一方の抵抗Ｒ２にＦＥＴ Ｑ１を直列接続する。ＦＥＴ Ｑ１ のゲートをＦＥＴ Ｑ２のドレインに接続し、電気二重層コンデンサの端子間電圧を抵抗Ｒ３， Ｒ４によって分圧した電圧をＦＥＴ Ｑ２のゲートへ印加する。充電開始時には抵抗Ｒ１を通じて電気二重層コンデンサへ電流が流れ、電気二重層コンデンサの電位がある程度上昇して充電電流が低下するとＦＥＴ Ｑ１， Ｑ２がオンし、二個の抵抗Ｒ１， Ｒ２が並列動作する。これにより、充電電流が再度上昇して充電時間が短縮され、電力消費も低減される。
【選択図】 図１
Description
【０００１】
【発明の属する技術分野】
この発明は、電気二重層コンデンサの充電回路に関するものであり、特に、小型化と高効率化を図った電気二重層コンデンサの充電回路に関するものである。
【０００２】
【従来の技術】
図６は、最も簡単な二次電池充電回路を示し、充電電源ＢＡＴ１と二次電池Ｃ１との間に電流制限用の抵抗Ｒ１を直列に挿入したものである。リチウム二次電池やニッケルカドミウム二次電池は、満充電電圧と放電終止電圧との差が小さいので充電中の充電電流の変化も比較的小さく、図６の回路でも問題は生じないが、電気二重層コンデンサは０Ｖまで放電するので電圧の変動幅が大きく、電気二重層コンデンサを充電する場合は、図７に示すように電気二重層コンデンサの電位が上昇するにつれて充電電流が減少する。したがって、充電に時間がかかるとともに充電電源の電力損失が大きく、電気二重層コンデンサ充電時の電力効率は約５０パーセント程度にとどまる。よって、電気二重層コンデンサには定電流充電が適しており、定電流回路により充電電流の低下を抑制すれば電力損失が減少し、充電にかかる時間も短縮されて効率が向上する（例えば、特許文献１参照）。
【０００３】
図８は定電流充電回路の一例を示し、充電電源ＢＡＴ１と電気二重層コンデンサＣ１などの被充電体の電位差に応じて動作するトランジスタＱ２によって電流制御トランジスタＱ１のベース電圧を制御し、電流制御トランジスタＱ１によって図９に示すように充電電源から被充電体へ供給される電流を一定にしている。また、他の回路例としては電流制御トランジスタをパルス幅変調回路により制御して、さらに充電電流を高精度に制御するようにした充電回路も提案されている（特許文献２参照）。
【０００４】
【特許文献１】特開平０７−０８７６６８号公報
【０００５】
【特許文献２】特開２００２−１０１５６７号公報（図１）
【０００６】
【発明が解決しようとする課題】
例えば手持ち電動工具などに駆動電源として電気二重層コンデンサを搭載すればより小型軽量化できるが、抵抗のみによる充電回路では充電時間がかかり充電効率が悪いので実用性が低い。一方、定電流充電回路は充電時間が短く充電効率もよいが、充電中は常に電流制御トランジスタトランジスタがオンしているので、トランジスタの熱を発散させるためのヒートシンクや冷却ファンなどが必要になって回路規模が大型化し、重量も増加して電気二重層コンデンサによる小型軽量化という利点が減殺されてしまう。
【０００７】
そこで、電気二重層コンデンサの充電に適した高効率且つ小規模の充電回路を提供するために解決すべき技術的課題が生じてくるのであり、本発明は上記課題を解決することを目的とする。
【０００８】
【課題を解決するための手段】
この発明は、上記目的を達成するために提案するものであり、充電電源と電気二重層コンデンサとの間に二個の抵抗を並列接続し、一方の抵抗にスイッチ素子を直列接続し、電気二重層コンデンサの端子間電圧に応じて前記スイッチ素子をオンオフさせる制御回路を設け、電気二重層コンデンサの端子間電圧の上昇に伴い前記スイッチ素子がオンするように構成した電気二重層コンデンサの充電回路を提供するものである。
【０００９】
また、充電電源と電気二重層コンデンサとの間に三個以上の抵抗を並列接続し、一つの抵抗以外の抵抗にそれぞれスイッチ素子を直列接続し、電気二重層コンデンサの端子間電圧に応じて複数のスイッチ素子を個別にオンオフさせる制御回路を設けるとともに複数のスイッチ素子のオンオフ閾値を相違させ、電気二重層コンデンサの端子間電圧の上昇に伴い、前記複数のスイッチ素子が順次オンするように構成した電気二重層コンデンサの充電回路を提供するものである。
【００１０】
【発明の実施の形態】
以下、この発明の実施の一形態を図に従って詳述する。図１は電気二重層コンデンサの充電回路を示し、充電用電池ＢＡＴ１と電気二重層コンデンサＣ１との間に二個の抵抗Ｒ１， Ｒ２を並列接続し、一方の抵抗Ｒ２へＰ形のＦＥＴ Ｑ１を直列接続し、ＦＥＴ Ｑ１のゲート電圧をＮ形のＦＥＴ Ｑ２によって制御する。ＦＥＴ Ｑ２のゲートには電気二重層コンデンサＣ１の端子間電圧を抵抗Ｒ３， Ｒ４によって分圧した電圧が印加され、ＦＥＴ Ｑ２のオンオフ閾値は電気二重層コンデンサＣ１の満充電電圧以下の或る値に設定されていて、電気二重層コンデンサＣ１の端子間電圧が設定値に達すると、ＦＥＴ Ｑ２がオンしてＦＥＴ Ｑ２がＦＥＴ Ｑ１をオンさせる。
【００１１】
充電開始時には、電気二重層コンデンサＣ１の端子間電圧が低いのでＦＥＴ Ｑ２はオフしており、ＦＥＴ Ｑ１は抵抗Ｒ５を介したゲート電圧によりオフしている。電気二重層コンデンサＣ１の充電がある程度進行して端子間電圧を抵抗Ｒ３， Ｒ４によって分圧した電圧がＦＥＴ Ｑ２の動作設定値に達すると、ＦＥＴ Ｑ２がオンしてドレインからソースへ電流が流れ、これによりＦＥＴ Ｑ１のゲート電圧が低下してＦＥＴ Ｑ１がオンし、ＦＥＴ Ｑ１及び抵抗Ｒ２の回路がオンする。これにより、二個の抵抗Ｒ１， Ｒ２へ電流が流れ、合成抵抗値の低下により充電電流が上昇する。
【００１２】
図２は充電電流のグラフであり、充電開始時から充電電流が低下していくが、二個のＦＥＴ Ｑ１， Ｑ２がオンした時点ｔ１で充電電流が再び上昇し、充電電流の低下を補償して充電する。このように、充電中に充電回路の抵抗値を下げることにより充電電流を増大させて充電時間を短縮し、電力効率の向上を図っている。
【００１３】
上記の充電回路は抵抗値を二段階に切換えているが、さらに多段化すればより充電電流の変動を少なくすることができる。図３は抵抗値を三段階に切換える回路例を示し、図１の回路のＦＥＴ Ｑ１及び抵抗Ｒ２の回路と並列にＰ形のＦＥＴ Ｑ３と抵抗Ｒ６の回路を設け、ＦＥＴ Ｑ３を Ｎ形のＦＥＴ Ｑ４にて制御する構成としている。ＦＥＴ Ｑ４は、ＦＥＴ Ｑ２と同様に電気二重層コンデンサＣ１の端子間電圧を抵抗Ｒ７と抵抗Ｒ８とによって分圧した電圧に応じてオンオフ作動し、ＦＥＴ Ｑ４がオンしたときに充電用電池ＢＡＴ１からゲート入力抵抗Ｒ９（図４においてはＲ８）を介してＦＥＴ Ｑ３のゲートに印加されている電圧が低下してＦＥＴ Ｑ３がオンし、ＦＥＴ Ｑ３及び抵抗Ｒ６の回路がオンする。そして、抵抗Ｒ３， Ｒ４の分圧比と抵抗Ｒ７， Ｒ８の分圧比を相違させることにより、ＦＥＴ Ｑ２と ＦＥＴ Ｑ４のオンオフ閾値を相違させて抵抗値を三段階に切換えるようにしている。
【００１４】
図４は図３の充電回路の変形例であり、ＦＥＴ Ｑ１を制御するＦＥＴ Ｑ２を抵抗Ｒ３＋Ｒ７と抵抗Ｒ４とによって分圧した電圧によって動作させ、ＦＥＴ Ｑ３を制御するＦＥＴ Ｑ４を抵抗Ｒ７と抵抗Ｒ３＋Ｒ４とによって分圧した電圧によって動作させることにより、図３の充電回路と同様に抵抗値を三段階に切換えるようにしたものである。
【００１５】
図５は図３または図４の充電回路による充電電流のグラフであり、充電を開始して電気二重層コンデンサＣ１の端子間電圧がある程度上昇して充電電流が低下したときに、先ずＦＥＴ Ｑ２がオンしてＦＥＴ Ｑ１及び抵抗Ｒ２の回路がオンし、抵抗Ｒ１， Ｒ２が並列動作することにより充電電流が上昇する（ｔ１）。その後にさらに電気二重層コンデンサＣ１の端子間電圧が上昇すると、ＦＥＴ Ｑ４がオンしてＦＥＴ Ｑ３及び抵抗Ｒ６の回路がオンし（ｔ２）、抵抗Ｒ１， Ｒ２， Ｒ６が並列動作することにより充電電流が再び上昇して充電を継続する。
【００１６】
尚、この発明は上記の実施形態に限定するものではなく、この発明の技術的範囲内において種々の改変が可能であり、この発明がそれらの改変されたものに及ぶことは当然である。
【００１７】
【発明の効果】
以上説明したように、本発明の電気二重層コンデンサの充電回路は、電気二重層コンデンサの電位に応じて充電回路の電流制限用抵抗の抵抗値を切換えることによって充電電流の低下を抑制するので、充電時間が短縮されるとともに充電電力の効率が向上する。また、抵抗によって充電電流を制御する構成であるのでトランジスタを用いた定電流充電回路よりも小型軽量化し、スペースに余裕がない小型電気機具などへ搭載することが可能となる。また、電流制限用抵抗を三個或いはそれ以上並列に設けて段階的に切換えるように構成することにより、充電電流の変動をさらに低減でき、より一層充電効率が向上する。
【図面の簡単な説明】
【図１】本発明の実施の一形態を示し、充電回路の回路図。
【図２】図１の充電回路による充電電流グラフ。
【図３】他の実施形態を示し、充電回路の回路図。
【図４】他の実施形態を示し、充電回路の回路図。
【図５】図３、図４の充電回路による充電電流のグラフ。
【図６】従来例を示し、充電回路の回路図。
【図７】図６の充電回路による充電電流のグラフ。
【図８】従来例を示し、定電流充電回路の回路図。
【図９】図８の定電流充電回路による充電電流のグラフ。
【符号の説明】
Ｃ１ 電気二重層コンデンサ
ＢＡＴ１ 充電電源
Ｑ１． Ｑ２． Ｑ３． Ｑ４ ＦＥＴ
Ｒ１． Ｒ２． Ｒ３． Ｒ４． Ｒ５． Ｒ６． Ｒ７． Ｒ８． Ｒ９ 抵抗
【発明の属する技術分野】
この発明は、電気二重層コンデンサの充電回路に関するものであり、特に、小型化と高効率化を図った電気二重層コンデンサの充電回路に関するものである。
【０００２】
【従来の技術】
図６は、最も簡単な二次電池充電回路を示し、充電電源ＢＡＴ１と二次電池Ｃ１との間に電流制限用の抵抗Ｒ１を直列に挿入したものである。リチウム二次電池やニッケルカドミウム二次電池は、満充電電圧と放電終止電圧との差が小さいので充電中の充電電流の変化も比較的小さく、図６の回路でも問題は生じないが、電気二重層コンデンサは０Ｖまで放電するので電圧の変動幅が大きく、電気二重層コンデンサを充電する場合は、図７に示すように電気二重層コンデンサの電位が上昇するにつれて充電電流が減少する。したがって、充電に時間がかかるとともに充電電源の電力損失が大きく、電気二重層コンデンサ充電時の電力効率は約５０パーセント程度にとどまる。よって、電気二重層コンデンサには定電流充電が適しており、定電流回路により充電電流の低下を抑制すれば電力損失が減少し、充電にかかる時間も短縮されて効率が向上する（例えば、特許文献１参照）。
【０００３】
図８は定電流充電回路の一例を示し、充電電源ＢＡＴ１と電気二重層コンデンサＣ１などの被充電体の電位差に応じて動作するトランジスタＱ２によって電流制御トランジスタＱ１のベース電圧を制御し、電流制御トランジスタＱ１によって図９に示すように充電電源から被充電体へ供給される電流を一定にしている。また、他の回路例としては電流制御トランジスタをパルス幅変調回路により制御して、さらに充電電流を高精度に制御するようにした充電回路も提案されている（特許文献２参照）。
【０００４】
【特許文献１】特開平０７−０８７６６８号公報
【０００５】
【特許文献２】特開２００２−１０１５６７号公報（図１）
【０００６】
【発明が解決しようとする課題】
例えば手持ち電動工具などに駆動電源として電気二重層コンデンサを搭載すればより小型軽量化できるが、抵抗のみによる充電回路では充電時間がかかり充電効率が悪いので実用性が低い。一方、定電流充電回路は充電時間が短く充電効率もよいが、充電中は常に電流制御トランジスタトランジスタがオンしているので、トランジスタの熱を発散させるためのヒートシンクや冷却ファンなどが必要になって回路規模が大型化し、重量も増加して電気二重層コンデンサによる小型軽量化という利点が減殺されてしまう。
【０００７】
そこで、電気二重層コンデンサの充電に適した高効率且つ小規模の充電回路を提供するために解決すべき技術的課題が生じてくるのであり、本発明は上記課題を解決することを目的とする。
【０００８】
【課題を解決するための手段】
この発明は、上記目的を達成するために提案するものであり、充電電源と電気二重層コンデンサとの間に二個の抵抗を並列接続し、一方の抵抗にスイッチ素子を直列接続し、電気二重層コンデンサの端子間電圧に応じて前記スイッチ素子をオンオフさせる制御回路を設け、電気二重層コンデンサの端子間電圧の上昇に伴い前記スイッチ素子がオンするように構成した電気二重層コンデンサの充電回路を提供するものである。
【０００９】
また、充電電源と電気二重層コンデンサとの間に三個以上の抵抗を並列接続し、一つの抵抗以外の抵抗にそれぞれスイッチ素子を直列接続し、電気二重層コンデンサの端子間電圧に応じて複数のスイッチ素子を個別にオンオフさせる制御回路を設けるとともに複数のスイッチ素子のオンオフ閾値を相違させ、電気二重層コンデンサの端子間電圧の上昇に伴い、前記複数のスイッチ素子が順次オンするように構成した電気二重層コンデンサの充電回路を提供するものである。
【００１０】
【発明の実施の形態】
以下、この発明の実施の一形態を図に従って詳述する。図１は電気二重層コンデンサの充電回路を示し、充電用電池ＢＡＴ１と電気二重層コンデンサＣ１との間に二個の抵抗Ｒ１， Ｒ２を並列接続し、一方の抵抗Ｒ２へＰ形のＦＥＴ Ｑ１を直列接続し、ＦＥＴ Ｑ１のゲート電圧をＮ形のＦＥＴ Ｑ２によって制御する。ＦＥＴ Ｑ２のゲートには電気二重層コンデンサＣ１の端子間電圧を抵抗Ｒ３， Ｒ４によって分圧した電圧が印加され、ＦＥＴ Ｑ２のオンオフ閾値は電気二重層コンデンサＣ１の満充電電圧以下の或る値に設定されていて、電気二重層コンデンサＣ１の端子間電圧が設定値に達すると、ＦＥＴ Ｑ２がオンしてＦＥＴ Ｑ２がＦＥＴ Ｑ１をオンさせる。
【００１１】
充電開始時には、電気二重層コンデンサＣ１の端子間電圧が低いのでＦＥＴ Ｑ２はオフしており、ＦＥＴ Ｑ１は抵抗Ｒ５を介したゲート電圧によりオフしている。電気二重層コンデンサＣ１の充電がある程度進行して端子間電圧を抵抗Ｒ３， Ｒ４によって分圧した電圧がＦＥＴ Ｑ２の動作設定値に達すると、ＦＥＴ Ｑ２がオンしてドレインからソースへ電流が流れ、これによりＦＥＴ Ｑ１のゲート電圧が低下してＦＥＴ Ｑ１がオンし、ＦＥＴ Ｑ１及び抵抗Ｒ２の回路がオンする。これにより、二個の抵抗Ｒ１， Ｒ２へ電流が流れ、合成抵抗値の低下により充電電流が上昇する。
【００１２】
図２は充電電流のグラフであり、充電開始時から充電電流が低下していくが、二個のＦＥＴ Ｑ１， Ｑ２がオンした時点ｔ１で充電電流が再び上昇し、充電電流の低下を補償して充電する。このように、充電中に充電回路の抵抗値を下げることにより充電電流を増大させて充電時間を短縮し、電力効率の向上を図っている。
【００１３】
上記の充電回路は抵抗値を二段階に切換えているが、さらに多段化すればより充電電流の変動を少なくすることができる。図３は抵抗値を三段階に切換える回路例を示し、図１の回路のＦＥＴ Ｑ１及び抵抗Ｒ２の回路と並列にＰ形のＦＥＴ Ｑ３と抵抗Ｒ６の回路を設け、ＦＥＴ Ｑ３を Ｎ形のＦＥＴ Ｑ４にて制御する構成としている。ＦＥＴ Ｑ４は、ＦＥＴ Ｑ２と同様に電気二重層コンデンサＣ１の端子間電圧を抵抗Ｒ７と抵抗Ｒ８とによって分圧した電圧に応じてオンオフ作動し、ＦＥＴ Ｑ４がオンしたときに充電用電池ＢＡＴ１からゲート入力抵抗Ｒ９（図４においてはＲ８）を介してＦＥＴ Ｑ３のゲートに印加されている電圧が低下してＦＥＴ Ｑ３がオンし、ＦＥＴ Ｑ３及び抵抗Ｒ６の回路がオンする。そして、抵抗Ｒ３， Ｒ４の分圧比と抵抗Ｒ７， Ｒ８の分圧比を相違させることにより、ＦＥＴ Ｑ２と ＦＥＴ Ｑ４のオンオフ閾値を相違させて抵抗値を三段階に切換えるようにしている。
【００１４】
図４は図３の充電回路の変形例であり、ＦＥＴ Ｑ１を制御するＦＥＴ Ｑ２を抵抗Ｒ３＋Ｒ７と抵抗Ｒ４とによって分圧した電圧によって動作させ、ＦＥＴ Ｑ３を制御するＦＥＴ Ｑ４を抵抗Ｒ７と抵抗Ｒ３＋Ｒ４とによって分圧した電圧によって動作させることにより、図３の充電回路と同様に抵抗値を三段階に切換えるようにしたものである。
【００１５】
図５は図３または図４の充電回路による充電電流のグラフであり、充電を開始して電気二重層コンデンサＣ１の端子間電圧がある程度上昇して充電電流が低下したときに、先ずＦＥＴ Ｑ２がオンしてＦＥＴ Ｑ１及び抵抗Ｒ２の回路がオンし、抵抗Ｒ１， Ｒ２が並列動作することにより充電電流が上昇する（ｔ１）。その後にさらに電気二重層コンデンサＣ１の端子間電圧が上昇すると、ＦＥＴ Ｑ４がオンしてＦＥＴ Ｑ３及び抵抗Ｒ６の回路がオンし（ｔ２）、抵抗Ｒ１， Ｒ２， Ｒ６が並列動作することにより充電電流が再び上昇して充電を継続する。
【００１６】
尚、この発明は上記の実施形態に限定するものではなく、この発明の技術的範囲内において種々の改変が可能であり、この発明がそれらの改変されたものに及ぶことは当然である。
【００１７】
【発明の効果】
以上説明したように、本発明の電気二重層コンデンサの充電回路は、電気二重層コンデンサの電位に応じて充電回路の電流制限用抵抗の抵抗値を切換えることによって充電電流の低下を抑制するので、充電時間が短縮されるとともに充電電力の効率が向上する。また、抵抗によって充電電流を制御する構成であるのでトランジスタを用いた定電流充電回路よりも小型軽量化し、スペースに余裕がない小型電気機具などへ搭載することが可能となる。また、電流制限用抵抗を三個或いはそれ以上並列に設けて段階的に切換えるように構成することにより、充電電流の変動をさらに低減でき、より一層充電効率が向上する。
【図面の簡単な説明】
【図１】本発明の実施の一形態を示し、充電回路の回路図。
【図２】図１の充電回路による充電電流グラフ。
【図３】他の実施形態を示し、充電回路の回路図。
【図４】他の実施形態を示し、充電回路の回路図。
【図５】図３、図４の充電回路による充電電流のグラフ。
【図６】従来例を示し、充電回路の回路図。
【図７】図６の充電回路による充電電流のグラフ。
【図８】従来例を示し、定電流充電回路の回路図。
【図９】図８の定電流充電回路による充電電流のグラフ。
【符号の説明】
Ｃ１ 電気二重層コンデンサ
ＢＡＴ１ 充電電源
Ｑ１． Ｑ２． Ｑ３． Ｑ４ ＦＥＴ
Ｒ１． Ｒ２． Ｒ３． Ｒ４． Ｒ５． Ｒ６． Ｒ７． Ｒ８． Ｒ９ 抵抗
Claims (2)
- 充電電源と電気二重層コンデンサとの間に二個の抵抗を並列接続し、一方の抵抗にスイッチ素子を直列接続し、電気二重層コンデンサの端子間電圧に応じて前記スイッチ素子をオンオフさせる制御回路を設け、電気二重層コンデンサの端子間電圧の上昇に伴い前記スイッチ素子がオンするように構成した電気二重層コンデンサの充電回路。
- 充電電源と電気二重層コンデンサとの間に三個以上の抵抗を並列接続し、一つの抵抗以外の抵抗にそれぞれスイッチ素子を直列接続し、電気二重層コンデンサの端子間電圧に応じて複数のスイッチ素子を個別にオンオフさせる制御回路を設けるとともに複数のスイッチ素子のオンオフ閾値を相違させ、電気二重層コンデンサの端子間電圧の上昇に伴い、前記複数のスイッチ素子が順次オンするように構成した電気二重層コンデンサの充電回路。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002346822A JP2004180470A (ja) | 2002-11-29 | 2002-11-29 | 電気二重層コンデンサの充電回路 |
| AU2003280825A AU2003280825A1 (en) | 2002-11-29 | 2003-11-17 | Electric dual-layered capacitor charging circuit |
| PCT/JP2003/014584 WO2004051821A1 (ja) | 2002-11-29 | 2003-11-17 | 電気二重層コンデンサの充電回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002346822A JP2004180470A (ja) | 2002-11-29 | 2002-11-29 | 電気二重層コンデンサの充電回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2004180470A true JP2004180470A (ja) | 2004-06-24 |
Family
ID=32462864
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002346822A Pending JP2004180470A (ja) | 2002-11-29 | 2002-11-29 | 電気二重層コンデンサの充電回路 |
Country Status (3)
| Country | Link |
|---|---|
| JP (1) | JP2004180470A (ja) |
| AU (1) | AU2003280825A1 (ja) |
| WO (1) | WO2004051821A1 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101282355B1 (ko) * | 2011-10-19 | 2013-07-04 | 주식회사 코디에스 | 배터리 전류 제어 장치 및 방법 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2538480B2 (ja) * | 1992-04-07 | 1996-09-25 | 日通工株式会社 | 充電回路 |
| US5498951A (en) * | 1993-06-30 | 1996-03-12 | Jeol Ltd. | Method and apparatus for charging electric double layer capacitor |
| JPH10248177A (ja) * | 1997-03-03 | 1998-09-14 | Sanyo Electric Co Ltd | 充電回路 |
| JPH1118293A (ja) * | 1997-06-25 | 1999-01-22 | Fuji Heavy Ind Ltd | バッテリ充電装置 |
| JP2000040130A (ja) * | 1998-07-24 | 2000-02-08 | Matsushita Electric Ind Co Ltd | Ｉｃカード処理装置 |
-
2002
- 2002-11-29 JP JP2002346822A patent/JP2004180470A/ja active Pending
-
2003
- 2003-11-17 WO PCT/JP2003/014584 patent/WO2004051821A1/ja active Application Filing
- 2003-11-17 AU AU2003280825A patent/AU2003280825A1/en not_active Abandoned
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101282355B1 (ko) * | 2011-10-19 | 2013-07-04 | 주식회사 코디에스 | 배터리 전류 제어 장치 및 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2004051821A1 (ja) | 2004-06-17 |
| AU2003280825A1 (en) | 2004-06-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8975875B2 (en) | Power management systems | |
| JP6685282B2 (ja) | 多相バックコンバータ回路及び方法のための共用ブートストラップキャパシタ | |
| US20090160500A1 (en) | Power management systems with charge pumps | |
| JP2011083187A (ja) | バッテリを流れる電流を制御するための回路及び方法 | |
| TWI282203B (en) | Power regulator and a method for turning off a drive of a power regulator | |
| JP2001298945A (ja) | 電源回路の駆動方法並びに電源回路及び電源用電子部品 | |
| TWI448044B (zh) | 電源管理系統及其控制方法 | |
| JP6067308B2 (ja) | ワイヤレス受電回路およびそれを用いた電子機器 | |
| TW200627747A (en) | Battery charging device | |
| JP5540924B2 (ja) | 集積回路装置及びその静電保護回路の制御方法 | |
| JP4150297B2 (ja) | 電界効果トランジスタのドライブ回路 | |
| JP2006296118A (ja) | 充電器 | |
| JP2007282316A (ja) | 直流電源保持回路 | |
| JP2004180470A (ja) | 電気二重層コンデンサの充電回路 | |
| JP6248926B2 (ja) | 半導体装置、半導体装置の電源制御方法及びセンサノード | |
| US7218538B2 (en) | Power source device | |
| JP3929454B2 (ja) | 充電器および充電制御方法 | |
| JP2007202317A (ja) | チャージポンプ回路及びこれを備えた電気機器 | |
| JP2002216979A (ja) | 白熱ランプの点灯方法及び白熱ランプの点灯回路 | |
| JP2006121873A (ja) | 充電回路 | |
| JP2004297952A (ja) | 安定化電源回路 | |
| JP7205210B2 (ja) | 充放電回路及び電池装置 | |
| JP4012646B2 (ja) | スイッチング回路 | |
| TW202333967A (zh) | 供電控制系統 | |
| JP2006101669A (ja) | 電源装置の制御用半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050712 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060606 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060726 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20061219 |