JP2007282316A

JP2007282316A - 直流電源保持回路

Info

Publication number: JP2007282316A
Application number: JP2006102020A
Authority: JP
Inventors: Noboru Sasaki; 登佐々木
Original assignee: NEC Corp
Current assignee: NEC Corp
Priority date: 2006-04-03
Filing date: 2006-04-03
Publication date: 2007-10-25
Anticipated expiration: 2026-04-03
Also published as: JP4293197B2

Abstract

【課題】電源喪失時に、コンデンサに蓄積された電力をダイオードを通して所定時間、負荷に供給する従来回路では、ダイオード自身での損失が大きく、ダイオードを大型のものにしなければならず、コンデンサの容量も増加してしまうため、回路が大規模になる。
【解決手段】直流電源１からの給電電圧Ｖａが低下した場合、Ｖａが充電電圧Ｖｂより小となるため、電圧比較回路２はＦＥＴ３をオンのままとし、この結果、コンデンサ５の充電電荷は、ＦＥＴ３のオン時のドレイン・ソース間抵抗を介して放電が開始される。ＦＥＴ３として、上記のオン時のドレイン・ソース間抵抗が、所定値以下の十分に小さいものを選択することで、コンデンサ５の放電時のＦＥＴ３での電圧降下は小さく抑えることができるため、電力損失は従来よりも小さくて済む。これにより回路規模を小さくできる。
【選択図】図１

Description

本発明は直流電源保持回路に係り、特にコンピュータ装置、その他電子装置に用いられる直流電源保持回路に関する。

一般に、電源喪失時の電圧保持のため給電系に大容量コンデンサを接続するが、単純にコンデンサを接続した場合、電源投入時に過大な突入電流が発生することがあり、スイッチ等に負荷がかかり故障の原因となることがある。

そこで、上記のコンデンサへの突入電流を抑制する方法として抵抗、ダイオードを接続する直流電源供給装置が従来提案されている（例えば、特許文献１参照）。図２はこの従来の直流電源供給装置の一例の回路図を示す。同図において、直流電源１１が過電流防止用スイッチ１２、直流電源喪失時に直流電源１１への逆流を防止するためのダイオード１３、抵抗１４を介してコンデンサ１８に接続されている。コンデンサ１８は、直流電圧の平滑及び電源喪失時の電力を供給するためのコンデンサである。また、コンデンサ１８に並列に負荷１９が接続されており、また、抵抗１５及びダイオード１６の並列回路にコンデンサ１７が直列に接続された回路がコンデンサ１８に並列に接続されている。

この従来装置では、スイッチ１２を「閉」として電源を投入すると、コンデンサ１７及び１８に過渡電流が流れる。ここで、コンデンサ１７の容量値Ｃ１をコンデンサ１８の容量値Ｃ２より十分に大きいものとすると、コンデンサ１９への突入電流は短時間でゼロになり、一方、コンデンサ１７には抵抗１５により抑制された突入電流が流れて徐々に充電される。これにより、電源投入時の突入電流を小さく抑えることができる。

また、電源が喪失しても、ダイオード１３により直流電源１１と負荷１９とを分離し、コンデンサ１７に蓄積された電力をダイオード１６を通して所定時間、負荷１９に供給することができ、電源喪失時の給電を補助することができる。

特開昭５７−１３２７３１号公報

しかるに、上記の従来の直流電源供給装置は、ダイオード１３、１６が一定の順方向降下電圧を持っているため、ダイオード自身での損失が大きく、ダイオード１３、１６を大きな発熱に耐え得る冷却機構を備えた大型のものにしなければならなくなると同時に、必要となるコンデンサ１７、１８の容量が増加してしまうため、回路が大規模になるという問題がある。

本発明は上記の点に鑑みなされたもので、回路規模の小さな直流電源保持回路を提供することを目的とする。

上記の目的を達成するため、本発明は、直流電源からの直流電流によりコンデンサを充電し、そのコンデンサに充電電圧を保持する直流電源保持回路において、直流電源からの給電電圧とコンデンサの充電電圧とを大小比較する電圧比較手段と、電圧比較手段からの比較結果に応じてスイッチング制御される半導体スイッチング素子と、半導体スイッチング素子に並列に接続されており、かつ、コンデンサに直列に接続されている充電電流制限用抵抗とを有することを特徴とする。

この発明では、給電電圧とコンデンサの充電電圧との大小比較結果に応じて、半導体スイッチング素子をスイッチング制御するようにしたため、給電電圧低下時にはコンデンサの放電用の素子として半導体スイッチング素子を使用することができる。

ここで、上記の電圧比較手段は、コンデンサの充電時はコンデンサの充電時は半導体スイッチング素子をオフとして、充電電流制限用抵抗を流れる充電電流によりコンデンサを充電することを特徴とする。この発明では、充電電流制限用抵抗を流れる充電電流によりコンデンサを充電するため、突入電流を制限できる。

また、上記の目的を達成するため、本発明は、上記の電圧比較手段は、給電電圧が充電電圧より大なる値のときは半導体スイッチング素子をオフとし、給電電圧が充電電圧以下のときは半導体スイッチング素子をオンとすることを特徴とする。この発明では、給電電圧が充電電圧以下のときは半導体スイッチング素子をオンとすることにより、充電電流制限用抵抗をバイパスして、オン状態にある半導体スイッチング素子を通してコンデンサの放電電流を流すことができる。

また、本発明は上記の半導体スイッチング素子を電界効果トランジスタとし、電流制限用抵抗は該電界効果トランジスタのドレイン・ソース間に接続されている構成としたことを特徴とする。この電界効果トランジスタは、オン時のドレイン・ソース間抵抗が、所定値以下の十分に小さなトランジスタとすることにより、オン時のドレイン・ソース間抵抗を介して放電されるコンデンサの放電電流による電圧降下を、ダイオードを用いた従来回路より小さくできる。

本発明によれば、給電電圧がコンデンサの充電電圧よりも低下した時は、コンデンサからの放電電流を、充電電流制限用抵抗をバイパスして、オン状態にある半導体スイッチング素子を通して流すようにしたため、放電時の余分な電力損失が小さくなり、それによって必要となるコンデンサ容量を減らすことができるため、同機能を実現する従来回路よりも回路規模を小さくできる。

次に、本発明の実施の形態について図面を参照して詳細に説明する。図１は本発明なる直流電源保持回路の一実施の形態の回路図を示す。同図において、直流電源１の正側端子は、スイッチ７を介して、電圧比較回路２の一方の入力端子、電界効果トランジスタ（ＦＥＴ）３のソース、抵抗４の一端、及び負荷６の一端にそれぞれ接続され、直流電源１の負側端子は、スイッチ８を介してコンデンサ５の一端と負荷６の他端とにそれぞれ接続されている。また、電圧比較回路２の他方の端子、ＦＥＴ３のドレイン及び抵抗４の他端は、コンデンサ５の他端にそれぞれ接続されている。

電圧比較回路２は、給電電圧Ｖａとコンデンサ５の充電電圧Ｖｂとを大小比較し、その比較結果に応じて異なる論理値の電圧をＦＥＴ３のゲートに印加して、ＦＥＴ３をスイッチング制御する。ここでは、Ｖａ＞Ｖｂの時はＦＥＴ３をオフ、Ｖａ≦Ｖｂの時はＦＥＴ３をオンとするように動作する。抵抗４はコンデンサ５への充電電流を制限するための抵抗であり、ＦＥＴ３のドレイン・ソース間に接続されているため、ＦＥＴ３がオン状態のときには、抵抗４がバイパスされる（すなわち、抵抗４を介してコンデンサ５に接続される給電ラインがバイパスされる。）。

次に、本実施の形態の動作について説明する。スイッチ７及びスイッチ８が投入されると、直流電源１からの直流電圧Ｖａが電圧比較回路２の一方の端子に印加されると共に、電源供給が開始されてから暫くの間はＶａ＞Ｖｂの状態となり、電圧比較回路２は第１の論理値の信号を出力してＦＥＴ３をオフとしているため、コンデンサ５は抵抗４により電流を制限されながら充電開始され、コンデンサ５の端子電圧である充電電圧Ｖｂは徐々に上昇していく。この電源投入時は直流電源１とコンデンサ５は高いインピーダンスで接続されているため、突入電流は発生しない。

コンデンサ５の充電が進み、充電電圧Ｖｂが給電電圧Ｖａに等しくなると、電圧比較回路２はそれまでと異なる第２の論理値の信号を出力してＦＥＴ３をオンとする。この結果、抵抗４を介してコンデンサ５に接続される給電ラインがバイパスされる。電源異常がなければこの状態が維持され、コンデンサ５の充電電圧が保持され、負荷６にはこの充電電圧が印加される。

他方、何らかの要因で直流電源１からの給電電圧Ｖａが低下した場合、あるいは喪失した場合、Ｖａ＜Ｖｂとなるため、電圧比較回路２は第２の論理値の信号を引き続き出力してＦＥＴ３をオンのままとし、この結果、コンデンサ５の充電電荷は、ＦＥＴ３のオン時のドレイン・ソース間抵抗を介して放電が開始される。

ＦＥＴ３として、上記のオン時のドレイン・ソース間抵抗が、所定値以下の十分に小さいものを選択することで、コンデンサ５の放電時のＦＥＴ３での電圧降下は小さく抑えることができるため、電力損失は従来よりも小さくて済む。なお、この場合、コンデンサ５の放電は、当該放電による充電電圧Ｖｂの低下によりＶａ＞Ｖｂとなり、ＦＥＴ３がオフとなるまで行われる。

このように、本実施の形態によれば、給電電圧Ｖａ低下時におけるコンデンサ５からの放電用の素子としてＦＥＴ３のオン時のドレイン・ソース間抵抗を使用するようにしているため、放電時の余分な電力損失が小さくなり、それによって必要となるコンデンサ５の容量を減らすことができ、同機能を実現する従来回路よりも回路規模を小さくできる。

なお、本発明は上記の実施の形態に限定されるものではなく、上記の実施の形態では半導体スイッチング素子としてＦＥＴ３を用いたが、これに限らず、例えばバイポーラトランジスタも原理的には使用可能である。この場合、充電電流制限用抵抗は、バイポーラトランジスタのコレクタ・エミッタ間に接続される。

本発明の直流電源保持回路の一実施の形態の回路図である。従来の直流電源供給装置の一例の回路図である。

符号の説明

１直流電源
２電圧比較回路
３電界効果トランジスタ（ＦＥＴ）
４充電電流制限用抵抗
５コンデンサ
６負荷
７、８スイッチ

Claims

直流電源からの直流電流によりコンデンサを充電し、そのコンデンサに充電電圧を保持する直流電源保持回路において、
前記直流電源からの給電電圧と前記コンデンサの充電電圧とを大小比較する電圧比較手段と、
前記電圧比較手段からの比較結果に応じてスイッチング制御される半導体スイッチング素子と、
前記半導体スイッチング素子に並列に接続されており、かつ、前記コンデンサに直列に接続されている充電電流制限用抵抗と
を有することを特徴とする直流電源保持回路。
前記電圧比較手段は、前記コンデンサの充電時は前記半導体スイッチング素子をオフとして、前記充電電流制限用抵抗を流れる充電電流により前記コンデンサを充電することを特徴とする請求項１記載の直流電源保持回路。
前記電圧比較手段は、前記給電電圧が前記充電電圧より大なる値のときは前記半導体スイッチング素子をオフとし、前記給電電圧が前記充電電圧以下のときは前記半導体スイッチング素子をオンとすることを特徴とする請求項１記載の直流電源保持回路。
前記半導体スイッチング素子は電界効果トランジスタであり、前記電流制限用抵抗は該電界効果トランジスタのドレイン・ソース間に接続されていることを特徴とする請求項１乃至３のうちいずれか一項記載の直流電源保持回路。
前記電界効果トランジスタは、オン時のドレイン・ソース間抵抗が、所定値以下の十分に小さなトランジスタであることを特徴とする請求項４記載の直流電源保持回路。
前記半導体スイッチング素子はバイポーラトランジスタであり、前記電流制限用抵抗は該バイポーラトランジスタのコレクタ・エミッタ間に接続されていることを特徴とする請求項１乃至３のうちいずれか一項記載の直流電源保持回路。