JP6248926B2 - 半導体装置、半導体装置の電源制御方法及びセンサノード - Google Patents

Description

［関連出願についての記載］
本発明は、日本国特許出願：特願２０１２−０７７９６０号（２０１２年 ３月２９日出願）に基づくものであり、同出願の全記載内容は引用をもって本書に組み込み記載されているものとする。
本発明は、半導体装置、半導体装置の電源制御方法及びセンサノードに関する。特に、直流電源から電源供給を受ける半導体装置、半導体装置の電源制御方法及びセンサノードに関する。

近年、温度センサ、湿度センサ又は人の存在を検出する人感センサ等を内部に含むセンサノードが、住宅やオフィスに設置されることが多い。このようなセンサノードは、より快適な生活環境の実現に不可欠である。住宅等に分散配置されたセンサノードは、無線通信により、センサノードに対するホスト機器とデータの送受信が可能である。ホスト機器は、住宅等の環境情報を一元管理し、照明や空調等の制御に利用する。あるいは、人感センサを含むセンサノードを用いれば、警備システムを構築することも可能である。

ここで、センサノードを配置する場所は必ずしも電源コンセントの近傍とは限らないため、乾電池やボタン電池といった直流電源を電源として用いることが多い。また、センサノードは、住宅等における環境情報を取得するために設置されるため、温度や湿度等のデータを一定周期でホスト機器に送信する動作を繰り返す。さらに、センサノードはインテリア等の目的で配置されるわけではないため、人目に付かない場所に設置されることも多い。そのため、センサノードの電池を交換するには、相当程度のコスト（保守コスト）が必要であり、可能な限り電池の交換が必要ないセンサノードが求められる。つまり、電池の耐用期間を長くするセンサノードが求められる。より具体的には、電池の充電又は交換といった保守コストを低減させるため、年単位の耐用期間が望まれる。

ここで、センサノードの消費電力を低減する種々の技術が存在する。例えば、環境情報の取得やその送信といった動作時以外の期間は、最小限の機能のみを活性化しておき、他の機能を停止するスリープモードに遷移することが行われる。

特許文献１及び２において、無線通信装置に含まれるモジュールを予め定めた順序で動作させ、無線通信装置が消費する電流のピークを低減する技術が開示されている。

特許文献３において、電池とキャパシタを並列に配置し、負荷に供給する電流のピークを低減する電源装置が開示されている。

特開２００７−２４３９３３号公報 特開２００７−０７９６６９号公報 特表２００８−５２９１７７号公報

なお、上記先行技術文献の各開示を、本書に引用をもって繰り込むものとする。以下の分析は、本発明者らによってなされたものである。

上述のように、センサノードは、消費電力を低減するために、スリープモードへの遷移と通常動作モード（アクティブモード）への復帰を繰り返すことが多い。しかし、スリープモードからアクティブモードに復帰する際、各モジュールの活性化（起動）には大電流が必要となる。従って、定常電流と比較すると、スリープモードからアクティブモードへの復帰時には、大きな突入電流（ピーク電流）が発生する。センサノードの消費電力を低減する目的で、頻繁にスリープモードへの遷移及びアクティブモードへの復帰を繰り返すと、ピーク電流が発生する機会が増加する。

出力電流の最大値は電池（直流電源）の種類に応じて、詳細に規定されている。例えば、ボタン状の形態を持つリチウム一次電池であれば、数十ｍＡ程度が最大電流値となる。この最大電流値を遵守する範囲で使用しなければならない。また、最大電流値に達していなくても、出力電流の最大値が大きければ、電池の放電容量が減少することが懸念される。

さらに、発明者らの検討によって、頻繁にピーク電流が発生すると電池の耐用期間に悪影響を与えることが判明した。より具体的には、直流電源をリチウム一次電池とすれば、過大なピーク電流により、リチウム一次電池の電極にデンドライト結晶が析出し、耐用期間が著しく短くなることが明らかとなった。即ち、直流電源に過大なピーク電流が流れれば、直流電源が劣化する。以上のように、直流電源を用いた半導体装置においては、半導体装置の消費電力を低減しようとすると、直流電源が劣化してしまう、という問題があった。

本発明の第１の視点によれば、コンダクタンスが可変である電流制御部と、前記電流制御部のコンダクタンスを制御する制御部と、を備え、前記電流制御部は、直流電源の負荷と並列に、キャパシタを介して前記直流電源と接続され、前記制御部は、前記直流電源と前記負荷が導通状態にない場合には、前記電流制御部を第１のコンダクタンスに設定し、前記直流電源と前記負荷が導通状態の場合には、前記電流制御部を前記第１のコンダクタンスよりも大きい第２のコンダクタンスに設定し、前記負荷の電気特性に応じて、前記電流制御部に対する制御を変更する半導体装置が提供される。

本発明の第２の視点によれば、直流電源の負荷と並列に、キャパシタを介して前記直流電源と接続され、コンダクタンスが可変である電流制御部を備える半導体装置の電源制御方法であって、前記電流制御部を第１のコンダクタンスに設定することで、前記キャパシタの充電を開始する工程と、前記直流電源と前記負荷を導通する際に、前記電流制御部を第２のコンダクタンスに設定することで、前記キャパシタの放電を開始する工程と、前記負荷の電気特性に応じて、前記キャパシタを充電する時間を変更する工程と、を含み、前記第２のコンダクタンスは前記第１のコンダクタンスよりも大きい半導体装置の電源制御方法が提供される。

本発明の第３の視点によれば、上記第１の視点に係る半導体装置と、直流電源と、前記直流電源が出力する電圧を変換し、前記半導体装置に供給する電圧変換器と、外部環境の状態を検出するセンサを含むセンサモジュールと、を備えるセンサノードが提供される。

本発明の各視点によれば、消費電力を低減しつつ、直流電源の劣化を防止することに寄与する半導体装置、半導体装置の電源制御方法及びセンサノードが、提供される。

一実施形態の概要を説明するための図である。 第１の実施形態に係る半導体装置１の内部構成の一例を示す図である。 電源領域の内部構成の一例を示す図である。 半導体装置１の動作の一例を示すフローチャートである。 アクティブモードに復帰する際の電圧及び電流の一例を示す図である。 複数のキャパシタに対応した電流制御部３１の内部構成の一例を示す図である。 半導体装置１ａの内部構成の一例を示す図である。 半導体装置１ｂの内部構成の一例を示す図である。 半導体装置１ｃの内部構成の一例を示す図である。 半導体装置１ｄの内部構成の一例を示す図である。 第２の実施形態に係る半導体装置５の内部構成の一例を示す図である。 第３の実施形態に係る半導体装置６の内部構成の一例を示す図である。

初めに、図１を用いて一実施形態の概要について説明する。なお、この概要に付記した図面参照符号は、理解を助けるための一例として各要素に便宜上付記したものであり、この概要の記載はなんらの限定を意図するものではない。

半導体装置の消費電力を低減するためには、半導体装置の機能を実現するための回路（直流電源からみた負荷）を非活性化し、スリープモードに遷移することが必要になる。しかし、スリープモードからアクティブモードへの遷移を繰り返すと、負荷となる回路の非活性化と活性化が繰り返されることになり、直流電源にピーク電流が生じる機会が増加し、直流電流源が劣化する。そのため、半導体装置の消費電力を低減しつつ、直流電源の劣化を防止する半導体装置が、望まれる。

そこで、一例として図１に示す半導体装置３００を提供する。半導体装置３００は、コンダクタンスが可変である電流制御部３０１と、電流制御部３０１のコンダクタンスを制御する制御部３０２と、を備える。電流制御部３０１は、直流電源の負荷と並列に、キャパシタを介して直流電源と接続され、制御部３０２は、直流電源と負荷が導通状態にない場合には、電流制御部３０１を第１のコンダクタンスに設定し、直流電源と負荷が導通状態の場合には、電流制御部３０１を第１のコンダクタンスよりも大きい第２のコンダクタンスに設定する。

半導体装置３００は、直流電源により動作する。そのため、半導体装置３００に含まれる制御部３０２から直流電源の電流供給能力（ピーク電流の発生）を制御することはできない。そこで、キャパシタを制御部３０２が制御可能であって、仮想的な電源として設ける。制御部３０２が、このキャパシタの充放電を自由に制御することによって、直流電源における電流供給を補助する。より具体的には、制御部３０２は直流電源と負荷を導通するタイミングを把握している。また、このようなタイミングこそが、ピーク電流が発生するタイミングでもある。そこで、制御部３０２は、直流電源と負荷を導通することで直流電源にピーク電流が発生すると判断するならば、予め充電されたキャパシタを放電し、直流電源の電流供給を補助し、ピーク電流の発生を抑制する。なお、キャパシタの充電は、直流電源と負荷とが導通状態にない状態で行われる。半導体装置３００は、直流電源からみた負荷の特性に応じて、キャパシタの充放電を制御することで、ピーク電流を抑制し、直流電源の劣化を防止する。

また、半導体装置３００は、直流電源と負荷とが導通状態にない状態（キャパシタの充電時）では、電流制御部３０１を第１のコンダクタンスに設定する。一方、直流電源と負荷を導通する際に、電流制御部３０１を第２のコンダクタンスに設定する。ここで、キャパシタの充電を行う際、直流電源のピーク電流が上昇しないように第１のコンダクタンスは小さな値に設計される。一方、キャパシタの放電を行う際には、キャパシタの放電能力を高めるため、第２のコンダクタンスは大きな値に設計される。このように、キャパシタの放電能力を高めた状態で、直流電源と負荷を導通する。その結果、負荷となる回路の活性化に必要な過渡電流の大半が、充電されたキャパシタにより供給され、ピーク電流を抑制し、直流電源の劣化を防止できる。

以上のように、電流制御部３０１のコンダクタンスを切り替えることにより、キャパシタを充放電する際の時定数を切り替える。その結果、スリープモードに遷移することで消費電力を低減しつつ、直流電源の劣化を防止する半導体装置３００を提供することができる。半導体装置３００は、内部に機能モジュールを含むＣＰＵ（Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）や直流電源制御装置等の使用に適する。

さらに、下記の形態が可能である。

［形態１］上記第１の視点に係る半導体装置のとおりである。

［形態２］前記第２のコンダクタンスは、前記直流電源のコンダクタンスよりも大きいことが好ましい。

［形態３］前記制御部は、前記負荷の電気特性に応じて、前記電流制御部に対する制御を変更することが好ましい。

［形態４］前記電流制御部は、第１のＭＯＳトランジスタと、前記第１のＭＯＳトランジスタよりも駆動能力の高い第２のＭＯＳトランジスタと、を含んで構成され、前記第１のＭＯＳトランジスタを導通することで前記第１のコンダクタンスとし、前記第２のＭＯＳトランジスタを導通することで前記第２のコンダクタンスとすることが好ましい。

［形態５］前記電流制御部は、ＭＯＳトランジスタ、又は、バイポーラトランジスタを含んで構成され、前記ＭＯＳトランジスタのゲート電圧、又は、バイポーラトランジスタのベース電流を可変することで、前記第１のコンダクタンスと前記第２のコンダクタンスとを切り替えることが好ましい。

［形態６］前記負荷は、複数の電源領域から構成されており、前記複数の電源領域のそれぞれに対応してスイッチが設けられ、前記制御部は、前記直流電源と前記負荷が導通状態の場合に、前記スイッチを導通することが好ましい。

［形態７］前記直流電源と前記負荷との間に並列に配置される複数のキャパシタのそれぞれに対応した複数の前記電流制御部を備えることが好ましい。

［形態８］前記制御部は、前記負荷の容量性負荷に応じて、前記直流電源と前記負荷とが導通状態となる時間を変更することが好ましい。

［形態９］前記制御部は、前記複数の電源領域のうち活性化する電源領域の個数に基づいて、前記直流電源と前記負荷とが導通状態となる時間を変更することが好ましい。

［形態１０］前記制御部は、前記負荷の電気特性に応じて、前記複数のキャパシタを充電する個数を決定することが好ましい。

［形態１１］前記第１のＭＯＳトランジスタと、前記制御部と、が同一の半導体基板の上に形成されていることが好ましい。

［形態１２］前記キャパシタ、又は、前記第２のＭＯＳトランジスタ、の少なくともいずれかは前記半導体基板の外部に形成されていることが好ましい。

［形態１３］前記キャパシタを接続する端子、又は、前記第２のＭＯＳトランジスタを制御する端子、の少なくともいずれかを備えることが好ましい。

［形態１４］前記直流電源から供給される第１の電圧を第２の電圧に変換する電圧変換器を備え、前記負荷は、前記第１の電圧、又は、前記第２の電圧、いずれかの供給を受けることが好ましい。

［形態１５］前記第１の電圧と第１の基準電圧の比較結果を出力する第１の比較器を備え、前記制御部は、前記第１の電圧が前記第１の基準電圧よりも低下した場合に、前記第１の比較器の出力結果に基づき、前記直流電源と前記負荷を導通状態とすることが好ましい。

［形態１６］前記第１の電圧から所定の周期を持つ矩形波を生成し、前記矩形波を平滑した第３の電圧を前記負荷に供給する矩形波生成部と、前記第３の電圧と第２の基準電圧の比較結果を出力する第２の比較器と、前記第２の比較器の出力結果に基づき、前記矩形波の周期を変更する矩形波制御部と、を備えることが好ましい。

［形態１７］前記矩形波生成部は、前記第１の電圧を供給する第１の電源線に接続されたハイサイドスイッチと、一端が接地電位に接続されたローサイドスイッチと、を含んで構成され、前記矩形波制御部は、前記ハイサイドスイッチ及び前記ローサイドスイッチを相補的に切り替えることで、前記矩形波の周期を変更することが好ましい。

［形態１８］上記第２の視点に係る半導体装置の電源制御方法のとおりである。

［形態１９］前記半導体装置の電源制御方法は、さらに、前記負荷の電気特性に応じて、前記キャパシタを充電する時間を変更する工程を含むことが好ましい。

［形態２０］前記負荷が、複数の電源領域を含む場合であって、活性化しようとする電源領域の個数に基づいて、前記キャパシタを充電する時間を変更する工程を含むことが好ましい。

［形態２１］前記半導体装置は、複数の前記キャパシタと、前記複数のキャパシタのそれぞれに対応した複数の前記電流制御部と、を備え、前記負荷の電気特性に応じて、前記複数のキャパシタのうち、充電するキャパシタの個数を決定する工程を含むことが好ましい。

［形態２２］上記第３の視点に係るセンサノードのとおりである。

以下に具体的な実施の形態について、図面を参照してさらに詳しく説明する。

［第１の実施形態］
第１の実施形態について、図面を用いてより詳細に説明する。

図２は、本実施形態に係る半導体装置１の内部構成の一例を示す図である。なお、図２には、簡単のため、本実施形態に係る半導体装置１に関係するモジュールを記載する。

半導体装置１は、入力電源端子Ｔ０１を介して、外部から電源の供給を受ける。直流電源２は、電圧変換器３を介して半導体装置１に電源を供給する。さらに、半導体装置１は、外部平滑用容量接続端子Ｔ０２を備えており、外部平滑用容量接続端子Ｔ０２を介してキャパシタ４と接続される。半導体装置１は、内部に複数の電源領域（パワードメイン）を備えている。

各電源領域は、それぞれに対応したスイッチによって供給される電源に基づき動作する領域である。即ち、ある電源領域を活性化する際には、対応するスイッチを短絡することで電源領域に電源を供給する。一方、電源領域を非活性化する際には、対応するスイッチを開放することで電源領域に供給する電源を遮断する。また、電源領域を適宜、非活性化することで、スリープモードに遷移する。その後、半導体装置１は、必要に応じて非活性化した電源領域を活性化し、アクティブモードに復帰する。

本実施形態では、半導体装置１が、スリープモードからアクティブモードに遷移する際の電流（過渡電流、ピーク電流）の抑制について説明する。

半導体装置１は、複数の電源領域１０１〜１０ｎ（ｎは正の整数、以下同じ）と、電源制御部２０と、電流制御部３０と、制御部４０と、スイッチＳＷ１〜ＳＷｎと、を含んで構成されている。

電源領域１０１〜１０ｎには、半導体装置１の機能を実現するための機能モジュールが含まれる。例えば、メモリモジュールや、ＡＤ（Ａｎａｌｏｇ／Ｄｉｇｉｔａｌ）変換器等が相当する。同一の電源領域は、同一の電源で動作する機能モジュールを含んで構成される。図３は、電源領域１０ｑ（ｑは１以上、ｎ以下の整数）の内部構成の一例を示す図である。図３に示すように、電源領域は複数の機能モジュールを含んでもよい。なお、１つの電源領域が、１つの機能モジュールを含んで構成されてもよいことは勿論である。電源領域１０１〜１０ｎが、直流電源２及び電圧変換器３に対する負荷となる。

制御部４０は、電源領域１０１〜１０ｎ及び電源制御部２０に対し、制御信号を出力する。半導体装置１の内部には、内部電源線が配線され、電源領域１０１〜１０ｎと接続されている。電流制御部３０は、内部電源線と外部平滑用容量接続端子Ｔ０２から延伸する容量接続配線との間に配置されている。電流制御部は、直流電源２の負荷と並列に、キャパシタ４を介して直流電源２と接続されている。また、スイッチＳＷ１〜ＳＷｎが、それぞれ、内部電源線と電源領域１０１〜１０ｎとの間に配置されている。

電流制御部３０は、コンダクタンスが可変可能に構成されている。電流制御部３０は、Ｐチャンネル型ＭＯＳトランジスタＰ１及びＰ２を含んで構成されている。Ｐチャンネル型ＭＯＳトランジスタＰ１を導通することで、内部電源線から容量接続配線に向けて電流が流れ、キャパシタ４の充電を可能とする。一方、容量接続配線から内部電源線に向けて電流を流し、キャパシタ４を放電する際には、Ｐチャンネル型ＭＯＳトランジスタＰ１及びＰ２を導通する。ここで、Ｐチャンネル型ＭＯＳトランジスタＰ２の駆動能力は、Ｐチャンネル型ＭＯＳトランジスタＰ１の駆動能力よりも高く設計する（駆動能力の高いトランジスタを採用する）。即ち、キャパシタ４を充電する際の電流制御部３０のコンダクタンス（以下、第１のコンダクタンスとする）は、Ｐチャンネル型ＭＯＳトランジスタＰ１の駆動能力に比例し、キャパシタ４を放電する際の電流制御部３０のコンダクタンス（以下、第２のコンダクタンスとする）はＰチャンネル型ＭＯＳトランジスタＰ１及びＰ２の駆動能力に比例する。ここで、第１のコンダクタンスと、第２のコンダクタンスの決定は、直流電源２の仕様や直流電源２から見た負荷である電源領域１０１〜１０ｎの容量性負荷に依存する。例えば、キャパシタ４を充電する際に生じる電流のピークを抑制するには、第１のコンダクタンスを小さくする。あるいは、負荷の容量性負荷が高く、多くの電流を瞬時にキャパシタ４から供給する必要がある場合には、第２のコンダクタンスを大きくする。即ち、第２のコンダクタンスは、直流電源のコンダクタンスよりも大きいことが望ましい。なお、図２においては、電源制御部２０と制御部４０を異なる構成要素として記載しているが、制御部４０が電源制御部２０の動作を兼ねてもよいことは勿論である。

半導体装置１がアクティブモード時には、スイッチＳＷ１〜ＳＷｎを短絡することで、各電源領域に対し電源供給する。即ち、電源領域（直流電源２からみた負荷）を活性化する際には、直流電源２と負荷とが導通状態となる。一方、半導体装置１がスリープモード時には、スイッチＳＷ１〜ＳＷｎを開放することで、各電源領域に対する電源供給を停止する。即ち、電源領域を非活性化する際には、直流電源２と負荷は導通状態にない。スリープモード時における各電源領域への電源供給を停止することで、各電源領域内のリーク電流（スタンバイ電流）を抑制する。つまり、半導体装置１は、パワーゲーティングの実施が可能である。

電源制御部２０は、制御部４０が出力する制御信号に基づき、電流制御部３０のコンダクタンスを切り替え、スイッチＳＷ１〜ＳＷｎの状態（開放又は短絡）を切り替える。

次に、半導体装置１がスリープモードからアクティブモードに遷移する場合の動作について説明する。

図４は、半導体装置１の動作の一例を示すフローチャートである。

ステップＳ０１において、制御部４０から電源制御部２０に対して制御信号を出力する。この場合の制御信号は、電源領域１０１〜１０ｎのうち、少なくとも１以上の電源領域を活性化する指示を含む。

ステップＳ０２において、制御信号を受け付けた電源制御部２０は、電流制御部３０を第１のコンダクタンスに設定する。電流制御部３０を第１のコンダクタンスに設定することで、内部電源線からキャパシタ４に電流が流れ、キャパシタ４の充電が始まる。

ステップＳ０３において、電源制御部２０は、第１のコンダクタンスの設定から所定時間経過するまで待機する。この際の、所定時間は、キャパシタ４の充電に必要な時間とし、制御部４０から電源制御部２０に設定可能とする。その際、負荷の電気特性に応じて、制御部４０から電源制御部２０に所定時間（キャパシタ４の充電時間）を設定することができる。より具体的には、活性化する電源領域の容量性負荷が高い場合には、多くの電荷をキャパシタ４に充電する必要がある（充電時間を長くする）。そこで、制御部４０は、電源制御部２０に対して、長時間の充電を指示する。一方、活性化する電源領域の容量性負荷が低い場合には、さほど多くの電荷を必要としない（充電時間は短くてよい）。この場合には、制御部４０から電源制御部２０に対し、短時間の充電を指示する。あるいは、この所定時間は、負荷の電気特性に依らず予め定めた時間とすることができる。

ステップＳ０４において、電源制御部２０は、電流制御部３０を第２のコンダクタンスに設定する。本ステップで、電流制御部３０を第２のコンダクタンスに設定することで、キャパシタ４の放電効率を高める。

ステップＳ０５において、電源制御部２０は、活性化する電源領域に接続されたスイッチ（スイッチＳＷ１〜ＳＷｎのいずれか）を短絡する。スイッチを短絡することで、電源領域への電源供給が開始され、電源領域が活性化する（起動を開始する）。

ステップＳ０６において、電源制御部２０は、電源領域へ供給する電流が安定したタイミング（電源領域が定常状態となるタイミング）において、電流制御部３０に含まれるＰチャンネル型ＭＯＳトランジスタＰ１及びＰ２を非導通とする。

次に、半導体装置１がスリープモードからアクティブモードに遷移する際の、キャパシタ４の電圧（以下、Ｖｃとする）と、キャパシタ４の入出力電流（以下、Ｉｃとする）と、電圧変換器３の出力電流（以下、Ｉｏｕｔとする）と、の関係を説明する。

図５は、アクティブモードに復帰する際の電圧及び電流の一例を示す図である。

初期状態（時刻ｔ０１以前）において、Ｐチャンネル型ＭＯＳトランジスタＰ１及びＰ２は、非導通であり、キャパシタ４は内部リークによって完全に放電されているものとする。つまり、初期状態では、Ｖｃは０Ｖである。なお、電圧変換器３の出力電流Ｉｏｕｔは、少なくとも電源制御部２０の動作のために一定の電流を供給している。

初めに、時刻ｔ０１のタイミングにおいて、電源制御部２０が制御部４０の指示に基づき電流制御部３０を第１のコンダクタンスに設定する（Ｐチャンネル型ＭＯＳトランジスタＰ１を導通する）。Ｐチャンネル型ＭＯＳトランジスタＰ１が導通すれば、キャパシタ４の充電が始まる。この際、電流制御部３０は第１のコンダクタンスに設定されており、第１のコンダクタンスは、充電時にキャパシタ４に流れ込む電流が直流電源２の仕様が定める最大電流値よりも十分に低い値となるように設定される。即ち、Ｐチャンネル型ＭＯＳトランジスタＰ１を導通することにより生じる電流が、直流電源２が規定する最大電流値を超えてしまっては、電源領域を活性化する際のピーク電流を抑制する意義が没却するからである。

電源制御部２０は、キャパシタ４の充電が完了した後、電流制御部３０を第２のコンダクタンスに設定する（時刻ｔ０２）。充電が完了すると、キャパシタ４の電圧Ｖｃは、半導体装置１の電源電圧Ｖｄｄに一致する。さらに、時刻ｔ０３において、活性化する電源領域に対応したスイッチを短絡する。

この際、電源領域の内部電圧を接地電位から電源電圧Ｖｄｄに引き上げるため、過渡電流の電流値は大きくなる。しかし、本実施形態に係る半導体装置１における過渡電流は、直流電源２とキャパシタ４の双方から供給、かつ、その大半はキャパシタ４から供給される。電流制御部３０の第２のコンダクタンスは、直流電源２及び電圧変換器３のコンダクタンスよりも十分大きく設定されるためである。つまり、Ｐチャンネル型ＭＯＳトランジスタＰ２には、その駆動能力が十分高い（例えば、チャンネル長に対するチャンネル幅の比が高い）トランジスタを採用する。半導体装置１における過渡電流の大半が、キャパシタ４から供給することによって、直流電源２のピーク電流を抑制できる（出力電流の最大値を抑制できる）。

図５において、Ｉｐ１が半導体装置１の過渡電流の最大値である。一方、Ｉｐ２は、キャパシタ４から電流を供給しない場合の過渡電流の最大値である。Ｉｐ１及びＩｐ２を比較することで、直流電源２の出力電流Ｉｏｕｔの最大値が抑制されていることが分かる。

なお、本実施形態に係る半導体装置１は、電源領域を活性化する際に、キャパシタ４の充電を行うことを説明した。しかし、キャパシタ４の充電を、電源領域を活性化する前に予め行っておくこともできる。その場合には、図４のステップＳ０６において、Ｐチャンネル型ＭＯＳトランジスタＰ１を非導通とせず、導通を維持する。キャパシタ４を予め充電しておくことで、各電源領域の起動を高速化することができる。

また、本実施形態に係る半導体装置１では、キャパシタ４は半導体装置１の外部に接続する形態について説明したが、このような接続に限定する趣旨ではない。キャパシタ４が、半導体装置１の内部に含まれていてもよい。

さらに、半導体装置１には、複数の電源領域が含まれる場合について説明したが、半導体装置１に含まれる電源領域が１つであってもよいことは当然である。さらに、図４のフローチャートを用いて、複数の電源領域１０１〜１０ｎのうちいずれかの電源領域を活性化する場合について説明した。しかし、１つの電源領域の活性化に限定されず、複数の電源領域を活性化することもできる。この場合には、制御部４０は、活性化しようとする電源領域の個数に応じて、キャパシタ４の充電時間の変更を電源制御部２０に指示することができる。より具体的には、活性化しようとする電源領域の個数とその際に必要な充電時間との関係を予め定めておき、制御部４０から電源制御部２０に充電時間を通知する。あるいは、活性化しようとする電源領域の組み合わせと、その組み合わせに対応した充電時間が規定されたルックアップテーブルを参照し、制御部４０から電源制御部２０に通知することもできる。

さらにまた、図２では、１つのキャパシタ４と対応する電流制御部３０を備え構成について説明した。しかし、半導体装置１に接続するキャパシタは複数であってもよい。

図６は、電流制御部３１の内部構成の一例を示す図である。図６では、複数のキャパシタ４０１〜４０ｒ（ｒは正の整数、以下同じ）が半導体装置に接続されている。電流制御部３１には、この複数のキャパシタ４０１〜４０ｒに対応して、第１のコンダクタンスを実現するＰチャンネル型ＭＯＳトランジスタＰ１１〜Ｐ１ｒと、第２のコンダクタンスを実現するＰチャンネル型ＭＯＳトランジスタＰ２１〜Ｐ２ｒと、が含まれている。即ち、半導体装置に接続されるキャパシタに対応して電流制御部が設けられる。さらに、電流制御部３１は、Ｐチャンネル型ＭＯＳトランジスタＰ１１〜Ｐ１ｒの各ソースに共通接続されるＰチャンネル型ＭＯＳトランジスタＰｌｉｍｉｔを備えている。Ｐチャンネル型ＭＯＳトランジスタＰｌｉｍｉｔのゲートは、充電電流制限信号Ｖｌｉｍｉｔを受け付ける。充電電流制限信号Ｖｌｉｍｉｔは、電源制御部（図６において図示せず）が出力する。

複数のキャパシタ４０１〜４０ｒを同時に充電しようとすれば、直流電源２から供給するピーク電流が増大する可能性がある。そこで、Ｐチャンネル型ＭＯＳトランジスタＰｌｉｍｉｔの駆動能力を適切に選択した上で、複数のキャパシタ４０１〜４０ｒを充電する際には、Ｐチャンネル型ＭＯＳトランジスタＰｌｉｍｉｔを導通することで、充電時に流れる電流の総和に上限を設ける。その結果、複数のキャパシタを同時に充電したとしても、過剰なピーク電流が流れることを抑制できる。

また、複数のキャパシタ４０１〜４０ｒを半導体装置１に接続する場合には、電源領域１０１〜１０ｎの電気特性（負荷の電気特性）や、活性化しようとする電源領域の個数等に応じて、充放電するキャパシタを選択してもよい。例えば、高い負荷の回路を活性化する場合には、多くのキャパシタを使用して充放電を行う等の対応を行うことができる。より具体的には、負荷の容量性負荷に応じて、充電すべきキャパシタの個数が決定できる。充電すべきキャパシタの個数が決定されれば、複数のキャパシタからなる容量値が定まる。キャパシタの容量値が定まれば、充電時に直流電源２から供給可能な電流値（充電電流の総和）はＰチャンネル型ＭＯＳトランジスタＰｌｉｍｉｔの駆動能力から把握できるので、充電に要する時間を決定することができる。

さらにまた、キャパシタ４を予め充電する場合をスリープモードとし、このスリープモードよりも更に低消費電力なモード（ホルトモード）を設定することも可能である。このような低消費電力なモードでは、キャパシタ４を予め充電しないことで、キャパシタ４のリーク電流をより一層、削減できる。

なお、特許文献１及び２は、各モジュールを起動する際のピーク電流自体を抑制する技術ではなく、モジュールを起動する際の順序により消費電力を削減する技術を開示する。また、出力電流のピークを過度に制限すれば、直流電源から各モジュールに供給する電圧が不足し（所謂、ブラウンアウト状態）、各モジュールの起動が遅延する可能性もある。さらに、特許文献３が開示する技術には、キャパシタを充放電する際の電流値に対する考慮がなく、キャパシタを充電する際に、直流電源に悪影響を与えるピーク電流が流れる可能性がある。一方、キャパシタを放電する際に、直流電源のピーク電流を抑制するのに十分な電流を瞬時に供給できない可能性がある。従って、特許文献１乃至３の技術によっても、消費電力を低減しつつ、直流電源から供給する電流のピーク電流を抑制する半導体装置を得ることができない。

一方、本実施形態に係る半導体装置１は、キャパシタ４の接続が可能であって、このキャパシタ４の充放電を、電流制御部３０を使って制御する。半導体装置１に含まれる電源制御部２０は、電源領域を活性化する際に、Ｐチャンネル型ＭＯＳトランジスタＰ１を導通することによって、キャパシタ４に流れ込む電流を抑制しつつ、キャパシタ４を充電する。また、電源制御部２０は、Ｐチャンネル型ＭＯＳトランジスタＰ２を導通することで、キャパシタ４の放電に適した状態を作り出す。その後、電源領域を活性化する。その結果、電源領域が起動するのに必要な電流の大半をキャパシタ４から供給できるため、直流電源２の劣化を防止できる。

［実施例］
次に、センサノードへの使用に好適な半導体装置について説明する。

図７は、半導体装置１ａの内部構成の一例を示す図である。図７において図２と同一構成要素には、同一の符号を表し、その説明を省略する。

図７において、リチウム一次電池２ａは直流電源２に、スイッチングレギュレータ３ａは電圧変換器３に、電源コントローラ２１は電源制御部２０に、ＣＰＵ４１は制御部４０に、スイッチＳＷ１〜ＳＷｎはＰチャンネル型ＭＯＳトランジスタＰ３〜Ｐｍ（ｍは３以上の整数、以下同じ）に、それぞれ相当する。

センサノードには、低消費電力であることに加え、小型であることも要求される。そのため、小型の電池であって、自己放電の少ないリチウム一次電池が直流電源として用いられることが多い。

また、電圧変換器３には、変換効率のよいスイッチングレギュレータ３ａを使用するのが好ましい。半導体装置１ａの電源電圧Ｖｄｄは１．２Ｖ以下であり、スイッチングレギュレータ３ａによりリチウム一次電池２ａの電池電圧から電源電圧Ｖｄｄに変換する。従って、スイッチングレギュレータ３ａは、半導体装置１ａの入力電源端子Ｔ０１とリチウム一次電池２ａとの間に直列接続することが望ましい。

センサノードに使用する半導体装置１ａは、機能モジュールとして、ＣＰＵ４１と電源コントローラ２１に加えて、ＳＲＡＭ（Ｓｔａｔｉｃ ＲＡＭ）メモリ、ＮＡＮＤ型フラッシュメモリ、ＡＤ変換器、タイマモジュール、通信モジュール等を含むのが好適である。加えて、半導体装置１ａには、ＣＰＵ４１と各機能モジュール間のデータ及び命令を転送するバスコントローラ５０が含まれている。これらの機能モジュールは、その特性に応じて、電源領域１０１〜１０ｎのいずれかに配置される。

ここで、センサノードを使用する範囲においては、供給すべきピーク電流の最大値は、電源電圧１Ｖの際に１００ｍＡ程度と想定できる。また、最大放電継続時間を１μｓとすれば、必要な電荷量は１Ｅ^−７Ｃと計算できる。さらに、キャパシタの放電後の電圧低下を１０％まで許容すると、キャパシタ４の容量値は、１０μＦ以上であることが望ましい。さらにまた、このキャパシタ４は、直列等価抵抗（ＥＳＲ）が小さい積層セラミックコンデンサであることが望ましい。あるいは、スイッチとキャパシタの対を複数に分割して、必要とされる最大電流に応じて、使用するキャパシタの数を決定しても良い。また、ＥＳＲを低減させるために、複数のキャパシタを並列接続する構成とすることも可能である。あるいは、他の種類のキャパシタであっても、並列接続して直列等価抵抗を低減させてもよい。ここでは、キャパシタ４の電流駆動能力は少なくとも１００ｍＡ以上とすることが望ましい。

スイッチＳＷ１〜ＳＷｎには、電界効果型トランジスタ（ＦＥＴ）やバイポーラ型トランジスタを用いることができる。電界効果型トランジスタを用いる場合には、電源電圧Ｖｄｄ近傍で効率的に電流を流すため、Ｐチャンネル型ＭＯＳトランジスタであることが好ましい。その場合には、ソースを内部電源線に接続し、ドレインを各電源領域に接続する。さらに、ゲートにおいて、電源コントローラ２１が出力する信号を受け付け、ソース・ドレイン間を開放又は短絡する。なお、上述の記載は、スイッチＳＷ１〜ＳＷｎに用いる電界効果型トランジスタをＰチャンネル型ＭＯＳトランジスタに限定する趣旨ではない。Ｎチャンネル型ＭＯＳトランジスタをスイッチＳＷ１〜ＳＷｎに用いることも可能である。高耐圧のＮチャンネル型ＭＯＳトランジスタのゲートに高電圧を印加することで、スイッチＳＷ１〜ＳＷｎとして使用することも可能である。その際には、電源コントローラ２１に供給する電圧を、内部電源線（Ｎチャンネル型ＭＯＳトランジスタのソース電圧）よりも高圧とする。なお、２つの異なる電圧は、半導体装置１ａの外部から与えても良いし、高電圧側から低電圧を生成してもよい。また、バイポーラ型トランジスタを使用する場合には、ｐｎｐ型トランジスタで構成することが好ましいが、ｎｐｎ型トランジスタで構成することも可能である。

なお、半導体装置１ａがタイマ（図示せず）を備える場合には、タイマにより割り込み信号を発生させ、この割り込み信号を電源コントローラ２１が受け付け、ＣＰＵ４１を起動することも可能である。

本実施例で開示する半導体装置１ａをセンサノードに使用することで、その消費電力を低減し、かつ、ピーク電流を抑制することができる。その結果、直流電源（一次電池又は二次電池）の耐用期間が伸び、センサノードの動作時間を延長することができる。即ち、センサノードに対する保守コストを低減することができる。なお、センサノードに使用する半導体装置１ａは、以上のような構成とすることが望ましいが、これらの構成に限定されないのは勿論である。

［第１の変形例］
続いて、第１の実施形態に係る半導体装置１の変形例について説明する。

図８は、半導体装置１ｂの内部構成の一例を示す図である。図８において図２と同一構成要素には、同一の符号を表し、その説明を省略する。半導体装置１と１ｂの相違点は、電流制御部３０ａの構成である。電流制御部３０ａは、Ｐチャンネル型ＭＯＳトランジスタＰｔにより構成されている。電源制御部２０ａは、Ｐチャンネル型ＭＯＳトランジスタＰｔのゲートに印加するゲート電圧を可変することで、電流制御部３０ａを第１のコンダクタンス、又は、第２のコンダクタンスに設定する。より具体的には、キャパシタ４を充電する際には、ゲート電圧を低く設定する。一方、キャパシタ４を放電する際には、ゲート電圧を高く設定する。また、バイポーラ型トランジスタを使用することも可能である。その場合には、ベースに印加する電圧を切り替えることで、コンダクタンスを変更する。

図８に示す電流制御部３０ａを使用することによっても、直流電源２のピーク電流を抑制し、直流電源２の劣化を防止できる。

［第２の変形例］
続いて、第２の変形例について説明する。

図９は、半導体装置１ｃの内部構成の一例を示す図である。図９において図２と同一構成要素には、同一の符号を表し、その説明を省略する。半導体装置１と１ｃの相違点は、電流制御部３０のＰチャンネル型ＭＯＳトランジスタＰ２を外部に設ける点である。そのため、半導体装置１ｃは、外部のＰチャンネル型ＭＯＳトランジスタＰ２に対する制御端子を新たに設ける。

半導体装置１ｃに含まれる電源制御部２０は、この制御端子を介して、Ｐチャンネル型ＭＯＳトランジスタＰ２を制御する。

上述のように、キャパシタ４の放電効率を高めるためには、電流制御部３０のコンダクタンスが大きい必要がある。即ち、Ｐチャンネル型ＭＯＳトランジスタＰ２の駆動能力は高い必要があり、そのサイズは大きなものとなる。そのため、このような大きなトランジスタは外部に配置するのが好適である（電源制御部２０及び制御部４０と同一の半導体基板の上に形成しない）。このようなトランジスタを半導体装置１ｃの内部に配置しようとすれば、半導体装置１のチップサイズの増大、コストの増加を招くためである。また、外部に配置したＰチャンネル型ＭＯＳトランジスタＰ２を用いることで、発熱による影響を排除できる。特に、電源領域を活性化する際に必要な過渡電流が大きい場合に、好適である。

一方、Ｐチャンネル型ＭＯＳトランジスタＰ１については、半導体装置１ｃの内部（電源制御部２０及び制御部４０と同一の半導体基板の上に形成）に配置することが望ましい。Ｐチャンネル型ＭＯＳトランジスタＰ１の駆動能力により第１のコンダクタンスが決定されるが、この第１のコンダクタンスを半導体装置１ｃのユーザが変更するのは望ましくないためである。第１のコンダクタンスが小さすぎればキャパシタ４の充電に長い時間が必要となり、大きすぎれば直流電源２の求める仕様に合致しない大きな電流が流れる可能性があるためである。従って、第１のコンダクタンスについては、半導体装置１ｃの開発メーカが最適な値を決定し、ユーザによる変更を許容しないことが望ましい。また、Ｐチャンネル型ＭＯＳトランジスタＰ１の駆動能力は、さほど高い必要はなく、そのサイズも小さい。従って、Ｐチャンネル型ＭＯＳトランジスタＰ１を半導体装置１ｃの内部に配置したとしても、半導体装置１ｃのチップサイズの増大、コストの増加を招くこともない。

［第３の変形例］
続いて、第３の変形例について説明する。

図１０は、半導体装置１ｄの内部構成の一例を示す図である。図１０において図２と同一構成要素には、同一の符号を表し、その説明を省略する。

半導体装置１ｄは、外部の電源領域に対しても電源供給が可能な構成を備えている。半導体装置１ｄは、外部電源領域２０１〜２０ｋ（ｋは正の整数、以下同じ）に電源供給を行うための外部電圧供給端子を少なくとも１端子以上備えている。

なお、外部電源領域には、環境情報を取得するセンサを含むセンサモジュールや、無線通信を実現するセンサモジュールの配置が予定されるが、これらに限定されないのは当然である。

また、図１０では、１つの外部電圧供給端子に１つの外部電源領域を接続しているが、１つの外部電圧供給端子に複数の外部電源領域を接続してもよい（外部電圧供給端子を共有してもよい）。

さらに、半導体装置１ｄは、外部電圧供給端子のそれぞれに対応して、スイッチＳＷ２１〜ＳＷ２ｋを含んでいる。各スイッチＳＷ２１〜ＳＷ２ｋは、それぞれ、内部電源線と外部電圧供給端子から延伸する配線の間に配置されている。

電源制御部２２は、スイッチＳＷ２１〜ＳＷ２ｋの開放又は短絡を制御可能である。電源制御部２２は、外部電源領域の動作が必要ない場合には、これらのスイッチを開放することで、外部電源領域への電源供給を停止し、外部電源領域に生じるリーク電流を抑制する。

ここで、半導体装置１ｄの内部に存在する電源領域１０１〜１０ｎと、外部電源領域２０１〜２０ｋの電気特性は異なる。即ち、半導体装置１ｄの内部に存在する電源領域よりも、外部電源領域の容量性負荷は高い。そのため、内部の電源領域１０１〜１０ｎを活性化する際に要するキャパシタ４の充電時間よりも、外部電源領域２０１〜２０ｋを活性化する際に要する充電時間を長くする必要がある。つまり、活性化の対象となる電源領域が半導体装置１ｄの内部に存在する場合と外部に存在する場合とで、負荷の電気特性が異なるため、制御部４０では、その特性に合わせた充電時間の指示が必要となる。

なお、半導体装置１ｄの内部に存在する電源領域１０１〜１０ｎの電気特性は、予め把握することができるので、活性化しようとする電源領域の組み合わせ等から最適な充電時間を予め算出することは可能である。しかし、外部の電源領域については、半導体装置１ｄにどのような回路が接続されるのか不明である。そこで、半導体装置１ｄのユーザが、半導体装置１ｄに接続しようとする電源領域の電気特性を把握し、その内容に基づいてキャパシタ４の充電時間を定めることができる。

あるいは、制御部４０が、外部電源領域の接続を認識した場合には、制御部４０自らが、接続された外部電源領域の電気特性を測定してもよい。より具体的には、制御部４０から外部電源領域の負荷を変動させ、その際に直流電源から供給される電流の変動から外部電源領域の電気特性（容量性負荷）を計測する。制御部４０は、計測した電気特性に基づき、キャパシタ４の充電時間を決定する。なお、外部電源領域を活性化する際の制御手順は、図４のフローチャートを使用した説明と相違する点はないので、さらなる説明を省略する。

このように、外部電源領域に対する電源供給を、半導体装置１ｄに設けたスイッチＳＷ２１〜ＳＷ２ｋによって制御することによって、半導体装置１ｄ自身のピーク電流だけではなく、外部電源領域の起動に起因するピーク電流の抑制も可能である。従って、直流電源２の劣化を防止できる。

［第２の実施形態］
続いて、第２の実施形態について図面を参照して詳細に説明する。

図１１は、本実施形態に係る半導体装置５の内部構成の一例を示す図である。図１１において図２と同一構成要素には、同一の符号を付し、その説明を省略する。半導体装置１と半導体装置５の相違点は、コンパレータＣＭＰ１を備える点である。

半導体装置５に含まれるコンパレータＣＭＰ１は、内部電源線から供給される内部電圧と、基準電圧とを比較し、その結果を電源制御部２３に出力する。基準電圧は半導体装置５の内部（電源制御部２３の内部を含む）で生成され、例えば、半導体装置５の電源電圧Ｖｄｄや、各モジュールの動作保障最低電圧（電源電圧Ｖｄｄの０．９倍程度）に相当する電圧とする。

電源制御部２３は、半導体装置５がアクティブモードであっても、Ｐチャンネル型ＭＯＳトランジスタＰ１の導通を維持する。同時に、電源制御部２３は、コンパレータＣＭＰ１の出力を監視する。その際、内部電圧が基準電圧を下回った場合に、Ｐチャンネル型ＭＯＳトランジスタＰ２を導通する。Ｐチャンネル型ＭＯＳトランジスタＰ２が導通することで、キャパシタ４から電流が供給され、内部電圧を基準電圧に一致させることができる。また、モジュール起動時に上述の基準電圧を下回る電圧を確認した場合には、上述したルックアップテーブル等の手段に履歴を記録し、次回のモジュール起動時には予めキャパシタ４により電流が供給されるように制御することも可能である。

このように、半導体装置５は、電源領域を活性化する際のみならず、各電源領域の動作時に突発的に流れる過渡電流を抑制することもできる。

［第３の実施形態］
続いて、第３の実施形態について図面を参照して詳細に説明する。

図１２は、半導体装置６の内部構成の一例を示す図である。図１２において図１０及び図１１と同一構成要素には、同一の符号を表し、その説明を省略する。

半導体装置６は、電圧変換器３から供給された電圧を他の電圧値に変換し、内部の電源領域に供給する。さらに、半導体装置６は、電圧変換器３から供給された電圧から外部電源領域に供給する外部供給電圧を生成し、外部電源領域に供給する。即ち、内部の電源領域に供給する電圧と、外部電源領域に供給する電圧は、互いに異なる電圧である。

半導体装置６は、内部電圧変換器６０と、外部電源制御部７０と、ゲートドライバ８０と、Ｐチャンネル型ＭＯＳトランジスタＰ３１と、Ｎチャンネル型ＭＯＳトランジスタＮ１と、ダイオードＤ１と、コンパレータＣＭＰ２と、をさらに含んで構成されている。

内部電圧変換器６０は、内部電源線から供給される電圧を変換し、電源領域１０１〜１０ｎに供給する。

Ｐチャンネル型ＭＯＳトランジスタＰ３１（ハイサイドスイッチ）のドレインとＮチャンネル型ＭＯＳトランジスタＮ１（ローサイドスイッチ）のドレインは互いに共通接続され、矩形波出力端子Ｔ０３に接続されている。また、外部電圧供給線は、ダイオードＤ１を介して、設定電位に接続されている。

Ｐチャンネル型ＭＯＳトランジスタＰ３１とＮチャンネル型ＭＯＳトランジスタＮ１のゲートを相補的にオン・オフすることにより、矩形波出力端子Ｔ０３から矩形波が出力される。矩形波出力端子Ｔ０３は、外部に配置したコイル７の一端に接続されている。さらに、コイル７の他の一端とキャパシタ８とが接続され、コイル７とキャパシタ８によりローパスフィルタを形成する。ローパスフィルタにより、矩形波出力端子Ｔ０３から出力される電圧を平滑化する。

ローパスフィルタの出力（以下、外部電圧参照電圧とする）は、半導体装置６の外部電圧参照端子Ｔ０４に接続される。また、コンパレータＣＭＰ２と外部電圧参照端子Ｔ０４は外部電圧参照線を介して接続される。コンパレータＣＭＰ２には、外部電圧参照電圧と外部電源制御部７０が生成する基準電圧とが入力され、両者の比較結果が外部電源制御部７０に出力される。外部電源制御部７０は、電源制御部２４が出力する外部電源許可信号ＥＮと、外部電圧指示信号Ｖｃｏｎｔを受け付ける。

外部電源制御部７０は、外部電圧指示信号Ｖｃｏｎｔに基づいて、コンパレータＣＭＰ２に供給する基準電圧を生成する。外部電源制御部７０は、上述の矩形波制御部に相当する。外部電源制御部７０は、外部電圧指示信号Ｖｃｏｎｔに基づいて、ゲートドライバ８０に対して、Ｐチャンネル型ＭＯＳトランジスタＰ３１及びＮチャンネル型ＭＯＳトランジスタＮ１のゲートを相補的にオン・オフする周期を指定する（デューティ比を決定する）。ゲートドライバ８０は、上述の矩形波生成部に相当する。

また、外部電源制御部７０は、コンパレータＣＭＰ２が出力する比較結果に基づいて、外部電圧参照電圧が基準電圧と一致するように、ゲートドライバ８０に対する制御信号を生成する。即ち、外部電源制御部７０は、外部電圧参照電圧と基準電圧が一致するようにフィードバック制御を行う。このように生成された外部電圧参照電圧は、スイッチＳＷ２１〜ＳＷ２ｋを介して、外部電源領域２０１〜２０ｋに供給される。なお、外部電源領域を活性化する際の制御手順は、図４のフローチャートを使用した説明と相違する点はないので、さらなる説明を省略する。

以上のように、半導体装置６では、内部の電源領域が使用する電源電圧とは異なる電圧を外部の電源領域に対して供給することができる。さらに、外部の電源領域に供給する電源電圧を制御部４０から指定することができるので、外部電源領域の仕様変更（電源電圧の変更等）に柔軟に対応することができる。

なお、引用した上記の特許文献等の各開示は、本書に引用をもって繰り込むものとする。本発明の全開示（請求の範囲を含む）の枠内において、さらにその基本的技術思想に基づいて、実施形態ないし実施例の変更・調整が可能である。また、本発明の請求の範囲の枠内において種々の開示要素（各請求項の各要素、各実施形態ないし実施例の各要素、各図面の各要素等を含む）の多様な組み合わせ、ないし、選択が可能である。すなわち、本発明は、請求の範囲を含む全開示、技術的思想にしたがって当業者であればなし得るであろう各種変形、修正を含むことは勿論である。本書に記載した数値範囲については、当該範囲内に含まれる任意の数値ないし小範囲が、別段の記載のない場合でも具体的に記載されているものと解釈されるべきである。

１、１ａ、１ｂ、１ｃ、１ｄ、５、６、３００ 半導体装置
２ 直流電源
２ａ リチウム一次電池
３ 電圧変換器
３ａ スイッチングレギュレータ
４、８、４０１〜４０ｒ キャパシタ
７ コイル
２０、２０ａ、２２、２３、２４ 電源制御部
２１ 電源コントローラ
３０、３０ａ、３１、３０１ 電流制御部
４０、３０２ 制御部
４１ ＣＰＵ
５０ バスコントローラ
６０ 内部電圧変換器
７０ 外部電源制御部
８０ ゲートドライバ
１０１〜１０ｎ、１０ｑ 電源領域
２０１〜２０ｋ 外部電源領域
ＣＭＰ１、ＣＭＰ２ コンパレータ
Ｄ１ ダイオード
Ｎ１ Ｎチャンネル型ＭＯＳトランジスタ
Ｐ１〜Ｐｍ、Ｐ１１〜Ｐ１ｒ、Ｐ２１〜Ｐ２ｒ、Ｐ３１、Ｐｔ Ｐｌｉｍｉｔ Ｐチャンネル型ＭＯＳトランジスタ
ＳＷ１〜ＳＷｎ、ＳＷ２１〜ＳＷ２ｋ、ＳＷｑ スイッチ

Claims (20)

1. コンダクタンスが可変である電流制御部と、
   前記電流制御部のコンダクタンスを制御する制御部と、を備え、
   前記電流制御部は、直流電源の負荷と並列に、キャパシタを介して前記直流電源と接続され、
   前記制御部は、前記直流電源と前記負荷が導通状態にない場合には、前記電流制御部を第１のコンダクタンスに設定し、
   前記直流電源と前記負荷が導通状態の場合には、前記電流制御部を前記第１のコンダクタンスよりも大きい第２のコンダクタンスに設定し、
   前記負荷の電気特性に応じて、前記電流制御部に対する制御を変更する半導体装置。
2. 前記第２のコンダクタンスは、前記直流電源のコンダクタンスよりも大きい請求項１の半導体装置。
3. 前記電流制御部は、第１のＭＯＳトランジスタと、前記第１のＭＯＳトランジスタよりも駆動能力の高い第２のＭＯＳトランジスタと、を含んで構成され、
   前記第１のＭＯＳトランジスタを導通することで前記第１のコンダクタンスとし、前記第２のＭＯＳトランジスタを導通することで前記第２のコンダクタンスとする請求項１又は２の半導体装置。
4. 前記電流制御部は、ＭＯＳトランジスタ、又は、バイポーラトランジスタを含んで構成され、
   前記ＭＯＳトランジスタのゲート電圧、又は、バイポーラトランジスタのベース電流を可変することで、前記第１のコンダクタンスと前記第２のコンダクタンスとを切り替える請求項１又は２の半導体装置。
5. 前記負荷は、複数の電源領域から構成されており、前記複数の電源領域のそれぞれに対応してスイッチが設けられ、
   前記制御部は、前記直流電源と前記負荷が導通状態の場合に、前記スイッチを導通する請求項１乃至４のいずれか一項に記載の半導体装置。
6. 前記直流電源と前記負荷との間に並列に配置される複数のキャパシタのそれぞれに対応した複数の前記電流制御部を備える請求項１乃至５のいずれか一項に記載の半導体装置。
7. 前記制御部は、前記負荷の容量性負荷に応じて、前記複数のキャパシタのうち充電するキャパシタの個数を決定する、請求項６の半導体装置。
8. 前記制御部は、前記複数の電源領域のうち活性化する電源領域の個数に基づいて、前記キャパシタを充電する時間を決定する、請求項５の半導体装置。
9. 前記制御部は、前記負荷の電気特性に応じて、前記複数のキャパシタを充電する個数を決定する請求項６乃至８のいずれか一項に記載の半導体装置。
10. 前記第１のＭＯＳトランジスタと、前記制御部と、が同一の半導体基板の上に形成されている請求項３の半導体装置。
11. 前記キャパシタ、又は、前記第２のＭＯＳトランジスタ、の少なくともいずれかは前記半導体基板の外部に形成されている請求項１０の半導体装置。
12. 前記キャパシタを接続する端子、又は、前記第２のＭＯＳトランジスタを制御する端子、の少なくともいずれかを備える請求項１１の半導体装置。
13. 前記直流電源から供給される第１の電圧を第２の電圧に変換する電圧変換器を備え、
    前記負荷は、前記第１の電圧、又は、前記第２の電圧、いずれかの供給を受ける請求項１乃至１２のいずれか一項に記載の半導体装置。
14. 前記第２の電圧と第１の基準電圧の比較結果を出力する第１の比較器を備え、
    前記制御部は、前記第２の電圧が前記第１の基準電圧よりも低下した場合に、前記第１の比較器の出力結果に基づき、前記電流制御部を前記第２のコンダクタンスに設定する請求項１３の半導体装置。
15. 前記第１の電圧から所定の周期を持つ矩形波を生成し、前記矩形波を平滑した第３の電圧を前記負荷に供給する矩形波生成部と、
    前記第３の電圧と第２の基準電圧の比較結果を出力する第２の比較器と、
    前記第２の比較器の出力結果に基づき、前記矩形波の周期を変更する矩形波制御部と、
    を備える請求項１３又は１４の半導体装置。
16. 前記矩形波生成部は、
    前記第１の電圧を供給する第１の電源線に接続されたハイサイドスイッチと、
    一端が接地電位に接続されたローサイドスイッチと、を含んで構成され、
    前記矩形波制御部は、前記ハイサイドスイッチ及び前記ローサイドスイッチを相補的に切り替えることで、前記矩形波の周期を変更する請求項１５の半導体装置。
17. 直流電源の負荷と並列に、キャパシタを介して前記直流電源と接続され、コンダクタンスが可変である電流制御部を備える半導体装置の電源制御方法であって、
    前記電流制御部を第１のコンダクタンスに設定することで、前記キャパシタの充電を開始する工程と、
    前記直流電源と前記負荷を導通する際に、前記電流制御部を第２のコンダクタンスに設定することで、前記キャパシタの放電を開始する工程と、
    前記負荷の電気特性に応じて、前記キャパシタを充電する時間を変更する工程と、
    を含み、
    前記第２のコンダクタンスは前記第１のコンダクタンスよりも大きい半導体装置の電源制御方法。
18. 前記負荷が、複数の電源領域を含む場合であって、活性化しようとする電源領域の個数に基づいて、前記キャパシタを充電する時間を変更する工程を含む請求項１７の半導体装置の電源制御方法。
19. 前記半導体装置は、
    複数の前記キャパシタと、
    前記複数のキャパシタのそれぞれに対応した複数の前記電流制御部と、
    を備え、
    前記負荷の電気特性に応じて、前記複数のキャパシタのうち、充電するキャパシタの個数を決定する工程を含む請求項１７又は１８の半導体装置の電源制御方法。
20. 請求項１乃至１６のいずれか一項に記載の半導体装置と、
    直流電源と、
    前記直流電源が出力する電圧を変換し、前記半導体装置に供給する電圧変換器と、
    外部環境の状態を検出するセンサを含むセンサモジュールと、
    を備えるセンサノード。

Images