JP2004174574A - 半田ペースト及びそれを用いた半導体装置の組立方法 - Google Patents
半田ペースト及びそれを用いた半導体装置の組立方法 Download PDFInfo
- Publication number
- JP2004174574A JP2004174574A JP2002345116A JP2002345116A JP2004174574A JP 2004174574 A JP2004174574 A JP 2004174574A JP 2002345116 A JP2002345116 A JP 2002345116A JP 2002345116 A JP2002345116 A JP 2002345116A JP 2004174574 A JP2004174574 A JP 2004174574A
- Authority
- JP
- Japan
- Prior art keywords
- solder
- semiconductor element
- electrode
- solder paste
- epoxy resin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
- H01L2224/92—Specific sequence of method steps
- H01L2224/921—Connecting a surface with connectors of different types
- H01L2224/9212—Sequential connecting processes
- H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
- H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
Landscapes
- Wire Bonding (AREA)
Abstract
【解決手段】(A)エポキシ樹脂と、常温で結晶の1分子当たり少なくとも2個以上のフェノール性水酸基と1分子当たり少なくとも1個以上の芳香族カルボン酸を有するフラックス機能を有する硬化剤を含む熱硬化性成分、(B)前記エポキシ樹脂を溶解させ前記硬化剤を溶解せず、且つ水酸基を有さない溶剤及び(C)半田粉を必須成分とし、且つB−ステージ性を有することを特徴とする半田ペースト。
【選択図】 なし
Description
【発明の属する技術分野】
本発明は、半田ペースト及びそれを用いた半導体装置の組立方法に関するものである。
【0002】
【従来の技術】
半導体素子の高集積化、高密度化と半導体装置の小型化という要求からフリップチップ実装方式が登場した。このフリップチップ実装方式は、従来のワイヤーボンディングによる接続とは異なり、半導体素子と半導体素子搭載用基板とを半田電極を介して電気的接合をすることにより小型、薄型化を可能としたものである。しかし、半導体素子、半導体素子搭載用基板、半田電極に関し、それぞれの熱膨張係数が異なるために冷熱衝撃試験時に熱ストレスが発生する。特に半導体素子中央から遠いコーナー近辺の半田電極には局所的に熱ストレスが集中するため接合部位にクラックが生じ、回路の作動信頼性が大きく低下する等のおそれがあった。
【0003】
そこで、熱ストレスを緩和する目的から液状注入封止アンダーフィル材による封止が行なわれ工業的に普及している。この液状注入封止アンダーフィル材を用いる一連の製造工程の一例を示す。先ず半導体素子に半田電極を形成する。その形成方法は、半導体素子にフラックス機能を有する活性ロジン等(以下、フラックスという)のカルボン酸化合物を含む半田ペーストを塗布し、加熱して半田粉を一体化させ半田電極を形成する方法と予め作製された所定の大きさの半田ボールにフラックスを塗布して電極形成部位に載置し加熱後、接合させて半田電極を形成する方法が一般的に行われている。この際、フラックスは一部揮散するが一部は変性し半田電極の周りに残る。この残渣はイオン性の不純物を含むことが多く、高温高湿下での半田電極間のリーク電流の原因ともなり好ましくないため、残渣を液体洗浄剤で除去する。更に半導体素子搭載用基板に半田電極を同様のフラックスを介して加熱接合させる。その際も洗浄工程が必要な場合もある。最後に液状注入封止アンダーフィル材を注入硬化させ半導体装置が製造される。このように製造工程は長く、又洗浄工程があるため環境に対する負荷の問題もある。
【0004】
これらの問題を解決するためにノンフローアンダーフィル材を用いる方法が提案されている。これは半導体素子搭載用基板又は半田電極付半導体素子の電極形成部位に熱硬化性樹脂、硬化剤及びフラックス機能を有する化合物を含む材料を塗布し半導体素子と半導体搭載用基板を重ね、封止と接合を同時に行う技術である(例えば、特許文献1参照。)。ところが、活性ロジンの様な有機系フラックスやハロゲン化合物の様な無機系のフラックス機能を有する化合物等は、硬化後に硬化物中にフリーで残存し、先に述べた半田電極間のリーク問題が発生するおそれがあり、更には急激な高温加熱により工程中に発生するボイドを皆無にすることが困難である。
【0005】
又半田電極を形成する際に用いられるフラックスを熱硬化性樹脂系とすることにより、半田電極形成と共に半田電極の周りに熱硬化性フラックスが接合し半田補強を行う技術が提案されている(例えば、特許文献2参照。)。この場合の補強は、一度に一つの電極形成部位に施される。即ち、半田ボールないし対応する半導体素子搭載用基板に熱硬化性フラックスを塗布、半田ボールを載置し加熱後、半田電極を形成すると共に半田電極の周りを補強することができる。この方法によると半田電極の補強は一回の工程において、半田電極の片側の補強(半導体素子/半田電極又は半導体搭載用基板/半田電極)を行うことができる。しかし、補強をより強化するためには、全ての半田電極接合の際に用いれば両側の半田電極形成部位の補強を行うことができ、より信頼性向上が期待できる。しかし、上記の方法によると工程が二度になるため工程が長くなる問題は引き続き残っており、半田電極を一括補強できる半導体装置の組立方法が求められている。そこで半田ペーストを半導体素子搭載用基板もしくはウエハー又は個片化した半導体素子に塗布し、加熱処理によりB−ステージ化することが可能であれば、その剛性のため半導体素子を半導体素子搭載用基板に接合する際の位置決めが可能であり、更に加熱することにより溶融し、その際フラックス活性が発現するため前記基板と半田電極とを接合させることができ、半田ペーストに含まれる熱硬化性成分が、形成された半田電極の周囲を保護することができる。又B−ステージ状態で保管すれば半導体装置の生産計画性を向上させることができ、先に述べた半導体装置の組立工程を大幅に短縮することもできる。しかし、このような要求を満たす半田ペーストはなかった。
【0006】
【特許文献1】
米国特許第5,128,746号明細書(全頁)
【特許文献2】
国際公開第01/47660号パンフレット(全頁)
【0007】
【発明が解決しようとする課題】
本発明は、半田ペーストがBステージ性を有しており、B−ステージ状態にすることにより、半導体素子を半導体素子搭載用基板に載置したとき位置ずれ、潰れがなく、半田電極形成を一括に行うことができ、同時に半田電極の全面を硬化した熱硬化性成分で補強でき、従来の液状注入アンダーフィル材で充填する半導体装置の組立方法に比べ製造工程を大幅に短縮化できる半導体装置の組立方法を提供するものである。
【0008】
【課題を解決するための手段】
本発明は、
[1] (A)エポキシ樹脂と、常温で結晶の1分子当たり少なくとも2個以上のフェノール性水酸基と1分子当たり少なくとも1個以上の芳香族カルボン酸を有するフラックス機能を有する硬化剤を含む熱硬化性成分、(B)前記エポキシ樹脂を溶解させ前記硬化剤を溶解せず、水酸基を有さない溶剤及び(C)半田粉を必須成分とし、且つB−ステージ性を有することを特徴とする半田ペースト、[2] 第[1]項記載の半田ペーストを半導体素子搭載用基板もしくはウエハー又は個片化した半導体素子に塗布し、加熱処理により半田ペーストをB−ステージ化後、接合する部位を有する部材に載置し、全体加熱法又は部分加熱法を用いて半田粉の融点以上に加熱し、半田電極形成及び半導体素子/半導体搭載用基板間の電気的接合を行い、且つ熱硬化性成分が前記半田電極の周囲を補強することを特徴とする半導体装置の組立方法、
である。
【0009】
【発明の実施の形態】
以下、本発明について詳細に説明する。
本発明に用いられる半田ペーストは、エポキシ樹脂と、常温で結晶の1分子当たり少なくとも2個以上のフェノール性水酸基と1分子当たり少なくとも1個以上の芳香族カルボン酸を有するフラックス機能を有する硬化剤(以下、硬化剤という)を含む熱硬化性成分、前記エポキシ樹脂を溶解させ前記硬化剤を溶解せず、水酸基を有さない溶剤及び半田粉を必須成分とし、加熱処理後にB−ステージ性を有するものである。尚、本発明での常温とは、23℃±3℃のことを指す。本発明に用いられるエポキシ樹脂は、特に限定しないが、例えばビスフェノールAジグリシジルエーテル型エポキシ樹脂及びそれらの水添物、ビスフェノールFジグリシジルエーテル型エポキシ樹脂及びその水添物、ビスフェノールSジグリシジルエーテル型エポキシ樹脂、3,3’,5,5’−テトラメチル−4,4’−ジヒドロキシビフェニルジグリシジルエーテル型エポキシ樹脂、4,4’−ジヒドロキシビフェニルジグリシジルエーテル型エポキシ樹脂、1,6−ジヒドロキシビフェニルジグリシジルエーテル型エポキシ樹脂、フェノールノボラック型エポキシ樹脂、臭素型クレゾールノボラック型エポキシ樹脂、ビスフェノールADジグリシジルエーテル型エポキシ樹脂、1,6−ナフタレンジオールのグリシジルエーテル、アミノフェノール類のトリグリシジルエーテル等ビスフェノール型エポキシ樹脂、ナフタレンジオールのグリシジルエーテル、又直鎖脂肪族グリシジルエーテル類、脂環式エポキシ樹脂類等が挙げられる。
【0010】
本発明に用いられる常温で結晶の硬化剤としては、例えば2,3−ジヒドロキシ安息香酸、2,4−ヒドロキシ安息香酸、2,5−ヒドロキシ安息香酸、2,6−ヒドロキシ安息香酸、3,4−ジヒドロキシ安息香酸、没食子酸、1,4−ジヒドロキシ−2−ナフトエ酸、3,5−ジヒドロキシ−2−ナフトエ酸、フェノールフタリン、ジフェノール酸等が挙げられるがこの限りではない。これらを硬化剤とした場合、フラックス機能が発現した後エポキシ樹脂と反応し硬化マトリックスの一部になるため、前記したような電気的不良を起こすおそれが極めて低くなる。
【0011】
本発明に用いられる溶剤は、エポキシ樹脂を溶解させ、硬化剤は溶解しないことが必要である。本発明での溶解しないということは、常温で通常の溶解法(攪拌、振動等)により溶解性が5%以下のことを指し、好ましくは1%以下である。溶剤に対する硬化剤の溶解性が向上するに従い、エポキシ樹脂との反応が常温でも加速され、B−ステージ性が発現できなくなる。溶剤の具体例としては、モノグリシジルエーテルのような反応性希釈剤、エステル、ケトン、芳香族炭化水素、脂肪族炭化水素等が挙げられる。水酸基を有さない溶剤は、前記硬化剤に対する溶解性が高くB−ステージ性を発現させるのは困難であるため使用不可能である。溶解性は、硬化剤の種類により変わるため、予め溶解試験を行い選択使用することが好ましい。このような溶剤を用いることにより、B−ステージ状態でも硬化剤の結晶が残り、B−ステージ性が向上する。
【0012】
本発明に用いられる半田粉は、錫、銀、銅、鉛、亜鉛、ビスマス、アンチモン、インジウム等の金属を組み合わせた、既存の合金半田である。半田粉の粒子径は、少なくとも得られる半田電極の径に比べて小さいことが必要である。作業性等を考慮すると、粒径としては40μm以下が好ましい。半田粉の含有量としては、75〜95重量%が好ましく、より好ましくは80〜95重量%である。上限値を越えると半田ペーストの粘度が高くなり過ぎ作業性に支障をきたし、下限値未満だと熱硬化性成分が多くなりすぎ半田電極が正確に形成されなくなるおそれがある。又半田ペーストには、必要によって硬化促進剤、着色剤、レベリング剤、カップリング剤、チクソ剤、消泡剤等の各種添加剤を配合することができる。半田ペーストの作製方法は、例えばライカイ機、ロール、遠心混練機等の方法を用いて作製すればよい。
【0013】
本発明に用いられる半田ペーストが、B−ステージ性を有するということは、半田ペーストを半導体素子搭載用基板もしくはウエハー又は個片化した半導体素子に塗布し、加熱乾燥した後常温に1ヶ月以上保存しても固形又はタックのある固形状態を維持し、且つ接合時に乾燥した半田ペーストが流動しフラックス作用や半田補強等の機能が発現できることを指す。
【0014】
本発明の半田ペーストが、B−ステージ性を発現させるための方法としては、エポキシ樹脂に硬化剤を固体のまま分散させればよいが、半田粉を配合することにより、粘度が高くなりペースト性状が得られにくい場合、溶剤の量を調整すればよい。B−ステージ性を発現させるためには、加熱処理中に用いた硬化剤が溶解せす゛、且つ所定硬化条件より加熱温度を低く設定することが重要である。
【0015】
次に、本発明の半田ペーストを用いた半導体装置の組立方法の例について図面を用いて説明するが、これらに限定されるものではない。図1は、回路形成されたウエハー2の電極形成部位5に、熱硬化性成分3と半田粉4を含む半田ペースト1を塗布した状態を示す概念図である。塗布する方法は印刷、ディスペンス等の既存の方法を用いればよい。塗布後、B−ステージ化するために硬化剤が溶解しない程度に、且つ所定硬化条件より低い温度条件で加熱処理をする。予め加熱処理しB−ステージ化することにより半田ペーストは、常温で固体状態なので、半導体素子搭載用基板であるプリント配線板等と接合する際の位置決め時に変形等の問題がない。液状状態の半田ペーストではこのような工程は極めて困難である。図2は、ウエハーを各半導体素子6にダイシングした状態を示す図である。又位置決めを容易にするためにステージを加温させることにより、B−ステージ化した半田ペーストにタック性を発現させることもできる。この場合、再固化することにより位置がずれ危険性を回避できる。
【0016】
図3は、B−ステージ化された半田ペーストを有する半導体素子をプリント配線基板7にフリップチップボンダーにより位置決めし、対応するプリント配線基板の電極形成部位(金属表面パッド)8に載置した状態を示す概念図である。位置決めの際は、B−ステージ化された部材をボンダー上で加温してタックを持たせるようにして載置すると取り扱いが容易になる。この状態にてフリップチップボンダー上で部分加熱法(パルスヒート法等)により加熱溶融させるか、リフロー炉(全体加熱法)に載置したものを通す。いずれの加熱方法でも半田粉の融点を越える温度に加熱する。昇温中にB−ステージ化した半田ペーストが再溶融し半田の融点付近でフラックス作用を発現し、図4に示すように半田の溶融と共に半田粉が一体化し半田電極9を形成し、更にプリント配線基板の電極形成部位8周辺と半導体素子の電極形成部位5の周辺を濡らし、半導体素子側とプリント配線基板側に同時に接合する。並行して溶融したB−ステージ化された熱硬化性成分は半田電極の周り、半導体素子、プリント配線基板に浸出し硬化した後は半田電極の全体を補強する。図4は、半導体素子とプリント配線基板が半田電極を介して接合され、半田電極の周り、半導体素子の電極形成部位とプリント配線基板の電極形成部位の周りが硬化した熱硬化性成分10で補強された状態を示す。予めB−ステージ状態にすることにより、半導体素子をプリント配線基板に載置したとき位置ずれ、潰れがなく、半田電極形成、接合を一括で行うことができる。
【0017】
半田接合条件で硬化が不十分の場合は、ポストベークをすることも可能である。又本発明では予め半導体素子側と基板側の各々に半田ペーストを塗布し、B−ステージ化後、加熱することにより半田電極形成、接合、硬化した熱硬化性成分での補強を行なうこともできる。
本発明では、ウエハーに塗布し加熱処理により半田ペーストをB−ステージ化したものは、個片化して接合する。更にB−ステージ化された半田ペーストを有する半導体素子搭載用基板については、必要により個片化して接合する。本発明に用いる半導体素子搭載用基板とは、プラスチックやセラミック等の各種絶縁基板のことをいう。
【0018】
実施例1
ビスフェノールA型エポキシ樹脂(エポキシ当量200)70重量部をブチルセロソルブアセテート(ブチルセロソルブアセテートに対する、下記硬化剤の溶解度は1%以下)30重量部に溶解させたワニス100重量部、フラックス作用を有する硬化剤として2,5−ジヒドロキシ安息香酸18重量部、硬化促進剤として2−フェニル−4−エチルイミダゾール0.2重量部、半田粉として融点183℃の錫/鉛共晶の半田粉(平均粒径30μm)90重量部を秤量し3本ロールにて混練・分散後、真空脱泡処理を行い半田ペーストを作製した。作製した半田ペーストを、メタルマスクを用いて印刷法により、厚み350μmのウエハー(個片化した後それぞれの半導体素子で電気的接続性が調べられるようなデイジーチェーンの回路が形成してあるもの、接続金属パッド数:400、パッド配列:フルアレイ、パッド開口100μm)上に樹脂塗布した。その後80℃、90分でB−ステージ化を行い、最終厚みが100μm、ウエハーに接する部分の直径が約120μmの突起物を全ての電極形成部位(パッド)上に形成させた。次にダイシングソーを用いてウエハーを半導体素子毎に個片化した(半導体素子サイズ6×6mm)。更にフリップチップボンダーを用いて10mm角のガラス−エポキシ基板(対応部位に金メッキされた開口径100μmのパッドが形成してあるもの)に半導体素子を載置し、最高温度220℃、最低温度183℃で60秒(昇温を含めた通過時間180秒)のIRリフロー炉に通した。半田ペースト中の半田粉は一体化し半導体素子及びガラス−エポキシ基板の各接合パッドに接合した。更に半田周辺(半導体素子、ガラス−エポキシ基板部分含む)が熱硬化性成分で覆われていることが確認できた。更に150℃で1時間のポストベークを行い硬化させた。又B−ステージ化した後1ヶ月、2ヶ月それぞれ常温にて保存したものを同様に接合を行い、初期と同様に半田接合がなされていることを確認できた。接続はデイジーチェーンにより調査した。得られたパッケージの信頼性として熱衝撃試験を行い、全てのバンプの接続信頼性を調べた。試験条件は−40℃⇔125℃であり、測定は100サイクル毎に行い、試験数はN=10、不良が起こり始めるサイクル数をカウントした(以下、T/C信頼性という)。
【0019】
実施例2
ビスフェノールA型エポキシ樹脂(エポキシ当量200)70重量部をブチロセロソルブアセテート(ブチルセロソルブアセテートに対する、下記硬化剤の溶解度は1%以下)30重量部に溶解させたワニス100重量部、フラックス作用を示す硬化剤としてフェノールフタリン20重量部、硬化促進剤として2−フェニル−4−エチルイミダゾール0.5重量部、融点220℃の錫/銀/銅の半田粉(平均粒径20μm)80重量部を秤量し3本ロールにて混練・分散後、真空脱泡処理を行い半田ペーストを作製し、リフローの条件を最高温度250℃、最低温度220℃で60秒(昇温含めた通過時間180秒)とした以外は、実施例1と同様にパッケージを組立、評価を行った。
【0020】
比較例1
ビスフェノールA型エポキシ樹脂(エポキシ当量200)70重量部をブチルセロソルブアセテート10重量部に溶解させたワニス80重量部、フラックス作用を有する硬化剤として2,5−ジヒドロキシ安息香酸18重量部、硬化促進剤として2−フェニル−4−エチルイミダゾール0.2重量部を用いて、実施例1と同様の操作でペーストを作製した。次に実施例1の仕様のウエハーに、実施例1と同一の組成の共晶半田粉、活性ロジンを含む半田ペーストを用いて、直径100μmの半田電極を形成した後、フラックス洗浄(以下、フラックス洗浄1という)をした後、ダイシングして個片化した半導体素子(個片化後:6×6mm)の半田電極に、作製したペーストを塗布しフリップチップボンダーを用いて対応する実施例1と同一のガラス−エポキシ基板に載置し、実施例1と同一のリフローを用いて接合した。図5に示すように硬化した熱硬化性成分10が、半田電極のガラス−エポキシ基板の近い側、即ち基板の電極形成部位の周りを覆っていることが確認された。以後の評価は実施例1と同様に行った。
【0021】
比較例2
実施例1の仕様のウエハーに、実施例1と同一の組成で、予め作製した直径100μmの共晶半田ボールに、比較例1で作製したペーストを塗布しボールマウンターを用いて載置し、実施例1のリフロー条件により半田ボールを溶融させ半田電極を形成させた後、ダイシングして個片化した半導体素子(個片化後:6×6mm)を得た。半田電極を有する半導体素子の半田電極に活性ロジンを含むペーストを塗布し、実施例1と同一のガラス−エポキシ基板に載置し、実施例1と同一のリフローを用いて接合した。その後フラックス洗浄を行った(以下、フラックス洗浄2という)。図6に示すように硬化した熱硬化性成分10が、半田電極の半導体素子に近い側、半導体素子の電極形成部位の周りを覆っていることが確認された。以後の評価は実施例1と同様に行った。
【0022】
比較例3
実施例1の仕様のウエハーに、実施例1と同一の組成で、予め作製した直径100μmの共晶半田ボールに、比較例1で作製したペーストを塗布しボールマウンターを用いて載置し、実施例1のリフロー条件により半田ボールを溶融させ半田電極を形成させた後、ダイシングして個片化した半導体素子(個片化後:6×6mm)を得た。半田電極を有する半導体素子の半田電極に、比較例1で作製したペーストを塗布し、実施例1と同一のガラス−エポキシ基板に載置し、実施例1と同一のリフローを用いて接合した。接合状態、半田電極と半導体素子の電極形成部位、ガラス−エポキシ基板の電極形成部位の周りは良好な被覆状態であることが確認された。
【0023】
比較例4
実施例1の仕様のウエハーに、実施例1と同一の組成の共晶半田粉、活性ロジンを含む半田ペーストを用いて、直径100μmの半田電極を形成した後、(このあたりの条件は)フラックス洗浄(以下、フラックス洗浄1という)をした後、ダイシングして個片化した半導体素子(個片化後:6×6mm)の半田電極に、上記と同一の半田ペーストを塗布しフリップチップボンダーを用いて対応する実施例1と同一のガラス−エポキシ基板に載置し、実施例1と同一のリフローを用いて接合した。この後に、フラックス洗浄(以下、フラックス洗浄2という)を行った。次に液状注入封止アンダーフィル剤[(CRP−4152(住友ベークライト(株)・製))を充填させ、150℃、120分で硬化させた。図7に示すように、硬化したアンダーフィル材11が充填され、半田電極が補強されている。実施例1と同様の信頼性試験を行った。
【0024】
【表1】
【0025】
実施例1、実施例2は、一括接合ができ、半田電極周辺が完全に補強されているため、T/C信頼性に優れている。比較例1、比較例2では半田電極が部分的にしか補強されていないので、T/C信頼性に劣る。比較例3、比較例4は、T/C信頼性には優れている。いずれにしても比較例1〜比較例4は一括接合ができないので、生産性の相対工数の比較では、本発明に較べて劣る。
【0026】
【発明の効果】
本発明の組立方法に従うと、用いる半田ペーストがBステージ性を有しており、B−ステージ状態にすることにより、半導体素子を半導体搭載用基板に載置したとき位置ずれ、潰れがなく、半田電極形成を一括に行うことができ、同時に半田電極の周り、半導体素子の電極形成部位と半導体搭載用基板の電極形成部位の周りを硬化した熱硬化性成分で補強でき、従来の液状注入封止アンダーフィル材で充填する組立方法に比べ、製造工程を大幅に短縮化することができる。B−ステージ性を有するため、B−ステージ状態での在庫が可能となり計画的生産を行うことができる。
【図面の簡単な説明】
【図1】回路形成されたウエハーの電極形成部位に、半田ペーストを塗布した状態を示す断面の概念図である。
【図2】ウエハーを各半導体素子にダイシングした状態を示す断面の図である。
【図3】B−ステージ化された半田ペーストを有する半導体素子をプリント配線基板の電極形成部位に載置した状態を示す断面の概念図である。
【図4】半導体素子とプリント配線基板が半田電極を介して接合され、半田電極の周り、半導体素子の電極形成部位とプリント配線基板の電極形成部位の周りを硬化した熱硬化性成分で補強された状態を示す断面図である。
【図5】比較例1における、硬化した熱硬化性成分が、半田電極のガラス−エポキシ基板の近い側、基板の電極形成部位の周りを覆っている状態を示す断面図である。
【図6】比較例2における、硬化した熱硬化性成分が、半田電極の半導体素子の近い側、半導体素子の電極形成部位の周りを覆っている状態を示す断面図である。
【図7】比較例4における、硬化したアンダーフィル材が充填され、半田電極が補強されていることを示す断面図である。
Claims (2)
- (A)エポキシ樹脂と、常温で結晶の1分子当たり少なくとも2個以上のフェノール性水酸基と1分子当たり少なくとも1個以上の芳香族カルボン酸を有するフラックス機能を有する硬化剤を含む熱硬化性成分、(B)前記エポキシ樹脂を溶解させ前記硬化剤を溶解せず、且つ水酸基を有さない溶剤及び(C)半田粉を必須成分とし、且つB−ステージ性を有することを特徴とする半田ペースト。
- 請求項1記載の半田ペーストを半導体素子搭載用基板もしくはウエハー又は個片化した半導体素子に塗布し、加熱処理により半田ペーストをB−ステージ化後、接合する部位を有する部材に載置し、全体加熱法又は部分加熱法を用いて半田粉の融点以上に加熱し、半田電極形成及び半導体素子/半導体搭載用基板間の電気的接合を行い、且つ熱硬化性成分が前記半田電極の周囲を補強することを特徴とする半導体装置の組立方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002345116A JP4254216B2 (ja) | 2002-11-28 | 2002-11-28 | 半田ペースト及びそれを用いた半導体装置の組立方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002345116A JP4254216B2 (ja) | 2002-11-28 | 2002-11-28 | 半田ペースト及びそれを用いた半導体装置の組立方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004174574A true JP2004174574A (ja) | 2004-06-24 |
JP4254216B2 JP4254216B2 (ja) | 2009-04-15 |
Family
ID=32706374
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002345116A Expired - Fee Related JP4254216B2 (ja) | 2002-11-28 | 2002-11-28 | 半田ペースト及びそれを用いた半導体装置の組立方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4254216B2 (ja) |
Cited By (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2006041068A1 (ja) * | 2004-10-12 | 2006-04-20 | Matsushita Electric Industrial Co., Ltd. | 電子部品の実装方法 |
WO2006129630A1 (ja) * | 2005-05-31 | 2006-12-07 | Sumitomo Bakelite Co., Ltd. | プリアプライド用封止樹脂組成物、それを用いた半導体装置及びその製造方法 |
JP2007116079A (ja) * | 2005-09-26 | 2007-05-10 | Sumitomo Bakelite Co Ltd | プリアプライド用封止樹脂組成物及びそれを用いた半導体装置の製造方法 |
JP2007260683A (ja) * | 2006-03-27 | 2007-10-11 | Fujitsu Ltd | 半田付け用フラックス及び半導体素子の接合方法 |
JP2007277526A (ja) * | 2006-03-17 | 2007-10-25 | Matsushita Electric Ind Co Ltd | 導電性樹脂組成物とこれを用いた電極間の接続方法及び電子部品と回路基板の電気接続方法 |
WO2008054012A1 (fr) * | 2006-10-31 | 2008-05-08 | Sumitomo Bakelite Co., Ltd. | Ruban adhésif et dispositif à semi-conducteur l'utilisant |
JP2008112030A (ja) * | 2006-10-31 | 2008-05-15 | Sumitomo Bakelite Co Ltd | 接着剤付き光回路基板、光素子実装用部品及び光素子実装部品 |
JP2008111990A (ja) * | 2006-10-30 | 2008-05-15 | Sumitomo Bakelite Co Ltd | 接着剤付き光回路基板、光素子実装用部品及び光素子実装部品 |
JP2008198745A (ja) * | 2007-02-09 | 2008-08-28 | Sumitomo Bakelite Co Ltd | 半田バンプの形成方法、半田バンプ、半導体装置および半導体装置の製造方法 |
JPWO2010027017A1 (ja) | 2008-09-05 | 2012-02-02 | 住友ベークライト株式会社 | 導電接続材料およびそれを用いた端子間の接続方法ならびに接続端子の製造方法 |
WO2020059468A1 (ja) * | 2018-09-20 | 2020-03-26 | 信越化学工業株式会社 | 光学素子パッケージ用リッド、光学素子パッケージ及びそれらの製造方法 |
JP2021057292A (ja) * | 2019-10-01 | 2021-04-08 | 積水化学工業株式会社 | 接続構造体及び接続構造体の製造方法 |
-
2002
- 2002-11-28 JP JP2002345116A patent/JP4254216B2/ja not_active Expired - Fee Related
Cited By (21)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006114542A (ja) * | 2004-10-12 | 2006-04-27 | Matsushita Electric Ind Co Ltd | 電子部品実装方法 |
WO2006041068A1 (ja) * | 2004-10-12 | 2006-04-20 | Matsushita Electric Industrial Co., Ltd. | 電子部品の実装方法 |
WO2006129630A1 (ja) * | 2005-05-31 | 2006-12-07 | Sumitomo Bakelite Co., Ltd. | プリアプライド用封止樹脂組成物、それを用いた半導体装置及びその製造方法 |
TWI416671B (zh) * | 2005-05-31 | 2013-11-21 | Sumitomo Bakelite Co | A pre-coated encapsulated resin composition, a semiconductor device using the same, and a method for manufacturing the same |
US8169090B2 (en) | 2005-05-31 | 2012-05-01 | Sumitomo Bakelite Company, Ltd. | Encapsulating resin composition for preapplication, semiconductor device made with the same, and process for producing the same |
JP2007116079A (ja) * | 2005-09-26 | 2007-05-10 | Sumitomo Bakelite Co Ltd | プリアプライド用封止樹脂組成物及びそれを用いた半導体装置の製造方法 |
JP2007277526A (ja) * | 2006-03-17 | 2007-10-25 | Matsushita Electric Ind Co Ltd | 導電性樹脂組成物とこれを用いた電極間の接続方法及び電子部品と回路基板の電気接続方法 |
JP2007260683A (ja) * | 2006-03-27 | 2007-10-11 | Fujitsu Ltd | 半田付け用フラックス及び半導体素子の接合方法 |
JP2008111990A (ja) * | 2006-10-30 | 2008-05-15 | Sumitomo Bakelite Co Ltd | 接着剤付き光回路基板、光素子実装用部品及び光素子実装部品 |
JP5182094B2 (ja) * | 2006-10-31 | 2013-04-10 | 住友ベークライト株式会社 | 半導体電子部品及びそれを用いた半導体装置 |
JPWO2008054012A1 (ja) * | 2006-10-31 | 2010-02-25 | 住友ベークライト株式会社 | 接着テープ及びそれを用いてなる半導体装置 |
JP2008112030A (ja) * | 2006-10-31 | 2008-05-15 | Sumitomo Bakelite Co Ltd | 接着剤付き光回路基板、光素子実装用部品及び光素子実装部品 |
US8319350B2 (en) | 2006-10-31 | 2012-11-27 | Sumitomo Bakelite Co., Ltd. | Adhesive tape and semiconductor device using the same |
WO2008054011A1 (fr) * | 2006-10-31 | 2008-05-08 | Sumitomo Bakelite Co., Ltd. | Équipement électronique semi-conducteur et dispositif à semi-conducteur l'utilisant |
WO2008054012A1 (fr) * | 2006-10-31 | 2008-05-08 | Sumitomo Bakelite Co., Ltd. | Ruban adhésif et dispositif à semi-conducteur l'utilisant |
US8629564B2 (en) * | 2006-10-31 | 2014-01-14 | Sumitomo Bakelite Co., Ltd. | Semiconductor electronic component and semiconductor device using the same |
JP2008198745A (ja) * | 2007-02-09 | 2008-08-28 | Sumitomo Bakelite Co Ltd | 半田バンプの形成方法、半田バンプ、半導体装置および半導体装置の製造方法 |
JPWO2010027017A1 (ja) | 2008-09-05 | 2012-02-02 | 住友ベークライト株式会社 | 導電接続材料およびそれを用いた端子間の接続方法ならびに接続端子の製造方法 |
WO2020059468A1 (ja) * | 2018-09-20 | 2020-03-26 | 信越化学工業株式会社 | 光学素子パッケージ用リッド、光学素子パッケージ及びそれらの製造方法 |
JP2020047817A (ja) * | 2018-09-20 | 2020-03-26 | 信越化学工業株式会社 | 光学素子パッケージ用リッド、光学素子パッケージ及びそれらの製造方法 |
JP2021057292A (ja) * | 2019-10-01 | 2021-04-08 | 積水化学工業株式会社 | 接続構造体及び接続構造体の製造方法 |
Also Published As
Publication number | Publication date |
---|---|
JP4254216B2 (ja) | 2009-04-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5004351B2 (ja) | 半導体装置の製造方法 | |
JP4887850B2 (ja) | アンダーフィル用液状樹脂組成物、並びにそれを用いた半導体装置の製造方法及び半導体装置 | |
JP2006335817A (ja) | プリアプライド用封止樹脂組成物及びそれを用いた半導体装置の製造方法 | |
JP4206631B2 (ja) | 熱硬化性液状封止樹脂組成物、半導体素子の組立方法及び半導体装置 | |
JP4254216B2 (ja) | 半田ペースト及びそれを用いた半導体装置の組立方法 | |
JP6888749B1 (ja) | 電子部品装置を製造する方法 | |
JPWO2016148121A1 (ja) | フリップチップ実装体の製造方法、フリップチップ実装体、および先供給型アンダーフィル用樹脂組成物 | |
CN117070169A (zh) | 半导体用黏合剂及其制造方法、以及半导体装置及其制造方法 | |
JP3938502B2 (ja) | 液状封止樹脂組成物、半導体素子の組立方法及び半導体装置 | |
JP3732148B2 (ja) | 半導体装置の製造方法及び半導体装置 | |
JP2012212922A (ja) | 半田バンプの形成方法、半田バンプ、半導体装置および半導体装置の製造方法 | |
JP2008198745A (ja) | 半田バンプの形成方法、半田バンプ、半導体装置および半導体装置の製造方法 | |
JP4556631B2 (ja) | 液状樹脂組成物、それを用いた半導体装置の製造方法及び半導体装置 | |
JP6838686B2 (ja) | 電子部品装置を製造する方法、及びこれに用いられる積層フィルム | |
JP4449495B2 (ja) | 半導体装置の製造方法及び半導体装置 | |
JP4940768B2 (ja) | 液状樹脂組成物及び半導体装置の製造方法 | |
JP4729873B2 (ja) | 半導体素子の組立方法 | |
JP4119356B2 (ja) | 半導体装置の製造方法及び半導体装置 | |
JP6885527B1 (ja) | 電子部品装置を製造する方法、及び電子部品装置 | |
JPH11233560A (ja) | 半導体装置の製法 | |
TWI839521B (zh) | 製造電子零件裝置的方法以及電子零件裝置 | |
JP7434758B2 (ja) | 電子部品装置を製造する方法、及び電子部品装置 | |
JP2001246498A (ja) | 硬化性フラックス | |
JP4145779B2 (ja) | 半導体装置の製造方法及び半導体装置 | |
JP2001246497A (ja) | 硬化性フラックス |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050415 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070220 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070302 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070427 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081007 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081203 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090106 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090119 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120206 Year of fee payment: 3 |
|
R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120206 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130206 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130206 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140206 Year of fee payment: 5 |
|
LAPS | Cancellation because of no payment of annual fees |