JP2004172670A - 時間軸誤差検出器及びこれを用いた時間軸誤差補正装置 - Google Patents

Abstract

【課題】水平同期信号のパルスの後縁を用いて時間軸誤差を検出する場合に、誤った誤差情報を出力しないようにする。
【解決手段】時間軸誤差検出器として、基準となる水平同期信号の間隔に対する、映像信号が有する水平同期信号の間隔の誤差を求め、ベロシティーエラーとして出力するベロシティーエラー検出部と、ベロシティーエラーに応じた値を前記クロックのパルス毎に積分して出力する積分部と、水平同期信号に基づいて、所定の走査線の期間であるか否かを示す制御信号を生成して出力する制御信号生成部と、積分部の出力を、前記制御信号が所定の走査線の期間であることを示す場合には出力し、そうでない場合には出力しない論理ゲート部と、保持部の出力と論理ゲート部の出力とを加算して出力する加算器とを備える。
【選択図】 図１

Description

【０００１】
【発明の属する技術分野】
本発明は、水平同期信号を有する映像信号における時間軸変動を検出する時間軸誤差検出器及びこれを用いた時間軸誤差補正装置に関する。
【０００２】
【従来の技術】
一般に、ビデオテープレコーダ（以下では、ＶＴＲと称する）が出力する再生信号においては、ヘッド・ドラムシリンダの回転速度のむら等に起因して、時間軸変動、すなわち、例えば一定であるべき同期信号の間隔が一定しない現象が発生する。
【０００３】
この時間軸変動は、画質劣化を引き起こす要因となる。この時間軸変動に起因する画質劣化を改善する時間軸誤差補正装置が、例えば特許文献１及び特許文献２に開示されている。
【０００４】
時間軸誤差補正装置を用いて時間軸補正を行うためには、時間軸誤差の検出が必要であり、ベロシティーエラーを考慮することで検出精度が高くなる。特許文献１においては、時間軸誤差の検出器の例が時間軸誤差検出手段として開示されている。
【０００５】
以下、従来の時間軸誤差検出器の一例について図面を参照しながら説明する。図１０は、従来の時間軸誤差検出器の構成を示すブロック図である。図１１は、映像信号ＶＩの立ち下がりエッジを用いた時間軸誤差の検出について示すグラフである。
【０００６】
図１０において、時間軸誤差演算部８１には、水平同期信号を有し、一定の標本化間隔で標本化されたディジタル映像信号、及び水平同期検出信号ＨＤが入力される。時間軸誤差演算部８１は、水平同期信号における標本化のタイミングについて、１クロック以下の時間軸誤差である時間差ＥＮを検出する。フリップフロップ（Ｄ−ＦＦ）８２は、時間差ＥＮを１Ｈ（Ｈは水平同期信号の周期）の期間、遅延させて、時間差ＥＡとして遅延部８３に出力する。
【０００７】
一方、カウンタ８５は、クロックＣＬＫと水平同期検出信号ＨＤとを用いて、時間差ＥＡが検出されてから時間差ＥＮが検出されるまでのクロックのパルス数をカウントして、そのカウント値ＣＴをベロシティーエラー検出部８４に出力する。
【０００８】
ベロシティーエラー検出部８４は、現在の時間差ＥＮと、１Ｈ前の時間差ＥＡと、カウント値ＣＴとを用いて、１Ｈに相当する期間ＨＥを次式、
ＨＥ＝（１−ＥＡ）＋ＣＴ＋ＥＮ
によって、クロック周期を単位として求める。そして、ベロシティーエラー検出部８４は、クロック周期を単位として表した正確な１Ｈの期間ＨＴと期間ＨＥとの差であるベロシティーエラーＴＥを次式、
ＴＥ＝ＨＴ−ＨＥ
によって求め、遅延部８６に出力する。
【０００９】
遅延部８３，８６は、それぞれ、時間差ＥＡ及びベロシティーエラーＴＥに所定の遅延を与えて出力する。割算器８７、加算器９１，９３及びフリップフロップ９２は、クロックＣＬＫに従って、次式、
ＥＲＫ ＝ ＥＡ＋（ＴＥ／ＨＴ）×ｊ
の処理を行い（０≦ｊ≦（ＨＴ−１））、時間軸誤差情報ＥＲＫを求める。
【００１０】
【特許文献１】
特開平３−２７３７８２号公報
【特許文献２】
特開平９−１１６８７３号公報
【００１１】
【発明が解決しようとする課題】
一般に、ＶＴＲの再生信号に含まれる水平同期信号は、テープへの記録処理及び再生信号処理の影響を受けてエッジが鈍る。特に、立ち上がりエッジよりも立下りエッジが鈍る傾向にあるので、精度のよい時間軸補正を行う場合には、水平同期信号の立ち上がりエッジを用いることが多い。ところが、この場合、次のような問題がある。
【００１２】
図１２は、第２フィールドの最終ライン付近の映像信号ＶＩを示すグラフである。第２フィールドの最終ラインの映像信号の後に等化パルスが続いている。等化パルスは本来の水平同期信号のパルスよりも幅が狭いので、これらのパルスの後縁である立ち上がりエッジで時間軸誤差検出を行う場合には、パルス幅の差が時間軸誤差として扱われ、求められる期間ＨＥに反映されてしまう。
【００１３】
つまり、等化パルスを含む期間においては誤ったベロシティーエラー検出を行ってしまい、時間軸誤差を正しく検出することができないという問題があった。また、この正しくない検出結果を用いて時間軸誤差の補正を行うと、逆に大きな時間軸誤差を発生させてしまうという問題があった。
【００１４】
この場合に求められた期間ＨＥを用いて映像信号の時間軸補正を行うと、期間ＨＥの映像信号を、本来検出されるべき１Ｈの期間ＨＥＡの信号となるように時間軸方向に伸長することになる。すると、画面上では映像が右に伸びたように見え、視覚的によくない映像となってしまう。
【００１５】
本発明は、水平同期信号のパルスの後縁を用いて時間軸誤差を検出する場合に、誤った誤差情報を出力しない時間軸誤差検出器を提供することを目的とする。
【００１６】
また、本発明は、この時間軸誤差検出器を用いることによって、映像信号の時間軸誤差補正を誤ることなく行うことができる時間軸誤差補正装置を提供することを目的とする。
【００１７】
【課題を解決するための手段】
前記課題を解決するため、請求項１の発明が講じた手段は、時間軸誤差検出器として、水平同期信号を有するディジタル化された映像信号が前記水平同期信号のパルスの後縁において所定の値に達すべきタイミングと、前記映像信号の標本化タイミングとの時間差を求めて出力する時間軸誤差演算部と、前記時間差を、前記時間軸誤差演算部がその次の時間差を出力するまで保持して出力する保持部と、前記映像信号の各標本化タイミングを示すクロックのパルス数をカウントし、得られたカウント値を出力する第１のカウンタと、前記時間軸誤差演算部が出力する時間差、前記保持部が出力する時間差、及び前記第１のカウンタが出力するカウント値に基づいて、基準となる水平同期信号の間隔に対する、前記映像信号が有する水平同期信号の間隔の誤差を求め、ベロシティーエラーとして出力するベロシティーエラー検出部と、前記ベロシティーエラーに応じた値を前記クロックのパルス毎に積分して出力する積分部と、前記水平同期信号に基づいて、所定の走査線の期間であるか否かを示す制御信号を生成して出力する制御信号生成部と、前記積分部の出力を、前記制御信号が前記所定の走査線の期間であることを示す場合には出力し、そうでない場合には出力しない論理ゲート部と、前記保持部の出力と前記論理ゲート部の出力とを加算して出力する加算器とを備えるものである。
【００１８】
請求項１の発明によると、水平同期信号のパルスの後縁を用いて映像信号の時間軸誤差検出を行う場合において、誤った時間軸誤差情報を加算部から出力しないようにすることができる。このため、誤検出することなく、水平同期信号の立ち上がりエッジを用いて精度のよい時間軸誤差検出を行うことができる。
【００１９】
また、請求項２の発明では、請求項１に記載の時間軸誤差検出器において、前記制御信号生成部は、前記映像信号の垂直同期信号に応じたタイミングでリセットされ、前記水平同期信号のパルス数をカウントし、得られたカウント値を出力する第２のカウンタと、前記第２のカウンタが出力するカウント値が所定の値である場合には前記所定の走査線の期間であることを、そうでない場合には前記所定の走査線の期間ではないことを示す前記制御信号を出力するデコード部とを備えるものである。
【００２０】
請求項２の発明によると、水平同期信号のパルス数をカウントするので、例えば等化パルス直前のラインにおいて、検出したベロシティーエラーを時間軸誤差情報に反映させないようにすることができる。
【００２１】
また、請求項３の発明では、請求項２に記載の時間軸誤差検出器において、前記デコード部は、入力された選択信号に応じて、前記所定の走査線の期間であることを示す前記制御信号を出力するものである。
【００２２】
請求項３の発明によると、任意のラインにおいて、検出したベロシティーエラーを時間軸誤差情報に反映させないようにすることができる。このため、所定のライン以外において時間軸誤差が誤検出されるような場合にも、誤った情報を時間軸誤差情報に反映させないようにすることができる。
【００２３】
また、請求項４の発明では、請求項１に記載の時間軸誤差検出器において、前記制御信号生成部は、前記水平同期信号のパルス期間中における前記クロックのパルス数をカウントし、得られたカウント値を出力する第２のカウンタと、前記第２のカウンタが出力するカウント値が所定の値よりも小さい場合には前記所定の走査線の期間であることを、そうでない場合には前記所定の走査線の期間ではないことを示す前記制御信号を出力するデコード部とを備えるものである。
【００２４】
請求項４の発明によると、水平同期信号内のクロックのパルス数をカウントし、得られたカウント値によって等化パルスを検出するので、等化パルス直前のラインにおいて、検出したベロシティーエラーを時間軸誤差情報に反映させないようにすることができる。また、このカウントを行うカウンタの回路規模を、水平同期信号のパルス数をカウントして等化パルス直前のラインを検出する場合よりも小さくすることができる。
【００２５】
また、請求項５の発明は、時間軸誤差検出器として、水平同期信号を有するディジタル化された映像信号が所定の値に達すべきタイミングと、前記映像信号の標本化タイミングとの時間差を、制御信号に応じて前記水平同期信号の前縁又は後縁において求めて出力する時間軸誤差演算器と、前記水平同期信号に基づいて、所定の走査線の期間であるか否かを示す前記制御信号を生成して出力する制御信号生成部と、前記時間差を、前記時間軸誤差演算器がその次の時間差を出力するまで保持して出力する保持部と、前記映像信号の各標本化タイミングを示すクロックのパルス数をカウントし、得られたカウント値を出力する第１のカウンタと、前記時間軸誤差演算器が出力する時間差、前記保持部が出力する時間差、及び前記第１のカウンタが出力するカウント値に基づいて、基準となる水平同期信号の間隔に対する、前記映像信号が有する水平同期信号の間隔の誤差を求め、ベロシティーエラーとして出力するベロシティーエラー検出部と、前記ベロシティーエラーに応じた値を前記クロックのパルス毎に積分して出力する積分部と、前記保持部の出力と前記積分部の出力とを加算して出力する加算器とを備えるものである。
【００２６】
請求項５の発明によると、等化パルスの直前のラインにおいては水平同期信号のパルスの前縁を用い、その他のラインにおいては水平同期信号のパルスの後縁を用いて時間軸誤差検出を行うようにすることができるので、誤った時間軸誤差情報を出力しないようにすることができる。
【００２７】
また、請求項６の発明では、請求項５に記載の時間軸誤差検出器において、前記制御信号生成部は、前記映像信号の垂直同期信号に応じたタイミングでリセットされ、前記水平同期信号のパルス数をカウントし、得られたカウント値を出力する第２のカウンタと、前記第２のカウンタが出力するカウント値が所定の値である場合には前記所定の走査線の期間であることを、そうでない場合には前記所定の走査線の期間ではないことを示す前記制御信号を出力するデコード部とを備えるものである。
【００２８】
請求項６の発明によると、水平同期信号のパルス数をカウントするので、例えば等化パルス直前のラインにおいて、水平同期信号のパルスの前縁を用いて時間軸誤差検出を正しく行うようにすることができる。
【００２９】
また、請求項７の発明では、請求項６に記載の時間軸誤差検出器において、前記デコード部は、入力された選択信号に応じて、前記所定の走査線の期間であることを示す前記制御信号を出力するものである。
【００３０】
請求項７の発明によると、任意のラインにおいて、水平同期信号のいずれのエッジで時間軸誤差を検出するかを選択することができる。このため、時間軸誤差検出が正しく行えない場合に、水平同期信号のパルスの前縁を用いて時間軸誤差検出を行うようにすることができる。
【００３１】
また、請求項８の発明は、時間軸誤差補正装置として、水平同期信号を有するディジタル化された映像信号の時間軸誤差情報を求めて出力する時間軸誤差検出器と、前記映像信号を蓄える複数のラインメモリを有するメモリ部と、前記映像信号中の同期信号が検出される毎に、前記メモリ部の各ラインメモリの所定アドレスより書き込みが始まるように、前記書き込みを制御する書込制御部と、前記メモリ部から前記映像信号を読み出し、これに対して前記時間軸誤差情報に基づいた補間を行って出力する補間部とを備え、前記時間軸誤差検出器は、前記映像信号が前記水平同期信号のパルスの後縁において所定の値に達すべきタイミングと、前記映像信号の標本化タイミングとの時間差を求めて出力する時間軸誤差演算部と、前記時間差を、前記時間軸誤差演算部がその次の時間差を出力するまで保持して出力する保持部と、前記映像信号の各標本化タイミングを示すクロックのパルス数をカウントし、得られたカウント値を出力する第１のカウンタと、前記時間軸誤差演算部が出力する時間差、前記保持部が出力する時間差、及び前記第１のカウンタが出力するカウント値に基づいて、基準となる水平同期信号の間隔に対する、前記映像信号が有する水平同期信号の間隔の誤差を求め、ベロシティーエラーとして出力するベロシティーエラー検出部と、前記ベロシティーエラーに応じた値を前記クロックのパルス毎に積分して出力する積分部と、前記水平同期信号に基づいて、所定の走査線の期間であるか否かを示す制御信号を生成して出力する制御信号生成部と、前記積分部の出力を、前記制御信号が前記所定の走査線の期間であることを示す場合には出力し、そうでない場合には出力しない論理ゲート部と、前記保持部の出力と前記論理ゲート部の出力とを加算して、得られた和を前記時間軸誤差情報として出力する加算器とを備えるものである。
【００３２】
請求項８の発明によると、映像信号に対して、時間軸誤差の補正を正しく、かつ、精度よく行うことができる。
【００３３】
また、請求項９の発明は、時間軸誤差補正装置として、水平同期信号を有するディジタル化された映像信号の時間軸誤差情報を求めて出力する時間軸誤差検出器と、前記映像信号を蓄える複数のラインメモリを有するメモリ部と、前記映像信号中の同期信号が検出される毎に、前記メモリ部の各ラインメモリの所定アドレスより書き込みが始まるように、前記書き込みを制御する書き込み制御部と、前記メモリ部から前記映像信号を読み出し、これに前記映像信号の標本化周波数の整数倍の周波数でオーバーサンプリングを行って出力する第１の補間部と、前記第１の補間部においてオーバーサンプリングされた映像信号に対して前記時間軸誤差情報に基づいた補間を行って出力する第２の補間部と、前記第２の補間部において補間された映像信号に対して、その標本化周波数が前記映像信号の標本化周波数と同じになるようにデータを間引いて出力する間引き部とを備え、前記時間軸誤差検出器は、前記映像信号が前記水平同期信号のパルスの後縁において所定の値に達すべきタイミングと、前記映像信号の標本化タイミングとの時間差を求めて出力する時間軸誤差演算部と、前記時間差を、前記時間軸誤差演算部がその次の時間差を出力するまで保持して出力する保持部と、前記映像信号の各標本化タイミングを示すクロックのパルス数をカウントし、得られたカウント値を出力する第１のカウンタと、前記時間軸誤差演算部が出力する時間差、前記保持部が出力する時間差、及び前記第１のカウンタが出力するカウント値に基づいて、基準となる水平同期信号の間隔に対する、前記映像信号が有する水平同期信号の間隔の誤差を求め、ベロシティーエラーとして出力するベロシティーエラー検出部と、前記ベロシティーエラーに応じた値を前記クロックのパルス毎に積分して出力する積分部と、前記水平同期信号に基づいて、所定の走査線の期間であるか否かを示す制御信号を生成して出力する制御信号生成部と、前記積分部の出力を、前記制御信号が前記所定の走査線の期間であることを示す場合には出力し、そうでない場合には出力しない論理ゲート部と、前記保持部の出力と前記論理ゲート部の出力とを加算して、得られた和を前記時間軸誤差情報として出力する加算器とを備えるものである。
【００３４】
請求項９の発明によると、映像信号をオーバーサンプリングして処理するので、フィルタのタップ数が少なくて済む。このため、時間軸誤差補正装置の回路規模を小さくすることができる。
【００３５】
また、請求項１０の発明では、請求項８又は９のいずれか１項に記載の時間軸誤差補正装置において、前記制御信号生成部は、前記映像信号の垂直同期信号に応じたタイミングでリセットされ、前記水平同期信号のパルス数をカウントし、得られたカウント値を出力する第２のカウンタと、前記第２のカウンタが出力するカウント値が所定の値である場合には前記所定の走査線の期間であることを、そうでない場合には前記所定の走査線の期間ではないことを示す前記制御信号を出力するデコード部とを備えるものである。
【００３６】
また、請求項１１の発明では、請求項１０に記載の時間軸誤差補正装置において、前記デコード部は、入力された選択信号に応じて、前記所定の走査線の期間であることを示す前記制御信号を出力するものである。
【００３７】
請求項１１の発明によると、任意のラインにおいて、検出したベロシティーエラーを時間軸誤差情報に反映させないようにすることができる。このため、ベロシティーエラーを考慮するか否かで補正の結果がどのように異なるかを容易に比較することができる。
【００３８】
また、請求項１２の発明では、請求項８又は９のいずれか１項に記載の時間軸誤差補正装置において、前記制御信号生成部は、前記水平同期信号のパルス期間中における前記クロックのパルス数をカウントし、得られたカウント値を出力する第２のカウンタと、前記第２のカウンタが出力するカウント値が所定の値よりも小さい場合には前記所定の走査線の期間であることを、そうでない場合には前記所定の走査線の期間ではないことを示す前記制御信号を出力するデコード部とを備えるものである。
【００３９】
また、請求項１３の発明は、時間軸誤差補正装置として、水平同期信号を有するディジタル化された映像信号の時間軸誤差情報を求めて出力する時間軸誤差検出器と、前記映像信号を蓄える複数のラインメモリを有するメモリ部と、前記映像信号中の同期信号が検出される毎に、前記メモリ部の各ラインメモリの所定アドレスより書き込みが始まるように、前記書き込みを制御する書込制御部と、前記メモリ部から前記映像信号を読み出し、これに対して前記時間軸誤差情報に基づいた補間を行って出力する補間部とを備え、前記時間軸誤差検出器は、前記映像信号が所定の値に達すべきタイミングと、前記映像信号の標本化タイミングとの時間差を、制御信号に応じて前記水平同期信号の前縁又は後縁において求めて出力する時間軸誤差演算器と、前記水平同期信号に基づいて、所定の走査線の期間であるか否かを示す前記制御信号を生成して出力する制御信号生成部と、前記時間差を、前記時間軸誤差演算器がその次の時間差を出力するまで保持して出力する保持部と、前記映像信号の各標本化タイミングを示すクロックのパルス数をカウントし、得られたカウント値を出力する第１のカウンタと、前記時間軸誤差演算器が出力する時間差、前記保持部が出力する時間差、及び前記第１のカウンタが出力するカウント値に基づいて、基準となる水平同期信号の間隔に対する、前記映像信号が有する水平同期信号の間隔の誤差を求め、ベロシティーエラーとして出力するベロシティーエラー検出部と、前記ベロシティーエラーに応じた値を前記クロックのパルス毎に積分して出力する積分部と、前記保持部の出力と前記積分部の出力とを加算して、得られた和を前記時間軸誤差情報として出力する加算器とを備えるものである。
【００４０】
また、請求項１４の発明は、時間軸誤差補正装置として、水平同期信号を有するディジタル化された映像信号の時間軸誤差情報を求めて出力する時間軸誤差検出器と、前記映像信号を蓄える複数のラインメモリを有するメモリ部と、前記映像信号中の同期信号が検出される毎に、前記メモリ部の各ラインメモリの所定アドレスより書き込みが始まるように、前記書き込みを制御する書き込み制御部と、前記メモリ部から前記映像信号を読み出し、これに前記映像信号の標本化周波数の整数倍の周波数でオーバーサンプリングを行って出力する第１の補間部と、前記第１の補間部においてオーバーサンプリングされた映像信号に対して前記時間軸誤差情報に基づいた補間を行って出力する第２の補間部と、前記第２の補間部において補間された映像信号に対して、その標本化周波数が前記映像信号の標本化周波数と同じになるようにデータを間引いて出力する間引き部とを備え、前記時間軸誤差検出器は、前記映像信号が所定の値に達すべきタイミングと、前記映像信号の標本化タイミングとの時間差を、制御信号に応じて前記水平同期信号の前縁又は後縁において求めて出力する時間軸誤差演算器と、前記水平同期信号に基づいて、所定の走査線の期間であるか否かを示す前記制御信号を生成して出力する制御信号生成部と、前記時間差を、前記時間軸誤差演算器がその次の時間差を出力するまで保持して出力する保持部と、前記映像信号の各標本化タイミングを示すクロックのパルス数をカウントし、得られたカウント値を出力する第１のカウンタと、前記時間軸誤差演算器が出力する時間差、前記保持部が出力する時間差、及び前記第１のカウンタが出力するカウント値に基づいて、基準となる水平同期信号の間隔に対する、前記映像信号が有する水平同期信号の間隔の誤差を求め、ベロシティーエラーとして出力するベロシティーエラー検出部と、前記ベロシティーエラーに応じた値を前記クロックのパルス毎に積分して出力する積分部と、前記保持部の出力と前記積分部の出力とを加算して、得られた和を前記時間軸誤差情報として出力する加算器とを備えるものである。
【００４１】
また、請求項１５の発明では、請求項１３又は１４のいずれか１項に記載の時間軸誤差補正装置において、前記制御信号生成部は、前記映像信号の垂直同期信号に応じたタイミングでリセットされ、前記水平同期信号のパルス数をカウントし、得られたカウント値を出力する第２のカウンタと、前記第２のカウンタが出力するカウント値が所定の値である場合には前記所定の走査線の期間であることを、そうでない場合には前記所定の走査線の期間ではないことを示す前記制御信号を出力するデコード部とを備えるものである。
【００４２】
また、請求項１６の発明では、請求項１５に記載の時間軸誤差補正装置において、前記デコード部は、入力された選択信号に応じて、前記所定の走査線の期間であることを示す前記制御信号を出力するものである。
【００４３】
請求項１６の発明によると、任意のラインにおいて、水平同期信号のいずれのエッジで時間軸誤差を検出するかを選択することができる。このため、時間軸誤差を検出するエッジによって補正の結果がどのように異なるかを容易に比較することができる。
【００４４】
【発明の実施の形態】
以下、本発明の実施の形態について、図面を参照しながら説明する。
【００４５】
（第１の実施形態）
図１は、本発明の第１の実施形態に係る時間軸誤差検出器の構成を示すブロック図である。図１の時間軸誤差検出器は、時間軸誤差演算部１２と、保持部１４と、遅延部１６，２４，４６と、ベロシティーエラー検出部１８と、第１のカウンタ２２と、割算器２６と、加算器２８と、積分部３０と、制御信号生成部４０と、論理ゲート部５２とを備えている。積分部３０は、加算器３２と、保持部３４とを備えている。制御信号生成部４０は、第２のカウンタ４２と、デコード部４４とを備えている。時間軸誤差演算部１２には、映像信号ＶＩが入力されている。
【００４６】
図２は、映像信号ＶＩの立ち上がりエッジを用いた時間軸誤差の検出について示すグラフである。ここでは例として、映像信号ＶＩは、ＶＴＲ等から再生されたＮＴＳＣ（ｎａｔｉｏｎａｌ ｔｅｌｅｖｉｓｉｏｎ ｓｙｓｔｅｍ ｃｏｍｍｉｔｔｅｅ）方式の映像信号が周波数１４．３ＭＨｚのクロックＣＬＫのパルスのタイミングで標本化されたディジタル信号であるとする。図２のように、映像信号ＶＩは、負極性の水平同期信号を有している。
【００４７】
以下、図１の時間軸誤差検出器の具体的な動作について、図１及び図２を参照して説明する。時間軸誤差演算部１２には、映像信号ＶＩの他に、水平同期検出信号ＨＤが入力されている。水平同期検出信号ＨＤは、映像信号ＶＩの値が減少していくときに、これが所定のスレッショルドレベルＴＨＲに達した後の最初の標本化タイミングで立ち上がり、映像信号ＶＩの値が増加していくときに、これがスレッショルドレベルＴＨＲに達した後の最初の標本化タイミングで立ち下がる信号である。水平同期検出信号ＨＤは、映像信号ＶＩが有する水平同期信号を表している。
【００４８】
時間軸誤差演算部１２は、映像信号ＶＩが水平同期信号のパルスの立ち上がりエッジにおいてスレッショルドレベルＴＨＲに達すべきタイミングと、その直前の映像信号ＶＩの標本化タイミングとの差を求め、時間差ＥＮとして保持部１４及びベロシティーエラー検出部１８に出力する。時間差ＥＮは、映像信号ＶＩの時間軸誤差のうち、クロックＣＬＫの１周期、すなわち、映像信号ＶＩの標本化間隔よりも短い部分を示している。
【００４９】
保持部１４は、水平同期検出信号ＨＤに従って、時間差ＥＮを１Ｈ（Ｈは水平同期信号の周期）の間保持して、遅延部１６及びベロシティーエラー検出部１８に出力する。すなわち、保持部１４は、時間軸誤差演算部１２が出力する時間差ＥＮの１Ｈ前の時点で求められた時間差ＥＡを出力する。遅延部１６は、時間差ＥＡに所定の遅延を与えて、加算器２８に出力する。
【００５０】
カウンタ２２には、水平同期検出信号ＨＤ及びクロックＣＬＫが入力されている。カウンタ２２は、水平同期検出信号ＨＤの立ち下がりエッジでリセットされ、クロックＣＬＫのパルス数をカウントし、時間差ＥＡが検出されてから時間差ＥＮが検出されるまでに得られたカウント値ＣＴをベロシティーエラー検出部１８に出力する。
【００５１】
以下では、クロックＣＬＫの周期を単位として時間を表すこととする。ベロシティーエラー検出部１８は、時間差ＥＡ，ＥＮ及びカウント値ＣＴに基づいて、映像信号ＶＩの１Ｈに相当する期間ＨＥを次式、
ＨＥ＝（１−ＥＡ）＋ＣＴ＋ＥＮ
により求める。更に、ベロシティーエラー検出部１８は、基準となる正確な１Ｈの期間ＨＴを用いて、ベロシティーエラーＴＥを次式、
ＴＥ＝ＨＴ−ＨＥ
により求め、遅延部２４に出力する。
【００５２】
遅延部２４は、ベロシティーエラーＴＥに所定の遅延を与えて、割算器２６に出力する。遅延部１６と遅延部２４とは、水平同期検出信号ＨＤの同一のパルスに応じて得られた遅延部１６の出力と論理ゲート部５２の出力とがほぼ同時に加算器２８に達するように、それぞれに入力された信号に遅延を与える。割算器２６は、ベロシティーエラーＴＥを期間ＨＴで割り、積分部３０の加算器３２に出力する。
【００５３】
加算器３２は、割算器２６の出力と保持部３４の出力とを加算して、保持部３４及び論理ゲート部５２に出力する。保持部３４は、加算器３２の出力を保持し、これを加算器３２にクロックＣＬＫのパルス毎に出力する。すなわち、積分部３０は、割算器２６の出力をクロックＣＬＫのパルス毎に積分し、論理ゲート部５２に出力する。
【００５４】
カウンタ４２には、映像信号ＶＩから求められ、その垂直同期信号のタイミングを示す垂直同期検出信号ＶＤと、水平同期検出信号ＨＤとが入力されている。カウンタ４２は、垂直同期検出信号ＶＤに応じて所定の値がセットされた後、水平同期検出信号ＨＤのパルス数をカウントし、得られたカウント値ＣＴ２をデコード部４４に出力する。ここで、カウンタ４２は、カウントアップ後、時間が例えば０．８Ｈ以上経過した後でなければ次のカウントアップを行わない。すなわち、カウンタ４２は、等化パルスを２回に１回しかカウントせず、また、第１フィールドの最終ライン（第２６３ライン）後の最初の等化パルスをカウントしない。
【００５５】
デコード部４４は、カウント値ＣＴ２が所定の値であるときに、制御信号ＳＣをアサートして遅延部４６に出力する。ＮＴＳＣ方式の映像信号の場合、第２６３ライン又は第５２５ラインにおいて、デコード部４４は制御信号ＳＣをアサートして出力する。すなわち、制御信号ＳＣは、各フィールドの最終の走査線の期間であるか否かを示している。
【００５６】
例えば、カウンタ４２には、垂直同期検出信号ＶＤに応じて値“７”がセットされるとし、デコード部４４は、カウント値ＣＴ２が“２６３”になったときに制御信号ＳＣをアサートする。
【００５７】
遅延部４６は、制御信号ＳＣに所定の遅延を与えて論理ゲート部５２に出力する。遅延部２４と遅延部４６とは、水平同期検出信号ＨＤの同一のパルスに応じて得られた積分部３０の出力と遅延部４６の出力とがほぼ同時に論理ゲート部５２に達するように、それぞれに入力された信号に遅延を与える。
【００５８】
論理ゲート部５２は、積分部３０が出力する積分値を、遅延部４６の出力がアサートされていないときはそのまま加算器２８に出力し、アサートされているときは出力しない。加算器２８は、遅延部１６が出力する時間差ＥＡと、論理ゲート部５２の出力とを加算し、得られた和を時間軸誤差情報ＥＲとして出力する。
【００５９】
このようにして得られる時間軸誤差情報ＥＲは、次式、
ＥＲ＝ＥＡ＋（ＴＥ／ＨＴ）×ｊ （第２６３，５２５ライン以外）
ＥＲ＝ＥＡ （第２６３，５２５ライン）
で表される。ここで、ＮＴＳＣ方式の場合、ＨＴ＝９１０，０≦ｊ≦９０９である。
【００６０】
なお、水平同期信号が負極性のパルスであって、その立ち上がりエッジを用いて時間軸誤差情報を求める場合について説明したが、水平同期信号が正極性のパルスであって、その立ち下がりエッジを用いて時間軸誤差情報を求める場合についても同様に説明することができる。
【００６１】
以上のように、図１の時間軸誤差検出器は、水平同期信号のパルス数をカウントするカウンタ４２と、ベロシティーエラーＴＥに基づいて得られた値をマスクする論理ゲート部５２とを備えている。このため、第１及び第２フィールドのそれぞれの最終ラインである第２６３ライン及び第５２５ラインにおいては、検出したベロシティーエラーを時間軸誤差情報ＥＲに反映させないようにすることができる。したがって、精度のよい時間軸誤差情報を得るために水平同期信号のパルスの後縁を用いる場合に、誤った情報を出力しないようにすることができる。
【００６２】
（第１の実施形態の第１の変形例）
図３は、本発明の第１の実施形態の第１の変形例に係る時間軸誤差検出器の構成を示すブロック図である。図３の時間軸誤差検出器は、図１の時間軸誤差検出器において、制御信号生成部４０に代えて制御信号生成部１４０を備えるものである。制御信号生成部１４０は、制御信号生成部４０において、デコード部４４に代えてデコード部１４４を備えるものである。
【００６３】
デコード部１４４には、カウンタ４２が出力するカウント値ＣＴ２の他に、外部から選択信号ＳＳが入力されている。デコード部１４４は、デコード部４４とほぼ同様に動作するが、選択信号ＳＳがアサートされているときには、カウント値ＣＴ２の値に係わらず、制御信号ＳＣをアサートして遅延部４６に出力する。
【００６４】
したがって、図３の時間軸誤差検出器によると、任意のラインにおいて、ベロシティーエラー検出結果を時間軸誤差情報ＥＲに反映させないようにすることができる。つまり、フィールドの最終ライン以外においても誤った時間軸誤差検出が行われている場合には、そのラインにおいて選択信号ＳＳをアサートすれば、誤った時間軸誤差情報を出力することがない。また、任意のラインにおいて、ベロシティーエラーＴＥに基づいて得られた値をマスクすることができるので、任意のラインで時間軸補正動作の検証を行うことが可能である。
【００６５】
（第１の実施形態の第２の変形例）
図４は、本発明の第１の実施形態の第２の変形例に係る時間軸誤差検出器の構成を示すブロック図である。図４の時間軸誤差検出器は、図１の時間軸誤差検出器において、制御信号生成部４０に代えて制御信号生成部２４０を、遅延部４６に代えて遅延部２４６を備えるものである。制御信号生成部２４０は、カウンタ２４２と、デコード部２４４とを備える。
【００６６】
カウンタ２４２には、水平同期検出信号ＨＤ及びクロックＣＬＫが入力されている。カウンタ２４２は、水平同期信号のパルス期間中におけるクロックＣＬＫのパルス数、すなわち、水平同期検出信号ＨＤのパルス期間中におけるクロックＣＬＫのパルス数をカウントし、得られたカウント値をデコード部２４４に出力する。デコード部２４４は、入力されたカウント値が所定の値以下である場合には、制御信号ＳＣをアサートして遅延部２４６に出力する。遅延部２４６は、図１の場合と同様に、制御信号ＳＣに所定の遅延を与えて論理ゲート部５２に出力する。
【００６７】
例えば、映像信号がＮＴＳＣ方式のものであって、基準となるクロックＣＬＫの周波数が１４．３ＭＨｚである場合には、水平同期信号のパルスの期間は、クロックＣＬＫの約６８周期に等しい。そこで、デコード部２４４は、入力されたカウント値が例えば４０以下である場合に、制御信号ＳＣをアサートして出力する。等化パルスの幅はクロックＣＬＫの４０周期よりも狭いので、等化パルスが入力されると、積分部３０の出力であるベロシティーエラーＴＥに基づいて得られた値をマスクすることができる。
【００６８】
また、カウンタ２４２は、４０程度の値までカウントすることができれば十分であるので、カウンタ２４２として６ビットのカウンタを用いることができる。図１のカウンタ４２のように、垂直同期信号間において水平同期信号のパルス数をカウントする場合には、８ビットのカウンタが必要であるので、図１の場合に比べて回路規模を削減することができる。
【００６９】
（第１の実施形態の第３の変形例）
図５は、本発明の第１の実施形態の第３の変形例に係る時間軸誤差検出器の構成を示すブロック図である。図５の時間軸誤差検出器は、図１の時間軸誤差検出器において、時間軸誤差演算部１２に代えて時間軸誤差演算器１６０を備え、制御信号生成部４０の出力を時間軸誤差演算器１６０に、積分部３０の出力を加算器２８に与えるようにしたものである。また、図５の時間軸誤差検出器は、遅延部４６と、論理ゲート部５２とは備えていない。
【００７０】
図６は、図５の時間軸誤差演算器１６０の構成の例を示すブロック図である。時間軸誤差演算器１６０は、時間軸誤差演算部１２，１６４と、スイッチ１６６とを備えている。時間軸誤差演算部１２は、図１を参照して説明したものであり、水平同期信号の立ち上がりエッジにおいて時間軸誤差を求め、スイッチ１６６に出力する。時間軸誤差演算部１６４は、水平同期信号の立ち下がりエッジにおいて時間軸誤差を求め、スイッチ１６６に出力するものであって、図１０の時間軸誤差演算部８１と同様のものである。
【００７１】
スイッチ１６６には、デコード部４４から制御信号ＳＣが入力されている。スイッチ１６６は、制御信号ＳＣがアサートされている場合、すなわち、等化パルスの直前のラインにおいては時間軸誤差演算器１６４の出力を選択し、その他の場合には時間軸誤差演算器１２の出力を選択し、選択された値を時間差ＥＮとして保持部１４及びベロシティーエラー検出部１８に出力する。
【００７２】
図５の時間軸誤差検出器によると、等化パルスの直前のラインにおいては水平同期信号の立ち下がりエッジに基づいて時間軸誤差を求めるので、時間軸誤差を正しく求めることができる。
【００７３】
（第１の実施形態の第４の変形例）
図７は、本発明の第１の実施形態の第４の変形例に係る時間軸誤差検出器の構成を示すブロック図である。図７の時間軸誤差検出器は、図５の時間軸誤差検出器において、制御信号生成部４０に代えて制御信号生成部１４０を備えるものである。制御信号生成部１４０は、図３を参照して説明したものと同様である。
【００７４】
デコード部１４４には、カウンタ４２が出力するカウント値ＣＴ２の他に、外部から選択信号ＳＳが入力されている。デコード部１４４は、デコード部４４とほぼ同様に動作するが、選択信号ＳＳがアサートされているときには、カウント値ＣＴ２の値に係わらず、制御信号ＳＣをアサートして時間軸誤差演算部１１２に出力する。
【００７５】
したがって、図７の時間軸誤差検出器によると、任意のラインにおいて、水平同期信号の立ち下がりエッジに基づいて時間軸誤差を求めるようにすることができる。つまり、フィールドの最終ライン以外においても誤った時間軸誤差検出が行われている場合には、そのラインにおいて選択信号ＳＳをアサートすれば、誤った時間軸誤差情報を出力することがない。
【００７６】
（第２の実施形態）
図８は、本発明の第２の実施形態に係る時間軸誤差補正装置の構成を示すブロック図である。図８の時間軸誤差補正装置は、Ａ／Ｄ変換器５０２と、メモリ５０４と、同期信号検出器５０６と、書込制御回路（書込制御部）５０８と、時間軸誤差検出器５１０と、読出制御回路５１２と、補間部５１４と、Ｄ／Ａ変換器５１６と、基準信号発生器５１８とを備えている。
【００７７】
Ａ／Ｄ変換器５０２には、映像信号ＶＡが入力されている。ここでは例として、映像信号ＶＡは、ＶＴＲ等から再生されたＮＴＳＣ方式のアナログ映像信号であるとする。Ａ／Ｄ変換器５０２は、基準信号発生器５１８が出力する周波数１４．３ＭＨｚのクロックＣＬＫのタイミングで映像信号ＶＡを標本化してＡ／Ｄ変換し、得られたディジタル映像信号ＶＩをメモリ５０４、同期信号検出器５０６、及び時間軸誤差検出器５１０に出力する。図２のように、映像信号ＶＩは、負極性の水平同期信号を有している。
【００７８】
メモリ５０４は、３つのラインメモリを有している。各ラインメモリは、映像信号のデータを例えば標本化点１０００点について格納することができる。この点数は、ＮＴＳＣ方式の場合の標準的な１ライン分の標本化点数である９１０点よりも多くする必要がある。各ラインメモリには、異なるアドレスが割り当てられている。
【００７９】
同期信号検出器５０６は、映像信号ＶＩから、その水平同期信号及び垂直同期信号のそれぞれのタイミングを示す水平同期検出信号ＨＤ及び垂直同期検出信号ＶＤを求め、書込制御回路５０８及び時間軸誤差検出器５１０に出力する。
【００８０】
書込制御回路５０８は、メモリ５０４のラインメモリのうちの１つの先頭アドレスから順に、クロックＣＬＫのパルス毎にアドレスを増加させて、そのラインメモリに出力する。書込制御回路５０８は、水平同期検出信号ＨＤのタイミングに従って、すなわち、水平同期信号が検出されたときに、アドレスをクリアし、次のラインメモリの先頭アドレスから順に増加させることを繰り返す。メモリ５０４は、書込制御回路５０８が出力するアドレスに従って映像信号ＶＩを格納する。
【００８１】
時間軸誤差検出器５１０は、例えば図１の時間軸誤差検出器である。これについては、第１の実施形態において説明したので、その詳細な説明は省略する。時間軸誤差検出器５１０は、映像信号ＶＩについて時間軸誤差情報ＥＲを求め、これを補間部５１４に出力する。
【００８２】
読出制御回路５１２は、メモリ５０４のラインメモリのうちの１つの先頭アドレスから順に、クロックＣＬＫのパルス毎にアドレスを増加させて、そのラインメモリに出力する。読出制御回路５１２は、９１０個のアドレスを出力すると、アドレスを次のラインメモリの先頭アドレスから順に増加させることを繰り返す。メモリ５０４は、読出制御回路５１２が出力するアドレスに従って映像信号ＶＩを読み出す。
【００８３】
補間部５１４は、メモリ５０４から映像信号ＶＩを読み出し、これに対して時間軸誤差情報ＥＲに基づいた補間を時間軸方向に行って、得られた補間後の映像信号をＤ／Ａ変換器５１６に出力する。Ｄ／Ａ変換器５１６は、クロックＣＬＫに従って、補間後の映像信号をアナログ信号に変換して出力する。
【００８４】
補間部５１４について説明する。補間部５１４は、クロックＣＬＫのパルス毎に、メモリ５０４から読み出された映像信号ＶＩをシフトするシフトレジスタを有している。補間部５１４は、時間軸誤差情報ＥＲを、クロックＣＬＫの周期の整数倍の部分ＥＲ１と、クロックＣＬＫの周期未満の部分ＥＲ２とに分ける。補間部５１４は、シフトレジスタの各段の出力のうち、時間軸誤差情報ＥＲ１に応じて、クロックＣＬＫの１周期分ずつ異なった遅延を受けたものを例えば４つ選択する。補間部５１４は、例えば、コサインロールオフ・ローパスフィルタのインパルス応答の係数を４つ発生して、選択されたシフトレジスタ出力のそれぞれに乗じた後、得られた積の和を求めて出力する。
【００８５】
このように、図８の時間軸誤差補正装置によると、水平同期信号のパルスの後縁において時間軸誤差情報を求める場合において、映像信号の時間軸誤差補正を誤ることなく行うことができる。その結果、ジッタのない映像信号を得ることができる。
【００８６】
（第３の実施形態）
図９は、本発明の第３の実施形態に係る時間軸誤差補正装置の構成を示すブロック図である。図９の時間軸誤差補正装置は、図８の時間軸誤差補正装置において、補間部５１４に代えて固定位置補間部（第１の補間部）５２２と、可変位置補間部（第２の補間部）５２４と、間引き回路（間引き部）５２６とを備え、基準信号発生器５１８に代えて基準信号発生器５３２と、分周回路５３４とを備えたものである。その他の構成要素は図８を参照して説明したものと同じであるので、同一の参照番号を付してその説明を省略する。
【００８７】
基準信号発生器５３２は、図８の基準信号発生器５１８が出力するクロックＣＬＫの２倍の周波数のクロックＣＬＫ２を、分周回路５３４、固定位置補間部５２２、及び可変位置補間部５２４に出力する。分周回路５３４は、クロックＣＬＫ２を分周してクロックＣＬＫを生成し、出力する。
【００８８】
固定位置補間部５２２は、メモリ５０４から映像信号ＶＩを読み出し、これをクロックＣＬＫ２を用いて標本化する。すなわち、固定位置補間部５２２は、映像信号ＶＩをクロックＣＬＫの２倍の周波数でオーバーサンプリングする。
【００８９】
可変位置補間部５２４は、固定位置補間部５２２が出力するオーバーサンプリングされた映像信号に対して時間軸誤差情報ＥＲに基づいた補間を時間軸方向に行って、得られた補間後の映像信号を間引き回路５２６に出力する。可変位置補間部５２４は、図８の補間部５１４とほぼ同様の構成を有し、クロックＣＬＫではなく、クロックＣＬＫ２に従って動作する。
【００９０】
映像信号がオーバーサンプリングされているので、映像信号の帯域（０〜５ＭＨｚ）を通過させるフィルタの減衰特性を緩やかなものにすることができる。オーバーサンプリングしない場合に比べて、フィルタのタップ数を少なくしてもよいので、タップ数を例えば３としてもよい。すなわち、可変位置補間部５２４は、シフトレジスタの各段の出力のうち３つを選択し、これらのそれぞれに対応する、ＦＩＲフィルタのインパルス応答の係数を３つ発生して、積和演算をすれば、映像信号の帯域においてフラットなフィルタ特性を得ることができる。
【００９１】
間引き回路５２６は、補間後の映像信号の標本化点が２分の１になるようにデータを間引く。すなわち、間引き回路５２６は、可変位置補間部５２４において補間された映像信号に対して、その標本化周波数が、Ａ／Ｄ変換器５０２が出力する映像信号ＶＩの標本化周波数と同じになるようにデータを間引き、Ｄ／Ａ変換器５１６に出力する。Ｄ／Ａ変換器５１６は、クロックＣＬＫに従って、間引き後の映像信号をアナログ信号に変換して出力する。
【００９２】
このように、図９の時間軸誤差補正装置によると、水平同期信号のパルスの後縁において時間軸誤差情報を求める場合において、映像信号の時間軸誤差補正を誤ることなく行うことができる。特に、映像信号がオーバーサンプリングされているので、補間に用いるフィルタのタップ数が少なくてもよく、回路規模を削減することができる。
【００９３】
なお、Ａ／Ｄ変換器５０２が出力する映像信号ＶＩの標本化周波数の２倍の周波数でオーバーサンプリングを行う例について説明したが、固定位置補間部において、映像信号ＶＩの標本化周波数のｎ倍（ｎは３以上の整数）の周波数でオーバーサンプリングを行い、間引き回路において、標本化点がｎ分の１になるようにデータを間引くようにしてもよい。
【００９４】
また、第２及び第３の実施形態において、時間軸誤差検出器５１０は、図３，図４，図５，又は図７の時間軸誤差検出器であってもよい。
【００９５】
また、以上の実施形態においては、映像信号はＶＴＲから出力されたものとして説明したが、水平同期信号を有するものであれば、レーザーディスク装置が出力する再生信号等、他の映像信号であってもよい。すなわち、水平同期信号を有する映像信号であれば、時間軸変動を含むどのような映像信号をも対象にして処理を行うことができる。
【００９６】
また、クロックＣＬＫの周波数は、１４．３ＭＨｚであるとして説明したが、他の周波数であってもよい。
【００９７】
【発明の効果】
以上のように、本発明によると、水平同期信号のパルスの後縁を用いて時間軸誤差を検出する場合に、誤った時間軸誤差情報を出力しないようにすることができる。このため、誤った時間軸誤差情報に基づいて映像信号の時間軸誤差を補正してしまうことを防ぐことができ、視覚的に良好な映像を得ることができる。
【図面の簡単な説明】
【図１】本発明の第１の実施形態に係る時間軸誤差検出器の構成を示すブロック図である。
【図２】映像信号の立ち上がりエッジを用いた時間軸誤差の検出について示すグラフである。
【図３】本発明の第１の実施形態の第１の変形例に係る時間軸誤差検出器の構成を示すブロック図である。
【図４】本発明の第１の実施形態の第２の変形例に係る時間軸誤差検出器の構成を示すブロック図である。
【図５】本発明の第１の実施形態の第３の変形例に係る時間軸誤差検出器の構成を示すブロック図である。
【図６】図５の時間軸誤差演算器の構成の例を示すブロック図である。
【図７】本発明の第１の実施形態の第４の変形例に係る時間軸誤差検出器の構成を示すブロック図である。
【図８】本発明の第２の実施形態に係る時間軸誤差補正装置の構成を示すブロック図である。
【図９】本発明の第３の実施形態に係る時間軸誤差補正装置の構成を示すブロック図である。
【図１０】従来の時間軸誤差検出器の構成を示すブロック図である。
【図１１】映像信号の立ち下がりエッジを用いた時間軸誤差の検出について示すグラフである。
【図１２】第２フィールドの最終ライン付近の映像信号を示すグラフである。
【符号の説明】
１２ 時間軸誤差演算部
１４ 保持部
１６，２４，４６，２４６ 遅延部
１８ ベロシティーエラー検出部
２２ 第１のカウンタ
２６ 割算器
２８ 加算器
３０ 積分部
３２ 加算器
３４ 保持部
４０，１４０，２４０ 制御信号生成部
４２，２４２ 第２のカウンタ
４４，１４４，２４４ デコード部
５２ 論理ゲート部
１６０ 時間軸誤差演算器
５０６ 同期信号検出器
５０８ 書込制御回路（書込制御部）
５１０ 時間軸誤差検出器
５１２ 読出制御回路
５１４ 補間部
５２２ 固定位置補間部（第１の補間部）
５２４ 可変位置補間部（第２の補間部）
５２６ 間引き回路（間引き部）
ＥＲ 時間軸誤差情報

Claims (16)

1. 水平同期信号を有するディジタル化された映像信号が前記水平同期信号のパルスの後縁において所定の値に達すべきタイミングと、前記映像信号の標本化タイミングとの時間差を求めて出力する時間軸誤差演算部と、
   前記時間差を、前記時間軸誤差演算部がその次の時間差を出力するまで保持して出力する保持部と、
   前記映像信号の各標本化タイミングを示すクロックのパルス数をカウントし、得られたカウント値を出力する第１のカウンタと、
   前記時間軸誤差演算部が出力する時間差、前記保持部が出力する時間差、及び前記第１のカウンタが出力するカウント値に基づいて、基準となる水平同期信号の間隔に対する、前記映像信号が有する水平同期信号の間隔の誤差を求め、ベロシティーエラーとして出力するベロシティーエラー検出部と、
   前記ベロシティーエラーに応じた値を前記クロックのパルス毎に積分して出力する積分部と、
   前記水平同期信号に基づいて、所定の走査線の期間であるか否かを示す制御信号を生成して出力する制御信号生成部と、
   前記積分部の出力を、前記制御信号が前記所定の走査線の期間であることを示す場合には出力し、そうでない場合には出力しない論理ゲート部と、
   前記保持部の出力と前記論理ゲート部の出力とを加算して出力する加算器とを備える
   時間軸誤差検出器。
2. 請求項１に記載の時間軸誤差検出器において、
   前記制御信号生成部は、
   前記映像信号の垂直同期信号に応じたタイミングでリセットされ、前記水平同期信号のパルス数をカウントし、得られたカウント値を出力する第２のカウンタと、
   前記第２のカウンタが出力するカウント値が所定の値である場合には前記所定の走査線の期間であることを、そうでない場合には前記所定の走査線の期間ではないことを示す前記制御信号を出力するデコード部とを備える
   ことを特徴とする時間軸誤差検出器。
3. 請求項２に記載の時間軸誤差検出器において、
   前記デコード部は、
   入力された選択信号に応じて、前記所定の走査線の期間であることを示す前記制御信号を出力するものである
   ことを特徴とする時間軸誤差検出器。
4. 請求項１に記載の時間軸誤差検出器において、
   前記制御信号生成部は、
   前記水平同期信号のパルス期間中における前記クロックのパルス数をカウントし、得られたカウント値を出力する第２のカウンタと、
   前記第２のカウンタが出力するカウント値が所定の値よりも小さい場合には前記所定の走査線の期間であることを、そうでない場合には前記所定の走査線の期間ではないことを示す前記制御信号を出力するデコード部とを備える
   ことを特徴とする時間軸誤差検出器。
5. 水平同期信号を有するディジタル化された映像信号が所定の値に達すべきタイミングと、前記映像信号の標本化タイミングとの時間差を、制御信号に応じて前記水平同期信号の前縁又は後縁において求めて出力する時間軸誤差演算器と、
   前記水平同期信号に基づいて、所定の走査線の期間であるか否かを示す前記制御信号を生成して出力する制御信号生成部と、
   前記時間差を、前記時間軸誤差演算器がその次の時間差を出力するまで保持して出力する保持部と、
   前記映像信号の各標本化タイミングを示すクロックのパルス数をカウントし、得られたカウント値を出力する第１のカウンタと、
   前記時間軸誤差演算器が出力する時間差、前記保持部が出力する時間差、及び前記第１のカウンタが出力するカウント値に基づいて、基準となる水平同期信号の間隔に対する、前記映像信号が有する水平同期信号の間隔の誤差を求め、ベロシティーエラーとして出力するベロシティーエラー検出部と、
   前記ベロシティーエラーに応じた値を前記クロックのパルス毎に積分して出力する積分部と、
   前記保持部の出力と前記積分部の出力とを加算して出力する加算器とを備える時間軸誤差検出器。
6. 請求項５に記載の時間軸誤差検出器において、
   前記制御信号生成部は、
   前記映像信号の垂直同期信号に応じたタイミングでリセットされ、前記水平同期信号のパルス数をカウントし、得られたカウント値を出力する第２のカウンタと、
   前記第２のカウンタが出力するカウント値が所定の値である場合には前記所定の走査線の期間であることを、そうでない場合には前記所定の走査線の期間ではないことを示す前記制御信号を出力するデコード部とを備える
   ことを特徴とする時間軸誤差検出器。
7. 請求項６に記載の時間軸誤差検出器において、
   前記デコード部は、
   入力された選択信号に応じて、前記所定の走査線の期間であることを示す前記制御信号を出力するものである
   ことを特徴とする時間軸誤差検出器。
8. 水平同期信号を有するディジタル化された映像信号の時間軸誤差情報を求めて出力する時間軸誤差検出器と、
   前記映像信号を蓄える複数のラインメモリを有するメモリ部と、
   前記映像信号中の同期信号が検出される毎に、前記メモリ部の各ラインメモリの所定アドレスより書き込みが始まるように、前記書き込みを制御する書込制御部と、
   前記メモリ部から前記映像信号を読み出し、これに対して前記時間軸誤差情報に基づいた補間を行って出力する補間部とを備え、
   前記時間軸誤差検出器は、
   前記映像信号が前記水平同期信号のパルスの後縁において所定の値に達すべきタイミングと、前記映像信号の標本化タイミングとの時間差を求めて出力する時間軸誤差演算部と、
   前記時間差を、前記時間軸誤差演算部がその次の時間差を出力するまで保持して出力する保持部と、
   前記映像信号の各標本化タイミングを示すクロックのパルス数をカウントし、得られたカウント値を出力する第１のカウンタと、
   前記時間軸誤差演算部が出力する時間差、前記保持部が出力する時間差、及び前記第１のカウンタが出力するカウント値に基づいて、基準となる水平同期信号の間隔に対する、前記映像信号が有する水平同期信号の間隔の誤差を求め、ベロシティーエラーとして出力するベロシティーエラー検出部と、
   前記ベロシティーエラーに応じた値を前記クロックのパルス毎に積分して出力する積分部と、
   前記水平同期信号に基づいて、所定の走査線の期間であるか否かを示す制御信号を生成して出力する制御信号生成部と、
   前記積分部の出力を、前記制御信号が前記所定の走査線の期間であることを示す場合には出力し、そうでない場合には出力しない論理ゲート部と、
   前記保持部の出力と前記論理ゲート部の出力とを加算して、得られた和を前記時間軸誤差情報として出力する加算器とを備えるものである
   時間軸誤差補正装置。
9. 水平同期信号を有するディジタル化された映像信号の時間軸誤差情報を求めて出力する時間軸誤差検出器と、
   前記映像信号を蓄える複数のラインメモリを有するメモリ部と、
   前記映像信号中の同期信号が検出される毎に、前記メモリ部の各ラインメモリの所定アドレスより書き込みが始まるように、前記書き込みを制御する書き込み制御部と、
   前記メモリ部から前記映像信号を読み出し、これに前記映像信号の標本化周波数の整数倍の周波数でオーバーサンプリングを行って出力する第１の補間部と、
   前記第１の補間部においてオーバーサンプリングされた映像信号に対して前記時間軸誤差情報に基づいた補間を行って出力する第２の補間部と、
   前記第２の補間部において補間された映像信号に対して、その標本化周波数が前記映像信号の標本化周波数と同じになるようにデータを間引いて出力する間引き部とを備え、
   前記時間軸誤差検出器は、
   前記映像信号が前記水平同期信号のパルスの後縁において所定の値に達すべきタイミングと、前記映像信号の標本化タイミングとの時間差を求めて出力する時間軸誤差演算部と、
   前記時間差を、前記時間軸誤差演算部がその次の時間差を出力するまで保持して出力する保持部と、
   前記映像信号の各標本化タイミングを示すクロックのパルス数をカウントし、得られたカウント値を出力する第１のカウンタと、
   前記時間軸誤差演算部が出力する時間差、前記保持部が出力する時間差、及び前記第１のカウンタが出力するカウント値に基づいて、基準となる水平同期信号の間隔に対する、前記映像信号が有する水平同期信号の間隔の誤差を求め、ベロシティーエラーとして出力するベロシティーエラー検出部と、
   前記ベロシティーエラーに応じた値を前記クロックのパルス毎に積分して出力する積分部と、
   前記水平同期信号に基づいて、所定の走査線の期間であるか否かを示す制御信号を生成して出力する制御信号生成部と、
   前記積分部の出力を、前記制御信号が前記所定の走査線の期間であることを示す場合には出力し、そうでない場合には出力しない論理ゲート部と、
   前記保持部の出力と前記論理ゲート部の出力とを加算して、得られた和を前記時間軸誤差情報として出力する加算器とを備えるものである
   時間軸誤差補正装置。
10. 請求項８又は９のいずれか１項に記載の時間軸誤差補正装置において、
    前記制御信号生成部は、
    前記映像信号の垂直同期信号に応じたタイミングでリセットされ、前記水平同期信号のパルス数をカウントし、得られたカウント値を出力する第２のカウンタと、
    前記第２のカウンタが出力するカウント値が所定の値である場合には前記所定の走査線の期間であることを、そうでない場合には前記所定の走査線の期間ではないことを示す前記制御信号を出力するデコード部とを備える
    ことを特徴とする時間軸誤差補正装置。
11. 請求項１０に記載の時間軸誤差補正装置において、
    前記デコード部は、
    入力された選択信号に応じて、前記所定の走査線の期間であることを示す前記制御信号を出力するものである
    ことを特徴とする時間軸誤差補正装置。
12. 請求項８又は９のいずれか１項に記載の時間軸誤差補正装置において、
    前記制御信号生成部は、
    前記水平同期信号のパルス期間中における前記クロックのパルス数をカウントし、得られたカウント値を出力する第２のカウンタと、
    前記第２のカウンタが出力するカウント値が所定の値よりも小さい場合には前記所定の走査線の期間であることを、そうでない場合には前記所定の走査線の期間ではないことを示す前記制御信号を出力するデコード部とを備える
    ことを特徴とする時間軸誤差補正装置。
13. 水平同期信号を有するディジタル化された映像信号の時間軸誤差情報を求めて出力する時間軸誤差検出器と、
    前記映像信号を蓄える複数のラインメモリを有するメモリ部と、
    前記映像信号中の同期信号が検出される毎に、前記メモリ部の各ラインメモリの所定アドレスより書き込みが始まるように、前記書き込みを制御する書込制御部と、
    前記メモリ部から前記映像信号を読み出し、これに対して前記時間軸誤差情報に基づいた補間を行って出力する補間部とを備え、
    前記時間軸誤差検出器は、
    前記映像信号が所定の値に達すべきタイミングと、前記映像信号の標本化タイミングとの時間差を、制御信号に応じて前記水平同期信号の前縁又は後縁において求めて出力する時間軸誤差演算器と、
    前記水平同期信号に基づいて、所定の走査線の期間であるか否かを示す前記制御信号を生成して出力する制御信号生成部と、
    前記時間差を、前記時間軸誤差演算器がその次の時間差を出力するまで保持して出力する保持部と、
    前記映像信号の各標本化タイミングを示すクロックのパルス数をカウントし、得られたカウント値を出力する第１のカウンタと、
    前記時間軸誤差演算器が出力する時間差、前記保持部が出力する時間差、及び前記第１のカウンタが出力するカウント値に基づいて、基準となる水平同期信号の間隔に対する、前記映像信号が有する水平同期信号の間隔の誤差を求め、ベロシティーエラーとして出力するベロシティーエラー検出部と、
    前記ベロシティーエラーに応じた値を前記クロックのパルス毎に積分して出力する積分部と、
    前記保持部の出力と前記積分部の出力とを加算して、得られた和を前記時間軸誤差情報として出力する加算器とを備えるものである
    時間軸誤差補正装置。
14. 水平同期信号を有するディジタル化された映像信号の時間軸誤差情報を求めて出力する時間軸誤差検出器と、
    前記映像信号を蓄える複数のラインメモリを有するメモリ部と、
    前記映像信号中の同期信号が検出される毎に、前記メモリ部の各ラインメモリの所定アドレスより書き込みが始まるように、前記書き込みを制御する書き込み制御部と、
    前記メモリ部から前記映像信号を読み出し、これに前記映像信号の標本化周波数の整数倍の周波数でオーバーサンプリングを行って出力する第１の補間部と、
    前記第１の補間部においてオーバーサンプリングされた映像信号に対して前記時間軸誤差情報に基づいた補間を行って出力する第２の補間部と、
    前記第２の補間部において補間された映像信号に対して、その標本化周波数が前記映像信号の標本化周波数と同じになるようにデータを間引いて出力する間引き部とを備え、
    前記時間軸誤差検出器は、
    前記映像信号が所定の値に達すべきタイミングと、前記映像信号の標本化タイミングとの時間差を、制御信号に応じて前記水平同期信号の前縁又は後縁において求めて出力する時間軸誤差演算器と、
    前記水平同期信号に基づいて、所定の走査線の期間であるか否かを示す前記制御信号を生成して出力する制御信号生成部と、
    前記時間差を、前記時間軸誤差演算器がその次の時間差を出力するまで保持して出力する保持部と、
    前記映像信号の各標本化タイミングを示すクロックのパルス数をカウントし、得られたカウント値を出力する第１のカウンタと、
    前記時間軸誤差演算器が出力する時間差、前記保持部が出力する時間差、及び前記第１のカウンタが出力するカウント値に基づいて、基準となる水平同期信号の間隔に対する、前記映像信号が有する水平同期信号の間隔の誤差を求め、ベロシティーエラーとして出力するベロシティーエラー検出部と、
    前記ベロシティーエラーに応じた値を前記クロックのパルス毎に積分して出力する積分部と、
    前記保持部の出力と前記積分部の出力とを加算して、得られた和を前記時間軸誤差情報として出力する加算器とを備えるものである
    時間軸誤差補正装置。
15. 請求項１３又は１４のいずれか１項に記載の時間軸誤差補正装置において、
    前記制御信号生成部は、
    前記映像信号の垂直同期信号に応じたタイミングでリセットされ、前記水平同期信号のパルス数をカウントし、得られたカウント値を出力する第２のカウンタと、
    前記第２のカウンタが出力するカウント値が所定の値である場合には前記所定の走査線の期間であることを、そうでない場合には前記所定の走査線の期間ではないことを示す前記制御信号を出力するデコード部とを備える
    ことを特徴とする時間軸誤差補正装置。
16. 請求項１５に記載の時間軸誤差補正装置において、
    前記デコード部は、
    入力された選択信号に応じて、前記所定の走査線の期間であることを示す前記制御信号を出力するものである
    ことを特徴とする時間軸誤差補正装置。

Images