JP2004171746A - データ記憶装置内のメモリセルの選択 - Google Patents
データ記憶装置内のメモリセルの選択 Download PDFInfo
- Publication number
- JP2004171746A JP2004171746A JP2003379863A JP2003379863A JP2004171746A JP 2004171746 A JP2004171746 A JP 2004171746A JP 2003379863 A JP2003379863 A JP 2003379863A JP 2003379863 A JP2003379863 A JP 2003379863A JP 2004171746 A JP2004171746 A JP 2004171746A
- Authority
- JP
- Japan
- Prior art keywords
- data storage
- storage device
- memory cell
- fet
- read
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0021—Auxiliary circuits
- G11C13/003—Cell access
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C8/00—Arrangements for selecting an address in a digital store
- G11C8/16—Multiple access memory array, e.g. addressing one storage element via at least two independent addressing line groups
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
- G11C2213/70—Resistive array aspects
- G11C2213/75—Array having a NAND structure comprising, for example, memory cells in series or memory elements in series, a memory element being a memory cell in parallel with an access transistor
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Mram Or Spin Memory Techniques (AREA)
- Hall/Mr Elements (AREA)
- Semiconductor Memories (AREA)
Abstract
【課題】メモリセルの記憶容量の増大およびコストの削減を実現する、メモリセルの選択回路を提供すること。
【解決手段】データ記憶装置(110,410)は、直列の被制御電流経路を有する複数のシャント素子(120,420)と、プログラム可能な抵抗状態を有する複数のメモリセル(114,414)とを含む。各メモリセル(114,414)は、対応するシャント素子(120,420)の被制御電流経路の両端に接続される。
【選択図】図1
【解決手段】データ記憶装置(110,410)は、直列の被制御電流経路を有する複数のシャント素子(120,420)と、プログラム可能な抵抗状態を有する複数のメモリセル(114,414)とを含む。各メモリセル(114,414)は、対応するシャント素子(120,420)の被制御電流経路の両端に接続される。
【選択図】図1
Description
本発明は、複数のメモリセルを含むデータ記憶装置におけるメモリセルの選択に関するものである。
磁気ランダムアクセスメモリ(MRAM)は、フラッシュメモリに代わるメモリとして考えられている不揮発性メモリである。MRAMは、フラッシュメモリよりも消費電力が低く、フラッシュメモリよりも遙かに高速に書き込み動作を実行することができ、フラッシュメモリよりもスケーラブルなものである。
MRAMメモリセルのレイアウトは効率的で高密度であることが望ましい。効率を改善し、密度を高めることにより、記憶容量を増大させ、MRAM素子のコストを削減することができる。改善すべき一領域は、読み出し及び書き込み動作時にメモリセルを選択するための回路にある。
本発明の一実施形態によれば、データ記憶装置は、互いに直列に接続された被制御電流経路を有する複数のシャント素子と、プログラム可能な抵抗状態を有する複数のメモリセルとを含む。各メモリセルは、対応するシャント素子の被制御電流経路の両端に接続される。
本発明の他の実施形態及び利点は、本発明の原理を例示した図面に関連して取り上げる以下の詳細な説明から明らかとなろう。
図1を参照する。第1のデータ記憶装置110は、複数のメモリセル114のアレイ112と、該メモリセル114の行に沿って延びるワード線116と、メモリセル114の列に沿って延びるビット線118とを含む。各メモリセル114は、前記ワード線116と前記ビット線118との交点に配置される。
各メモリセル114は、少なくとも1つの磁気トンネル接合を含むことが可能である。例示的な磁気トンネル接合は、基準層と、データ層と、該データ層と前記基準層との間に挟まれた絶縁性トンネル障壁とを含む。基準層及びデータ層の磁化が同じ方向にある場合、磁気トンネル接合の向きは「平行」であると言われる。また基準層及びデータ層の磁化が反対方向である場合には、磁気トンネル接合の向きは「反平行」であると言われる。磁気トンネル接合の抵抗は、磁気トンネル接合の相対的な向きの関数となる。磁気トンネル接合は、磁化方向が平行である場合には第1の抵抗状態(RN)を有し、磁化方向が反平行である場合には第2の抵抗状態(RN+ΔR)を有する。
第1のデータ記憶装置110は更に、書き込み動作中に、選択されたメモリセル114と交差するワード線116及びビット線118に書き込み電流を加え、及び読み出し動作中に、選択されたメモリセル114の抵抗状態を読み取るための、読み出し/書き込み(R/W)回路を含む。該R/W回路は複数のシャントFET120を含む。各列において、シャントFET120のドレイン-ソース経路は直列に接続される。各シャントFET120のドレイン-ソース経路はまた、対応するメモリセル114の両端に分流を形成するよう接続される。
シャントFET120がターンオンされると、そのドレイン-ソース抵抗(RON)は、その対応するメモリセル114内の磁気トンネル接合の抵抗よりも著しく(数桁だけ)小さくなる。したがって、RON≪RN<(RN+ΔR)となる。シャントFET120がターンオフされると、そのドレイン-ソース抵抗(ROFF)は、その対応するメモリセル内の磁気トンネル接合の抵抗よりも著しく(数桁だけ)大きくなる。したがって、ROFF≫(RN+ΔR)>RNとなる。
ワード線116はシャントFET120のゲートに接続される。ワード線116の各々は、各行をなす複数のシャントFETのゲートに接続される。
R/W回路は更に、複数の「グループ選択」FET122を含む。各グループ選択FET122は、直列接続された経路のブランチをその対応するビット線118に接続するドレイン-ソース経路を有する。グループ選択FET122のゲートにはグループ選択信号(GS)が供給される。
R/W回路は更に、R/W行選択ロジック124、行電流源126、R/W列選択ロジック及び列電流源128、列電圧源130、及びセンス増幅器132を含む。列電圧源130は、書き込み選択FET134及び読み出し選択FET136を含む。各書き込み選択FET134のドレイン-ソース経路は、対応するビット線118と電源電圧(Vdd/2)源との間に接続される。書き込み選択FET134のゲートには書き込み選択信号(WS1〜WS4)が供給される。各読み出し選択FET136のドレイン-ソース経路は、対応するビット線118と読み出し電圧(Vread)源との間に接続される。読み出し選択FET136のゲートには読み出し選択信号(RS1〜RS4)が供給される。
ここで図2aを参照する。同図には、選択されたメモリセル114(選択されたメモリセル114は丸で囲まれる)の書き込み動作時のFET120,122,134,136のオン-オフ状態が示されている。書き込み電流がメモリセル114中に流れるのを防ぐために、グループ選択FET122はターンオフされる。R/W行選択ロジック124及び行電流源126は、アドレス(A0,…,AN)をデコードして、選択されたメモリセル114と交差するワード線116に第1の書き込み電流(IW1)が流れるようにする。読み出し選択信号(RS1〜RS4)は読み出し選択FET136をターンオフさせる。書き込み選択信号(WS1,WS2,WS4)は、選択されたメモリセル114と交差しないビット線118に接続された書き込み選択FET134をターンオフさせる。書き込み選択信号(WS3)は、選択されたメモリセル114と交差するビット線118に接続された書き込み選択FET134をターンオンさせる。これにより、R/W列選択ロジック及び列電流源128が、選択されたメモリセル114と交差するビット線118に、第2の書き込み電流(IW2)を供給できるようになる。これら2つの書き込み電流(IW1,IW2)が磁界を生成し、該磁界が合成された際に、選択された磁気トンネル接合のデータ層の磁化が所望の方向に向けられる。第2の書き込み電流(IW2)の方向を設定することにより、論理[1]又は論理[0]が書き込まれる。
ここで図2bを参照する。同図には、選択されたメモリセル114(該選択されたメモリセル114を丸で囲んで示す)の読み出し動作時のFET120,122,134,136の状態が示されている。行電流源及び列電流源126,128は、読み出し動作時にはワード線116及びビット線118に書き込み電流を供給しない。グループ選択FET122がターンオンされ、読み出し電流が、選択されたメモリセル114を流れることが可能になる。書き込み選択信号(WS1〜WS4)は書き込み選択FET134をターンオフさせる。読み出し選択信号(RS1,RS2,RS4)は、選択されたメモリセル114と交差しないビット線118に接続された読み出し選択FET136をターンオフさせる。読み出し選択信号(RS3)は、選択されたメモリセル114と交差するビット線118に接続された読み出し選択FET136をターンオンさせる。R/W行選択ロジック124は、アドレス(A0,…,AN)をデコードし、選択されたメモリセル114と交差するワード線116に接続されたシャントFET120をターンオフさせる。R/W行選択ロジック124は、選択されたメモリセル114と交差しないワード線116に接続されたシャントFET120をターンオンさせる。その結果として、読み出し電圧(Vread)が、抵抗及び読み出し選択FET136を介して、選択されたビット線118に加えられる。読み出し電流は、ビット線118から、シャントFET120の直列接続されたソース-ドレイン経路を介して、選択されたメモリセル114に到達するまで流れる。選択されたメモリセル114の両端に接続されたシャントFET120がターンオフされるため、読み出し電流は、選択されたメモリセル114に流れる。次いで、該読み出し電流は、シャントFET120の残りの直列接続されたドレイン-ソース経路を通ってグランド電位まで流れ続ける。したがって、シャントFET120は、読み出し電流を分流させ、選択されていないメモリセル114を迂回させる。
センス増幅器132は、ビット線118上の電圧V3を検知して、選択されたメモリセル114の抵抗状態、ひいては論理値を判定する。RON≪RNであるため、シャントFET120による電圧降下は、選択されたメモリセル114による電圧降下に対して比較的小さいものとなる。
ここで図3を参照すると、同図は、第1のデータ記憶装置110の列のための例示的なレイアウトを示している。シャントFET120の列は基板310内に形成される。各シャントFET120は、ドレイン312及びソース314を有する。隣接するシャントFET120はドレイン312又はソース314を共有する。
ワード線116は、シャントFET120のためのゲートとしても機能する。したがって、各ワード線116は、各行の複数のシャントFET120のためのゲートとして機能する。
磁気トンネル接合114の列は、ワード線116の上方に形成されるが、該磁気トンネル接合114は、誘電体によってワード線116から絶縁される。各磁気トンネル接合114は、導体316a,316bによって、その対応するシャントFET120のドレイン312とソース314との間に接続される。このため、複数のシャントFET120の複数のドレイン-ソース経路(すなわち被制御電流経路)は互いに直列に接続され、各磁気トンネル接合114は、その対応するシャントFET120のドレイン-ソース経路の両端に接続される。
ビット線118は、磁気トンネル接合114の列と交差する。誘電体が該ビット線118を磁気トンネル接合114から絶縁する。
グループ選択FET122は、ソース320、ドレイン322、及びゲート324を含む。グループ選択FET122のドレイン-ソース経路は、ビット線118と第1のシャントFET120のドレイン-ソース経路との間に接続される。グループ選択FET122は、第1のシャントFET120と同じドレイン322を共有することが可能である。
書き込み電流は一般に読み出し電流よりも大きい。ワード線116及びビット線118は導体316a,316bとは別個であるため、ワード線116及びビット線118は、導体316a,316bよりも大きな断面積を有することが可能である。導体316a,316bのサイズを縮小させることにより、ワード線116及びビット線118を磁気トンネル接合114の一層近くに移すことが可能となる。
本発明は、磁気トンネル接合に基づくメモリセルに限定されるものではなく、他のタイプの磁気抵抗メモリ素子に基づくものとすることも可能である。
本発明はまた、磁気抵抗メモリ素子に限定されるものでもない。例えば、メモリセルは相変化素子を含むことができる。相変化素子は、非結晶状態又は結晶状態の何れかにプログラミングすることができる材料(例えばInSe)を含む。相変化材料は、結晶状態のときよりも非結晶状態のときに一層高い抵抗値を有することができる。この抵抗状態の差は、数桁に及び得るものであり、これにより、良好なSN比が提供され、1セル当たり多数のビットを許容することが可能となる。相変化材料の抵抗値は、結晶状態のとき、シャントFETのターンオン抵抗値よりも数桁高いものとなる。
ここで図4を参照する。同図には、第2のデータ記憶装置410が示されている。該第2のデータ記憶装置410はメモリセル414のアレイ412を含む。該メモリセル414は相変化素子を含む。
該第2のデータ記憶装置410は更に、ワード線416及びビット線418、複数のシャントFET420、及び複数のグループ選択FET422を含む。各シャントFET420の被制御電流経路は、対応するメモリセル414の両端に接続される。グループ選択FET422は、直列接続されたドレイン-ソース経路のブランチをビット線418に接続する。各ワード線416は、各行をなす複数のシャントFETのゲートに接続される。
R/W行選択ロジック424は、シャントFET420のゲートにオン/オフ信号を送る。読み出しイネーブルロジック426は、選択されたメモリセル414と交差するビット線418にセンス増幅器428を接続するためのスイッチを含む。
列電圧源430は、書き込み動作時に、1つ又は複数の電圧パルスを、選択されたメモリセル414に与える。選択されたメモリセルに少なくとも1つの振幅が大きくて幅が狭いパルスを加えることにより、その相変化材料が加熱され次いで急冷される。その結果として、選択されたメモリセル414の相変化材料が非結晶状態になる。選択されたメモリセル414に長くて中程度の振幅を有するパルスを加えることにより、その相変化材料がアニーリングされる。その結果として、選択されたメモリセル414の相変化材料が結晶状態になる。
列電圧源430は、書き込み選択FET432と読み出し選択FET434とを含む。各書き込み選択FET432のドレイン-ソース経路は、対応するビット線418と書き込み電圧パルス(Vwrite)源との間に接続される。書き込み選択FET432のゲートには書き込み選択信号(WS1〜WS4)が供給される。各読み出し選択FET434のドレイン-ソース経路は、対応するビット線418と読み出し電圧(Vread)源との間に接続される。読み出し選択FET434のゲートには読み出し選択信号(RS1〜RS4)が供給される。書き込み電圧パルス(Vwrite)の振幅は読み出し電圧(Vread)の振幅よりも大きい。読み出し電圧(Vread)の振幅は、選択されたメモリセル414に対する読み出し動作中に相変化を生じさせないものとすべきである。
ここで図5aを参照する。同図には、選択されたメモリセル414(丸で囲んだもの)に対する書き込み動作時のFET420,422,432,434の状態が示されている。グループ選択FET422がターンオンされ、読み出しイネーブルロジック426が全てのビット線418をセンス増幅器428から切断する。R/W行選択ロジック424は、アドレス(A0,…,AN)をデコードし、全てのシャントFET420(選択されたメモリセル414と交差するワード線416に接続されたシャントFET420を除く)をターンオンさせる。読み出し選択信号(RS1〜RS4)は、読み出し選択FET434をターンオフさせる。書き込み選択信号(WS1,WS2,WS4)は、選択されたメモリセル414と交差しないビット線418に接続された書き込み選択FET432をターンオフさせる。書き込み選択信号(WS3)は、選択されたメモリセル414と交差するビット線418に接続された書き込み選択FET432をターンオンさせる。書き込み電圧パルス(Vwrite)は、ターンオン状態の書き込み選択FET432を介して、選択されたメモリセル414に送出される。結果的に生じるパルスの振幅及び幅は、相変化素子を所望の状態に設定するよう制御される。
ここで図5bを参照する。同図には、選択されたメモリセル414(丸で囲んだもの)の読み出し動作時のFET420,422,432,434の状態が示されている。グループ選択FET422がターンオンされ、読み出しイネーブルロジック426が、アドレス(B0,…,BN)をデコードし、選択されたメモリセル414と交差するビット線にセンス増幅器428を接続する。R/W行選択ロジック424は、アドレス(A0,…,AN)をデコードし、全てのシャントFET420(選択されたメモリセル414と交差するワード線416に接続されたシャントFET420を除く)をターンオンさせる。書き込み選択信号(WS1〜WS4)は、書き込み選択FET432をターンオフさせる。読み出し選択信号(RS1,RS2,RS4)は、選択されたメモリセル414と交差しないビット線418に接続された読み出し選択FET434をターンオフさせる。
読み出し選択信号(RS3)は、選択されたメモリセル414と交差するビット線418に接続された読み出し選択FET434をターンオンさせる。その結果として、読み出し電圧(Vread)が、抵抗及び読み出し選択FET434を介して、選択されたメモリセル414に加えられる。センス増幅器428は、電圧(V3)を検知し、選択されたメモリセル414の相変化素子の状態、ひいては論理値を判定する。
第2のデータ記憶装置410の列のレイアウトは、第1のデータ記憶装置110に関して図3に示したレイアウトと同じにすることが可能である。しかし、第2のデータ記憶装置410のワード線416及びビット線418は一層薄くすることが可能であり、第2のデータ記憶装置410の導体(相変化素子をソース及びドレインに接続するもの)は、書き込みパルスを扱うよう一層厚くすることが可能である。
図1、図2a、図2b、図4、図5a、及び図5bは、メモリ素子の単一のアレイを示したものである。しかし、データ記憶装置110,410は、単一のアレイに限定されるものではない。例えば、データ記憶装置は多数のアレイを含むことができる。センス増幅器は、2つ以上のアレイにより共有することができる。グループ選択FETを使用して読み出し動作時にアレイを選択することが可能である。
本発明は、上記で解説し及び図示した特定の実施形態に限定されるものではなく、特許請求の範囲に従って解釈されるものである。
110 第1のデータ記憶装置
112 アレイ
114 メモリセル
116 ワード線
118 ビット線
120 シャントFET
124 R/W行選択ロジック
126 行電流源
128 R/W列選択ロジック及び列電流源
130 列電圧源
132 センス増幅器
134 書き込み選択FET
136 読み出し選択FET
Vdd/2 電源電圧
Vread 読み出し電圧
Vwrite 書き込み電圧パルス
RS1〜RS4 読み出し選択信号
WS1〜WS4 書き込み選択信号
112 アレイ
114 メモリセル
116 ワード線
118 ビット線
120 シャントFET
124 R/W行選択ロジック
126 行電流源
128 R/W列選択ロジック及び列電流源
130 列電圧源
132 センス増幅器
134 書き込み選択FET
136 読み出し選択FET
Vdd/2 電源電圧
Vread 読み出し電圧
Vwrite 書き込み電圧パルス
RS1〜RS4 読み出し選択信号
WS1〜WS4 書き込み選択信号
Claims (10)
- データ記憶装置(110,410)であって、
直列に接続された被制御電流経路を有する複数のシャント素子(120,420)と、
プログラミング可能な抵抗状態を有する複数のメモリセル(114,414)であって、各メモリセル(114,414)が、対応する前記シャント素子(120,420)の前記被制御電流経路の両端に接続される、複数のメモリセル(114,414)と
を含む、データ記憶装置(110,410)。 - 前記メモリセル(114,414)が、前記シャント素子(120,420)のオン抵抗値よりも著しく高い抵抗値を有し、及び前記シャント素子(120,420)のオフ抵抗値よりも著しく低い抵抗値を有する、請求項1に記載のデータ記憶装置。
- 複数のビット線(118,418)を更に含み、前記シャント素子(120,420)が、互いに直列接続された被制御電流経路の複数のブランチを形成し、その各ブランチが各ビット線(118,418)に接続される、請求項1に記載のデータ記憶装置。
- 複数のワード線(116,416)を更に含み、その各ワード線(116,416)が前記シャント素子(120,420)の各行を制御する、請求項1に記載のデータ記憶装置。
- 複数のワード線(116,416)及びビット線(118,418)を更に含み、該ワード線(116,416)のうちの1つと該ビット線(118,418)のうちの1つとの交点に前記メモリセル(114,414)が1つずつ配置される、請求項1に記載のデータ記憶装置。
- 前記メモリセル(414)が相変化メモリ素子を含む、請求項1に記載のデータ記憶装置。
- 読み出し及び書き込み動作時に、前記複数のメモリセル(414)のうちの選択されたメモリセルに読み出し電圧及び書き込み電圧パルスを加えるための手段(424,426,430)を更に含む、請求項6に記載のデータ記憶装置。
- 前記メモリセル(114)が磁気トンネル接合を含む、請求項1に記載のデータ記憶装置。
- 書き込み動作時に前記複数のメモリセル(114)のうちの選択されたメモリセルにスイッチング磁界を加え、及び読み出し動作時に前記複数のメモリセル(114)のうちの選択されたメモリセルに読み出し電圧を加えるための手段(124,126,128,130)を更に含む、請求項8に記載のデータ記憶装置。
- 前記シャント素子(120,420)がFETであり、その各FETが、対応するメモリセル(114,414)の両端に接続されるドレイン-ソース経路を有し、該データ記憶装置が更に、読み出し動作時に前記FETを制御するための回路(124,128,424,426)を含み、該回路(124,128,424,426)が、選択されていないメモリセル(114,414)の両端に接続されたFETをターンオンさせ、及び選択されたメモリセル(114,414)の両端に接続されるFETをターンオフさせることにより、前記FETを制御する、請求項1に記載のデータ記憶装置。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US10/299,542 US6791867B2 (en) | 2002-11-18 | 2002-11-18 | Selection of memory cells in data storage devices |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2004171746A true JP2004171746A (ja) | 2004-06-17 |
Family
ID=32297722
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003379863A Withdrawn JP2004171746A (ja) | 2002-11-18 | 2003-11-10 | データ記憶装置内のメモリセルの選択 |
Country Status (5)
Country | Link |
---|---|
US (1) | US6791867B2 (ja) |
EP (1) | EP1429342A1 (ja) |
JP (1) | JP2004171746A (ja) |
CN (1) | CN1506970A (ja) |
TW (1) | TW200409117A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2006095389A1 (ja) * | 2005-03-04 | 2006-09-14 | Fujitsu Limited | 磁気メモリ装置並びにその読み出し方法及び書き込み方法 |
Families Citing this family (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7242019B2 (en) * | 2002-12-13 | 2007-07-10 | Intel Corporation | Shunted phase change memory |
US7085155B2 (en) * | 2003-03-10 | 2006-08-01 | Energy Conversion Devices, Inc. | Secured phase-change devices |
US7308067B2 (en) * | 2003-08-04 | 2007-12-11 | Intel Corporation | Read bias scheme for phase change memories |
DE102004026003B3 (de) * | 2004-05-27 | 2006-01-19 | Infineon Technologies Ag | Resistive Speicherzellen-Anordnung |
DE102004051152B4 (de) | 2004-10-20 | 2007-12-20 | Qimonda Ag | NOR-Speicheranordnung von resistiven Speicherelementen |
US7031181B1 (en) * | 2004-11-23 | 2006-04-18 | Infineon Technologies Ag | Multi-pulse reset write scheme for phase-change memories |
KR100688540B1 (ko) * | 2005-03-24 | 2007-03-02 | 삼성전자주식회사 | 메모리 셀의 집적도를 향상시킨 반도체 메모리 장치 |
US7190612B2 (en) * | 2005-03-31 | 2007-03-13 | Grandis, Inc. | Circuitry for use in current switching a magnetic cell |
US7166533B2 (en) * | 2005-04-08 | 2007-01-23 | Infineon Technologies, Ag | Phase change memory cell defined by a pattern shrink material process |
US7423281B2 (en) | 2005-09-26 | 2008-09-09 | Infineon Technologies Ag | Microelectronic device with a plurality of storage elements in serial connection and method of producing the same |
EP1768187B1 (en) * | 2005-09-26 | 2008-03-26 | Qimonda AG | Microelectronic device with storage elements and method of producing the same |
WO2007052207A1 (en) * | 2005-11-01 | 2007-05-10 | Nxp B.V. | Memory matrix composed of memory cells each constituted by a transistor and a memory element connected in parallel |
US7551476B2 (en) * | 2006-10-02 | 2009-06-23 | Qimonda North America Corp. | Resistive memory having shunted memory cells |
US7692949B2 (en) * | 2006-12-04 | 2010-04-06 | Qimonda North America Corp. | Multi-bit resistive memory |
TWI342022B (en) * | 2007-07-05 | 2011-05-11 | Ind Tech Res Inst | A writing circuit for a phase change memory |
US8040719B2 (en) * | 2008-11-26 | 2011-10-18 | Samsung Electronics Co., Ltd. | Nonvolatile memory devices having bit line discharge control circuits therein that provide equivalent bit line discharge control |
US8107276B2 (en) * | 2009-12-04 | 2012-01-31 | International Business Machines Corporation | Resistive memory devices having a not-and (NAND) structure |
US9343160B1 (en) | 2015-02-11 | 2016-05-17 | Sandisk Technologies Inc. | Erase verify in non-volatile memory |
JP2023032445A (ja) * | 2021-08-27 | 2023-03-09 | キオクシア株式会社 | 記憶装置 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5397726A (en) * | 1992-02-04 | 1995-03-14 | National Semiconductor Corporation | Segment-erasable flash EPROM |
US5801994A (en) * | 1997-08-15 | 1998-09-01 | Programmable Microelectronics Corporation | Non-volatile memory array architecture |
US5909392A (en) * | 1997-10-09 | 1999-06-01 | Programmable Microelectronics Corporation | PMOS memory array having OR gate architecture |
US6314014B1 (en) * | 1999-12-16 | 2001-11-06 | Ovonyx, Inc. | Programmable resistance memory arrays with reference cells |
FR2817999B1 (fr) * | 2000-12-07 | 2003-01-10 | Commissariat Energie Atomique | Dispositif magnetique a polarisation de spin et a empilement(s) tri-couche(s) et memoire utilisant ce dispositif |
US6490194B2 (en) * | 2001-01-24 | 2002-12-03 | Infineon Technologies Ag | Serial MRAM device |
DE10103313A1 (de) * | 2001-01-25 | 2002-08-22 | Infineon Technologies Ag | MRAM-Anordnung |
US6490217B1 (en) * | 2001-05-23 | 2002-12-03 | International Business Machines Corporation | Select line architecture for magnetic random access memories |
-
2002
- 2002-11-18 US US10/299,542 patent/US6791867B2/en not_active Expired - Lifetime
-
2003
- 2003-06-11 TW TW092115827A patent/TW200409117A/zh unknown
- 2003-06-26 EP EP03254047A patent/EP1429342A1/en not_active Withdrawn
- 2003-08-18 CN CNA031548814A patent/CN1506970A/zh active Pending
- 2003-11-10 JP JP2003379863A patent/JP2004171746A/ja not_active Withdrawn
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2006095389A1 (ja) * | 2005-03-04 | 2006-09-14 | Fujitsu Limited | 磁気メモリ装置並びにその読み出し方法及び書き込み方法 |
JPWO2006095389A1 (ja) * | 2005-03-04 | 2008-08-14 | 富士通株式会社 | 磁気メモリ装置並びにその読み出し方法及び書き込み方法 |
Also Published As
Publication number | Publication date |
---|---|
EP1429342A1 (en) | 2004-06-16 |
US6791867B2 (en) | 2004-09-14 |
US20040095802A1 (en) | 2004-05-20 |
CN1506970A (zh) | 2004-06-23 |
TW200409117A (en) | 2004-06-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6791867B2 (en) | Selection of memory cells in data storage devices | |
KR100869658B1 (ko) | Mram 구조 및 시스템 | |
EP2245630B1 (en) | Mram device with shared source line | |
US8120941B2 (en) | Bidirectional non-volatile memory array architecture | |
KR102175859B1 (ko) | 스핀 궤도 상호작용 기초의 스위칭을 이용하는 자기 터널 접합을 포함하는 자기 메모리 구조 | |
US7933136B2 (en) | Non-volatile memory cell with multiple resistive sense elements sharing a common switching device | |
JP5531099B2 (ja) | 不揮発性メモリセルの階層的クロスポイントアレイ | |
US7885097B2 (en) | Non-volatile memory array with resistive sense element block erase and uni-directional write | |
JP2004005965A (ja) | 小面積の磁気メモリデバイス | |
EP2589048B1 (en) | Shared bit line smt mram array with shunting transistors between the bit lines | |
US9318170B2 (en) | Storage device, memory cell, and data writing method | |
US8363450B2 (en) | Hierarchical cross-point array of non-volatile memory | |
KR101323766B1 (ko) | 자기 메모리 어레이에서 필드 보조된 스위칭을 제공하기 위한 근처의 셀의 사용 | |
WO2011005809A1 (en) | Non-volatile memory array with resistive sense element block erase and uni-directional write | |
JP5688081B2 (ja) | ブロック消去および一方向書込みを行う抵抗検知素子を有する不揮発性メモリアレイ | |
US6925003B2 (en) | Magnetic memory cell structure | |
TW200426824A (en) | Architecture for high-speed magnetic memories | |
JP2004529451A (ja) | 磁気メモリー配列 | |
EP1662510B1 (en) | Arrangement of write lines in an MRAM device | |
US7986548B2 (en) | Current re-routing scheme for serial-programmed MRAM |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20070206 |