JP2004529451A - 磁気メモリー配列 - Google Patents
磁気メモリー配列 Download PDFInfo
- Publication number
- JP2004529451A JP2004529451A JP2002590365A JP2002590365A JP2004529451A JP 2004529451 A JP2004529451 A JP 2004529451A JP 2002590365 A JP2002590365 A JP 2002590365A JP 2002590365 A JP2002590365 A JP 2002590365A JP 2004529451 A JP2004529451 A JP 2004529451A
- Authority
- JP
- Japan
- Prior art keywords
- magnetic memory
- current
- along
- wires
- memory cell
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/14—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements
- G11C11/15—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements using multiple magnetic layers
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
- G11C11/165—Auxiliary circuits
- G11C11/1675—Writing or programming circuits or methods
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Semiconductor Memories (AREA)
- Mram Or Spin Memory Techniques (AREA)
- Hall/Mr Elements (AREA)
Abstract
Description
本発明は、データを記憶するための磁気メモリー配列(magnetische Speicheranordnung)に関するものである。
【0002】
磁気メモリー(「MRAM」:磁気抵抗ランダムアクセスメモリー(magnetic random access memory))は、データを長期間記憶するための不揮発性メモリーである。
【0003】
例えば、図3に示すような一般的な磁気メモリー配列は、メモリーセルアレイ(Speicherzellenfeld)を備え、このメモリーセルアレイには、個々のメモリーセルが、マトリックス状に配置されている。ワード線は、メモリーセルアレイの列(Reihen)または行(Zeilen)に沿って延びており、ビット線は、メモリーセルアレイの縦列(Spalten)に沿って延びている。個々のビット線とワード線との交差点(Kreuzungspunkten)に、情報を記憶するメモリーセルが設けられている。
【0004】
磁気メモリーセルの構造は、通常、2つの強磁性層(ferromagnetische Schichten)を非磁気性層(nicht-magnetischen Schicht)により分離したものである。一方の強磁性層(硬磁性層(magnetisch harte Schicht))における磁場は、一定である(fest)。これとは対照的に、他方の強磁性層(軟磁性層(magnetisch weiche Schicht))における磁場の方向は、平行、または、非平行に設定(einstellen)できる。これら2つの安定した方向(Orientierungen)、すなわち、平行および非平行は、情報を記憶するときの論理値「0」および「1」を表す。
【0005】
選択されたメモリーセルの軟磁性層(上記(der weichen Schicht))における磁場の方向は、メモリーセルにおいて交差するワード線とビット線とに電流を印加することによって変更できる。これらの電流によって生成される磁場を組み合わせることにより、選択されたメモリーセルの軟磁性層の磁化方向(Magnetisierungsrichtung)を、平行から非平行に、または、その逆に切り替えることができる。選択されたメモリーセルにおいて作用する磁場は、選択されたメモリーセルにおいて交差しているワード線およびビット線に沿った他の全てのメモリーセルに対して、軟磁性層における磁化方向を切り替えるには不十分である。
【0006】
この場合、通常のメモリーセルでは、ワード線を流れる電流の方向は常に同じである。一方、ビット線を流れる電流の方向は、書き込む情報に応じて変更される。
【0007】
図2Aおよび図2Cに、従来のメモリー配列において、各電流により生じる磁場を示す。一方、図2Bおよび図2Dに、強磁性層における磁場の方向(Ausrichtung)を示す。図2Bおよび図2Dに記載の符号1は、硬磁性層を、符号2は、軟磁性層(weiche magnetische Schicht)をそれぞれ表している。
【0008】
図2Aでは、ビット線を流れる電流の方向が、論理値「0」に相当している。一方、図2Cでは、ビット線を流れる電流の方向が、論理値「1」に相当している。また、WLは、ワード線を流れる電流により生成される磁場を示す。一方、BL0およびBL1は、ビット線を流れる電流により生成される磁場を示す。H0およびH1は、2つの磁場の合成(Ueberlagerung)によって生じる磁場をそれぞれ示す。
【0009】
なお、図2Bは、両方の層における磁場が平行な状態を示している。一方、図2Dは、両方の層における磁場が非平行な状態を示している。
【0010】
選択されたメモリーセルの軟磁性層における磁場の方向によって、メモリーセルは、層面に対して垂直な抵抗が異なる。従って、メモリーセルに記憶された情報は、層面に対して垂直な抵抗を特定することによって、読み出すことができる。
【0011】
磁気メモリーセルの問題点は、経時変化に起因する減耗(Beeintraechtigungen)である。例えば、長い間使用していると、選択していないメモリーセルが、ワード線に電流を流すこと(Einschalten)によって切り替わり(umgeschaltet)、電流を遮断(Abschalten)した後も初期状態(Ausgangslage)に戻らないという問題が生じる。同様に、何度も「1」が書き込まれたメモリーセルは、「0」を書き込んでも、「1」を記憶してしまうという問題が知られている。さらに、より長い間使用していると、硬磁性層の磁化方向さえ変化する場合があることが知られている。その結果、上記の場合と同様に、情報が誤って記憶されてしまうことになる。
【0012】
米国特許第6,111,783号明細書(US-A-6,111,783)には、情報を書き込むとき、ワード線を通る電流の強さが、ビット線を通る電流の強さよりも強い磁気メモリーセル配列が記載されている。その結果、選択していないメモリーセルの軟磁性層の磁場が切り替わることを防止できると共に、メモリーセルのエネルギー消費を減少させられる。
【0013】
本発明の目的は、上記の経時変化現象(Alterungserscheinungen)を減少させられる磁気メモリー配列を提供することである。
【0014】
この目的は、以下のような本発明の磁気メモリーセル配列により達成される。すなわち、上記磁気メモリーセル配列は、第1方向および第1方向と交差する第2方向に沿って配置されている磁気メモリーセルを含むセルアレイと、第1方向に沿った多数の電線(elektrischen Leitungen)と、第2方向に沿った多数の電線と、第1方向に沿った電線であって選択された各電線に電流を供給するための第1電力供給装置(ersten Stromversorgungseinrichtung)と、第2方向に沿った電線であって選択された各電線に電流を供給するための第2電力供給装置とを備え、上記磁気メモリーセルが、上記電線の交差点にそれぞれ配置されており、上記第2電流供給装置が、書き込む情報に対応して電流の方向を設定するように設計されており、上記第1電流供給装置が、電流の方向を切り替えられるように設計されている。
【0015】
ワード線を流れる電流の方向を簡単に変えることにより、選択していないメモリーセルが、ワード線の磁場により切り替えられるという問題を回避できる。
【0016】
一般的に、メモリーセルの軟磁性層は、ワード線を流れる電流により引き起こされる磁場によって安定した状態から変化し(ausgelenkt)、次に、ビット線を流れる電流により引き起こされる磁場によって、逆向きの(entgegengesetzte)安定した状態、または、その初期状態のどちらかに切り替えられる。ビット線アレイ(Bitleitungsfeld)、すなわち、切り替えアレイ(Schaltfeld)が備えられていないセルの場合、導通している(angelegten)ワード線アレイは、変化する(活性化される(enabled))が、その初期状態にまた戻ることが期待できる。しかしながら、この工程を何度も繰り返すと、全てのドメイン(Doemanen)がその静止状態(Ruhelage)に戻らなくなることが考えられる。これに対して、ワード線を流れる電流の方向を転換(Umdrehen)することによりこの問題を回避できる。
【0017】
図1Aおよび図1Cに、本発明のメモリーセル配列において、各電流により引き起こされる磁場を示す。一方、図1Bおよび図1Dに、強磁性層における磁場の方向を示す。図1Bおよび図1Dにおいて、符号1は、それぞれ硬磁性層を示し、符号2は、それぞれ、軟磁性層を示す。
【0018】
図1Aでは、ビット線を流れる電流の方向が、論理値「0」に相当している。一方、図1Cでは、ビット線を流れる電流の方向が、論理値「1」に相当する。また、WLは、ワード線を流れる電流により生成される磁場を示す。一方、BL0およびBL1は、ビット線を流れる電流により生成される磁場を示す。H01,H02およびH11,H12は、2つの磁場の合成によって生じる磁場をそれぞれ示す。
【0019】
図1Bに、ワード線を流れる電流の方向、および、この面(Ebene)において対応する磁場の方向とは無関係に、両方の層における磁場が平行な状態を示す。一方、図1Dに、両方の層における磁場が非平行な状態を示す。
【0020】
詳しく説明すると、本発明では、従来の方法に基づいて、書き込む情報によってのみ方向が予め決められている電流をビット線に流すことができる。一方、ワード線に流れる電流の方向は、任意に、すなわち、書き込む情報とは無関係に切り替えられる。
【0021】
ワード線を流れる電流の方向を切り替えることにより、硬磁性層の磁化方向が変化するという不利な問題を回避できる。
【0022】
要するに、操作条件(Betriebsbedingungen)における等方性度(Isotropie)が増すことにより、経時変化現象を減少できるという一般的な原則を定着(festzustellen)させられる。なお、経時変化現象におけるメモリーセルの状態は、それまでの操作条件(ihrer Vergangenheit)に依存する。
【0023】
本発明の他の利点は、ワード線を通して電流の方向を任意に切り替えることにより、エレクトロマイグレーション(Elektromigrationseffekte)を回避できることである。特に、アルミニウム製の電線(Aluminium-Leiterbahnen)の場合には、電気的な電流の流れ(elektrischen Stromflusses)の影響を受けて、物質回遊(Materialwanderung)が電線に生じる。物質搬送(Materialtransport)の物理的な原因は、電子が移動して、結晶格子(Kristallgitters)が正の金属イオンと衝突することである。従って、物質搬送は、工業的な電流方向(technischen Stromrichtung)とは反対に、電子の流れ(Elektronenflusses)の方向に継続的に発生する。本発明では、電流方向を頻繁に切り替えられるので、電線の破損に繋がる可能性のある物質移動(Materialabwanderung)を回避できる。
【0024】
本発明(Erfindungskonzepts)の発展形(Weiterbildung)として、複数の層のメモリーセルを、相互に重ねて配置してもよい。この場合、第1メモリーセルが、第1方向に延びる電線(Leitung)の上側に配置され、その上に第2方向に延びる電線が配置される。さらにその上に、他のメモリーセルが配置され、その上に第1方向に延びる電線が配置される。両方の磁気メモリーセルの間に配置される電線は、電流の方向を切り替える電流供給装置と接続されている。この場合、中間電線面(mittlere Leitungsebene)が、上側、および、下側に配置されるメモリーセル層のための活性化機能(Enable-Funktion)を果たす。
【0025】
本発明を、添付の図を参照しながら、詳しく説明する。
【0026】
図1Aおよび図1Cは、本発明の磁気メモリー配列において、各電流によって引き起こされる磁場を示す図である。図1Bおよび図1Dは、本発明の磁気メモリー配列の強磁性層における磁場の方向を示す図である。図2Aおよび図2Cは、従来の磁気メモリー配列において、各電流によって引き起こされる磁場を示す図である。図2Bおよび図2Dは、従来の磁気メモリー配列において、強磁性層における磁場の方向を示す図である。図3は、磁気メモリー配列の構成図である。図4Aは、第1電流供給装置の第1の設計例を示す図である。図4Bは、第1電流供給装置の第2の設計例を示す図である。図5は、重なり合って配置された2つの層を有する本発明の磁気メモリーセルの他の実施例を示す図である。
【0027】
図3は、16個のメモリーセルと、ワード線とビット線とをそれぞれ4本有する磁気メモリーセルの構成例である。磁気メモリー配列は、通常、より多くの、例えば、数万個のメモリーセルを備えている。その場合、ワード線の数は、ビット線の数と同じである必要はない。
【0028】
符号3a〜3dは、それぞれワード線を表しており、符号4a〜4dは、それぞれビット線を表している。そして、各ワード線と各ビット線との交差点に、磁気メモリーセル5aa〜5ddがある。また、ワード線に電流を供給するために、第1電流供給装置6が備えられており、ビット線に電流を供給するために、第2電流供給装置7が備えられている。
【0029】
選択された個々のメモリーセル、例えば、メモリーセル5baに情報を書き込むためには、まず、ワード線3bを通して特定の磁場を引き起こす電流を流す。次に、ビット線4aを通して、同じく特定の磁場を引き起こす電流を流す。この場合、この磁場の方向、および、これに対応する電流の方向は、書き込む情報に応じている。その結果、メモリーセル5baにおける自由な(freie)磁気層は、書き込まれる情報に応じて、初期状態またはこれと逆の状態のどちらかに切り替えられる。
【0030】
各電流を遮断した後は、選択されたメモリーセル5ba以外のワード線3bおよびビット線4aに沿ったメモリーセルは、再びその初期状態に戻る。これとは対照的に、選択されたメモリーセル5baにおける軟磁性層の磁場方向は、設定された状態のままである。従って、選択されたメモリーセル5baは、書き込まれる情報を記憶できる。この情報は、その後、強磁性層の方向に対して垂直な方向の抵抗を特定することによって、再び読み出せる。
【0031】
さて、本発明では、第1電流供給装置が、ワード線を流れる電流の方向を任意に切り替えられるように設計されている。特に、上記第1電流供給装置は、例えば、各ワード線へのアクセス回数(Anzahl der Zugriffe)を数え、特定の数になると電流方向を反転させる計数器61を備えていてもよい。例えば、電流方向を、特定のワード線へのアクセス毎、あるいは、2回アクセスする毎に変更してもよい。
【0032】
その結果、メモリーセルの経時変化現象を回避できる。特に、電流が流れているワード線またはビット線に設けられたメモリーセルであって、選択されていないメモリーセルは、電流を遮断した後、その初期状態に再び戻るという有利な効果を得られる。
【0033】
図4Aおよび図4Bは、第1電流供給装置6の第1および第2の設計例を示す。ここでは、符号3が、ワード線の任意の1つを示している。
【0034】
本発明では、第1電流供給装置は、以下のように実現されている。すなわち、第1電流供給装置は、各ワード線について2つのインバータ(Inverter)8,9、および、制御装置14をそれぞれ備えている。ワード線3は、両方のインバータの出力部の間に配置されており、上記制御装置14は、所望の電流方向に応じて、両方のインバータの入力部に、それぞれ論理値「1」および/または論理値「0」を供給する。インバータ8の入力部Aに論理値「1」が供給され、インバータ9の入力部Bに論理値「0」が供給される場合、電流I2は、インバータ9からインバータ8の方向へ流れる。逆の場合には、電流I1が、インバータ8からインバータ9へ流れる。両方の入力部A、Bに、それぞれ「1」または「0」といった同一の信号が供給される場合、電流は流れず、すなわち、ワード線は選択されない。待機状態(スタンバイ)では、より低いレベル(Pegel)、または、より高いレベルの電圧が供給される。電流供給装置の機能は、以下のようにまとめられる。
【0035】
A B 電流
1 0 I2
0 1 I1
1 1 待機「0」
0 0 待機「1」
従って、制御装置が、どの電圧レベルを、両方のインバータに供給しているかに応じて、ワード線内の電流方向を変化させることができる。
【0036】
また、第1電流供給装置を、各2つの電圧源(Spannungsquellen)10,11、2つの選択トランジスタ12,13、および、制御装置15を備えたワード線毎に備えられる第1電流供給装置6によって実現できる。選択トランジスタ12,13は、例えば、必要に応じてワード線に対して適切な電流供給および電流制限(Strombegrenzung)を行うための装置が装備されているnチャンネルMOSFETでもよい。制御装置15は、第1および第2電圧源10,11を以下のように制御する。すなわち、第1電圧源10が、高い電圧を供給し、第2電圧源11が、低い電圧を供給するように、あるいは、その逆であるように制御する。また、制御装置15は、両方の選択トランジスタを、「導通」または「非導通(遮断)」のどちらかに切り替える。
【0037】
この場合も、両方の電圧源10,11のそれぞれが、どの電圧レベル(DまたはE)を供給するかに応じて、ワード線3内の電流方向を変化させることができる。
【0038】
電圧源10が、高い電圧Dを供給し、電圧源11が、低い電圧Eを供給する場合、電流I1は、両方の選択トランジスタ12,13が、信号Cにより「導通」に切り替えられるまで、電圧源10から電圧源11の方向へ流れる。トランジスタ12,13の制御経路(gesteuerten Strecken)は、一方が電圧源10,11と接続されており、他方がワード線3と接続されている。トランジスタ12,13の制御端子は、それぞれ、制御信号Cにより制御される。なお、この制御信号Cは、トランジスタを導通するようにあるいは遮断するように制御するものである。電圧D,Eが、電圧源10,11において逆に分配されている場合、電流I2は、逆の方向に流れる。両方の選択トランジスタ12,13が、「遮断」に切り替えられている場合、電流は流れず、ワード線は選択されない。図4Bにおける切り替えの機能は、以下のようにまとめられる。
【0039】
C D E 電流
1 1´ 0 I1
1 0 1´ I2
論理値レベル「1」は、例えば、3ボルトである。論理値レベル「0」は、例えば、0ボルトである。論理値レベル「1´」は、例えば、1.8ボルトである。図4Bに図示した例では、nチャンネル電界効果トランジスタ12,13を使用している。従って、信号Cの論理値「1」は、上記電圧DまたはEよりも高い電位でなければならない。
【0040】
計数器61(図3参照)が計数したアクセス回数が所定のアクセス回数になると、活性化されているワード線の電流方向を逆にする。計数状態(Zaehlerstand)は、アクセス毎に変化、例えば、増加し、計数状態に応じて、図4Aに記載のインバータが、信号A,Bに対して逆に駆動(Ansteuerung)され、あるいは、図4Bの電圧D,Eが逆にされる。
【0041】
図5は、メモリーセル51,52の2つの層を有する本発明の他の実施例を示している。下側の面に備えられるメモリーセル、つまりメモリーセル51が、ビット線53とワード線54との間に配置されている。ビット線53は、図面に対して垂直な第1方向に延びている。これに対して垂直な第2方向に、すなわち、図面と平行な方向にワード線54が延びている。ワード線54の上側には、他の磁気メモリーセル52が配置されている。その上に、ビット線55が、第1方向、すなわち、図面に対して垂直に延びている。中央の電線、すなわち、ワード線54は、電流反転(Stromumkehrung)されるワード線である。連続した活性化の際に、本発明の上記実施例に応じて切り替えられるように、電線54は、電流供給装置6と接続されている。
【図面の簡単な説明】
【0042】
【図1A】本発明の磁気メモリー配列において、各電流によって生じる磁場を示す図である。
【図1B】本発明の磁気メモリー配列の強磁性層における磁場の方向を示す図である。
【図1C】本発明の磁気メモリーにおいて、各電流によって生じる磁場を示す図である。
【図1D】本発明の磁気メモリー配列の強磁性層における磁場の方向を示す図である。
【図2A】従来の磁気メモリー配列において、各電流によって生じる磁場を示す図である。
【図2B】従来の磁気メモリー配列の強磁性層における磁場の方向を示す図である。
【図2C】従来の磁気メモリー配列において、各電流によって生じる磁場を示す図である。
【図2D】従来の磁気メモリー配列の強磁性層における磁場の方向を示す図である。
【図3】磁気メモリー配列の構成図である。
【図4A】第1電流供給装置の第1の設計例を示す図である。
【図4B】第1電流供給装置の第2の設計例を示す図である。
【図5】磁気メモリーセルの重なり合って配置されている2つの層を有する本発明のほかの設計を示す図である。
【符号の説明】
【0043】
1 硬磁性層
2 軟磁性層
3 ワード線
3a〜3d ワード線
4b〜4d ビット線
5aa〜5dd 磁気メモリーセル
6 第1電流供給装置
61 計数器
7 第2電流供給装置
8,9 インバータ
10,11 電圧源
12,13 選択トランジスタ
14,15 制御装置
A,B,C 制御信号
D,E 電圧
Claims (7)
- 第1方向および第1方向と交差する第2方向に沿って配置されている磁気メモリーセル(5aa〜5dd)を含むセルアレイと、
第1方向に沿った多数の電線(3a〜3d)と、
第2方向(4a〜4d)に沿った多数の電線と、
第1方向に沿った電線であって、選択された各電線に電流を供給するための第1電力供給装置(6)と、
第2方向に沿った電線であって、選択された各電線に電流を供給するための第2電力供給装置(7)とを備え、
上記磁気メモリーセル(5aa〜5dd)が、上記電線との交差点にそれぞれ配置され、
上記第2電流供給装置(7)が、書き込む情報に応じて電流の方向を設定することができる、磁気メモリー配列において、
上記第1電流供給装置(6)が、電流の方向を切り替えることができることを特徴とする、磁気メモリー配列。 - 上記第1電流供給装置(6)が、計数装置(61)を備えており、
この計数装置(61)が、第1方向における電線(3a〜3d)へのアクセス回数を計数し、上記電線に対するアクセス回数が所定の回数になったら、次のアクセスのために、電流の方向を切り替えるようになっていることを特徴とする、請求項1に記載の磁気メモリー配列。 - 上記第1電流供給装置(6)が、第1方向に沿った各電線(3a〜3d)について、2つのインバータ(8,9)と、制御装置(14)とを備え、
上記ワード線が、両方のインバータ(8,9)の出力部間に配置されており、
上記制御装置(14)が、両インバータの入力部に、所望の電流方向に応じてそれぞれ2つの論理レベルの一方を供給することを特徴とする、請求項1または2に記載の磁気メモリー配列。 - 上記第1電流供給装置(6)は、第1方向に沿った各電線(3a〜3d)に対して、第1および第2電圧源(10,11)と、少なくとも1つの選択トランジスタ(12,13)と、制御装置(15)とをそれぞれ備え、
上記制御装置(15)は、
選択されたトランジスタ(12,13)の制御経路に印加するための高い電圧信号(D)を第1電圧源(10)によって供給し、かつ、選択されたトランジスタ(12,13)の制御経路に印加するための低い電圧信号(E)を第2電圧源(11)によって供給するように、
あるいは、上記した両電圧源の供給電圧を互いに入れ換えた状態とするように、
第1および第2電圧源(10,11)を制御することを特徴とする、請求項1または2に記載の磁気メモリー配列。 - 上記ワード線(3)の1つが、選択トランジスタ(12,13)の制御経路の他の端子間に接続されていることを特徴とする、請求項4に記載の磁気メモリー配列。
- 第1方向に沿った多数の電線(53)の1つと、第2方向に沿った多数の電線(54)の1つとの間に、磁気メモリーセル(51)が1つずつ配置されており、
他の磁気メモリーセル(52)が、第2方向に沿った電線(54)の上側に配置され、他の電線(55)が、他の磁気メモリーセル(52)の上側に延びていることを特徴とする、請求項1〜4のいずれかに記載の磁気メモリー配列。 - 上記他の電線(55)が、第1方向に沿って延びていることを特徴とする、請求項6に記載の磁気メモリーセル。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE10123593A DE10123593C2 (de) | 2001-05-15 | 2001-05-15 | Magnetische Speicheranordnung |
PCT/DE2002/001751 WO2002093581A2 (de) | 2001-05-15 | 2002-05-15 | Magnetische speicheranordnung |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004529451A true JP2004529451A (ja) | 2004-09-24 |
JP3934058B2 JP3934058B2 (ja) | 2007-06-20 |
Family
ID=7684859
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002590365A Expired - Fee Related JP3934058B2 (ja) | 2001-05-15 | 2002-05-15 | 磁気メモリー配列 |
Country Status (6)
Country | Link |
---|---|
US (1) | US6816406B2 (ja) |
JP (1) | JP3934058B2 (ja) |
KR (1) | KR100589740B1 (ja) |
CN (1) | CN100378865C (ja) |
DE (1) | DE10123593C2 (ja) |
WO (1) | WO2002093581A2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004118922A (ja) * | 2002-09-25 | 2004-04-15 | Toshiba Corp | 磁気ランダムアクセスメモリ |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20060107376A1 (en) * | 2006-01-31 | 2006-05-18 | Pioneer Hi-Bred International, Inc. | Soybean variety XB32L06 |
US7161068B2 (en) * | 2006-01-31 | 2007-01-09 | Pioneer Hi-Bred International, Inc. | Soybean variety XB32A06 |
KR100923302B1 (ko) * | 2006-02-27 | 2009-10-27 | 삼성전자주식회사 | 자기 메모리 소자 |
KR101493868B1 (ko) | 2008-07-10 | 2015-02-17 | 삼성전자주식회사 | 자기 메모리 소자의 구동 방법 |
US8796661B2 (en) | 2010-11-01 | 2014-08-05 | Micron Technology, Inc. | Nonvolatile memory cells and methods of forming nonvolatile memory cell |
US9614003B1 (en) * | 2015-10-21 | 2017-04-04 | Globalfoundries Inc. | Method of forming a memory device structure and memory device structure |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6034887A (en) * | 1998-08-05 | 2000-03-07 | International Business Machines Corporation | Non-volatile magnetic memory cell and devices |
US6178131B1 (en) * | 1999-01-11 | 2001-01-23 | Ball Semiconductor, Inc. | Magnetic random access memory |
US6111783A (en) * | 1999-06-16 | 2000-08-29 | Hewlett-Packard Company | MRAM device including write circuit for supplying word and bit line current having unequal magnitudes |
US6097626A (en) * | 1999-07-28 | 2000-08-01 | Hewlett-Packard Company | MRAM device using magnetic field bias to suppress inadvertent switching of half-selected memory cells |
US6134138A (en) * | 1999-07-30 | 2000-10-17 | Honeywell Inc. | Method and apparatus for reading a magnetoresistive memory |
US6473336B2 (en) * | 1999-12-16 | 2002-10-29 | Kabushiki Kaisha Toshiba | Magnetic memory device |
DE10032278C1 (de) * | 2000-07-03 | 2001-11-29 | Infineon Technologies Ag | Verfahren zur Verhinderung von Elektromigration in einem MRAM |
JP3920564B2 (ja) * | 2000-12-25 | 2007-05-30 | 株式会社東芝 | 磁気ランダムアクセスメモリ |
US6515896B1 (en) * | 2001-07-24 | 2003-02-04 | Hewlett-Packard Company | Memory device with short read time |
-
2001
- 2001-05-15 DE DE10123593A patent/DE10123593C2/de not_active Expired - Fee Related
-
2002
- 2002-05-15 JP JP2002590365A patent/JP3934058B2/ja not_active Expired - Fee Related
- 2002-05-15 WO PCT/DE2002/001751 patent/WO2002093581A2/de active Application Filing
- 2002-05-15 CN CNB028101197A patent/CN100378865C/zh not_active Expired - Fee Related
- 2002-05-15 KR KR1020037014809A patent/KR100589740B1/ko not_active IP Right Cessation
-
2003
- 2003-11-17 US US10/715,023 patent/US6816406B2/en not_active Expired - Lifetime
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004118922A (ja) * | 2002-09-25 | 2004-04-15 | Toshiba Corp | 磁気ランダムアクセスメモリ |
Also Published As
Publication number | Publication date |
---|---|
US6816406B2 (en) | 2004-11-09 |
DE10123593C2 (de) | 2003-03-27 |
US20040100836A1 (en) | 2004-05-27 |
KR20040018369A (ko) | 2004-03-03 |
CN100378865C (zh) | 2008-04-02 |
CN1526138A (zh) | 2004-09-01 |
JP3934058B2 (ja) | 2007-06-20 |
DE10123593A1 (de) | 2002-11-28 |
KR100589740B1 (ko) | 2006-06-15 |
WO2002093581A2 (de) | 2002-11-21 |
WO2002093581A3 (de) | 2003-12-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP2308050B1 (en) | Write operation for spin transfer torque magnetoresistive random access memory with reduced bit cell size | |
US5946227A (en) | Magnetoresistive random access memory with shared word and digit lines | |
US5699293A (en) | Method of operating a random access memory device having a plurality of pairs of memory cells as the memory device | |
JP2004005965A (ja) | 小面積の磁気メモリデバイス | |
JP5531099B2 (ja) | 不揮発性メモリセルの階層的クロスポイントアレイ | |
JP4855821B2 (ja) | 磁気記憶装置 | |
US20040160809A1 (en) | Magnetic RAM and array architecture using a two transistor, one MTJ cell | |
US6885577B2 (en) | Magnetic RAM cell device and array architecture | |
JP3934058B2 (ja) | 磁気メモリー配列 | |
JP2003272375A (ja) | 強磁性トンネル接合素子を用いた磁気記憶装置 | |
JP4262969B2 (ja) | 薄膜磁性体記憶装置 | |
US8363450B2 (en) | Hierarchical cross-point array of non-volatile memory | |
TW201440042A (zh) | 儲存裝置、儲存器單元以及數據寫入方法 | |
JP2004193603A (ja) | 2つの書込み導体を有するmram | |
US10783946B2 (en) | Semiconductor memory device including memory cell arrays | |
JP2005086203A (ja) | 磁気メモリセル構造 | |
JP3844117B2 (ja) | メモリセル、記憶回路ブロック、データの書き込み方法及びデータの読み出し方法 | |
EP1662510B1 (en) | Arrangement of write lines in an MRAM device | |
US7986548B2 (en) | Current re-routing scheme for serial-programmed MRAM | |
JP5036854B2 (ja) | 半導体装置 | |
JP2003233982A (ja) | 強磁性トンネル接合素子を用いた磁気記憶装置 | |
KR101605607B1 (ko) | 접힌 메모리 어레이 구조를 가지는 자기 저항 메모리 장치 | |
JP2005136425A (ja) | メモリデバイス | |
JP2015164086A (ja) | データストレージセル及びメモリ構成 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060720 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060822 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061121 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20061121 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070213 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070314 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110330 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130330 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140330 Year of fee payment: 7 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |