JP3934058B2 - 磁気メモリー配列 - Google Patents

Description

発明の詳細な説明

本発明は、データを記憶するための磁気メモリー配列（magnetische Speicheranordnung）に関するものである。

磁気メモリー（「ＭＲＡＭ」：磁気抵抗ランダムアクセスメモリー（magnetic random access memory））は、データを長期間記憶するための不揮発性メモリーである。

例えば、図３に示すような一般的な磁気メモリー配列は、メモリーセルアレイ（Speicherzellenfeld）を備え、このメモリーセルアレイには、個々のメモリーセルが、マトリックス状に配置されている。ワード線は、メモリーセルアレイの列（Reihen）または行（Zeilen）に沿って延びており、ビット線は、メモリーセルアレイの縦列（Spalten）に沿って延びている。個々のビット線とワード線との交差点（Kreuzungspunkten）に、情報を記憶するメモリーセルが設けられている。

磁気メモリーセルの構造は、通常、２つの強磁性層（ferromagnetische Schichten）を非磁気性層（nicht-magnetischen Schicht）により分離したものである。一方の強磁性層（硬磁性層（magnetisch harte Schicht））における磁場は、一定である（fest）。これとは対照的に、他方の強磁性層（軟磁性層（magnetisch weiche Schicht））における磁場の方向は、平行、または、非平行に設定（einstellen）できる。これら２つの安定した方向（Orientierungen）、すなわち、平行および非平行は、情報を記憶するときの論理値「０」および「１」を表す。

選択されたメモリーセルの軟磁性層（上記（der weichen Schicht））における磁場の方向は、メモリーセルにおいて交差するワード線とビット線とに電流を印加することによって変更できる。これらの電流によって生成される磁場を組み合わせることにより、選択されたメモリーセルの軟磁性層の磁化方向（Magnetisierungsrichtung）を、平行から非平行に、または、その逆に切り替えることができる。選択されたメモリーセルにおいて作用する磁場は、選択されたメモリーセルにおいて交差しているワード線およびビット線に沿った他の全てのメモリーセルに対して、軟磁性層における磁化方向を切り替えるには不十分である。

この場合、通常のメモリーセルでは、ワード線を流れる電流の方向は常に同じである。一方、ビット線を流れる電流の方向は、書き込む情報に応じて変更される。

図２Ａおよび図２Ｃに、従来のメモリー配列において、各電流により生じる磁場を示す。一方、図２Ｂおよび図２Ｄに、強磁性層における磁場の方向（Ausrichtung）を示す。図２Ｂおよび図２Ｄに記載の符号１は、硬磁性層を、符号２は、軟磁性層（weiche magnetische Schicht）をそれぞれ表している。

図２Ａでは、ビット線を流れる電流の方向が、論理値「０」に相当している。一方、図２Ｃでは、ビット線を流れる電流の方向が、論理値「１」に相当している。また、ＷＬは、ワード線を流れる電流により生成される磁場を示す。一方、ＢＬ_０およびＢＬ_１は、ビット線を流れる電流により生成される磁場を示す。Ｈ_０およびＨ_１は、２つの磁場の合成（Ueberlagerung）によって生じる磁場をそれぞれ示す。

なお、図２Ｂは、両方の層における磁場が平行な状態を示している。一方、図２Ｄは、両方の層における磁場が非平行な状態を示している。

選択されたメモリーセルの軟磁性層における磁場の方向によって、メモリーセルは、層面に対して垂直な抵抗が異なる。従って、メモリーセルに記憶された情報は、層面に対して垂直な抵抗を特定することによって、読み出すことができる。

磁気メモリーセルの問題点は、経時変化に起因する減耗（Beeintraechtigungen）である。例えば、長い間使用していると、選択していないメモリーセルが、ワード線に電流を流すこと（Einschalten）によって切り替わり（umgeschaltet）、電流を遮断（Abschalten）した後も初期状態（Ausgangslage）に戻らないという問題が生じる。同様に、何度も「１」が書き込まれたメモリーセルは、「０」を書き込んでも、「１」を記憶してしまうという問題が知られている。さらに、より長い間使用していると、硬磁性層の磁化方向さえ変化する場合があることが知られている。その結果、上記の場合と同様に、情報が誤って記憶されてしまうことになる。

米国特許第６，１１１，７８３号明細書（US-A-6,111,783）には、情報を書き込むとき、ワード線を通る電流の強さが、ビット線を通る電流の強さよりも強い磁気メモリーセル配列が記載されている。その結果、選択していないメモリーセルの軟磁性層の磁場が切り替わることを防止できると共に、メモリーセルのエネルギー消費を減少させられる。

本発明の目的は、上記の経時変化現象（Alterungserscheinungen）を減少させられる磁気メモリー配列を提供することである。

この目的は、以下のような本発明の磁気メモリーセル配列により達成される。すなわち、上記磁気メモリーセル配列は、第１方向および第１方向と交差する第２方向に沿って配置されている磁気メモリーセルを含むセルアレイと、第１方向に沿った多数の電線（elektrischen Leitungen）と、第２方向に沿った多数の電線と、第１方向に沿った電線であって選択された各電線に電流を供給するための第１電力供給装置（ersten Stromversorgungseinrichtung）と、第２方向に沿った電線であって選択された各電線に電流を供給するための第２電力供給装置とを備え、上記磁気メモリーセルが、上記電線の交差点にそれぞれ配置されており、上記第２電流供給装置が、書き込む情報に対応して電流の方向を設定するように設計されており、上記第１電流供給装置が、電流の方向を切り替えられるように設計されている。

ワード線を流れる電流の方向を簡単に変えることにより、選択していないメモリーセルが、ワード線の磁場により切り替えられるという問題を回避できる。

一般的に、メモリーセルの軟磁性層は、ワード線を流れる電流により引き起こされる磁場によって安定した状態から変化し（ausgelenkt）、次に、ビット線を流れる電流により引き起こされる磁場によって、逆向きの（entgegengesetzte）安定した状態、または、その初期状態のどちらかに切り替えられる。ビット線アレイ（Bitleitungsfeld）、すなわち、切り替えアレイ（Schaltfeld）が備えられていないセルの場合、導通している（angelegten）ワード線アレイは、変化する（活性化される（enabled））が、その初期状態にまた戻ることが期待できる。しかしながら、この工程を何度も繰り返すと、全てのドメイン（Doemanen）がその静止状態（Ruhelage）に戻らなくなることが考えられる。これに対して、ワード線を流れる電流の方向を転換（Umdrehen）することによりこの問題を回避できる。

図１Ａおよび図１Ｃに、本発明のメモリーセル配列において、各電流により引き起こされる磁場を示す。一方、図１Ｂおよび図１Ｄに、強磁性層における磁場の方向を示す。図１Ｂおよび図１Ｄにおいて、符号１は、それぞれ硬磁性層を示し、符号２は、それぞれ、軟磁性層を示す。

図１Ａでは、ビット線を流れる電流の方向が、論理値「０」に相当している。一方、図１Ｃでは、ビット線を流れる電流の方向が、論理値「１」に相当する。また、ＷＬは、ワード線を流れる電流により生成される磁場を示す。一方、ＢＬ_０およびＢＬ_１は、ビット線を流れる電流により生成される磁場を示す。Ｈ_０１，Ｈ_０２およびＨ_１１，Ｈ_１２は、２つの磁場の合成によって生じる磁場をそれぞれ示す。

図１Ｂに、ワード線を流れる電流の方向、および、この面（Ebene）において対応する磁場の方向とは無関係に、両方の層における磁場が平行な状態を示す。一方、図１Ｄに、両方の層における磁場が非平行な状態を示す。

詳しく説明すると、本発明では、従来の方法に基づいて、書き込む情報によってのみ方向が予め決められている電流をビット線に流すことができる。一方、ワード線に流れる電流の方向は、任意に、すなわち、書き込む情報とは無関係に切り替えられる。

ワード線を流れる電流の方向を切り替えることにより、硬磁性層の磁化方向が変化するという不利な問題を回避できる。

要するに、操作条件（Betriebsbedingungen）における等方性度（Isotropie）が増すことにより、経時変化現象を減少できるという一般的な原則を定着（festzustellen）させられる。なお、経時変化現象におけるメモリーセルの状態は、それまでの操作条件（ihrer Vergangenheit）に依存する。

本発明の他の利点は、ワード線を通して電流の方向を任意に切り替えることにより、エレクトロマイグレーション（Elektromigrationseffekte）を回避できることである。特に、アルミニウム製の電線（Aluminium-Leiterbahnen）の場合には、電気的な電流の流れ（elektrischen Stromflusses）の影響を受けて、物質回遊（Materialwanderung）が電線に生じる。物質搬送（Materialtransport）の物理的な原因は、電子が移動して、結晶格子（Kristallgitters）が正の金属イオンと衝突することである。従って、物質搬送は、工業的な電流方向（technischen Stromrichtung）とは反対に、電子の流れ（Elektronenflusses）の方向に継続的に発生する。本発明では、電流方向を頻繁に切り替えられるので、電線の破損に繋がる可能性のある物質移動（Materialabwanderung）を回避できる。

本発明（Erfindungskonzepts）の発展形(Weiterbildung）として、複数の層のメモリーセルを、相互に重ねて配置してもよい。この場合、第１メモリーセルが、第１方向に延びる電線（Leitung）の上側に配置され、その上に第２方向に延びる電線が配置される。さらにその上に、他のメモリーセルが配置され、その上に第１方向に延びる電線が配置される。両方の磁気メモリーセルの間に配置される電線は、電流の方向を切り替える電流供給装置と接続されている。この場合、中間電線面（mittlere Leitungsebene）が、上側、および、下側に配置されるメモリーセル層のための活性化機能（Enable-Funktion）を果たす。

本発明を、添付の図を参照しながら、詳しく説明する。

図１Ａおよび図１Ｃは、本発明の磁気メモリー配列において、各電流によって引き起こされる磁場を示す図である。図１Ｂおよび図１Ｄは、本発明の磁気メモリー配列の強磁性層における磁場の方向を示す図である。図２Ａおよび図２Ｃは、従来の磁気メモリー配列において、各電流によって引き起こされる磁場を示す図である。図２Ｂおよび図２Ｄは、従来の磁気メモリー配列において、強磁性層における磁場の方向を示す図である。図３は、磁気メモリー配列の構成図である。図４Ａは、第１電流供給装置の第１の設計例を示す図である。図４Ｂは、第１電流供給装置の第２の設計例を示す図である。図５は、重なり合って配置された２つの層を有する本発明の磁気メモリーセルの他の実施例を示す図である。

図３は、１６個のメモリーセルと、ワード線とビット線とをそれぞれ４本有する磁気メモリーセルの構成例である。磁気メモリー配列は、通常、より多くの、例えば、数万個のメモリーセルを備えている。その場合、ワード線の数は、ビット線の数と同じである必要はない。

符号３ａ〜３ｄは、それぞれワード線を表しており、符号４ａ〜４ｄは、それぞれビット線を表している。そして、各ワード線と各ビット線との交差点に、磁気メモリーセル５ａａ〜５ｄｄがある。また、ワード線に電流を供給するために、第１電流供給装置６が備えられており、ビット線に電流を供給するために、第２電流供給装置７が備えられている。

選択された個々のメモリーセル、例えば、メモリーセル５ｂａに情報を書き込むためには、まず、ワード線３ｂを通して特定の磁場を引き起こす電流を流す。次に、ビット線４ａを通して、同じく特定の磁場を引き起こす電流を流す。この場合、この磁場の方向、および、これに対応する電流の方向は、書き込む情報に応じている。その結果、メモリーセル５ｂａにおける自由な（freie）磁気層は、書き込まれる情報に応じて、初期状態またはこれと逆の状態のどちらかに切り替えられる。

各電流を遮断した後は、選択されたメモリーセル５ｂａ以外のワード線３ｂおよびビット線４ａに沿ったメモリーセルは、再びその初期状態に戻る。これとは対照的に、選択されたメモリーセル５ｂａにおける軟磁性層の磁場方向は、設定された状態のままである。従って、選択されたメモリーセル５ｂａは、書き込まれる情報を記憶できる。この情報は、その後、強磁性層の方向に対して垂直な方向の抵抗を特定することによって、再び読み出せる。

さて、本発明では、第１電流供給装置が、ワード線を流れる電流の方向を任意に切り替えられるように設計されている。特に、上記第１電流供給装置は、例えば、各ワード線へのアクセス回数（Anzahl der Zugriffe）を数え、特定の数になると電流方向を反転させる計数器６１を備えていてもよい。例えば、電流方向を、特定のワード線へのアクセス毎、あるいは、２回アクセスする毎に変更してもよい。

その結果、メモリーセルの経時変化現象を回避できる。特に、電流が流れているワード線またはビット線に設けられたメモリーセルであって、選択されていないメモリーセルは、電流を遮断した後、その初期状態に再び戻るという有利な効果を得られる。

図４Ａおよび図４Ｂは、第１電流供給装置６の第１および第２の設計例を示す。ここでは、符号３が、ワード線の任意の１つを示している。

本発明では、第１電流供給装置は、以下のように実現されている。すなわち、第１電流供給装置は、各ワード線について２つのインバータ（Inverter）８，９、および、制御装置１４をそれぞれ備えている。ワード線３は、両方のインバータの出力部の間に配置されており、上記制御装置１４は、所望の電流方向に応じて、両方のインバータの入力部に、それぞれ論理値「１」および／または論理値「０」を供給する。インバータ８の入力部Ａに論理値「１」が供給され、インバータ９の入力部Ｂに論理値「０」が供給される場合、電流Ｉ２は、インバータ９からインバータ８の方向へ流れる。逆の場合には、電流Ｉ１が、インバータ８からインバータ９へ流れる。両方の入力部Ａ、Ｂに、それぞれ「１」または「０」といった同一の信号が供給される場合、電流は流れず、すなわち、ワード線は選択されない。待機状態（スタンバイ）では、より低いレベル（Pegel）、または、より高いレベルの電圧が供給される。電流供給装置の機能は、以下のようにまとめられる。

Ａ Ｂ 電流
１ ０ Ｉ２
０ １ Ｉ１
１ １ 待機「０」
０ ０ 待機「１」
従って、制御装置が、どの電圧レベルを、両方のインバータに供給しているかに応じて、ワード線内の電流方向を変化させることができる。

また、第１電流供給装置を、各２つの電圧源（Spannungsquellen）１０，１１、２つの選択トランジスタ１２，１３、および、制御装置１５を備えたワード線毎に備えられる第１電流供給装置６によって実現できる。選択トランジスタ１２，１３は、例えば、必要に応じてワード線に対して適切な電流供給および電流制限（Strombegrenzung）を行うための装置が装備されているｎチャンネルＭＯＳＦＥＴでもよい。制御装置１５は、第１および第２電圧源１０，１１を以下のように制御する。すなわち、第１電圧源１０が、高い電圧を供給し、第２電圧源１１が、低い電圧を供給するように、あるいは、その逆であるように制御する。また、制御装置１５は、両方の選択トランジスタを、「導通」または「非導通（遮断）」のどちらかに切り替える。

この場合も、両方の電圧源１０，１１のそれぞれが、どの電圧レベル（ＤまたはＥ）を供給するかに応じて、ワード線３内の電流方向を変化させることができる。

電圧源１０が、高い電圧Ｄを供給し、電圧源１１が、低い電圧Ｅを供給する場合、電流Ｉ１は、両方の選択トランジスタ１２，１３が、信号Ｃにより「導通」に切り替えられるまで、電圧源１０から電圧源１１の方向へ流れる。トランジスタ１２，１３の制御経路（gesteuerten Strecken）は、一方が電圧源１０，１１と接続されており、他方がワード線３と接続されている。トランジスタ１２，１３の制御端子は、それぞれ、制御信号Ｃにより制御される。なお、この制御信号Ｃは、トランジスタを導通するようにあるいは遮断するように制御するものである。電圧Ｄ，Ｅが、電圧源１０，１１において逆に分配されている場合、電流Ｉ２は、逆の方向に流れる。両方の選択トランジスタ１２，１３が、「遮断」に切り替えられている場合、電流は流れず、ワード線は選択されない。図４Ｂにおける切り替えの機能は、以下のようにまとめられる。

Ｃ Ｄ Ｅ 電流
１ １´ ０ Ｉ１
１ ０ １´ Ｉ２
論理値レベル「１」は、例えば、３ボルトである。論理値レベル「０」は、例えば、０ボルトである。論理値レベル「１´」は、例えば、１．８ボルトである。図４Ｂに図示した例では、ｎチャンネル電界効果トランジスタ１２，１３を使用している。従って、信号Ｃの論理値「１」は、上記電圧ＤまたはＥよりも高い電位でなければならない。

計数器６１（図３参照）が計数したアクセス回数が所定のアクセス回数になると、活性化されているワード線の電流方向を逆にする。計数状態（Zaehlerstand）は、アクセス毎に変化、例えば、増加し、計数状態に応じて、図４Ａに記載のインバータが、信号Ａ，Ｂに対して逆に駆動（Ansteuerung）され、あるいは、図４Ｂの電圧Ｄ，Ｅが逆にされる。

図５は、メモリーセル５１，５２の２つの層を有する本発明の他の実施例を示している。下側の面に備えられるメモリーセル、つまりメモリーセル５１が、ビット線５３とワード線５４との間に配置されている。ビット線５３は、図面に対して垂直な第１方向に延びている。これに対して垂直な第２方向に、すなわち、図面と平行な方向にワード線５４が延びている。ワード線５４の上側には、他の磁気メモリーセル５２が配置されている。その上に、ビット線５５が、第１方向、すなわち、図面に対して垂直に延びている。中央の電線、すなわち、ワード線５４は、電流反転（Stromumkehrung）されるワード線である。連続した活性化の際に、本発明の上記実施例に応じて切り替えられるように、電線５４は、電流供給装置６と接続されている。

本発明の磁気メモリー配列において、各電流によって生じる磁場を示す図である。 本発明の磁気メモリー配列の強磁性層における磁場の方向を示す図である。 本発明の磁気メモリーにおいて、各電流によって生じる磁場を示す図である。 本発明の磁気メモリー配列の強磁性層における磁場の方向を示す図である。 従来の磁気メモリー配列において、各電流によって生じる磁場を示す図である。 従来の磁気メモリー配列の強磁性層における磁場の方向を示す図である。 従来の磁気メモリー配列において、各電流によって生じる磁場を示す図である。 従来の磁気メモリー配列の強磁性層における磁場の方向を示す図である。 磁気メモリー配列の構成図である。 第１電流供給装置の第１の設計例を示す図である。 第１電流供給装置の第２の設計例を示す図である。 磁気メモリーセルの重なり合って配置されている２つの層を有する本発明のほかの設計を示す図である。

符号の説明

１ 硬磁性層
２ 軟磁性層
３ ワード線
３ａ〜３ｄ ワード線
４ｂ〜４ｄ ビット線
５ａａ〜５ｄｄ 磁気メモリーセル
６ 第１電流供給装置
６１ 計数器
７ 第２電流供給装置
８，９ インバータ
１０，１１ 電圧源
１２，１３ 選択トランジスタ
１４，１５ 制御装置
Ａ，Ｂ，Ｃ 制御信号
Ｄ，Ｅ 電圧

Claims (6)

1. 第１方向および第１方向と交差する第２方向に沿って配置されている磁気メモリーセル（５ａａ〜５ｄｄ）を含むセルアレイと、
   第１方向に沿った多数のワード線（３ａ〜３ｄ）と、
   第２方向（４ａ〜４ｄ）に沿った多数のビット線と、
   第１方向に沿ったワード線であって、選択された各ワード線に第１電流を供給するための第１電力供給装置（６）と、
   第２方向に沿ったビット線であって、選択された各ビット線に第２電流を供給するための第２電力供給装置（７）とを備え、
   上記磁気メモリーセル（５ａａ〜５ｄｄ）が、上記ワード線と上記ビット線との交差点にそれぞれ配置され、
   上記第２電流供給装置（７）が、少なくとも１つの上記メモリセルに書き込む情報に応じて上記第２電流の方向を設定することができる、磁気メモリー配列において、
   上記第１電流供給装置（６）が、上記第１電流の方向を第１電流方向から上記第１電流方向とは反対の他の電流方向に切り替えるように構成されており、
   上記第１電流供給装置（６）が、計数装置（６１）を備えており、
   この計数装置（６１）が、第１方向におけるワード線（３ａ〜３ｄ）のうちの１つへのアクセス回数を計数し、上記第１電流供給装置は、上記計数装置に応じて、上記ワード線の１つに対するアクセス回数が所定の回数になったら、次のアクセスのために、電流の方向を切り替えるようになっていることを特徴とする、磁気メモリー配列。
2. 上記第１電流供給装置（６）が、第１方向に沿った各ワード線（３ａ〜３ｄ）について、２つのインバータ（８，９）と、制御装置（１４）とを備え、
   上記ワード線が、両方のインバータ（８，９）の出力部間に配置されており、
   上記制御装置（１４）が、両インバータの入力部に、所望の電流方向に応じてそれぞれ２つの論理レベルの一方を供給することを特徴とする、請求項１に記載の磁気メモリー配列。
3. 上記第１電流供給装置（６）は、第１方向に沿った各ワード線（３ａ〜３ｄ）に対して、第１および第２電圧源（１０，１１）と、少なくとも１つの選択トランジスタ（１２，１３）と、制御装置（１５）とをそれぞれ備え、
   上記制御装置（１５）は、
   選択されたトランジスタ（１２，１３）の制御経路に印加するための高い電圧信号（Ｄ）を第１電圧源（１０）によって供給し、かつ、選択されたトランジスタ（１２，１３）の制御経路に印加するための低い電圧信号（Ｅ）を第２電圧源（１１）によって供給するように、
   あるいは、上記した両電圧源の供給電圧を互いに入れ換えた状態とするように、
   第１および第２電圧源（１０，１１）を制御することを特徴とする、請求項１に記載の磁気メモリー配列。
4. 上記ワード線（３）の１つが、選択トランジスタ（１２，１３）の制御経路の他の端子間に接続されていることを特徴とする、請求項３に記載の磁気メモリー配列。
5. 第２方向に沿った多数のビット線（５３）の１つと、第１方向に沿った多数のワード線（５４）の１つとの間に、磁気メモリーセル（５１）が１つずつ配置されており、
   他の磁気メモリーセル（５２）が、第１方向に沿ったワード線（５４）の上側に配置され、他のビット線（５５）が、他の磁気メモリーセル（５２）の上側に延びていることを特徴とする、請求項１〜３のいずれかに記載の磁気メモリー配列。
6. 上記他のビット線（５５）が、第２方向に沿って延びていることを特徴とする、請求項５に記載の磁気メモリー配列。

Images