JP2004165286A - 薄膜トランジスタの製造方法 - Google Patents
薄膜トランジスタの製造方法 Download PDFInfo
- Publication number
- JP2004165286A JP2004165286A JP2002327139A JP2002327139A JP2004165286A JP 2004165286 A JP2004165286 A JP 2004165286A JP 2002327139 A JP2002327139 A JP 2002327139A JP 2002327139 A JP2002327139 A JP 2002327139A JP 2004165286 A JP2004165286 A JP 2004165286A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- interlayer insulating
- film
- manufacturing
- resist
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Liquid Crystal (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Thin Film Transistor (AREA)
Abstract
【課題】有機層間絶縁膜上にパシベーション膜を形成することなしにレジストパターンを適正に形成することのできる薄膜トランジスタの製造方法を提供する。
【解決手段】平面表示装置における薄膜トランジスタの製造方法において、有機絶縁膜材料により層間絶縁膜を形成し、前記層間絶縁膜の表面部を親水化処理し、前記親水化処理された層間絶縁膜の表面にレジストを塗布し、このレジストをパターニングしてレジストパターンを形成し、このレジストパターンに基づいて所定の工程を施した後、前記レジストパターンを除去し、この後、前記親水化処理された層間絶縁膜の表面部を除去する。
【選択図】 図3
【解決手段】平面表示装置における薄膜トランジスタの製造方法において、有機絶縁膜材料により層間絶縁膜を形成し、前記層間絶縁膜の表面部を親水化処理し、前記親水化処理された層間絶縁膜の表面にレジストを塗布し、このレジストをパターニングしてレジストパターンを形成し、このレジストパターンに基づいて所定の工程を施した後、前記レジストパターンを除去し、この後、前記親水化処理された層間絶縁膜の表面部を除去する。
【選択図】 図3
Description
【0001】
【発明の属する技術分野】
本発明は、薄膜トランジスタの製造方法に関するものである。
【0002】
【従来の技術】
アクティブマトリックス型液晶表示素子では1画素の液晶を駆動するのに1つの薄膜トランジスタを用いている。
【0003】
この薄膜トランジスタの製造工程について簡単に説明すると以下の通りである。
【0004】
まず、ガラス基板上に、島状に加工された多結晶半導体層を形成し、多結晶半導体層を覆うようにゲート絶縁膜を形成する。ゲート絶縁膜上に、ゲート電極、ゲート線及び補助容量配線(Cs線)としてのメタル電極を形成する。次に、ゲート電極をマスクとして、多結晶半導体層にPH3もしくはB2H5を不純物として注入して、ソース・ドレイン領域を形成する。次に、上記ゲート電極等を覆うように、層間絶縁膜を成膜する。
【0005】
上記層間絶縁膜についてもう少し詳しく説明する。
【0006】
現在、アクティブマトリクス型液晶表示装置は高速応答及び高精細化が進んでおり、ゲート線と信号線との間、及び補助容量線と信号線との間の寄生容量を小さくする必要がある。これは以下の理由による。ゲート線と信号線との間、及び補助容量線と信号線との間の寄生容量が大きくなると、画素書き込みに大きく影響する信号線の時定数が大きくなって補助容量への書き込み不足を生じさせる。また、ゲート線と信号線との間、及び補助容量線と信号線との間の寄生容量が大きくなると大きなクロストークを生じさせる。これら補助容量への書き込み不足及びクロストークの結果、いわゆるゴースト等の表示不良が引き起こされるのである。このような表示不良を招く原因の一つである寄生容量を小さくするため、層間絶縁膜として、寄生容量を小さくできる、誘電率の低い膜を用いるのが望ましい。以前は、層間絶縁膜として、誘電率が例えば4.2前後と高い値を有するシリコン酸化膜が用いられることが多かった。しかし近年では、上記のように配線間の寄生容量を小さくするため、誘電率の低い膜、例えばポーラス酸化シリコン膜やフッ素化シリコン酸化膜、シリコン原子及び酸素原子にメチル基(CH3基)を付した有機絶縁膜(例えば、有機シロキサン膜、メチルポリシロキサン膜)等が注目されている。中でも特に、低誘電率の層間絶縁膜として、上記メチル基を含む有機絶縁膜が広く用いられるようになってきている。このメチル基を含む有機絶縁膜の誘電率は例えば2.2〜3.5であり、上記シリコン酸化膜の誘電率4.2と比べて低いものである。
【0007】
さて、上記のような層間絶縁膜を前述のように前記ゲート電極等を覆うように形成した後、層間絶縁膜上にレジストを塗布し、フォトリソグラフィー技術を用いてフォトレジストパターンを形成する。このフォトレジストパターンを用いて、層間絶縁膜の表面から内部に向けてエッチングして、ソース・ドレイン領域へ通ずるコンタクトホールをそれぞれ形成する。そして、ソース・ドレイン領域へのコンタクトホール内にソース・ドレイン電極をそれぞれ埋め込み形成すると共に、層間絶縁膜上に、信号線等の配線を形成する。次に、この信号線等を覆うようにして、別の層間絶縁膜を堆積する。この別の層間絶縁膜上に、光透過性の色付きの有機膜(COA:Color Filter on Array)を形成し、この有機膜をパターニングする。この有機膜の表面からドレイン電極へ通ずるコンタクトホールを形成し、有機膜の表面上にコンタクトホールを介してドレイン電極と電気的に接続された画素電極を形成する。
【0008】
【特許文献1】
特開2002−289864号公報
【0009】
【発明が解決しようとする課題】
上記の通り、近年、液晶パネルの高速応答・高精細化が進んでおり、配線間の寄生容量を小さくできる誘電率の低い有機層間絶縁膜を層間絶縁膜として用いることが求められるようになってきている。しかし、この有機絶縁膜を層間絶縁膜として用いた場合に、上のようにして有機絶縁膜上にレジストを塗布すると、塗布されたレジストがはじかれてしまい、このため適正なレジストパターンを形成できないという問題があった。
【0010】
そこで、半導体装置の製造工程におけるように、レジストの塗布工程に先立って、有機層間絶縁膜の表面にシリコンカーバイド膜(SiC膜)やシリコン窒化膜(SiN膜)等のパシベーション膜を形成することが考えられる。このパシベーション膜を形成することで、レジストの濡れ性はよくなるので、塗布されたレジストがはじかれてレジストパターンが適正に形成できないという問題は改善される。なお、このパシベーション膜は、半導体装置の製造工程の後工程における化学的機械研磨(CMP)処理において有機層間絶縁膜の機械的強度を維持させる機能をも有する。
【0011】
しかし、液晶表示素子の製造工程において、上記半導体装置の製造工程と同様に、有機層間絶縁膜の表面にパシベーション膜を形成してからレジストを塗布しレジストパターンを形成すると、層間絶縁膜としてシリコン酸化膜(無機絶縁膜)を用いた場合に比べて製造工程が増えてしまう。つまり、現在の液晶表示装置の製造工程で広く用いられているCVD法によるシリコン酸化膜はレジストとの親水性に問題がないので、層間絶縁膜としてシリコン酸化膜を用いた場合、レジストとの親水性を良くするためのパシベーション膜を形成する必要はない。従って、層間絶縁膜として有機絶縁膜を用いると、層間絶縁膜としてシリコン酸化膜を用いた場合に比べてパシベーション膜を形成する工程の分だけ製造工程が増加し、コスト高になってしまう。
【0012】
本発明は、上記問題点に鑑みてなされたものであり、その目的とするところは、有機層間絶縁膜上にパシベーション膜を形成することなしにレジストパターンを適正に形成することのできる薄膜トランジスタの製造方法を提供することにある。
【0013】
【課題を解決するための手段】
本発明の薄膜トランジスタの製造方法は、平面表示装置における薄膜トランジスタの製造方法において、有機絶縁膜材料により層間絶縁膜を形成し、前記層間絶縁膜の表面部を親水化処理し、前記親水化処理された層間絶縁膜の表面にレジストを塗布し、このレジストをパターニングしてレジストパターンを形成し、このレジストパターンに基づいて所定の工程を施した後、前記レジストパターンを除去し、この後、前記親水化処理された層間絶縁膜の表面部を除去するものとして構成される。
【0014】
【発明の実施の形態】
以下、図面を参照しながら、本発明の実施の形態を説明する。
【0015】
先ず、本発明の一実施の形態によって製造しようとする薄膜トランジスタ(TFT)について説明する。
【0016】
このTFTの一例を、図4(b)として示す。
【0017】
図4(b)に示すように、ガラス基板1上にアンダーコート層2を介して、チャネル層(多結晶シリコン膜)3cが形成されている。このチャネル層(多結晶シリコン膜)3cの両側にソース・ドレイン領域6a、6bが形成されている。このチャネル層(多結晶シリコン膜)3cの上方にはゲート絶縁膜4を介してゲート電極5が形成されている。ソース・ドレイン領域6a、6bには、第2層目の層間絶縁膜(有機絶縁膜)9、第1層目の層間絶縁膜(シリコン窒化膜)8、前記ゲート絶縁膜4に形成したコンタクトホール7a、7bを通るソース・ドレイン電極12a、12bが接続されている。
【0018】
以下、図面を参照しながら、本発明の薄膜トランジスタ(TFT)の製造方法の一実施の形態について説明する。ここでは、1つのTFTを示した図を参照して説明する。
【0019】
図1(a)−(c)、図2(a)−(c)、図3(a)−(c)、図4(a)(b)は、本発明の実施の形態としてのTFTの製造工程断面図である。
【0020】
まず、図1(a)に示すように、例えば、400×500mmのガラス基板1上にアンダーコート層2を形成する。アンダーコート層2は、ガラス基板1に含まれるナトリウムやカリウム等の不純物が、熱拡散によって、この後の工程でガラス基板1上に形成される多結晶シリコン膜3cに入り込むのを防ぐためのものである。次に、アンダーコート層2上にCVD法を用いて非結晶シリコン膜3aを例えば膜厚50nm程度成膜する。この非結晶シリコン3aをエキシマレーザアニールにより結晶化して、多結晶シリコン膜3bとする。この多結晶シリコン膜3bをパターニングして、島状の多結晶シリコン膜3c、3c、3c・・・を形成する。
【0021】
次に、図1(b)に示すように、周知の方法で、各多結晶シリコン膜3cを覆うゲート絶縁膜(シリコン酸化膜)4を、例えば膜厚10nmにて形成する。次いで、シリコン酸化膜4上にゲート電極5形成用の金属膜を塗布し、これをパターニングして、ゲート電極5、5、5・・・とする。
【0022】
次に、図1(c)に示すように、各ゲート電極5をマスクとして、多結晶シリコン膜3cにホスフィン(PH3)を注入し、ソース・ドレイン領域6a、6bを形成する。この注入は、多結晶シリコン膜3cの抵抗を下げて、後工程で形成されるソース・コンタクト電極(信号線電極)とのオーミック接触を可能とするために行われるものである。
【0023】
次に、図2(a)に示すように、各ゲート電極5を覆うように、シリコン窒化物をCVD法によって例えば膜厚200nmで成膜して、第1層目の層間絶縁膜(シリコン窒化膜)8を形成する。この第1層目の層間絶縁膜8の成膜ガスとして、例えばSiH4、NH3、N2の混合ガスを用いる。次いで、第1層目の層間絶縁膜8上に、第2層目の層間絶縁膜(有機絶縁膜)、例えばメチルポリシロキサン膜9をCVD法によって形成する。第2層目の層間絶縁膜9の成膜ガスとして、例えばトリメチルシランと、酸素もしくは一酸化二窒素とからなる混合ガスを用いる。この第2層目の層間絶縁膜9は、質量比で、シリコン原子(Si)及び酸素原子(O)に対して炭素原子(C)及び水素原子(H)を12%以上含んだものとして構成されている。このようなCVD法を用いて形成された第2層目の層間絶縁膜は、後工程で用いられる剥離液や現像液などでダメージを受けやすいため、この第2層目の層間絶縁膜9上に、例えばシリコン窒化膜によるキャップ層を形成しておいてもよい。
【0024】
次に、図2(b)に示すように、レジスト塗布工程に先立ち、O2アッシング(酸素アッシング)処理等を用いて第2層目の層間絶縁膜9の表面部を酸化させて酸化層(表面改質層)10とする。即ち、第2層目の層間絶縁膜9の表面部を親水化処理する。この親水化処理について詳しく述べると以下の通りである。
【0025】
即ち、第2層目の層間絶縁膜(有機絶縁膜)9であるメチルポリシロキサン膜や有機シロキサン樹脂膜は、その構成物質の一つとしてメチル基(CH3基)を含有するためレジストに対する濡れ性が悪い(疎水性を有する)。このため、この第2層目の層間絶縁膜9の表面にレジストをこのまま塗布すると、レジストがはじかれてしまい、第2層目の層間絶縁膜9の表面にレジストパターンを適正に形成することができない。そこで、レジストの塗布工程に先立って、第2層目の層間絶縁膜9の表面部に対してO2アッシング処理を行う。つまり、第2層目の層間絶縁膜9の表面部におけるメチル基(CH3基)を酸化させて例えば水酸基(OH基)をとしてレジストに対する濡れ性を良くし、レジストとの密着性を上げる(親水化処理)。ここでO2アッシング処理に用いる装置として、例えばイオン引き込み電源を有する誘導結合型プラズマエッチング装置がある。この誘導結合型プラズマエッチング装置の上部のRFパワー/基板バイアスパワーは、例えば1.5kW/0.5kWに設定するものとする。
【0026】
次に、図2(c)に示すように、第2層目の層間絶縁膜9の表面部である表面改質層10の表面にレジストを塗布し、リソグラフィー技術を用いてジストパターン11を形成する。
【0027】
次に、図3(a)に示すように、このレジストパターン11を用いて、第2層目の層間絶縁膜9(表面改質層10を含む)、第1層目の層間絶縁膜8を、順次、エッチングしホールを形成する(第1のエッチング工程)。
【0028】
続いて、図3(b)に示すように、上述の第1のエッチングにより形成されたホールの底面に露呈されたシリコン酸化膜4をエッチングして、コンタクトホール7a・7bを完成させる(第2のエッチング工程)。
【0029】
このように第1及び第2のエッチング工程からなる2段階エッチングによりコンタクトホール7a・7bを形成する。このエッチングに用いるエッチング装置としては、例えばイオン引き込み電源を有する誘導結合型プラズマエッチング装置がある。
【0030】
以下、これら第1及び第2のエッチング工程について詳しく説明する。
【0031】
まず、図3(a)を参照して、第1のエッチング工程について説明する。
【0032】
図3(a)に示すように、この第1のエッチング工程は、第2層目の層間絶縁膜9(表面改質層10を含む)、第1層目の層間絶縁膜8を順次エッチングする工程である。より詳しくは、CF4ガス、O2ガス、N2ガスを3:2:1で混合したガスを用いて第2層目の層間絶縁膜9(表面改質層10を含む)、第1層目の層間絶縁膜を連続してプラズマエッチングする。このプラズマエッチングで用いるプラズマエッチング装置の上部のRFパワー/基板バイアスパワーは、例えば3kW/0kWに設定するものとする。また、このプラズマエッチングのエッチング時間についてはそれぞれの膜厚を考慮して算出するものとする。このようなプラズマエッチングの結果、例えば第1層目の層間絶縁膜8のエッチングでは、CVD法によるシリコン酸化膜4に対するエッチング選択比を例えば7と大きくとれた。このようにシリコン酸化膜4に対して第1層目の層間絶縁膜8の選択比を大きくとれる理由について述べると以下の通りである。
【0033】
即ち、上記CF4ガス、O2ガス、N2ガスの混合ガスを用いて第1層目の層間絶縁膜(シリコン窒化膜)8をエッチングすると、この第1層目の層間絶縁膜8に含まれるシリコン原子がエッチングガス中のフッ素ラジカルによって引き抜かれて、四フッ化シリコンガスとされる。シリコン原子が引き抜かれた後第1層目の層間絶縁膜8に残った窒素原子は、放電によって窒素ガスから生成された窒素原子と急速に再結合して窒素ガスとなり除去される。このように第1層目の層間絶縁膜8中のシリコン原子及び窒素原子がフッ素ラジカルや窒素原子と結びついて順次気化されることで第1層目の層間絶縁膜8は高速でエッチングされる。これに対し、第1層目の層間絶縁膜8の下地層としてのシリコン酸化膜4は、このCF4ガス、O2ガス、N2ガスの混合ガスではエッチングレートが遅いためシリコン酸化膜4の膜厚はほとんど減少しない。以上のようなメカニズムによって、第1層目の層間絶縁膜8はその下地層としてのシリコン酸化膜4に対して高選択比エッチングされる。但し、この第1のエッチング工程では、基板の不均一性に基づく第1層目の層間絶縁膜8の面内分布を考慮する必要はなく、部分的に第1層目の層間絶縁膜8のエッチング残りがあってもよい。なお、当然ながら、シリコン酸化膜4に対しての選択比が低いエッチングガスを用いて第1層目の層間絶縁膜8をエッチングすれば、第1層目の層間絶縁膜8の下地層としてのシリコン酸化膜4がオーバーエッチングされ、シリコン酸化膜4の下側のソース・ドレイン領域6a、6bもエッチングにより貫通する。
【0034】
次に、図3(b)を参照して、第2のエッチング工程について説明する。
【0035】
図3(b)に示すように、この第2のエッチング工程は、第1のエッチング工程で形成されたホールの底面に露呈されたシリコン酸化膜4をエッチングして(この際、もし仮に第1のエッチング工程で部分的に残った第1層目の層間絶縁膜8が存在する場合には、この残存する第1層目の層間絶縁膜8も同時にエッチングする)コンタクトホール7a・7bを完成させる工程である。
【0036】
より詳しくは、この第2のエッチング工程では、多結晶シリコン膜(ソース・ドレイン領域6a、6b)に対する選択比を大きくとる必要があり、このためエッチングガスとして例えばC2HF5ガス、H2ガス、Arガスを2:2:1で混合したものを用いる。エッチング装置の上部のRFパワー/基板バイアスパワーは例えば2kW/2kWに設定するものとする。シリコン酸化膜4のエッチング終了時点の検出は、シリコン酸化膜4のエッチング時に生成されるガスのプラズマ発光をエッチング中にモニターすることによって行う。但し、この第2のエッチング工程においては、基板の不均一性に基づくシリコン酸化膜4の面内分布をも考慮した上で、シリコン酸化膜4のエッチング残りを確実に防ぐ必要がある。従って、このエッチング残りを確実に防ぐため、上記終了時点の検出までに要したエッチング時間の例えば30%の時間だけ、上記終了時点の検出後も、さらにシリコン酸化膜4を追加エッチングする。但し、ソース・ドレイン領域6a、6bの膜厚は例えば50nmと薄いため、この追加エッチングでは、ソース部・ドレイン領域6aに対する選択比を十分に高いものにしておく必要があり、上記選択比を例えば10〜20となる条件にする。本発明者らの実際に行った実験によれば、この追加エッチングによりソース・ドレイン領域6a、6bが例えば最大で20nm削れたが、この20nmという値は、上記したソース・ドレイン領域6a、6bの膜厚の50nmに比べて薄く十分実用に耐え得る値であるといえる。この後、第1及び第2のエッチング時にソース・ドレイン領域6a、6b上、及びレジストパターン11上に堆積したフロロカーボンを、酸素ガスを用いたエッチング(O2アッシング)等より除去する。
【0037】
次に、図3(c)に示すように、レジスト用剥離液を用いて45秒間、基板を洗浄処理をして、レジストパターン11を除去する。
【0038】
次に、図4(a)に示すように、例えば1%HF(フッ酸)溶液を用いて、第2層目の層間絶縁膜9の表面部である表面改質層10を、例えば60秒間、洗浄処理して取り除く。このように表面改質層10を取り除く理由について述べると以下の通りである。
【0039】
即ち、上述したように、第2層目の層間絶縁膜9の表面部の親水化処理によって形成された表面改質層10は濡れ性が良いため、図2(c)のレジストパターン11の形成工程において空気中の水分を吸収される。表面改質層10が水分を吸収すると、第2層目の層間絶縁膜9(表面改質層10を含む)の誘電率が上昇し、これにより例えば配線間容量を増大させてしまう。従って、このような第2層目の層間絶縁膜9の誘電率上昇を抑えるべく、第2層目の層間絶縁膜9の表面部である表面改質層10を上述のように洗浄処理して取り除くのである。
【0040】
次に、図4(b)に示すように、コンタクトホール7a、7b内を含めて、全面に導電性材料を被覆形成し、パターニングすることによりソース・ドレイン電極12a、12b及び信号線(図示せず)を形成する。即ち、図4(b)に示すように、ソース・ドレイン領域6a、6bにつながるソース・ドレイン電極12a、12bをコンタクトホール7a、7b内に埋め込み形成する。また、これと同一工程において、第2層目の層間絶縁膜9上に上記ソース電極12aに接続された信号線(図示)等を形成する。信号線の材料としては、例えばアルミニウム(Al),モリブデン(Mo),チタン(Ti)等の金属を用いる。
【0041】
この後、信号線等を覆うようにして、別の層間絶縁膜(パシベーション膜)(図示せず)を堆積する。そして、この別の層間絶縁膜上に光透過性の色付きの有機膜(COA:Color Filter on Array)を堆積し、パターニングする工程を例えば3回繰り返して、赤色、青色、緑色カラーフィルター(図示せず)をそれぞれ形成する。これら赤色、青色、緑色のカラーフィルターとしての有機膜にそれぞれドレイン電極12bに通ずるコンタクトホール(図示せず)を形成する。そして、このコンタクトホールを介して、ドレイン電極12bと電気的に接続された画素電極(図示せず)を、赤色、青色、緑色のカラーフィルターのそれぞれ上に形成する。
【0042】
上述した本発明の実施の形態では、第2層目の層間絶縁膜9の表面部を親水化処理するためにO2アッシング処理を用いたが、その他、O2雰囲気中でUV照射して生成したオゾンを用いて表面部を親水化するオゾン処理や、オゾン水を用いて表面部を親水化するオゾン水処理によっても得ることができる。
【0043】
また、上述した実施の形態では、第2層目の層間絶縁膜9を形成するためにCVD法を用いたが塗布法を用いて形成してもよい。この塗布法による第2層目の層間絶縁膜9の形成工程としては、例えば図2(a)に示すように、まず、上記第1層目の層間絶縁膜8の表面にメチルポリシロキサン溶液を塗布する。次に、このメチルポリシロキサン溶液中の溶媒をとばすために、このメチルポリシロキサン溶液を80℃から段階的に200℃までベークする。そして、このように段階的にベークされたメチルポリシロキサン溶液を最後に300℃にて焼成処理し、これにより第2層目の層間絶縁膜9を得る。
【0044】
以上のように、本発明の実施の形態によれば、メチル基(疎水性物質)を含んだ、メチルポリシロキサン膜や有機シロキサン樹脂膜等の第2層目の層間絶縁膜(有機絶縁膜)の表面部を親水化処理するようにしたので、第2層目の層間絶縁膜上に、従来のようにパシベーション膜を形成せずともレジストパターンを形成することができる。また、このレジストパターンを用いて第2層目の層間絶縁膜9にコンタクトホールを形成した後、レジストパターン形成工程等で空気中の水分等を含んだ第2層目の層間絶縁膜9の表面部を除去するようにしたので、この第2層目の層間絶縁膜9の誘電率を上昇させることもない。これにより、現在の液晶表示装置の製造工程で広く用いられているCVD法によるシリコン酸化膜を、製造工程をほとんど増やすことなく、低誘電率である有機層間絶縁膜(第2層目の層間絶縁膜)に置き換えることができる。
【0045】
【発明の効果】
本発明によれば、有機絶縁膜の表面部を親水化処理してからレジストを塗布するようにしたので、有機絶縁膜上にパシベーション膜を形成することなくレジストパターンを適正に形成することができる。また、このレジストパターンを用いて所定の工程を施した後、上述の親水化処理された有機絶縁膜の表面部を取り除くようにしたので有機絶縁膜の誘電率を上昇させることもない。
【図面の簡単な説明】
【図1】本発明の実施の形態によって薄膜トランジスタを製造する工程の途中までを示す断面図である。
【図2】図1に続いて、薄膜トランジスタを製造する工程の途中までを示す断面図である。
【図3】図2に続いて、薄膜トランジスタを製造する工程の途中までを示す断面図である。
【図4】図3に続いて、薄膜トランジスタを製造する工程を示す断面図である。
【符号の説明】
1 ガラス基板
2 アンダーコート層
3 多結晶シリコン膜
4 シリコン酸化膜(ゲート絶縁膜)
5 ゲート電極
6a、6b ソース・ドレイン領域
7a、7b コンタクトホール
8 第1層目の層間絶縁膜(シリコン窒化膜)
9 第2層目の層間絶縁膜(有機層間絶縁膜)
10 酸化層
11 レジストパターン
12a ソース電極
12b ドレイン電極
【発明の属する技術分野】
本発明は、薄膜トランジスタの製造方法に関するものである。
【0002】
【従来の技術】
アクティブマトリックス型液晶表示素子では1画素の液晶を駆動するのに1つの薄膜トランジスタを用いている。
【0003】
この薄膜トランジスタの製造工程について簡単に説明すると以下の通りである。
【0004】
まず、ガラス基板上に、島状に加工された多結晶半導体層を形成し、多結晶半導体層を覆うようにゲート絶縁膜を形成する。ゲート絶縁膜上に、ゲート電極、ゲート線及び補助容量配線(Cs線)としてのメタル電極を形成する。次に、ゲート電極をマスクとして、多結晶半導体層にPH3もしくはB2H5を不純物として注入して、ソース・ドレイン領域を形成する。次に、上記ゲート電極等を覆うように、層間絶縁膜を成膜する。
【0005】
上記層間絶縁膜についてもう少し詳しく説明する。
【0006】
現在、アクティブマトリクス型液晶表示装置は高速応答及び高精細化が進んでおり、ゲート線と信号線との間、及び補助容量線と信号線との間の寄生容量を小さくする必要がある。これは以下の理由による。ゲート線と信号線との間、及び補助容量線と信号線との間の寄生容量が大きくなると、画素書き込みに大きく影響する信号線の時定数が大きくなって補助容量への書き込み不足を生じさせる。また、ゲート線と信号線との間、及び補助容量線と信号線との間の寄生容量が大きくなると大きなクロストークを生じさせる。これら補助容量への書き込み不足及びクロストークの結果、いわゆるゴースト等の表示不良が引き起こされるのである。このような表示不良を招く原因の一つである寄生容量を小さくするため、層間絶縁膜として、寄生容量を小さくできる、誘電率の低い膜を用いるのが望ましい。以前は、層間絶縁膜として、誘電率が例えば4.2前後と高い値を有するシリコン酸化膜が用いられることが多かった。しかし近年では、上記のように配線間の寄生容量を小さくするため、誘電率の低い膜、例えばポーラス酸化シリコン膜やフッ素化シリコン酸化膜、シリコン原子及び酸素原子にメチル基(CH3基)を付した有機絶縁膜(例えば、有機シロキサン膜、メチルポリシロキサン膜)等が注目されている。中でも特に、低誘電率の層間絶縁膜として、上記メチル基を含む有機絶縁膜が広く用いられるようになってきている。このメチル基を含む有機絶縁膜の誘電率は例えば2.2〜3.5であり、上記シリコン酸化膜の誘電率4.2と比べて低いものである。
【0007】
さて、上記のような層間絶縁膜を前述のように前記ゲート電極等を覆うように形成した後、層間絶縁膜上にレジストを塗布し、フォトリソグラフィー技術を用いてフォトレジストパターンを形成する。このフォトレジストパターンを用いて、層間絶縁膜の表面から内部に向けてエッチングして、ソース・ドレイン領域へ通ずるコンタクトホールをそれぞれ形成する。そして、ソース・ドレイン領域へのコンタクトホール内にソース・ドレイン電極をそれぞれ埋め込み形成すると共に、層間絶縁膜上に、信号線等の配線を形成する。次に、この信号線等を覆うようにして、別の層間絶縁膜を堆積する。この別の層間絶縁膜上に、光透過性の色付きの有機膜(COA:Color Filter on Array)を形成し、この有機膜をパターニングする。この有機膜の表面からドレイン電極へ通ずるコンタクトホールを形成し、有機膜の表面上にコンタクトホールを介してドレイン電極と電気的に接続された画素電極を形成する。
【0008】
【特許文献1】
特開2002−289864号公報
【0009】
【発明が解決しようとする課題】
上記の通り、近年、液晶パネルの高速応答・高精細化が進んでおり、配線間の寄生容量を小さくできる誘電率の低い有機層間絶縁膜を層間絶縁膜として用いることが求められるようになってきている。しかし、この有機絶縁膜を層間絶縁膜として用いた場合に、上のようにして有機絶縁膜上にレジストを塗布すると、塗布されたレジストがはじかれてしまい、このため適正なレジストパターンを形成できないという問題があった。
【0010】
そこで、半導体装置の製造工程におけるように、レジストの塗布工程に先立って、有機層間絶縁膜の表面にシリコンカーバイド膜(SiC膜)やシリコン窒化膜(SiN膜)等のパシベーション膜を形成することが考えられる。このパシベーション膜を形成することで、レジストの濡れ性はよくなるので、塗布されたレジストがはじかれてレジストパターンが適正に形成できないという問題は改善される。なお、このパシベーション膜は、半導体装置の製造工程の後工程における化学的機械研磨(CMP)処理において有機層間絶縁膜の機械的強度を維持させる機能をも有する。
【0011】
しかし、液晶表示素子の製造工程において、上記半導体装置の製造工程と同様に、有機層間絶縁膜の表面にパシベーション膜を形成してからレジストを塗布しレジストパターンを形成すると、層間絶縁膜としてシリコン酸化膜(無機絶縁膜)を用いた場合に比べて製造工程が増えてしまう。つまり、現在の液晶表示装置の製造工程で広く用いられているCVD法によるシリコン酸化膜はレジストとの親水性に問題がないので、層間絶縁膜としてシリコン酸化膜を用いた場合、レジストとの親水性を良くするためのパシベーション膜を形成する必要はない。従って、層間絶縁膜として有機絶縁膜を用いると、層間絶縁膜としてシリコン酸化膜を用いた場合に比べてパシベーション膜を形成する工程の分だけ製造工程が増加し、コスト高になってしまう。
【0012】
本発明は、上記問題点に鑑みてなされたものであり、その目的とするところは、有機層間絶縁膜上にパシベーション膜を形成することなしにレジストパターンを適正に形成することのできる薄膜トランジスタの製造方法を提供することにある。
【0013】
【課題を解決するための手段】
本発明の薄膜トランジスタの製造方法は、平面表示装置における薄膜トランジスタの製造方法において、有機絶縁膜材料により層間絶縁膜を形成し、前記層間絶縁膜の表面部を親水化処理し、前記親水化処理された層間絶縁膜の表面にレジストを塗布し、このレジストをパターニングしてレジストパターンを形成し、このレジストパターンに基づいて所定の工程を施した後、前記レジストパターンを除去し、この後、前記親水化処理された層間絶縁膜の表面部を除去するものとして構成される。
【0014】
【発明の実施の形態】
以下、図面を参照しながら、本発明の実施の形態を説明する。
【0015】
先ず、本発明の一実施の形態によって製造しようとする薄膜トランジスタ(TFT)について説明する。
【0016】
このTFTの一例を、図4(b)として示す。
【0017】
図4(b)に示すように、ガラス基板1上にアンダーコート層2を介して、チャネル層(多結晶シリコン膜)3cが形成されている。このチャネル層(多結晶シリコン膜)3cの両側にソース・ドレイン領域6a、6bが形成されている。このチャネル層(多結晶シリコン膜)3cの上方にはゲート絶縁膜4を介してゲート電極5が形成されている。ソース・ドレイン領域6a、6bには、第2層目の層間絶縁膜(有機絶縁膜)9、第1層目の層間絶縁膜(シリコン窒化膜)8、前記ゲート絶縁膜4に形成したコンタクトホール7a、7bを通るソース・ドレイン電極12a、12bが接続されている。
【0018】
以下、図面を参照しながら、本発明の薄膜トランジスタ(TFT)の製造方法の一実施の形態について説明する。ここでは、1つのTFTを示した図を参照して説明する。
【0019】
図1(a)−(c)、図2(a)−(c)、図3(a)−(c)、図4(a)(b)は、本発明の実施の形態としてのTFTの製造工程断面図である。
【0020】
まず、図1(a)に示すように、例えば、400×500mmのガラス基板1上にアンダーコート層2を形成する。アンダーコート層2は、ガラス基板1に含まれるナトリウムやカリウム等の不純物が、熱拡散によって、この後の工程でガラス基板1上に形成される多結晶シリコン膜3cに入り込むのを防ぐためのものである。次に、アンダーコート層2上にCVD法を用いて非結晶シリコン膜3aを例えば膜厚50nm程度成膜する。この非結晶シリコン3aをエキシマレーザアニールにより結晶化して、多結晶シリコン膜3bとする。この多結晶シリコン膜3bをパターニングして、島状の多結晶シリコン膜3c、3c、3c・・・を形成する。
【0021】
次に、図1(b)に示すように、周知の方法で、各多結晶シリコン膜3cを覆うゲート絶縁膜(シリコン酸化膜)4を、例えば膜厚10nmにて形成する。次いで、シリコン酸化膜4上にゲート電極5形成用の金属膜を塗布し、これをパターニングして、ゲート電極5、5、5・・・とする。
【0022】
次に、図1(c)に示すように、各ゲート電極5をマスクとして、多結晶シリコン膜3cにホスフィン(PH3)を注入し、ソース・ドレイン領域6a、6bを形成する。この注入は、多結晶シリコン膜3cの抵抗を下げて、後工程で形成されるソース・コンタクト電極(信号線電極)とのオーミック接触を可能とするために行われるものである。
【0023】
次に、図2(a)に示すように、各ゲート電極5を覆うように、シリコン窒化物をCVD法によって例えば膜厚200nmで成膜して、第1層目の層間絶縁膜(シリコン窒化膜)8を形成する。この第1層目の層間絶縁膜8の成膜ガスとして、例えばSiH4、NH3、N2の混合ガスを用いる。次いで、第1層目の層間絶縁膜8上に、第2層目の層間絶縁膜(有機絶縁膜)、例えばメチルポリシロキサン膜9をCVD法によって形成する。第2層目の層間絶縁膜9の成膜ガスとして、例えばトリメチルシランと、酸素もしくは一酸化二窒素とからなる混合ガスを用いる。この第2層目の層間絶縁膜9は、質量比で、シリコン原子(Si)及び酸素原子(O)に対して炭素原子(C)及び水素原子(H)を12%以上含んだものとして構成されている。このようなCVD法を用いて形成された第2層目の層間絶縁膜は、後工程で用いられる剥離液や現像液などでダメージを受けやすいため、この第2層目の層間絶縁膜9上に、例えばシリコン窒化膜によるキャップ層を形成しておいてもよい。
【0024】
次に、図2(b)に示すように、レジスト塗布工程に先立ち、O2アッシング(酸素アッシング)処理等を用いて第2層目の層間絶縁膜9の表面部を酸化させて酸化層(表面改質層)10とする。即ち、第2層目の層間絶縁膜9の表面部を親水化処理する。この親水化処理について詳しく述べると以下の通りである。
【0025】
即ち、第2層目の層間絶縁膜(有機絶縁膜)9であるメチルポリシロキサン膜や有機シロキサン樹脂膜は、その構成物質の一つとしてメチル基(CH3基)を含有するためレジストに対する濡れ性が悪い(疎水性を有する)。このため、この第2層目の層間絶縁膜9の表面にレジストをこのまま塗布すると、レジストがはじかれてしまい、第2層目の層間絶縁膜9の表面にレジストパターンを適正に形成することができない。そこで、レジストの塗布工程に先立って、第2層目の層間絶縁膜9の表面部に対してO2アッシング処理を行う。つまり、第2層目の層間絶縁膜9の表面部におけるメチル基(CH3基)を酸化させて例えば水酸基(OH基)をとしてレジストに対する濡れ性を良くし、レジストとの密着性を上げる(親水化処理)。ここでO2アッシング処理に用いる装置として、例えばイオン引き込み電源を有する誘導結合型プラズマエッチング装置がある。この誘導結合型プラズマエッチング装置の上部のRFパワー/基板バイアスパワーは、例えば1.5kW/0.5kWに設定するものとする。
【0026】
次に、図2(c)に示すように、第2層目の層間絶縁膜9の表面部である表面改質層10の表面にレジストを塗布し、リソグラフィー技術を用いてジストパターン11を形成する。
【0027】
次に、図3(a)に示すように、このレジストパターン11を用いて、第2層目の層間絶縁膜9(表面改質層10を含む)、第1層目の層間絶縁膜8を、順次、エッチングしホールを形成する(第1のエッチング工程)。
【0028】
続いて、図3(b)に示すように、上述の第1のエッチングにより形成されたホールの底面に露呈されたシリコン酸化膜4をエッチングして、コンタクトホール7a・7bを完成させる(第2のエッチング工程)。
【0029】
このように第1及び第2のエッチング工程からなる2段階エッチングによりコンタクトホール7a・7bを形成する。このエッチングに用いるエッチング装置としては、例えばイオン引き込み電源を有する誘導結合型プラズマエッチング装置がある。
【0030】
以下、これら第1及び第2のエッチング工程について詳しく説明する。
【0031】
まず、図3(a)を参照して、第1のエッチング工程について説明する。
【0032】
図3(a)に示すように、この第1のエッチング工程は、第2層目の層間絶縁膜9(表面改質層10を含む)、第1層目の層間絶縁膜8を順次エッチングする工程である。より詳しくは、CF4ガス、O2ガス、N2ガスを3:2:1で混合したガスを用いて第2層目の層間絶縁膜9(表面改質層10を含む)、第1層目の層間絶縁膜を連続してプラズマエッチングする。このプラズマエッチングで用いるプラズマエッチング装置の上部のRFパワー/基板バイアスパワーは、例えば3kW/0kWに設定するものとする。また、このプラズマエッチングのエッチング時間についてはそれぞれの膜厚を考慮して算出するものとする。このようなプラズマエッチングの結果、例えば第1層目の層間絶縁膜8のエッチングでは、CVD法によるシリコン酸化膜4に対するエッチング選択比を例えば7と大きくとれた。このようにシリコン酸化膜4に対して第1層目の層間絶縁膜8の選択比を大きくとれる理由について述べると以下の通りである。
【0033】
即ち、上記CF4ガス、O2ガス、N2ガスの混合ガスを用いて第1層目の層間絶縁膜(シリコン窒化膜)8をエッチングすると、この第1層目の層間絶縁膜8に含まれるシリコン原子がエッチングガス中のフッ素ラジカルによって引き抜かれて、四フッ化シリコンガスとされる。シリコン原子が引き抜かれた後第1層目の層間絶縁膜8に残った窒素原子は、放電によって窒素ガスから生成された窒素原子と急速に再結合して窒素ガスとなり除去される。このように第1層目の層間絶縁膜8中のシリコン原子及び窒素原子がフッ素ラジカルや窒素原子と結びついて順次気化されることで第1層目の層間絶縁膜8は高速でエッチングされる。これに対し、第1層目の層間絶縁膜8の下地層としてのシリコン酸化膜4は、このCF4ガス、O2ガス、N2ガスの混合ガスではエッチングレートが遅いためシリコン酸化膜4の膜厚はほとんど減少しない。以上のようなメカニズムによって、第1層目の層間絶縁膜8はその下地層としてのシリコン酸化膜4に対して高選択比エッチングされる。但し、この第1のエッチング工程では、基板の不均一性に基づく第1層目の層間絶縁膜8の面内分布を考慮する必要はなく、部分的に第1層目の層間絶縁膜8のエッチング残りがあってもよい。なお、当然ながら、シリコン酸化膜4に対しての選択比が低いエッチングガスを用いて第1層目の層間絶縁膜8をエッチングすれば、第1層目の層間絶縁膜8の下地層としてのシリコン酸化膜4がオーバーエッチングされ、シリコン酸化膜4の下側のソース・ドレイン領域6a、6bもエッチングにより貫通する。
【0034】
次に、図3(b)を参照して、第2のエッチング工程について説明する。
【0035】
図3(b)に示すように、この第2のエッチング工程は、第1のエッチング工程で形成されたホールの底面に露呈されたシリコン酸化膜4をエッチングして(この際、もし仮に第1のエッチング工程で部分的に残った第1層目の層間絶縁膜8が存在する場合には、この残存する第1層目の層間絶縁膜8も同時にエッチングする)コンタクトホール7a・7bを完成させる工程である。
【0036】
より詳しくは、この第2のエッチング工程では、多結晶シリコン膜(ソース・ドレイン領域6a、6b)に対する選択比を大きくとる必要があり、このためエッチングガスとして例えばC2HF5ガス、H2ガス、Arガスを2:2:1で混合したものを用いる。エッチング装置の上部のRFパワー/基板バイアスパワーは例えば2kW/2kWに設定するものとする。シリコン酸化膜4のエッチング終了時点の検出は、シリコン酸化膜4のエッチング時に生成されるガスのプラズマ発光をエッチング中にモニターすることによって行う。但し、この第2のエッチング工程においては、基板の不均一性に基づくシリコン酸化膜4の面内分布をも考慮した上で、シリコン酸化膜4のエッチング残りを確実に防ぐ必要がある。従って、このエッチング残りを確実に防ぐため、上記終了時点の検出までに要したエッチング時間の例えば30%の時間だけ、上記終了時点の検出後も、さらにシリコン酸化膜4を追加エッチングする。但し、ソース・ドレイン領域6a、6bの膜厚は例えば50nmと薄いため、この追加エッチングでは、ソース部・ドレイン領域6aに対する選択比を十分に高いものにしておく必要があり、上記選択比を例えば10〜20となる条件にする。本発明者らの実際に行った実験によれば、この追加エッチングによりソース・ドレイン領域6a、6bが例えば最大で20nm削れたが、この20nmという値は、上記したソース・ドレイン領域6a、6bの膜厚の50nmに比べて薄く十分実用に耐え得る値であるといえる。この後、第1及び第2のエッチング時にソース・ドレイン領域6a、6b上、及びレジストパターン11上に堆積したフロロカーボンを、酸素ガスを用いたエッチング(O2アッシング)等より除去する。
【0037】
次に、図3(c)に示すように、レジスト用剥離液を用いて45秒間、基板を洗浄処理をして、レジストパターン11を除去する。
【0038】
次に、図4(a)に示すように、例えば1%HF(フッ酸)溶液を用いて、第2層目の層間絶縁膜9の表面部である表面改質層10を、例えば60秒間、洗浄処理して取り除く。このように表面改質層10を取り除く理由について述べると以下の通りである。
【0039】
即ち、上述したように、第2層目の層間絶縁膜9の表面部の親水化処理によって形成された表面改質層10は濡れ性が良いため、図2(c)のレジストパターン11の形成工程において空気中の水分を吸収される。表面改質層10が水分を吸収すると、第2層目の層間絶縁膜9(表面改質層10を含む)の誘電率が上昇し、これにより例えば配線間容量を増大させてしまう。従って、このような第2層目の層間絶縁膜9の誘電率上昇を抑えるべく、第2層目の層間絶縁膜9の表面部である表面改質層10を上述のように洗浄処理して取り除くのである。
【0040】
次に、図4(b)に示すように、コンタクトホール7a、7b内を含めて、全面に導電性材料を被覆形成し、パターニングすることによりソース・ドレイン電極12a、12b及び信号線(図示せず)を形成する。即ち、図4(b)に示すように、ソース・ドレイン領域6a、6bにつながるソース・ドレイン電極12a、12bをコンタクトホール7a、7b内に埋め込み形成する。また、これと同一工程において、第2層目の層間絶縁膜9上に上記ソース電極12aに接続された信号線(図示)等を形成する。信号線の材料としては、例えばアルミニウム(Al),モリブデン(Mo),チタン(Ti)等の金属を用いる。
【0041】
この後、信号線等を覆うようにして、別の層間絶縁膜(パシベーション膜)(図示せず)を堆積する。そして、この別の層間絶縁膜上に光透過性の色付きの有機膜(COA:Color Filter on Array)を堆積し、パターニングする工程を例えば3回繰り返して、赤色、青色、緑色カラーフィルター(図示せず)をそれぞれ形成する。これら赤色、青色、緑色のカラーフィルターとしての有機膜にそれぞれドレイン電極12bに通ずるコンタクトホール(図示せず)を形成する。そして、このコンタクトホールを介して、ドレイン電極12bと電気的に接続された画素電極(図示せず)を、赤色、青色、緑色のカラーフィルターのそれぞれ上に形成する。
【0042】
上述した本発明の実施の形態では、第2層目の層間絶縁膜9の表面部を親水化処理するためにO2アッシング処理を用いたが、その他、O2雰囲気中でUV照射して生成したオゾンを用いて表面部を親水化するオゾン処理や、オゾン水を用いて表面部を親水化するオゾン水処理によっても得ることができる。
【0043】
また、上述した実施の形態では、第2層目の層間絶縁膜9を形成するためにCVD法を用いたが塗布法を用いて形成してもよい。この塗布法による第2層目の層間絶縁膜9の形成工程としては、例えば図2(a)に示すように、まず、上記第1層目の層間絶縁膜8の表面にメチルポリシロキサン溶液を塗布する。次に、このメチルポリシロキサン溶液中の溶媒をとばすために、このメチルポリシロキサン溶液を80℃から段階的に200℃までベークする。そして、このように段階的にベークされたメチルポリシロキサン溶液を最後に300℃にて焼成処理し、これにより第2層目の層間絶縁膜9を得る。
【0044】
以上のように、本発明の実施の形態によれば、メチル基(疎水性物質)を含んだ、メチルポリシロキサン膜や有機シロキサン樹脂膜等の第2層目の層間絶縁膜(有機絶縁膜)の表面部を親水化処理するようにしたので、第2層目の層間絶縁膜上に、従来のようにパシベーション膜を形成せずともレジストパターンを形成することができる。また、このレジストパターンを用いて第2層目の層間絶縁膜9にコンタクトホールを形成した後、レジストパターン形成工程等で空気中の水分等を含んだ第2層目の層間絶縁膜9の表面部を除去するようにしたので、この第2層目の層間絶縁膜9の誘電率を上昇させることもない。これにより、現在の液晶表示装置の製造工程で広く用いられているCVD法によるシリコン酸化膜を、製造工程をほとんど増やすことなく、低誘電率である有機層間絶縁膜(第2層目の層間絶縁膜)に置き換えることができる。
【0045】
【発明の効果】
本発明によれば、有機絶縁膜の表面部を親水化処理してからレジストを塗布するようにしたので、有機絶縁膜上にパシベーション膜を形成することなくレジストパターンを適正に形成することができる。また、このレジストパターンを用いて所定の工程を施した後、上述の親水化処理された有機絶縁膜の表面部を取り除くようにしたので有機絶縁膜の誘電率を上昇させることもない。
【図面の簡単な説明】
【図1】本発明の実施の形態によって薄膜トランジスタを製造する工程の途中までを示す断面図である。
【図2】図1に続いて、薄膜トランジスタを製造する工程の途中までを示す断面図である。
【図3】図2に続いて、薄膜トランジスタを製造する工程の途中までを示す断面図である。
【図4】図3に続いて、薄膜トランジスタを製造する工程を示す断面図である。
【符号の説明】
1 ガラス基板
2 アンダーコート層
3 多結晶シリコン膜
4 シリコン酸化膜(ゲート絶縁膜)
5 ゲート電極
6a、6b ソース・ドレイン領域
7a、7b コンタクトホール
8 第1層目の層間絶縁膜(シリコン窒化膜)
9 第2層目の層間絶縁膜(有機層間絶縁膜)
10 酸化層
11 レジストパターン
12a ソース電極
12b ドレイン電極
Claims (7)
- 平面表示装置における薄膜トランジスタの製造方法において、
有機絶縁膜材料により層間絶縁膜を形成し、
前記層間絶縁膜の表面部を親水化処理し、
前記親水化処理された層間絶縁膜の表面にレジストを塗布し、このレジストをパターニングしてレジストパターンを形成し、
このレジストパターンに基づいて所定の工程を施した後、前記レジストパターンを除去し、
この後、前記親水化処理された層間絶縁膜の表面部を除去する、
ことを特徴とする薄膜トランジスタの製造方法。 - 前記所定の工程は、半導体層へ通ずるコンタクトホールを形成する工程であることを特徴とする請求項1に記載の薄膜トランジスタの製造方法。
- 前記親水化処理として、前記層間絶縁膜の表面部を酸素アッシング処理することを特徴とする請求項1又は2に記載の薄膜トランジスタの製造方法。
- 前記親水化処理として、酸素雰囲気中でUV照射して発生させたオゾンを前記層間絶縁膜の表面部と反応させるオゾン処理を行うことを特徴とする請求項1又は2に記載の薄膜トランジスタの製造方法。
- 前記親水化処理として、オゾン水に含まれるオゾンを前記層間絶縁膜の表面部と反応させるオゾン水処理をすることを特徴とする請求項1又は2に記載の薄膜トランジスタの製造方法。
- 前記親水化処理された層間絶縁膜の表面部を除去するために、前記表面部をフッ酸溶液処理することを特徴とする請求項1乃至5のいずれかに記載の薄膜トランジスタの製造方法。
- 前記有機絶縁膜材料として、メチルポリシロキサンあるいは有機シロキサン樹脂を用いることを特徴とする請求項1乃至6のいずれかに記載の薄膜トランジスタの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002327139A JP2004165286A (ja) | 2002-11-11 | 2002-11-11 | 薄膜トランジスタの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002327139A JP2004165286A (ja) | 2002-11-11 | 2002-11-11 | 薄膜トランジスタの製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2004165286A true JP2004165286A (ja) | 2004-06-10 |
Family
ID=32805878
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002327139A Pending JP2004165286A (ja) | 2002-11-11 | 2002-11-11 | 薄膜トランジスタの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2004165286A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100811997B1 (ko) * | 2006-12-04 | 2008-03-10 | 삼성에스디아이 주식회사 | 박막트랜지스터 및 그 제조방법과 이를 포함한평판표시장치 |
| JP2008066547A (ja) * | 2006-09-08 | 2008-03-21 | Sony Corp | 絶縁膜の表面改質方法および半導体装置の製造方法 |
| WO2008038432A1 (fr) * | 2006-09-27 | 2008-04-03 | Sharp Kabushiki Kaisha | Substrat de matrice active et dispositif d'affichage à cristaux liquides doté de celui-ci |
-
2002
- 2002-11-11 JP JP2002327139A patent/JP2004165286A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008066547A (ja) * | 2006-09-08 | 2008-03-21 | Sony Corp | 絶縁膜の表面改質方法および半導体装置の製造方法 |
| WO2008038432A1 (fr) * | 2006-09-27 | 2008-04-03 | Sharp Kabushiki Kaisha | Substrat de matrice active et dispositif d'affichage à cristaux liquides doté de celui-ci |
| CN102096251A (zh) * | 2006-09-27 | 2011-06-15 | 夏普株式会社 | 有源矩阵基板及具备该有源矩阵基板的液晶显示装置 |
| KR100811997B1 (ko) * | 2006-12-04 | 2008-03-10 | 삼성에스디아이 주식회사 | 박막트랜지스터 및 그 제조방법과 이를 포함한평판표시장치 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| WO2011037829A2 (en) | Methods of fabricating metal oxide or metal oxynitride tfts using wet process for source-drain metal etch | |
| JPH08228011A (ja) | 半導体装置およびその製造方法 | |
| CN101064345B (zh) | 薄膜晶体管及其制造方法 | |
| JP2000150459A (ja) | エッチング方法及びこれを用いた半導体装置の製造方法 | |
| EP0646953B1 (en) | Method for reduction of off-current in thin film transistors | |
| JP3288615B2 (ja) | 薄膜トランジスタの製造方法 | |
| US7011996B2 (en) | Method of manufacturing thin film transistor | |
| KR101278477B1 (ko) | 박막 트랜지스터 기판의 제조 방법 | |
| WO2001061760A1 (en) | Method of manufacturing thin-film transistor, and liquid-crystal display | |
| US7160768B2 (en) | Method of manufacturing electronic device and method of manufacturing semiconductor device | |
| CN100550426C (zh) | 薄膜晶体管及其制造方法 | |
| JP2008147516A (ja) | 薄膜トランジスタ及びその製造方法 | |
| JP2004165286A (ja) | 薄膜トランジスタの製造方法 | |
| US7285484B2 (en) | Semiconductor device manufacturing method | |
| JPH02186641A (ja) | 薄膜電界効果型トランジスタ素子の製造方法 | |
| JP4901020B2 (ja) | ポリシリコン薄膜トランジスタの製造方法 | |
| JP3358284B2 (ja) | 薄膜トランジスタの製造方法 | |
| CN108321122B (zh) | Cmos薄膜晶体管及其制备方法和显示装置 | |
| JP4268792B2 (ja) | 薄膜トランジスタの製造方法 | |
| JP3279280B2 (ja) | 薄膜半導体素子の製造方法 | |
| KR100752370B1 (ko) | 박막트랜지스터 및 그 제조 방법 | |
| KR100611221B1 (ko) | 다결정 실리콘 박막트랜지스터 및 그의 제조 방법 | |
| CN101022093A (zh) | 像素结构的制作方法 | |
| JP3310567B2 (ja) | 半導体装置の製造方法 | |
| JP2007115779A (ja) | 膜のパターン形成方法、及び、薄膜トランジスタの製造方法、並びに、薄膜トランジスタ基板の製造方法、及び薄膜トランジスタ基板 |