JP2008066547A - 絶縁膜の表面改質方法および半導体装置の製造方法 - Google Patents

絶縁膜の表面改質方法および半導体装置の製造方法 Download PDF

Info

Publication number
JP2008066547A
JP2008066547A JP2006243568A JP2006243568A JP2008066547A JP 2008066547 A JP2008066547 A JP 2008066547A JP 2006243568 A JP2006243568 A JP 2006243568A JP 2006243568 A JP2006243568 A JP 2006243568A JP 2008066547 A JP2008066547 A JP 2008066547A
Authority
JP
Japan
Prior art keywords
insulating film
manufacturing
semiconductor device
treatment agent
modifying
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2006243568A
Other languages
English (en)
Other versions
JP5013167B2 (ja
Inventor
Takahiro Oe
貴裕 大江
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2006243568A priority Critical patent/JP5013167B2/ja
Publication of JP2008066547A publication Critical patent/JP2008066547A/ja
Application granted granted Critical
Publication of JP5013167B2 publication Critical patent/JP5013167B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Formation Of Insulating Films (AREA)
  • Thin Film Transistor (AREA)

Abstract

【課題】本発明は、アッシング処理を行わずに、撥水性材料からなる絶縁膜の表面を改質する絶縁膜の表面改質方法および半導体装置の製造方法を提供する。
【解決手段】基板11上に、有機半導体層14を介して撥水性材料からなる第1絶縁膜15aを形成する工程と、第1絶縁膜15aの表面に、第1絶縁膜15aの表面を撥水性が低くなるように改質する表面処理剤を塗布する工程とを有することを特徴とする絶縁膜の表面改質方法およびこの方法を用いた半導体装置の製造方法である。
【選択図】図2

Description

本発明は、絶縁膜の表面改質方法および半導体装置の製造方法に関し、さらに詳しくは、撥水性材料からなる絶縁膜の表面改質方法およびこの絶縁膜をゲート絶縁膜として用いた半導体装置の製造方法に関する。
近年、有機半導体材料を用いたトランジスタ構造(有機FET)の研究開発が注目を集めている(例えば、非特許文献1参照)。有機FETは、シリコン系の半導体材料を用いた無機のFETと比較して、塗布プロセスによってFETを作製できることが大きなメリットの1つである。また、低温での塗布成膜が可能であるため、プラスチック等の耐熱性のないフレキシブルな基板上への形成も可能であり、軽量化も図れる、というメリットもある。
上述したような有機FETの絶縁膜材料として、有機絶縁膜を用いることが多くある。例えば、ゲート絶縁膜材料として、非晶質のパーフルオロ樹脂(例えば旭硝子社製サイトップ)からなる有機絶縁膜が用いられている。この非晶質のパーフルオロ樹脂は、撥水性が高く、その上層に電極材料等の塗布を試みた場合でも、溶媒をはじいてしまう。このため、非晶質のパーフルオロ樹脂を成膜した後に、アッシング処理を行うことで、表面のフッ素を飛ばし、微量に含まれる水酸基等の親水基を表面に露出させることにより、表面の撥水性を低くして、上層への成膜を行っていた。
「Advanced Materials」(米)2002年, Vol.14, No 2, p.99-117
しかし、上述したような方法では、非晶質のパーフルオロ樹脂を成膜した後に、アッシング装置に導入し、処理を行う工程が必要であり、工程が煩雑化する。特に、有機FETの製造工程においては、全てを塗布プロセスで行うことが検討されており、工程簡略化への要望が強い。
そこで、上述したような課題を解決するために、本発明は、アッシング処理を行わずに、撥水性材料からなる絶縁膜の表面を改質する絶縁膜の表面改質方法および半導体装置の製造方法を提供することを目的とする。
上述したような目的を達成するために、本発明の絶縁膜の表面改質方法は、次のような工程を順次行うことを特徴としている。まず、基板上に、撥水性材料からなる絶縁膜を形成する工程を行う。次に、絶縁膜の表面に、撥水性が低くなるように当該絶縁膜の表面を改質する表面処理剤を塗布する工程を行う。
このような絶縁膜の表面改質方法によれば、撥水性材料からなる絶縁膜の表面に、上記表面処理剤を塗布することで、撥水性が低くなるように当該絶縁膜の表面が改質されるため、アッシング工程を行わなくても、塗布工程を追加するだけで、この絶縁膜の上層への成膜が可能となる。
また、本発明の半導体装置の製造方法は、基板上に有機半導体層、ゲート絶縁膜およびゲート電極をこの順またはこれと逆の順に積層してなる半導体装置の製造方法において、次のような工程を順次行うことを特徴としている。まず、撥水性材料からなる絶縁膜を含むゲート絶縁膜を形成する工程を行う。次に、絶縁膜の表面に、撥水性が低くなるように絶縁膜の表面を改質する表面処理剤を塗布する工程を行う。
このような半導体装置の製造方法によれば、撥水性材料からなる絶縁膜の表面に、上記表面処理剤を塗布することで、撥水性が低くなるように当該絶縁膜の表面が改質されるため、アッシング工程を行わなくても、塗布工程を追加するだけで、この絶縁膜の上層への成膜が可能となる。これにより、半導体装置の製造工程が簡略化される。
以上、説明したように、本発明の絶縁膜の表面改質方法および半導体装置の製造方法によれば、アッシング工程を行わなくても、塗布工程を追加するだけで、この絶縁膜の上層への成膜が可能となることから、製造工程が簡略化される。これにより、半導体装置の生産性を向上させることができる。
以下、本発明の実施の形態を図面に基づいて詳細に説明する。
本発明の絶縁膜の表面改質方法およびこれを用いた半導体装置の製造方法に係る実施の形態の一例を、トップゲート・ボトムコンタクト型の薄膜トランジスタからなる半導体装置の製造方法を例にとって説明する。
まず、図1(a)に示すように、例えばスピンコート法により、ポリエーテルスルホン(PES))からなるプラスチック製の基板11上に、銀インクを塗布し、150℃で熱処理することで、銀からなるソース・ドレイン電極膜12を成膜する。
なお、基板11としては、上記PESの他に、ガラスやポリエチレンナフタレート(PEN)、ポリイミド(PI)、ポリカーボネート(PC)、ポリアクリレート(PAR)などの耐熱性の高いプラスチックを用いることができる。また、ソース・ドレイン電極膜12としては、銀の他に金、白金、パラジウム等の金属や、ポリ(3,4−エチレンジオキシチオフェン)/ポリ(4−スチレンスルホナート)[PEDOT/PSS]、ポリアニリン(PANI)からなる導電性有機材料を用いることもできる。
次に、図1(b)に示すように、ソース・ドレイン電極膜12上に、ソース・ドレイン電極のパターンが設けられたレジストパターン13を形成する。
続いて、図1(c)に示すように、レジストパターン13(前記図1(b)参照)をマスクとして、銀エッチング液に浸漬させることで、上記ソース・ドレイン電極膜12(前記図1(b)参照)をパターニングし、ソース・ドレイン電極12’を形成する。その後、リムーバーによりレジストパターン13を除去する。
次いで、図1(d)に示すように、例えばスピンコート法により、ソース・ドレイン電極12’を覆う状態で、基板11上に、ペンタセン誘導体の1wt%トルエン溶液を塗布した後、100℃で溶媒を揮発させて有機半導体層14を形成する。
ここで、有機半導体層14としては、上記ペンタセン誘導体の他に、ポリチオフェン、フルオレン−チオフェンコポリマー、ポリアリルアミン等の高分子材料、または、ルブレン、チオフェンオリゴマー、ナフタセン誘導体等の低分子材料を用いてもよい。
また、有機半導体層14の形成方法としては、上記スピンコート法の他に、インクジェット法、ディスペンサー法、フレキソ印刷法、グラビア印刷法、オフセット印刷法等の印刷方法により形成してもよい。なお、ここでは、有機半導体層14をベタ膜状に形成する例について説明するが、各種印刷法により有機半導体層14を各素子毎にパターンニングしてもよい。
次に、図2(e)に示すように、例えばスピンコート法により、有機半導体層14a上に、非晶質のパーフルオロ樹脂からなる撥水性材料を成膜することで、ゲート絶縁膜を構成する第1絶縁膜15aを形成する。これにより、有機半導体層14が撥水面と接した状態となるため、界面特性が良好になり、良好な素子特性を示す。
ここで、撥水性材料としては、フッ素系樹脂またはパーフルオロアルキル基、アルキルシリル基等の撥水性表面処理剤を含有する樹脂からなる有機材料を用いることができる。ここでは、例えばスピンコート法により、有機半導体層14上に、フッ素系樹脂である非晶質のパーフルオロ樹脂(例えば旭硝子社製サイトップ809Mや107M)を塗布した後、100℃で溶媒を揮発させて、第1絶縁膜15aを形成する。この第1絶縁膜15aの表面には、第1絶縁膜15aの撥水性が維持される程度の微量の水酸基(OH基)からなる親水基が存在している。ここで、微量の親水基は、第1絶縁膜15a表面の水に対する接触角が70度以上となる撥水性が維持される程度に存在することとする。
なお、ここでは、親水基としてOH基が存在することとするが、例えばカルボキシル基(COOH基)等の他の親水基が存在していてもよい。
続いて、図2(f)に示すように、上述した撥水性材料からなる第1絶縁膜15aの表面に、撥水性が低くなるように当該絶縁膜の表面を改質する表面処理剤を塗布することで、改質層Aを形成する。これにより、第1絶縁膜15aの撥水性を低下させることで、上層への成膜が可能となる。
ここで、この表面処理剤は、親水基に変化する置換基を有するシリコン化合物で構成される。このような置換基としては、メトキシ基(OCH3)やエトキシ基(OC25)等のアルコキシ基や、塩素(Cl)やフッ素(F)等のハロゲン原子が挙げられる。これらは、例えば、空気中の水分と反応して、OH基に変化する。そして、このシリコン化合物のOH基が、上記第1絶縁膜15aの表面のOH基と反応して第1絶縁膜15aにシリコン化合物が結合するとともに、シリコン化合物のOH基同士の反応により、シリコン化合物が連結することで、改質層Aが形成される。上記OH基の反応の際には、反応生成物として水が生成されるため、この水がさらに表面処理剤の上記置換基と反応し、連鎖的に反応が促進される。
この際、これらの反応を促進させるため、第1絶縁膜15a上に、上記表面処理剤を塗布した後には、熱処理を行うことが好ましい。
このため、第1絶縁膜15aと結合させ、かつシリコン化合物同士を結合させるために、上記表面処理剤は、結合手の2箇所以上が上記置換基と結合したシリル基で両端が構成されるシリル基含有化合物、または結合手の3箇所以上が上記置換基と結合したシラン化合物で構成されることが好ましい。特に、上記表面処理剤が、結合手の3箇所が上記置換基と結合したシリル基で両端が構成されるシリル基含有化合物、または結合手の4箇所が上記置換基と結合したシラン化合物で構成されることで、改質層Aの表面に存在するOH基を増加させることができるため、好ましい。これにより、第1絶縁膜15aの撥水性は著しく低下するため、上層への成膜を容易に行うことが可能となる。
上述したようなシリコン化合物としては、ビストリクロロシリルエタン(Bis(trichlorosilyl)ethane)、ビストリエトキシシリルエタン(Bis(triehoxysilyl)ethane)、ビストリエトキシシリルメタン(Bis(triehoxysilyl)methane)、ビストリエトキシシリルオクタン(Bis(triehoxysilyl)octhane)、ヘキサエトキシジシラン(hexaethoxydisilane)、ヘキサメトキシジシラン(hexamethoxydisilane)、テトラエトキシシラン(Tetraethoxysilane)、テトラメトキシシラン(tetramethoxysilane)、ヘキサクロロジシラン(hexachlorodisilane)、ヘキサクロロジシロキサン(hexachlorodisiloxane)、オクタクロロトリシロキサン(octachlorotrisiloxane)、テトラクロロシラン(tetrachlorosilane)、テトラフルオロシラン(tetrafluorosilane)等が挙げられる。ここでは、例えばヘキサメトキシジシランからなる表面処理剤を用いることとする。
ここで、上述した図2(e)〜図2(f)に示した工程を、図3の模式図を用いて詳細に説明する。まず、図3(1)は、図2(e)を用いて説明した非晶質のパーフルオロ樹脂からなる第1絶縁膜15aが形成された状態であり、第1絶縁膜15aの表面には微量のOH基が存在している。
次に、図3(2)は、ヘキサメトキシジシラン(シリコン化合物)からなる表面処理剤を塗布した直後の状態である。この状態から、ヘキサメトキシジシランのOCH3基(図中OMeで表示)が空気中の水分と反応し、図3(3)に示すように、OH基となる。そして、シリコン化合物のOH基と第1絶縁膜15aの表面のOH基との反応により、シリコン化合物が第1絶縁膜15aに結合する。また、シリコン化合物のOH基同士の反応により、シリコン化合物同士が連結する。
これにより、図2(f)を用いて説明した改質層Aの表面は、複数のOH基で終端され、OH基が増加した状態となることから、第1絶縁膜15aの表面の撥水性が低下し、上層への成膜が可能となる。
次に、図4(g)に示すように、表面に改質層Aが形成された第1絶縁膜15a上に、例えばポリビニルフェノール(PVP)からなる架橋性高分子材料からなる第2絶縁層15bを形成する。これにより、第1絶縁膜15aと第2絶縁膜15bとを順次積層してなるゲート絶縁膜15が形成される。これにより、後述するゲート電極側が架橋性高分子材料で覆われたゲート絶縁膜15となることから、リーク電流が確実に防止される。上述したような架橋性高分子材料としては、上記PVPの他に、ポリメタクリル酸メチル(PMMA)、ポリイミド、ポリビニルアルコール(PVA)、ポリフッ化ビニリデン(PVDF)、ポリイソブチレン(PIB)、ポリスチレン(PS)、ポリ塩化ビニル(PVC)、ポリエチレンテレフタラート(PET)、ポリカーボネート(PC)、ベンゾシクロブテン(BCB)等を用いることができる。
なお、ここでは、第1絶縁膜15aと第2絶縁膜15bとが順次積層されたゲート絶縁膜15を形成することとしたが、第1絶縁膜15aのみでゲート絶縁膜15を形成してもよく、第2絶縁膜15b上にさらに絶縁膜が積層されていてもよい。
次いで、図4(h)に示すように、例えばスクリーン印刷法により、第2絶縁膜15b上に、銀ペーストからなるゲート電極材料をパターン塗布する。次いで、熱処理を行うことで、上記銀ペーストを乾燥固化して、銀からなるゲート電極16を形成する。
なお、ここでは、ゲート電極16が銀で構成されることとしたが、銀の他に金、白金、パラジウム等の金属や、ポリ(3,4−エチレンジオキシチオフェン)/ポリ(4−スチレンスルホナート)[PEDOT/PSS]、ポリアニリン(PANI)からなる導電性有機材料を用いることもできる。
また、ここでは、スクリーン印刷法を用いて、ゲート電極材料をパターン塗布する例について説明したが、例えば、インクジェット法、フレキソ印刷法、オフセット印刷法、パッド印刷法を用いてもよい。
このような絶縁膜の表面改質方法およびこの方法を用いた半導体装置の製造方法によれば、表面処理剤を塗布することで、撥水性が低くなるように第1絶縁膜15aの表面が改質されるため、アッシング工程を行わなくても、塗布工程を追加するだけで、第1絶縁膜15aの上層への成膜が可能となる。これにより、半導体装置の製造工程が簡略化されるため、半導体装置の生産性を向上させることができる。
さらに、本実施形態の半導体装置の製造方法によれば、塗布プロセスにより、全ての成膜工程を行うことができるため、さらなる製造工程の簡略化を図ることができる。
なお、上記実施形態では、トップゲート・ボトムコンタクト型のトランジスタの製造方法を例にとって説明したが、本発明はこれに限定されるものではなく、トップゲート・トップコンタクト型、ボトムゲート・トップコンタクト型、トップゲート・ボトムコンタクト型のトランジスタの製造方法であっても適用可能である。
本発明の半導体装置の製造方法に係る実施形態を説明するための製造工程断面図である(その1)。 本発明の半導体装置の製造方法に係る実施形態を説明するための製造工程断面図である(その2)。 本発明の絶縁膜の表面改質方法を説明するための模式工程図である。 本発明の半導体装置の製造方法に係る実施形態を説明するための製造工程断面図である(その3)。
符号の説明
11…基板、14…有機半導体層、15…ゲート絶縁膜、15a…第1絶縁膜、16…ゲート電極

Claims (6)

  1. 基板上に、撥水性材料からなる絶縁膜を形成する工程と、
    前記絶縁膜の表面に、当該絶縁膜の表面を撥水性が低くなるように改質する表面処理剤を塗布する工程とを有する
    ことを特徴とする絶縁膜の表面改質方法。
  2. 前記絶縁膜の表面には、当該絶縁膜の撥水性が維持される程度に微量の親水基が存在しているとともに、
    前記表面処理剤は、親水基に変化する置換基を有するシリコン化合物で形成されており、
    前記表面処理剤を塗布することで、前記置換基から変化した親水基と前記絶縁膜の表面の親水基との反応により、前記シリコン化合物が前記絶縁膜の表面に結合するとともに、前記表面処理剤の親水基同士の反応により前記シリコン化合物同士が連結する
    ことを特徴とする請求項1記載の絶縁膜の表面改質方法。
  3. 前記表面処理剤を塗布する工程の後に、熱処理を行う
    ことを特徴とする請求項1記載の絶縁膜の表面改質方法。
  4. 前記絶縁膜は有機材料である
    ことを特徴とする請求項1記載の絶縁膜の表面改質方法。
  5. 前記絶縁膜は、非晶質のパーフルオロ樹脂である
    ことを特徴とする請求項1記載の絶縁膜の表面改質方法。
  6. 基板上に有機半導体層、ゲート絶縁膜およびゲート電極をこの順またはこれと逆の順に積層してなる半導体装置の製造方法において、
    撥水性材料からなる絶縁膜を含む前記ゲート絶縁膜を形成する工程と、
    前記絶縁膜の表面に、当該絶縁膜の表面を撥水性が低くなるように改質する表面処理剤を塗布する工程とを有する
    ことを特徴とする半導体装置の製造方法。
JP2006243568A 2006-09-08 2006-09-08 絶縁膜の表面改質方法および半導体装置の製造方法 Expired - Fee Related JP5013167B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006243568A JP5013167B2 (ja) 2006-09-08 2006-09-08 絶縁膜の表面改質方法および半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006243568A JP5013167B2 (ja) 2006-09-08 2006-09-08 絶縁膜の表面改質方法および半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2008066547A true JP2008066547A (ja) 2008-03-21
JP5013167B2 JP5013167B2 (ja) 2012-08-29

Family

ID=39288974

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006243568A Expired - Fee Related JP5013167B2 (ja) 2006-09-08 2006-09-08 絶縁膜の表面改質方法および半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP5013167B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113314502A (zh) * 2020-02-27 2021-08-27 台湾积体电路制造股份有限公司 集成电路器件及其形成方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07238250A (ja) * 1994-02-25 1995-09-12 Asahi Glass Co Ltd 含フッ素重合体溶液組成物
JP2003518755A (ja) * 1999-12-21 2003-06-10 プラスティック ロジック リミテッド 内部接続の形成方法
JP2004165286A (ja) * 2002-11-11 2004-06-10 Toshiba Corp 薄膜トランジスタの製造方法
JP2005079187A (ja) * 2003-08-28 2005-03-24 Semiconductor Leading Edge Technologies Inc 電子装置およびその製造方法
JP2005317763A (ja) * 2004-04-28 2005-11-10 Fujitsu Ltd 絶縁膜形成方法及び半導体装置
JP2007201296A (ja) * 2006-01-27 2007-08-09 Tokyo Ohka Kogyo Co Ltd 多層スピンオンガラス膜の形成方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07238250A (ja) * 1994-02-25 1995-09-12 Asahi Glass Co Ltd 含フッ素重合体溶液組成物
JP2003518755A (ja) * 1999-12-21 2003-06-10 プラスティック ロジック リミテッド 内部接続の形成方法
JP2004165286A (ja) * 2002-11-11 2004-06-10 Toshiba Corp 薄膜トランジスタの製造方法
JP2005079187A (ja) * 2003-08-28 2005-03-24 Semiconductor Leading Edge Technologies Inc 電子装置およびその製造方法
JP2005317763A (ja) * 2004-04-28 2005-11-10 Fujitsu Ltd 絶縁膜形成方法及び半導体装置
JP2007201296A (ja) * 2006-01-27 2007-08-09 Tokyo Ohka Kogyo Co Ltd 多層スピンオンガラス膜の形成方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113314502A (zh) * 2020-02-27 2021-08-27 台湾积体电路制造股份有限公司 集成电路器件及其形成方法
KR20210110172A (ko) * 2020-02-27 2021-09-07 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 유동가능 갭-충전 유전체로부터의 디라미네이션을 억제하기 위한 기술들
US11887929B2 (en) 2020-02-27 2024-01-30 Taiwan Semiconductor Manufacturing Company, Ltd. Techniques to inhibit delamination from flowable gap-fill dielectric
KR102651279B1 (ko) * 2020-02-27 2024-03-25 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 유동가능 갭-충전 유전체로부터의 디라미네이션을 억제하기 위한 기술들
CN113314502B (zh) * 2020-02-27 2024-08-23 台湾积体电路制造股份有限公司 集成电路器件及其形成方法

Also Published As

Publication number Publication date
JP5013167B2 (ja) 2012-08-29

Similar Documents

Publication Publication Date Title
JP2006128691A (ja) 薄膜トランジスタの製造方法及び表示素子
KR101144915B1 (ko) 자기조립단분자막을 이용한 패턴 형성방법
CN107408510B (zh) 薄膜晶体管、薄膜晶体管的制造方法及使用了薄膜晶体管的图像显示装置
CN101595568B (zh) 薄膜半导体装置的制作方法及薄膜半导体装置
JP2009272523A (ja) 薄膜トランジスタおよび薄膜トランジスタの製造方法
WO2016067590A1 (ja) 薄膜トランジスタおよびその製造方法
KR101235699B1 (ko) 초소수성 물질을 이용한 용액 타입의 패턴 형성 방법
KR20070121125A (ko) 말단 작용기의 자기배열을 이용한 패턴 형성 방법
JP2010171165A (ja) 有機半導体装置およびその製造方法
JP2009246342A (ja) 電界効果型トランジスタ及びその製造方法並びに画像表示装置
JP2007027525A (ja) 半導体装置の製造方法、および半導体装置、ならびに絶縁膜の形成方法
US9023683B2 (en) Organic semiconductor transistor with epoxy-based organic resin planarization layer
JP5141476B2 (ja) 電界効果型トランジスタ及びその製造方法並びに画像表示装置
JP5013167B2 (ja) 絶縁膜の表面改質方法および半導体装置の製造方法
JP2007266355A (ja) 有機トランジスタ及び有機トランジスタの製造方法
CN102449771B (zh) 烷基硅烷层叠体及其制造方法、以及薄膜晶体管
Shi et al. High performance tetrathienoacene-DDP based polymer thin-film transistors using a photo-patternable epoxy gate insulating layer
JP2010080896A (ja) 電界効果型トランジスタ及びその製造方法並びに画像表示装置
Jeong et al. Photopatternable organosiloxane-based inorganic− organic SiO2− ZrO2 hybrid dielectrics for organic thin film transistors
JP2010027869A (ja) 薄膜トランジスタ及びその製造方法並びに導電性パターン及びその形成方法
TWI388077B (zh) 有機薄膜電晶體及其製造方法
JP4501444B2 (ja) トランジスタにおける配線構造の形成方法及び電界効果型トランジスタの製造方法
Zhang et al. Synergistic polarization engineering of dielectric towards low-voltage high-mobility solution-processed ultraflexible organic transistors
CN102903850A (zh) 一种有机场效应晶体管的制作方法
JP2008244262A (ja) 有機半導体素子の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090831

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20091021

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20091026

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20091106

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20091118

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120228

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120418

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120510

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120523

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150615

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150615

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees