JP2004163237A - 半導体検査装置および検査方法 - Google Patents
半導体検査装置および検査方法 Download PDFInfo
- Publication number
- JP2004163237A JP2004163237A JP2002328874A JP2002328874A JP2004163237A JP 2004163237 A JP2004163237 A JP 2004163237A JP 2002328874 A JP2002328874 A JP 2002328874A JP 2002328874 A JP2002328874 A JP 2002328874A JP 2004163237 A JP2004163237 A JP 2004163237A
- Authority
- JP
- Japan
- Prior art keywords
- inspection
- signal
- expected value
- semiconductor
- phase
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Tests Of Electronic Circuits (AREA)
Abstract
【課題】従来の半導体検査装置および検査方法では、検査クロックに同期して入力パターン出力および期待値比較を行っているため、非同期動作する回路についての検査をすることが困難であった。
【解決手段】半導体を検査するためのパターンおよび期待値を保持する複数の保持手段１１，１２と、前記保持手段からデータを入力する検査制御手段９と、前記検査制御手段９より入力する信号レベルの信号を出力する信号生成手段１と、前記検査制御手段９より入力する期待値と入力される信号レベルとを比較する比較手段２のいずれかあるいは両方を含む入出力手段３と、前記入出力手段３を複数含む検査手段を複数（４，５）有し、前記複数の検査手段４，５が各々独立した周波数で動作することにより、非同期信号の入力パターン生成および期待値の比較を行うことを可能とした半導体検査装置である。
【選択図】 図１
【解決手段】半導体を検査するためのパターンおよび期待値を保持する複数の保持手段１１，１２と、前記保持手段からデータを入力する検査制御手段９と、前記検査制御手段９より入力する信号レベルの信号を出力する信号生成手段１と、前記検査制御手段９より入力する期待値と入力される信号レベルとを比較する比較手段２のいずれかあるいは両方を含む入出力手段３と、前記入出力手段３を複数含む検査手段を複数（４，５）有し、前記複数の検査手段４，５が各々独立した周波数で動作することにより、非同期信号の入力パターン生成および期待値の比較を行うことを可能とした半導体検査装置である。
【選択図】 図１
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体の検査装置および検査方法に関し、特にＬＳＩの検査を行うＬＳＩテスタなどの検査装置および検査方法に関するものである。
【０００２】
【従来の技術】
近年、半導体技術の向上により素子の微細化が進み、１チップに集積される回路規模も大きくなっている。このため従来は、複数チップにより構成されていたシステムを１チップに集積できるようになってきている。このため例えば、１００ＭＨｚで動作するマイコンと２７ＭＨｚで動作する映像処理回路のように、異なる周波数で動作する回路を、１チップに集積するようなシステムＬＳＩが設計されるようになってきている。
【０００３】
しかしながら、このような動作周波数の異なる、お互い非同期関係にあるクロックで動作するようなＬＳＩでは、従来のデジタル信号を扱うＬＳＩテスタでは検査することができなかった。
【０００４】
従来の、ＬＳＩテスタでは、ある検査周期でＬＳＩの各端子に対し、入力ピンでは、テストパターンファイルに記述された入力信号をＬＳＩに対して入力し、また出力ピンでは、ＬＳＩの端子電圧を測定してＨ／Ｌを判定し、前記テストパターンファイルに記述した該当ピンの期待値と比較し、すべてが一致していた場合にＰＡＳＳ判定をする動作をしている。
【０００５】
【特許文献１】
特開平２−１３０４８５号公報
【０００６】
【発明が解決しようとする課題】
しかしながら、非同期に動作する回路があった場合は、ＬＳＩの内部遅延によってデータの受け渡しタイミングがずれ、データを出力されるタイミングが変化し、例えばデータが１サイクルずれるような場合が発生する。このような場合、上記のような判定方法では、ＰＡＳＳしなくなってしまう。また、ＬＳＩの内部遅延はばらつきがあるため、上記のような方法では、本来ＰＡＳＳするチップもＦＡＩＬさせてしまい、安定した検査ができないという課題を有していた。
【０００７】
さらに近年、半導体の微細化により、配線間の容量値が増加し、配線間クロストークによる誤動作が発生しているが、この現象は配線間の信号位相が近い場合のみ発生するため、前記ＬＳＩテスタのように、検査周期を決めた状態で検査することはできなかった。
【０００８】
本発明は、上記のような課題を解決するためになされたもので、ＬＳＩテスタにおいて、非同期で動作する回路を含むＬＳＩの検査が可能な半導体検査装置および検査方法を提供することを目的とする。
また本発明は、クロストークの影響による誤動作を検査できる半導体検査装置および検査方法を提供することを目的とする。
【０００９】
【課題を解決するための手段】
前記課題を解決するために、本発明（請求項１）にかかる半導体検査装置は、半導体装置を検査するためのパターンおよび該パターンに対する期待値を保持する複数の保持手段と、前記いずれかの保持手段から前記パターンおよび期待値のデータを入力する検査制御手段と、前記検査制御手段より信号を入力し、該入力する信号の信号レベルの信号を検査する半導体装置に対して出力する信号生成手段と、前記検査制御手段より入力する期待値の信号レベルと前記検査する半導体装置から出力される信号の信号レベルとを比較する比較手段とのいずれか、あるいは両方を含む入出力手段を、各々が複数含む、複数の検査手段とを備え、前記複数の検査手段は、各々独立した周波数で動作するものである。
【００１０】
また、本発明（請求項２）にかかる半導体検査装置は、半導体装置を検査するためのパターンおよび該パターンに対する期待値を保持する複数の保持手段と、前記いずれかの保持手段から前記パターンおよび期待値のデータを入力する検査制御手段と、前記検査制御手段より信号を入力し、該入力する信号の信号レベルの信号を出力する信号生成手段と、前記検査制御手段より入力する期待値の信号レベルと前記検査する半導体装置から出力される信号の信号レベルとを比較する比較手段とのいずれか、あるいは両方を含む入出力手段を、各々が複数含む、複数の検査手段とを備え、前記複数の検査手段は、各々独立した周波数で動作し、前記複数の検査手段のうちの少なくとも１つが、上記比較手段による比較を行ない、一致を検出した場合、前記検査制御手段に信号を出力して他の検査手段を制御するものである。
【００１１】
また、本発明（請求項３）にかかる半導体検査装置は、請求項１記載の半導体検査装置において、前記検査手段が動作する周波数の位相を、前記検査制御手段によって制御可能であるものである。
【００１２】
また、本発明（請求項４）にかかる半導体検査装置は、請求項１ないし３のいずれかに記載の半導体検査装置を用いて半導体装置を検査する半導体検査方法において、少なくとも前記複数の検査手段のいずれかが動作する周波数の位相を変更するステップと、前記位相を変更した周波数で前記検査手段を動作させて、入力した信号と最初の期待値とを比較するステップと、前記入力した信号が最初の期待値と一致した場合、その周波数の位相を保持するステップと、前記保持した位相で、前記入力した信号とすべての期待値との比較を行うステップとを、含むものである。
【００１３】
また、本発明（請求項５）にかかる半導体検査装置は、請求項１ないし３のいずれかに記載の半導体検査装置を用いて半導体装置を検査する半導体検査方法において、少なくとも前記複数の検査手段のいずれかが動作する周波数の位相を変更するステップと、前記位相を変更した周波数で前記検査手段を動作させて、入力した信号と期待値とを比較するステップと、前記入力した信号が前記期待値と不一致の場合、ＦＡＩＬと判定して終了し、前記入力した信号が前記期待値と一致し、かつ、前記位相の変更量が設定値に達している場合、ＰＡＳＳと判定し、終了し、前記入力した信号が前記期待値と一致し、位相の変更量が設定値以下である場合、前記周波数の位相を変更するステップに戻るステップを含むものである。
【００１４】
【発明の実施の形態】
実施の形態１．
図１は、本発明の実施の形態１によるＬＳＩ検査装置を示す図である。
図１において、１はテストパターンで指定された入力信号を生成し、検査するＬＳＩ８に信号を出力する信号発生器である。
【００１５】
２は検査するＬＳＩ８から出力された信号を検出し、該検出した信号と、テストパターンをＬＳＩ８に入力したときに該ＬＳＩ８から得られるべき期待値とを比較する比較器である。３ａおよび３ｂは、それぞれ信号発生器１と比較器２とを含み、ＬＳＩ８の端子の入出力両方の検査に対応したチャネルである。４は複数の前記チャネル３ａから構成され、各々同じクロック系で動作するチャネルグループである。５は複数の前記チャネル３ｂから構成され、各々同じクロック系で動作するが、チャネルグループ４とは異なるクロック系で動作するチャネルグループである。６は前記チャネルグループ４を制御する制御信号である。７は前記チャネルグループ５を制御する制御信号である。８は非同期で動作する端子毎（端子８ａ毎、端子８ｂ毎）に、前記チャネルグループ４、チャネルグループ５がそれぞれ接続された、検査すべきＬＳＩである。
【００１６】
９は前記制御信号６、制御信号７を生成し、チャネルグループ４、チャネルグループ５を制御する制御回路である。１０は前記制御回路９に読み込まれ、テスト動作の制御を行うテストプログラムである。１１は前記チャネルグループ４へ与える、前記ＬＳＩ８を検査するテストパターンを記述したファイル（テストパターン１）である。１２は前記チャネルグループ５へ与える、前記ＬＳＩ８を検査するテストパターンを記述したファイル（テストパターン２）である。
【００１７】
次に動作について説明する。
本実施の形態１は、図２に示すテストパターン１、テストパターン２を入力する場合のものである。図２において、最上段の行は、ＬＳＩ８の信号端子名を表し、その下の行で０，１は入力パターンを、Ｈ、Ｌは期待値を表している。
【００１８】
本発明の特徴は、各々非同期で動作する信号を、別のテストパターンとしていることである。図３に示すように、非同期信号間の受け渡し部分ではクロックの位相によりクロックずれが発生するが、それ以外の部分ではクロックずれは発生しないことから、非同期関係にあるテストパターンを各々個別に制御することにより、各回路の動作位相を各々独立して動かすことを可能にしたものである。
【００１９】
図１において、制御回路９はテストプログラム１０により制御され、テストパターン１１、テストパターン１２の入力信号および期待値により、チャネルグループ４およびチャネルグループ５の各チャネル３ａ，３ｂを制御する。
【００２０】
制御回路９は、チャネルグループ４、チャネルグループ５をそれぞれ異なる周期で制御し、動作する位相を変化させることができる。チャネルグループ４は、テストパターン１１に記述されたパターンにしたがってチャネル３ａを動作させ、即ち、信号発生器１によりテストパターン１１に従ったパターンを発生させてこれをＬＳＩ８に与え、その時のＬＳＩ８からの出力と、制御回路９から制御信号６を介して与えられた期待値との比較を比較器２により行う。
【００２１】
同様に、チャネルグループ５はテストパターン１２に記述されたパターンにしたがってチャネル３ｂを動作させ、ＬＳＩ８にパターンを与え、その時のＬＳＩ８の出力と、制御回路９から制御信号６を介して与えられた期待値との比較を比較器２により行う。
【００２２】
非同期信号をＬＳＩ８に入力する場合には、チャネルグループ４、チャネルグループ５を各々異なるクロックで動作させる。チャネルグループ４とチャネルグループ５のクロックの位相差を変えながら、パターン生成と期待値とを比較すると、ある位相で期待値が一致するようになる。
【００２３】
図３（ａ）に、データの非同期受け渡しを行っているＬＳＩ８内の一回路例を示す。図中、ＣＫ１、ＣＫ２は非同期のクロック、Ｄ１は入力信号、Ｄ２はクロックＣＫ１で動作するフリップフロップで出力されたデータ、Ｄ３はデータＤ２を、クロックＣＫ２で動作するフリップフロップで取り込んだデータ、Ｄ４はデータＤ３を、クロックＣＫ２で動作するフリップフロップで取り込んだデータである。
【００２４】
図３（ｂ）に示すように、テストパターン１１（Ｄ１）、テストパターン１２（Ｄ２）が作成されていた場合、図３（ｃ）のように、クロックＣＫ１、ＣＫ２の位相が変化した場合、データＤ３，Ｄ４は図３（ｂ）と異なるため（図３（ｃ）のＤ３におけるＡ，Ｄ４におけるＢ）、ＦＡＩＬとなる。
検査時にクロックＣＫ１とＣＫ２の位相を変化させ、図３（ｂ）のタイミングになった場合、期待値と一致させることができる。
【００２５】
図３（ｂ）の状態は、クロックＣＫ１，ＣＫ２の位相を変化させなくても一定のように見えるが、実際はＬＳＩ８の特性ばらつきによって、チップ内部の遅延値は変化するため、すべてのチップが、図３（ｂ）と同じタイミングで動作することはなく、クロックＣＫ１、ＣＫ２の位相を変化させることが必要となる。
【００２６】
本実施の形態による半導体検査装置では、制御回路９により、チャネルグループ４，５が動作する周波数の位相を変化させて全てのテストパターンを行うことにより、非同期で動作する回路を含むＬＳＩの検査を安定して行うことができる。
【００２７】
なお、本実施の形態１では、テストパターン数およびチャネルグループが２つの場合を示したが、これらは、それぞれ、３つ以上でも同様に構成することが可能である。また各々が非同期であっても、一部同期していても、同期関係の信号を１つのグループとして扱えば、同様に検査を行うことが可能である。
【００２８】
図６は、図１の半導体検査装置に適用する半導体検査方法を示す図である。上記半導体検査装置では、クロック位相をずらしながら全テストパターンの検査を実施する必要があり、このためテスト時間が長くなる。
【００２９】
図６の検査方法では、図３中で非同期信号の受け渡しＤ２、Ｄ３の間（データＤ１とデータＤ３との間）では、タイミングずれが発生するが、それ以外ではクロックずれが発生しないことから、ステップ６１で２つのテストパターンのうち一方（テストパターン１）についてパターンを生成し、ステップ６２でクロック位相をずらし（遅延を設定し）、ステップ６３でもう一方のテストパターン（テストパターン２）を生成し、ステップ６４で受け渡しによるずれが発生する最初のパターンのみを比較し、一致するかを検出する。
【００３０】
パターンが一致した場合、ステップ６５で、このときの設定遅延値で全てのテストパターンを生成し、全ての期待値を比較して検査する。このような動作により、位相をずらして検査する際、全パターンの検査を実施する必要がなくなり、テスト時間を短くすることが可能となる。
【００３１】
図７は、図１の半導体検査装置に適用する第２の半導体検査方法を示す図である。図７では、クロストークによる誤動作を検出可能とするものである。クロストークによる誤動作は、図４に示すように、クロックＣＫ１で動作し、データＤを入力し、データＱを出力するフリップフロップに対し、クロックＣＫ１の配線に非同期で動作するクロックＣＫ２の配線が図４（ａ）中のＡのように並走していた場合、クロックＣＫ１の配線とクロックＣＫ２の配線の配線間容量によってクロックＣＫ１信号の立ち上がりが図４（ｂ）中のＢのように鈍ることにより、データＤをミスラッチすることによって発生する。
【００３２】
このような誤動作が発生するのは、クロックＣＫ１の立ち上がりと、クロックＣＫ２の変化点とが一致した場合にのみ発生するため、クロックの位相を変化させて検査する必要がある。
【００３３】
図７の検査方法は、ステップ７１でクロックＣＫ１のパターン（テストパターン１）を生成し、ステップ７２でクロックＣＫ２を検査時にずらし、ステップ７３でテストパターン２を生成し、半導体装置の出力と期待値との比較を行う。ステップ７４で、比較結果を判定し、不一致が発生していればＦＡＩＬを判定し、不一致が発生していなければ、ステップ７５で位相シフト量と設定値とを比較し、位相シフト量が設定値に達していなければ、ステップ７２に戻り、設定値に達していれば、ステップ７６でクロストークによる誤動作は発生しない良品と判定し、終了する。例として、図５にクロック位相と電源電圧を変化させた場合の検査結果のＳＨＭＯＯプロットを示す。クロストークは一般に電源電圧が高いと影響が大きくなるため、電圧が高い部分でＦＡＩＬしている箇所が発生している。
【００３４】
本検査方法は、図５のＸ軸方向に平行に検査を行い、ＦＡＩＬ領域と交差するかどうかで、ＰＡＳＳ、ＦＡＩＬを判定する方法である。
【００３５】
このように本実施の形態による検査方法によれば、図１に示す半導体検査装置を用いて半導体装置を検査する検査方法において、複数の検査手段のいずれかが動作するクロックの位相を変更するステップと、この位相を変更したクロックで検査手段を動作させて、入力した信号と期待値とを比較し、入力した信号が期待値と不一致である場合はＦＡＩＬと判定し、入力した信号が期待値と一致し、かつ、クロックの位相の変更量が設定値に達している場合はＰＡＳＳと判定し、入力した信号が期待値と一致し、クロックの位相の変更量が設定値に達していない場合は、クロックの位相を変更するステップに戻るステップとを含むものとしたから、クロストークによる誤動作を起こすチップを選別することが可能となる。
【００３６】
なお、本実施の形態ではクロックを２つとしたが、３つ以上の複数のクロックであっても、検査する組み合わせは増えるが、各々位相をずらすことにより、同様にクロストークによる誤動作を起こすチップを選別する検査が可能である。
【００３７】
【発明の効果】
以上のように、本発明（請求項１）に係る半導体検査装置によれば、半導体装置を検査するためのパターンおよび該パターンに対する期待値を保持する複数の保持手段と、前記いずれかの保持手段から前記パターンおよび期待値のデータを入力する検査制御手段と、前記検査制御手段より信号を入力し、該入力する信号の信号レベルの信号を検査する半導体装置に対して出力する信号生成手段と、前記検査制御手段より入力する期待値の信号レベルと前記検査する半導体装置から出力される信号の信号レベルとを比較する比較手段とのいずれか、あるいは両方を含む入出力手段を、各々が複数含む、複数の検査手段とを備え、前記複数の検査手段は、各々独立した周波数で動作するようにしたので、非同期関係の信号を各々独立にパターンを保持し生成するようにすることにより、非同期信号の入出力を含むＬＳＩに対しても、検査を行うことが可能となる。
【００３８】
また本発明（請求項２）に係る半導体検査装置によれば、半導体装置を検査するためのパターンおよび該パターンに対する期待値を保持する複数の保持手段と、前記いずれかの保持手段から前記パターンおよび期待値のデータを入力する検査制御手段と、前記検査制御手段より信号を入力し、該入力する信号の信号レベルの信号を検査する半導体装置に対して出力する信号生成手段と、前記検査制御手段より入力する期待値の信号レベルと前記検査する半導体装置から出力される信号の信号レベルとを比較する比較手段とのいずれか、あるいは両方を含む入出力手段を、各々が複数含む、複数の検査手段とを備え、前記複数の検査手段は、各々独立した周波数で動作し、前記複数の検査手段のうちの少なくとも１つが、上記比較手段による比較を行ない、一致を検出した場合、前記検査制御手段に信号を出力して他の検査手段を制御する、ようにしたので、さらに非同期関係の一方の期待値の最初のパターンのみを比較し、一致した場合に全検査を行うようにすることにより、テスト時間を短縮させることが可能となる。
【００３９】
また本発明（請求項３）に係る半導体検査装置によれば、請求項１記載の半導体検査装置において、前記検査手段が動作する周波数の位相を、前記検査制御手段によって制御可能であるものとしたので、さらに各非同期信号間の位相を制御して検査することにより、クロストーク等の、半導体装置内の配線を伝搬する信号の位相の影響を大きく受ける検査を実施することが可能となる。
【００４０】
また本発明（請求項４）に係る半導体検査方法によれば、請求項１ないし請求項３のいずれかに記載の半導体検査装置を用いて半導体装置を検査する半導体検査方法において、少なくとも前記複数の検査手段のいずれかが動作する周波数の位相を変更するステップと、前記位相を変更した周波数で前記検査手段を動作させて、入力した信号と最初の期待値とを比較するステップと、前記入力した信号が最初の期待値と一致した場合、その周波数の位相を保持するステップと、前記保持した位相で、前記入力した信号とすべての期待値との比較を行うステップとを、含むものとしたので、さらに非同期関係の一方の期待値の最初のパターンのみを比較し、一致した場合に全検査を行うことにより、テスト時間を短縮させることが可能となる。
【００４１】
また本発明（請求項５）に係る検査方法によれば、請求項１ないし請求項３のいずれかに記載の半導体検査装置を用いて半導体装置を検査する半導体検査方法において、少なくとも前記複数の検査手段のいずれかが動作する周波数の位相を変更するステップと、前記位相を変更した周波数で前記検査手段を動作させて、入力した信号と期待値とを比較するステップと、前記入力した信号が前記期待値と不一致の場合、ＦＡＩＬと判定して終了し、前記入力した信号が前記期待値と一致し、かつ、前記位相の変更量が設定値に達している場合、ＰＡＳＳと判定し、終了し、前記入力した信号が前記期待値と一致し、位相の変更量が設定値以下である場合、前記周波数の位相を変更するステップに戻るステップを含むものとしたので、さらに各非同期信号間の位相を制御して検査することにより、クロストーク等の、半導体装置内の配線を伝搬する信号の位相の影響を大きく受ける検査を実施することが可能となる。
【図面の簡単な説明】
【図１】本発明の実施の形態１による半導体検査装置を示すブロック図である。
【図２】上記実施の形態１の半導体検査装置のテストパターンを示す図である。
【図３】上記実施の形態１の非同期受け渡しの動作を説明する図である。
【図４】上記実施の形態１のクロストークによる誤動作を説明する図である。
【図５】上記実施の形態１のクロストークによる誤動作のＳＨＭＯＯ図である。
【図６】本発明の実施の形態１による半導体検査方法の、非同期検査方法のフローチャート図である。
【図７】本発明の実施の形態１による半導体検査方法の、クロストーク検査方法のフローチャート図である。
【符号の説明】
１：信号発生器
２：比較器
３：チャネル
４：チャネルグループ
５：チャネルグループ
６：制御信号
７：制御信号
８：ＬＳＩ
９：制御回路
１０：テストプログラム
１１：テストパターン
１２：テストパターン
【発明の属する技術分野】
本発明は、半導体の検査装置および検査方法に関し、特にＬＳＩの検査を行うＬＳＩテスタなどの検査装置および検査方法に関するものである。
【０００２】
【従来の技術】
近年、半導体技術の向上により素子の微細化が進み、１チップに集積される回路規模も大きくなっている。このため従来は、複数チップにより構成されていたシステムを１チップに集積できるようになってきている。このため例えば、１００ＭＨｚで動作するマイコンと２７ＭＨｚで動作する映像処理回路のように、異なる周波数で動作する回路を、１チップに集積するようなシステムＬＳＩが設計されるようになってきている。
【０００３】
しかしながら、このような動作周波数の異なる、お互い非同期関係にあるクロックで動作するようなＬＳＩでは、従来のデジタル信号を扱うＬＳＩテスタでは検査することができなかった。
【０００４】
従来の、ＬＳＩテスタでは、ある検査周期でＬＳＩの各端子に対し、入力ピンでは、テストパターンファイルに記述された入力信号をＬＳＩに対して入力し、また出力ピンでは、ＬＳＩの端子電圧を測定してＨ／Ｌを判定し、前記テストパターンファイルに記述した該当ピンの期待値と比較し、すべてが一致していた場合にＰＡＳＳ判定をする動作をしている。
【０００５】
【特許文献１】
特開平２−１３０４８５号公報
【０００６】
【発明が解決しようとする課題】
しかしながら、非同期に動作する回路があった場合は、ＬＳＩの内部遅延によってデータの受け渡しタイミングがずれ、データを出力されるタイミングが変化し、例えばデータが１サイクルずれるような場合が発生する。このような場合、上記のような判定方法では、ＰＡＳＳしなくなってしまう。また、ＬＳＩの内部遅延はばらつきがあるため、上記のような方法では、本来ＰＡＳＳするチップもＦＡＩＬさせてしまい、安定した検査ができないという課題を有していた。
【０００７】
さらに近年、半導体の微細化により、配線間の容量値が増加し、配線間クロストークによる誤動作が発生しているが、この現象は配線間の信号位相が近い場合のみ発生するため、前記ＬＳＩテスタのように、検査周期を決めた状態で検査することはできなかった。
【０００８】
本発明は、上記のような課題を解決するためになされたもので、ＬＳＩテスタにおいて、非同期で動作する回路を含むＬＳＩの検査が可能な半導体検査装置および検査方法を提供することを目的とする。
また本発明は、クロストークの影響による誤動作を検査できる半導体検査装置および検査方法を提供することを目的とする。
【０００９】
【課題を解決するための手段】
前記課題を解決するために、本発明（請求項１）にかかる半導体検査装置は、半導体装置を検査するためのパターンおよび該パターンに対する期待値を保持する複数の保持手段と、前記いずれかの保持手段から前記パターンおよび期待値のデータを入力する検査制御手段と、前記検査制御手段より信号を入力し、該入力する信号の信号レベルの信号を検査する半導体装置に対して出力する信号生成手段と、前記検査制御手段より入力する期待値の信号レベルと前記検査する半導体装置から出力される信号の信号レベルとを比較する比較手段とのいずれか、あるいは両方を含む入出力手段を、各々が複数含む、複数の検査手段とを備え、前記複数の検査手段は、各々独立した周波数で動作するものである。
【００１０】
また、本発明（請求項２）にかかる半導体検査装置は、半導体装置を検査するためのパターンおよび該パターンに対する期待値を保持する複数の保持手段と、前記いずれかの保持手段から前記パターンおよび期待値のデータを入力する検査制御手段と、前記検査制御手段より信号を入力し、該入力する信号の信号レベルの信号を出力する信号生成手段と、前記検査制御手段より入力する期待値の信号レベルと前記検査する半導体装置から出力される信号の信号レベルとを比較する比較手段とのいずれか、あるいは両方を含む入出力手段を、各々が複数含む、複数の検査手段とを備え、前記複数の検査手段は、各々独立した周波数で動作し、前記複数の検査手段のうちの少なくとも１つが、上記比較手段による比較を行ない、一致を検出した場合、前記検査制御手段に信号を出力して他の検査手段を制御するものである。
【００１１】
また、本発明（請求項３）にかかる半導体検査装置は、請求項１記載の半導体検査装置において、前記検査手段が動作する周波数の位相を、前記検査制御手段によって制御可能であるものである。
【００１２】
また、本発明（請求項４）にかかる半導体検査装置は、請求項１ないし３のいずれかに記載の半導体検査装置を用いて半導体装置を検査する半導体検査方法において、少なくとも前記複数の検査手段のいずれかが動作する周波数の位相を変更するステップと、前記位相を変更した周波数で前記検査手段を動作させて、入力した信号と最初の期待値とを比較するステップと、前記入力した信号が最初の期待値と一致した場合、その周波数の位相を保持するステップと、前記保持した位相で、前記入力した信号とすべての期待値との比較を行うステップとを、含むものである。
【００１３】
また、本発明（請求項５）にかかる半導体検査装置は、請求項１ないし３のいずれかに記載の半導体検査装置を用いて半導体装置を検査する半導体検査方法において、少なくとも前記複数の検査手段のいずれかが動作する周波数の位相を変更するステップと、前記位相を変更した周波数で前記検査手段を動作させて、入力した信号と期待値とを比較するステップと、前記入力した信号が前記期待値と不一致の場合、ＦＡＩＬと判定して終了し、前記入力した信号が前記期待値と一致し、かつ、前記位相の変更量が設定値に達している場合、ＰＡＳＳと判定し、終了し、前記入力した信号が前記期待値と一致し、位相の変更量が設定値以下である場合、前記周波数の位相を変更するステップに戻るステップを含むものである。
【００１４】
【発明の実施の形態】
実施の形態１．
図１は、本発明の実施の形態１によるＬＳＩ検査装置を示す図である。
図１において、１はテストパターンで指定された入力信号を生成し、検査するＬＳＩ８に信号を出力する信号発生器である。
【００１５】
２は検査するＬＳＩ８から出力された信号を検出し、該検出した信号と、テストパターンをＬＳＩ８に入力したときに該ＬＳＩ８から得られるべき期待値とを比較する比較器である。３ａおよび３ｂは、それぞれ信号発生器１と比較器２とを含み、ＬＳＩ８の端子の入出力両方の検査に対応したチャネルである。４は複数の前記チャネル３ａから構成され、各々同じクロック系で動作するチャネルグループである。５は複数の前記チャネル３ｂから構成され、各々同じクロック系で動作するが、チャネルグループ４とは異なるクロック系で動作するチャネルグループである。６は前記チャネルグループ４を制御する制御信号である。７は前記チャネルグループ５を制御する制御信号である。８は非同期で動作する端子毎（端子８ａ毎、端子８ｂ毎）に、前記チャネルグループ４、チャネルグループ５がそれぞれ接続された、検査すべきＬＳＩである。
【００１６】
９は前記制御信号６、制御信号７を生成し、チャネルグループ４、チャネルグループ５を制御する制御回路である。１０は前記制御回路９に読み込まれ、テスト動作の制御を行うテストプログラムである。１１は前記チャネルグループ４へ与える、前記ＬＳＩ８を検査するテストパターンを記述したファイル（テストパターン１）である。１２は前記チャネルグループ５へ与える、前記ＬＳＩ８を検査するテストパターンを記述したファイル（テストパターン２）である。
【００１７】
次に動作について説明する。
本実施の形態１は、図２に示すテストパターン１、テストパターン２を入力する場合のものである。図２において、最上段の行は、ＬＳＩ８の信号端子名を表し、その下の行で０，１は入力パターンを、Ｈ、Ｌは期待値を表している。
【００１８】
本発明の特徴は、各々非同期で動作する信号を、別のテストパターンとしていることである。図３に示すように、非同期信号間の受け渡し部分ではクロックの位相によりクロックずれが発生するが、それ以外の部分ではクロックずれは発生しないことから、非同期関係にあるテストパターンを各々個別に制御することにより、各回路の動作位相を各々独立して動かすことを可能にしたものである。
【００１９】
図１において、制御回路９はテストプログラム１０により制御され、テストパターン１１、テストパターン１２の入力信号および期待値により、チャネルグループ４およびチャネルグループ５の各チャネル３ａ，３ｂを制御する。
【００２０】
制御回路９は、チャネルグループ４、チャネルグループ５をそれぞれ異なる周期で制御し、動作する位相を変化させることができる。チャネルグループ４は、テストパターン１１に記述されたパターンにしたがってチャネル３ａを動作させ、即ち、信号発生器１によりテストパターン１１に従ったパターンを発生させてこれをＬＳＩ８に与え、その時のＬＳＩ８からの出力と、制御回路９から制御信号６を介して与えられた期待値との比較を比較器２により行う。
【００２１】
同様に、チャネルグループ５はテストパターン１２に記述されたパターンにしたがってチャネル３ｂを動作させ、ＬＳＩ８にパターンを与え、その時のＬＳＩ８の出力と、制御回路９から制御信号６を介して与えられた期待値との比較を比較器２により行う。
【００２２】
非同期信号をＬＳＩ８に入力する場合には、チャネルグループ４、チャネルグループ５を各々異なるクロックで動作させる。チャネルグループ４とチャネルグループ５のクロックの位相差を変えながら、パターン生成と期待値とを比較すると、ある位相で期待値が一致するようになる。
【００２３】
図３（ａ）に、データの非同期受け渡しを行っているＬＳＩ８内の一回路例を示す。図中、ＣＫ１、ＣＫ２は非同期のクロック、Ｄ１は入力信号、Ｄ２はクロックＣＫ１で動作するフリップフロップで出力されたデータ、Ｄ３はデータＤ２を、クロックＣＫ２で動作するフリップフロップで取り込んだデータ、Ｄ４はデータＤ３を、クロックＣＫ２で動作するフリップフロップで取り込んだデータである。
【００２４】
図３（ｂ）に示すように、テストパターン１１（Ｄ１）、テストパターン１２（Ｄ２）が作成されていた場合、図３（ｃ）のように、クロックＣＫ１、ＣＫ２の位相が変化した場合、データＤ３，Ｄ４は図３（ｂ）と異なるため（図３（ｃ）のＤ３におけるＡ，Ｄ４におけるＢ）、ＦＡＩＬとなる。
検査時にクロックＣＫ１とＣＫ２の位相を変化させ、図３（ｂ）のタイミングになった場合、期待値と一致させることができる。
【００２５】
図３（ｂ）の状態は、クロックＣＫ１，ＣＫ２の位相を変化させなくても一定のように見えるが、実際はＬＳＩ８の特性ばらつきによって、チップ内部の遅延値は変化するため、すべてのチップが、図３（ｂ）と同じタイミングで動作することはなく、クロックＣＫ１、ＣＫ２の位相を変化させることが必要となる。
【００２６】
本実施の形態による半導体検査装置では、制御回路９により、チャネルグループ４，５が動作する周波数の位相を変化させて全てのテストパターンを行うことにより、非同期で動作する回路を含むＬＳＩの検査を安定して行うことができる。
【００２７】
なお、本実施の形態１では、テストパターン数およびチャネルグループが２つの場合を示したが、これらは、それぞれ、３つ以上でも同様に構成することが可能である。また各々が非同期であっても、一部同期していても、同期関係の信号を１つのグループとして扱えば、同様に検査を行うことが可能である。
【００２８】
図６は、図１の半導体検査装置に適用する半導体検査方法を示す図である。上記半導体検査装置では、クロック位相をずらしながら全テストパターンの検査を実施する必要があり、このためテスト時間が長くなる。
【００２９】
図６の検査方法では、図３中で非同期信号の受け渡しＤ２、Ｄ３の間（データＤ１とデータＤ３との間）では、タイミングずれが発生するが、それ以外ではクロックずれが発生しないことから、ステップ６１で２つのテストパターンのうち一方（テストパターン１）についてパターンを生成し、ステップ６２でクロック位相をずらし（遅延を設定し）、ステップ６３でもう一方のテストパターン（テストパターン２）を生成し、ステップ６４で受け渡しによるずれが発生する最初のパターンのみを比較し、一致するかを検出する。
【００３０】
パターンが一致した場合、ステップ６５で、このときの設定遅延値で全てのテストパターンを生成し、全ての期待値を比較して検査する。このような動作により、位相をずらして検査する際、全パターンの検査を実施する必要がなくなり、テスト時間を短くすることが可能となる。
【００３１】
図７は、図１の半導体検査装置に適用する第２の半導体検査方法を示す図である。図７では、クロストークによる誤動作を検出可能とするものである。クロストークによる誤動作は、図４に示すように、クロックＣＫ１で動作し、データＤを入力し、データＱを出力するフリップフロップに対し、クロックＣＫ１の配線に非同期で動作するクロックＣＫ２の配線が図４（ａ）中のＡのように並走していた場合、クロックＣＫ１の配線とクロックＣＫ２の配線の配線間容量によってクロックＣＫ１信号の立ち上がりが図４（ｂ）中のＢのように鈍ることにより、データＤをミスラッチすることによって発生する。
【００３２】
このような誤動作が発生するのは、クロックＣＫ１の立ち上がりと、クロックＣＫ２の変化点とが一致した場合にのみ発生するため、クロックの位相を変化させて検査する必要がある。
【００３３】
図７の検査方法は、ステップ７１でクロックＣＫ１のパターン（テストパターン１）を生成し、ステップ７２でクロックＣＫ２を検査時にずらし、ステップ７３でテストパターン２を生成し、半導体装置の出力と期待値との比較を行う。ステップ７４で、比較結果を判定し、不一致が発生していればＦＡＩＬを判定し、不一致が発生していなければ、ステップ７５で位相シフト量と設定値とを比較し、位相シフト量が設定値に達していなければ、ステップ７２に戻り、設定値に達していれば、ステップ７６でクロストークによる誤動作は発生しない良品と判定し、終了する。例として、図５にクロック位相と電源電圧を変化させた場合の検査結果のＳＨＭＯＯプロットを示す。クロストークは一般に電源電圧が高いと影響が大きくなるため、電圧が高い部分でＦＡＩＬしている箇所が発生している。
【００３４】
本検査方法は、図５のＸ軸方向に平行に検査を行い、ＦＡＩＬ領域と交差するかどうかで、ＰＡＳＳ、ＦＡＩＬを判定する方法である。
【００３５】
このように本実施の形態による検査方法によれば、図１に示す半導体検査装置を用いて半導体装置を検査する検査方法において、複数の検査手段のいずれかが動作するクロックの位相を変更するステップと、この位相を変更したクロックで検査手段を動作させて、入力した信号と期待値とを比較し、入力した信号が期待値と不一致である場合はＦＡＩＬと判定し、入力した信号が期待値と一致し、かつ、クロックの位相の変更量が設定値に達している場合はＰＡＳＳと判定し、入力した信号が期待値と一致し、クロックの位相の変更量が設定値に達していない場合は、クロックの位相を変更するステップに戻るステップとを含むものとしたから、クロストークによる誤動作を起こすチップを選別することが可能となる。
【００３６】
なお、本実施の形態ではクロックを２つとしたが、３つ以上の複数のクロックであっても、検査する組み合わせは増えるが、各々位相をずらすことにより、同様にクロストークによる誤動作を起こすチップを選別する検査が可能である。
【００３７】
【発明の効果】
以上のように、本発明（請求項１）に係る半導体検査装置によれば、半導体装置を検査するためのパターンおよび該パターンに対する期待値を保持する複数の保持手段と、前記いずれかの保持手段から前記パターンおよび期待値のデータを入力する検査制御手段と、前記検査制御手段より信号を入力し、該入力する信号の信号レベルの信号を検査する半導体装置に対して出力する信号生成手段と、前記検査制御手段より入力する期待値の信号レベルと前記検査する半導体装置から出力される信号の信号レベルとを比較する比較手段とのいずれか、あるいは両方を含む入出力手段を、各々が複数含む、複数の検査手段とを備え、前記複数の検査手段は、各々独立した周波数で動作するようにしたので、非同期関係の信号を各々独立にパターンを保持し生成するようにすることにより、非同期信号の入出力を含むＬＳＩに対しても、検査を行うことが可能となる。
【００３８】
また本発明（請求項２）に係る半導体検査装置によれば、半導体装置を検査するためのパターンおよび該パターンに対する期待値を保持する複数の保持手段と、前記いずれかの保持手段から前記パターンおよび期待値のデータを入力する検査制御手段と、前記検査制御手段より信号を入力し、該入力する信号の信号レベルの信号を検査する半導体装置に対して出力する信号生成手段と、前記検査制御手段より入力する期待値の信号レベルと前記検査する半導体装置から出力される信号の信号レベルとを比較する比較手段とのいずれか、あるいは両方を含む入出力手段を、各々が複数含む、複数の検査手段とを備え、前記複数の検査手段は、各々独立した周波数で動作し、前記複数の検査手段のうちの少なくとも１つが、上記比較手段による比較を行ない、一致を検出した場合、前記検査制御手段に信号を出力して他の検査手段を制御する、ようにしたので、さらに非同期関係の一方の期待値の最初のパターンのみを比較し、一致した場合に全検査を行うようにすることにより、テスト時間を短縮させることが可能となる。
【００３９】
また本発明（請求項３）に係る半導体検査装置によれば、請求項１記載の半導体検査装置において、前記検査手段が動作する周波数の位相を、前記検査制御手段によって制御可能であるものとしたので、さらに各非同期信号間の位相を制御して検査することにより、クロストーク等の、半導体装置内の配線を伝搬する信号の位相の影響を大きく受ける検査を実施することが可能となる。
【００４０】
また本発明（請求項４）に係る半導体検査方法によれば、請求項１ないし請求項３のいずれかに記載の半導体検査装置を用いて半導体装置を検査する半導体検査方法において、少なくとも前記複数の検査手段のいずれかが動作する周波数の位相を変更するステップと、前記位相を変更した周波数で前記検査手段を動作させて、入力した信号と最初の期待値とを比較するステップと、前記入力した信号が最初の期待値と一致した場合、その周波数の位相を保持するステップと、前記保持した位相で、前記入力した信号とすべての期待値との比較を行うステップとを、含むものとしたので、さらに非同期関係の一方の期待値の最初のパターンのみを比較し、一致した場合に全検査を行うことにより、テスト時間を短縮させることが可能となる。
【００４１】
また本発明（請求項５）に係る検査方法によれば、請求項１ないし請求項３のいずれかに記載の半導体検査装置を用いて半導体装置を検査する半導体検査方法において、少なくとも前記複数の検査手段のいずれかが動作する周波数の位相を変更するステップと、前記位相を変更した周波数で前記検査手段を動作させて、入力した信号と期待値とを比較するステップと、前記入力した信号が前記期待値と不一致の場合、ＦＡＩＬと判定して終了し、前記入力した信号が前記期待値と一致し、かつ、前記位相の変更量が設定値に達している場合、ＰＡＳＳと判定し、終了し、前記入力した信号が前記期待値と一致し、位相の変更量が設定値以下である場合、前記周波数の位相を変更するステップに戻るステップを含むものとしたので、さらに各非同期信号間の位相を制御して検査することにより、クロストーク等の、半導体装置内の配線を伝搬する信号の位相の影響を大きく受ける検査を実施することが可能となる。
【図面の簡単な説明】
【図１】本発明の実施の形態１による半導体検査装置を示すブロック図である。
【図２】上記実施の形態１の半導体検査装置のテストパターンを示す図である。
【図３】上記実施の形態１の非同期受け渡しの動作を説明する図である。
【図４】上記実施の形態１のクロストークによる誤動作を説明する図である。
【図５】上記実施の形態１のクロストークによる誤動作のＳＨＭＯＯ図である。
【図６】本発明の実施の形態１による半導体検査方法の、非同期検査方法のフローチャート図である。
【図７】本発明の実施の形態１による半導体検査方法の、クロストーク検査方法のフローチャート図である。
【符号の説明】
１：信号発生器
２：比較器
３：チャネル
４：チャネルグループ
５：チャネルグループ
６：制御信号
７：制御信号
８：ＬＳＩ
９：制御回路
１０：テストプログラム
１１：テストパターン
１２：テストパターン
Claims (5)
- 半導体装置を検査するためのパターンおよび該パターンに対する期待値を保持する複数の保持手段と、
前記いずれかの保持手段から前記パターンおよび期待値のデータを入力する検査制御手段と、
前記検査制御手段より信号を入力し、該入力する信号の信号レベルの信号を検査する半導体装置に対して出力する信号生成手段と、前記検査制御手段より入力する期待値の信号レベルと前記検査する半導体装置から出力される信号の信号レベルとを比較する比較手段とのいずれか、あるいは両方を含む入出力手段を、各々が複数含む、複数の検査手段とを備え、
前記複数の検査手段は、各々独立した周波数で動作する、
ことを特徴とする半導体検査装置。 - 半導体装置を検査するためのパターンおよび該パターンに対する期待値を保持する複数の保持手段と、
前記いずれかの保持手段から前記パターンおよび期待値のデータを入力する検査制御手段と、
前記検査制御手段より信号を入力し、該入力する信号の信号レベルの信号を検査する半導体装置に対して出力する信号生成手段と、前記検査制御手段より入力する期待値の信号レベルと前記検査する半導体装置から出力される信号の信号レベルとを比較する比較手段とのいずれか、あるいは両方を含む入出力手段を、各々が複数含む、複数の検査手段とを備え、
前記複数の検査手段は、各々独立した周波数で動作し、
前記複数の検査手段のうちの少なくとも１つが、上記比較手段による比較を行ない、一致を検出した場合、前記検査制御手段に信号を出力して他の検査手段を制御する、
ことを特徴とする半導体検査装置。 - 請求項１記載の半導体検査装置において、
前記検査手段が動作する周波数の位相を、前記検査制御手段によって制御可能である、
ことを特徴とする半導体検査装置。 - 請求項１ないし請求項３のいずれかに記載の半導体検査装置を用いて半導体装置を検査する半導体検査方法において、
少なくとも前記複数の検査手段のいずれかが動作する周波数の位相を変更するステップと、
前記位相を変更した周波数で前記検査手段を動作させて、入力した信号と最初の期待値とを比較するステップと、
前記入力した信号が最初の期待値と一致した場合、その周波数の位相を保持するステップと、
前記保持した位相で、前記入力した信号とすべての期待値との比較を行うステップとを、含む、
ことを特徴とする半導体検査方法。 - 請求項１ないし請求項３のいずれかに記載の半導体検査装置を用いて半導体装置を検査する半導体検査方法において、
少なくとも前記複数の検査手段のいずれかが動作する周波数の位相を変更するステップと、
前記位相を変更した周波数で前記検査手段を動作させて、入力した信号と期待値とを比較するステップと、
前記入力した信号が前記期待値と不一致の場合、ＦＡＩＬと判定して終了し、前記入力した信号が前記期待値と一致し、かつ、前記位相の変更量が設定値に達している場合、ＰＡＳＳと判定し、終了し、前記入力した信号が前記期待値と一致し、位相の変更量が設定値以下である場合、前記周波数の位相を変更するステップに戻るステップを含む、
ことを特徴とする半導体検査方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002328874A JP2004163237A (ja) | 2002-11-12 | 2002-11-12 | 半導体検査装置および検査方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002328874A JP2004163237A (ja) | 2002-11-12 | 2002-11-12 | 半導体検査装置および検査方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2004163237A true JP2004163237A (ja) | 2004-06-10 |
Family
ID=32807054
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002328874A Pending JP2004163237A (ja) | 2002-11-12 | 2002-11-12 | 半導体検査装置および検査方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2004163237A (ja) |
-
2002
- 2002-11-12 JP JP2002328874A patent/JP2004163237A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5524114A (en) | Method and apparatus for testing semiconductor devices at speed | |
| US20100162060A1 (en) | Dft technique to apply a variable scan clock including a scan clock modifier on an ic | |
| US7080302B2 (en) | Semiconductor device and test system therefor | |
| JP2003315413A (ja) | スキャンパス回路および当該スキャンパス回路を備えた半導体集積回路 | |
| US7380183B2 (en) | Semiconductor circuit apparatus and scan test method for semiconductor circuit | |
| JP2009216619A (ja) | 半導体集積回路装置 | |
| US20090228751A1 (en) | method for performing logic built-in-self-test cycles on a semiconductor chip and a corresponding semiconductor chip with a test engine | |
| US7213184B2 (en) | Testing of modules operating with different characteristics of control signals using scan based techniques | |
| JP4191185B2 (ja) | 半導体集積回路 | |
| JP2006292646A (ja) | Ｌｓｉのテスト方法 | |
| WO2005026756A1 (ja) | 試験装置及び試験方法 | |
| KR100714482B1 (ko) | 반도체 장치, 테스트 기판, 반도체 장치의 테스트 시스템및 반도체 장치의 테스트 방법 | |
| JP2004163237A (ja) | 半導体検査装置および検査方法 | |
| US7085982B2 (en) | Pulse generation circuit and semiconductor tester that uses the pulse generation circuit | |
| JP2005024410A (ja) | 半導体集積回路装置 | |
| WO2008056666A1 (fr) | Circuit d'essai, méthode et dispositif semi-conducteur | |
| JP3527161B2 (ja) | 半導体集積回路装置及びクロックスキューの検証方法 | |
| JP2003139819A (ja) | Ｌｓｉスキャンテスト装置、テストシステム、テスト方法、及びテストパターン作成方法 | |
| JP2013088400A (ja) | 半導体集積回路の検査方法および半導体集積回路 | |
| JP2003150658A (ja) | 半導体集積回路の設計方法およびスキャンテスト方法 | |
| JP3998607B2 (ja) | 半導体集積回路装置の試験装置及び試験方法 | |
| US20070132472A1 (en) | Semiconductor integrated circuit and method for testing the same | |
| JP4192429B2 (ja) | Ｉｃ試験装置、その制御方法、及び記憶媒体 | |
| JP3408482B2 (ja) | 集積回路テスターおよび集積回路試験方法 | |
| JP2004325228A (ja) | 遅延不良補正装置および画像形成装置 |