JP2004158866A - 半導体集積回路 - Google Patents

Abstract

【目的】
アクティブマトリクス回路とそれを駆動する周辺論理回路を同一基板上に一体形成される半導体集積回路を提供する。
【構成】
絶縁基板上に第１の薄膜トランジスタを有するアクティブマトリクス回路と薄膜トランジスタを有しアクティブマトリクス回路を駆動するための周辺論理回路とを有する半導体集積回路において、薄膜トランジスタを覆う酸化珪素膜と、酸化珪素膜上に形成され第１の薄膜トランジスタに接続される電極と、酸化珪素膜及び電極上に形成された窒化珪素膜と、窒化珪素膜上に形成され電極と接続される透明電極とを有し、第１の薄膜トランジスタのチャネル領域と低濃度不純物領域の境界はゲート電極の端部と一致しており、第１の薄膜トランジスタの低濃度不純物領域はゲート電極と重なっておらず、酸化珪素膜に形成されたコンタクトホールと窒化珪素膜に形成されたコンタクトホールは重なっていないことを特徴とする半導体集積回路を提供する。
【選択図】 図１

Description

本発明は、絶縁基板上に絶縁ゲイト型半導体装置が多数形成された集積回路を歩留りよく形成する方法に関する。特に、本発明は、広い意味でのアクティブマトリクス（配線がマトリクス状に配置され、その交点に信号の選択のための１つ以上のスイッチングトランジスタが設けられている回路）とそれを駆動するための周辺回路を同一基板上に有する集積化された半導体集積回路（モノリシック型アクティブマトリクス回路）に関する。本発明の応用例は、具体的には、モノリシック型アクティブマトリクス液晶ディスプレー（ＡＭ−ＬＣＤ）や、ＤＲＡＭ、ＳＲＡＭ、ＥＰＲＯＭ、ＥＥＰＲＯＭ、マスクＲＯＭ等の半導体集積回路で、絶縁基板上に形成されたものである。

近年、絶縁基板上に絶縁ゲイト型半導体装置（ＭＩＳＦＥＴ）を形成する研究が盛んに成されている。このように絶縁基板上に半導体集積回路を形成することは回路の高速駆動の上で有利である。なぜなら、従来の半導体集積回路の速度は主として配線と基板との容量（浮遊容量）によって制限されていたのに対し、絶縁基板上ではこのような浮遊容量が存在しないからである。このように絶縁基板上に形成され、薄膜状の活性層を有するＭＩＳＦＥＴを薄膜トランジスタ（ＴＦＴ）という。

特に、最近になって、透明な基板上に半導体集積回路を形成する必要のある製品が出現した。例えば、液晶ディスプレーのような光デバイスである。ここにもＴＦＴが用いられている。特に、これらの回路は大面積に形成することが要求されるのでＴＦＴ作製プロセスの低温化が求められている。さらに、アクティブマトリクス回路を駆動するための周辺論理回路をも同じ絶縁基板上にモノリシックに形成することも提案されている。

しかしながら、通常のＴＦＴにおいては、オフ状態での大きなリーク電流のため、アクティブマトリクス回路のスイッチングトランジスタや、モノリシック型アクティブマトリクス回路において、周辺論理回路とアクティブマトリクス回路とを接続するために設けられるドライバーＴＦＴ（スイッチングトランジスタ）として利用するには信頼性の点で問題があることが指摘されていた。このような背景のもと、特許文献１に示されるように、ソース／ドレインに隣接して低濃度な領域を設けるとリーク電流が低減できることが報告された。これは、半導体集積回路技術に用いられるＬＤＤに相当するものとして記述されていた。

特公平３−３８７５５号公報

しかしながら、ＴＦＴでは、単結晶半導体よりもはるかに欠陥の多い非単結晶半導体を用いるのであるから、半導体集積回路のＬＤＤをそのまま援用することは適切でない。その点、上記の発明においては、低濃度不純物領域の最適な幅が記述されていない。また、特にモノリシック型アクティブマトリクス回路を作製する上で、全体的な工程は何ら示されていず、また、周辺論理回路をどのような構造のＴＦＴで構成すると好ましいかというような記述も欠けていた。

例えば、本発明人の研究によると、高速応答性が要求される周辺論理回路においては、ソース／ドレイン間に挿入された直列抵抗として機能する低濃度不純物領域を設けると、動作速度の点で障害が生じた。本発明は上記の問題点を解決せんがためになされたものであり、好ましい回路構成を得るための、作製方法を提供することを課題とする。

本発明は、基本的に以下の工程を有するものである。すなわち、
（１） アクティブマトリクス回路用および周辺論理回路用の複数の島状の半導体領域を形成する工程、
（２） 前記半導体領域上にゲイト絶縁膜およびゲイト電極を形成する工程、
（３） 全ての前記半導体領域に第１の導電型の不純物を低濃度にドーピングする工程、
（４） 前記半導体領域のうち、第２の導電型のＴＦＴを構成する部分と、アクティブマトリクス回路を構成するＴＦＴ（ＡＭ−ＬＣＤにあっては画素ＴＦＴ）およびドライバーＴＦＴのチャネルに隣接する部分とを覆って、マスクを形成し、第１の導電型の不純物をドーピングする工程、
（５） 前記半導体領域のうち、第１の導電型のＴＦＴを構成する部分を覆って、マスクを形成し、第２（第１の導電型がＮ型であれば、Ｐ型、Ｐ型であればＮ型）の導電型の不純物をドーピングする工程、
である。

ここで、工程（３）〜（５）はスルドーピング（ゲイト絶縁膜によって半導体領域を覆った状態でドーピングをおこなう方法）でもベアドーピング（半導体領域を露出させて、ドーピングをおこなう方法）でもよい。

さらに、工程（４）において、アクティブマトリクス回路を構成するＴＦＴおよびドライバーＴＦＴのゲイト電極に隣接する部分とを覆って形成されるマスクの幅は１〜５μｍが好ましい。

また、工程（３）で形成される第１の導電型の領域の不純物濃度は、工程（４）で形成される第１の導電型の領域の不純物濃度よりも小さくなるように、また、工程（３）で形成される第１の導電型の領域の不純物濃度は、工程（５）で形成される第２の導電型の領域の不純物濃度よりも小さくなるようにおこなうことが望ましい。工程（４）と（５）はその順序が入れ代わってもよい。

工程（１）および（２）は、一般的なトップゲイト型ＴＦＴの作製工程である。工程（３）によって、ゲイト電極をマスクとして、全ての半導体領域に自己整合的に低濃度不純物領域が形成される。

工程（４）では、第１の導電型のＴＦＴのソース／ドレインが形成されるが、その際、アクティブマトリクス回路を構成するＴＦＴおよびドライバーＴＦＴにおいては、ソース／ドレインとチャネルとの間のマスクの施された領域においてはドーピングされないので、工程（３）で形成された低濃度不純物領域が維持される。すなわち、ソース／ドレインに隣接して低濃度不純物領域を設けることができ、これらのＴＦＴではリーク電流を低減できる。

本発明人の研究によると、この低濃度不純物領域の幅は１〜５μｍ、典型的には３μｍであると、十分なリーク電流抑制効果を得ることができた。それ以下では、リーク電流が大きく、また、それ以上では、オン状態での電流が小さく、ＴＦＴ動作に障害をきたした。

一方、その他のＴＦＴ、すなわち、周辺論理回路を構成するＴＦＴは低濃度不純物領域が形成されない。そのため、これらのＴＦＴではリーク電流も多いが、オン電流も多く、高速動作に適していた。これらのＴＦＴはデジタル動作が主であるので、オフ状態となることがなく、したがって、オフ状態でのリーク電流は全く問題ではない。

工程（５）では、第１の導電型とは逆の第２の導電型の不純物がドーピングされる。この際、第２の導電型のドーピング量（ドーズ量）を、工程（３）における第１の導電型のドーズ量よりも大きくすることにより、導電型を第１から第２に反転させる。第２の導電型のＴＦＴは周辺論理回路領域のＴＦＴに限定される。また、第２の導電型のＴＦＴは、低濃度不純物領域を有しない。この結果、リーク電流が大きいが、周辺論理回路に使用されるという場合には問題がないことは先に述べた通りである。

本発明によって、アクティブマトリクス回路やドライバー回路のスイッチング特性を高め、周辺論理回路の高速動作を両立させたモノリシック型アクティブマトリクス回路を形成することができる。このように本発明は工業上、有益である。

［実施の形態１］
本実施の形態はモノリシック型アクティブマトリクス回路を用いた液晶ディスプレー基板の作成方法に関する。以下、本実施の形態のモノリシック型アクティブマトリクス回路を得る作製工程について、図１を用いて説明する。図の左側に周辺論理回路のＴＦＴの作製工程を、右側にアクティブマトリクス回路のＴＦＴの作製工程を、それぞれ示す。まず、石英基板１０１上に下地酸化膜１０２として厚さ１００〜３００ｎｍの酸化珪素膜を形成した。この酸化珪素膜の形成方法としては、酸素雰囲気中でのスパッタ法やプラズマＣＶＤ法を用いればよい。

その後、プラズマＣＶＤ法やＬＰＣＶＤ法によってアモルファスもしくは多結晶のシリコン膜を３０〜１５０ｎｍ、好ましくは５０〜１００ｎｍ形成した。そして、５００℃以上、好ましくは、８００〜９５０℃の温度で熱アニールをおこない、シリコン膜を結晶化させた、もしくは、結晶性を高めた。熱アニールによって結晶化させたのち、光アニールをおこなって、さらに結晶性を高めてもよい。また、熱アニールによる結晶化の際に、 特許文献２や特許文献３に記述されているように、ニッケル等のシリコンの結晶化を促進させる元素（触媒元素）を添加してもよい。

特開平６−２４４１０３号公報

特開平６−２４４１０４号公報

次にシリコン膜をエッチングして、島状の周辺駆動回路のＴＦＴの活性層１０３（Ｐチャネル型ＴＦＴ用）、１０４（Ｎチャネル型ＴＦＴ用）とマトリクス回路のＴＦＴ（画素ＴＦＴ）の活性層１０５を形成した。さらに、酸素雰囲気中でのスパッタ法によって、厚さ５０〜２００ｎｍの酸化珪素のゲイト絶縁膜１０６を形成した。ゲイト絶縁膜の形成方法としては、プラズマＣＶＤ法を用いてもよい。プラズマＣＶＤ法によって酸化珪素膜を形成する場合には、原料ガスとして、一酸化二窒素（Ｎ₂Ｏ）もしくは酸素（Ｏ₂）とモノシラン（ＳｉＨ₄）を用いることが好ましかった。

その後、厚さ２００ｎｍ〜５μｍ、好ましくは２００〜６００ｎｍの多結晶シリコン膜（導電性を高めるため微量の燐を含有する）をＬＰＣＶＤ法によって基板全面に形成した。そして、これをエッチングして、ゲイト電極１０７、１０８、１０９を形成した。（図１（Ａ））

その後、イオンドーピング法によって、全ての島状活性層に、ゲイト電極をマスクとして自己整合的にフォスフィン（ＰＨ₃）をドーピングガスとして燐を注入した。ドーズ量は１×１０¹²〜５×１０¹³原子／ｃｍ²とした。この結果、弱いＮ型領域１１０、１１１、１１２が形成された。（図１（Ｂ））

次に、Ｐチャネル型ＴＦＴの活性層１０３を覆うフォトレジストのマスク１１３、および、画素ＴＦＴの活性層１０５のうち、ゲイト電極に平行にゲイト電極１０９の端から３μｍ離れた部分までを覆うフォトレジストのマスク１１４を形成した。そして、再び、イオンドーピング法によって、フォスフィンをドーピングガスとして燐を注入した。ドーズ量は１×１０¹⁴〜５×１０¹⁵原子／ｃｍ²とした。この結果、強いＮ型領域（ソース／ドレイン）１１５、１１６が形成された。画素ＴＦＴの活性層１０５の弱いＮ型領域１１２のうち、マスク１１４に覆われていた領域１１７は今回のドーピングでは燐が注入されなかったので、弱いＮ型のままであった。（図１（Ｃ））

次に、Ｎチャネル型ＴＦＴの活性層１０４、１０５をフォトレジストのマスク１１８で覆い、ジボラン（Ｂ₂Ｈ₆）をドーピングガスとして、イオンドーピング法により、島状領域１０３に硼素を注入した。ドーズ量は５×１０¹⁴〜８×１０¹⁵原子／ｃｍ²とした。このドーピングでは、硼素のドーズ量が図１（Ｃ）における燐のドーズ量を上回るため、先に形成されていた弱いＮ型領域１１０は強いＰ型領域１１９に反転した。以上のドーピングにより、強いＮ型領域（ソース／ドレイン）１１５、１１６、強いＰ型領域（ソース／ドレイン）１１９、弱いＮ型領域（低濃度不純物領域）１１７が形成され、本実施の形態では、低濃度不純物領域１１７の幅ｘは、フォトレジストのマスク１１４の大きさより約３μｍであった。（図１（Ｄ））

その後、４５０〜８５０℃で０．５〜３時間の熱アニールを施すことにより、ドーピングによるダメージを回復せしめ、ドーピング不純物を活性化、シリコンの結晶性を回復させた。その後、全面に層間絶縁物１２０として、プラズマＣＶＤ法によって酸化珪素膜を厚さ３００〜６００ｎｍ形成した。これは、窒化珪素膜あるいは酸化珪素膜と窒化珪素膜の多層膜であってもよい。そして、層間絶縁物１２０をウェットエッチング法によってエッチングして、ソース／ドレインにコンタクトホールを形成した。

そして、スパッタ法によって、厚さ２００〜６００ｎｍのチタン膜を形成し、これをエッチングして、周辺回路の電極・配線１２１、１２２、１２３および画素ＴＦＴの電極・配線１２４、１２５を形成した。さらに、プラズマＣＶＤ法によって、厚さ１００〜３００ｎｍの窒化珪素膜１２６をパッシベーション膜として形成し、これをエッチングして、画素ＴＦＴの電極１２５に達するコンタクトホールを形成した。最後に、スパッタ法で成膜した厚さ５０〜１５０ｎｍのＩＴＯ（インディウム錫酸化物）膜をエッチングして、画素電極１２７を形成した。このようにして、周辺論理回路とアクティブマトリクス回路を一体化して形成できた。（図１（Ｅ））

［実施の形態２］
本実施の形態もモノリシック型アクティブマトリクス回路を用いた液晶ディスプレー基板に関する。以下、本実施の形態のモノリシック型アクティブマトリクス回路を得る作製工程について、図２を用いて説明する。まず、基板（コーニング７０５９）１０１上に下地酸化膜１０２として厚さ２００ｎｍの酸化珪素膜と厚さ５０ｎｍのアモルファスシリコン膜を、いずれもプラズマＣＶＤ法によって連続的に形成した。そして、レーザーもしくはそれと同等な強光を照射する方法（光アニール法）によって、シリコン膜を結晶化させた。本実施の形態では、ＫｒＦエキシマレーザー（波長２４８ｎｍ）を用いた。レーザーの最適なエネルギー密度は３５０〜５５０ｍＪ／ｃｍ²であった。

次にシリコン膜をエッチングして、周辺駆動回路のＴＦＴの活性層２０３（Ｐチャネル型ＴＦＴ）、２０４（Ｎチャネル型ＴＦＴ）とマトリクス回路の画素ＴＦＴの活性層２０５を形成した。さらに、原料ガスとして、一酸化二窒素（Ｎ₂Ｏ）もしくは酸素（Ｏ₂）とモンシラン（ＳｉＨ₄）を用いるプラズマＣＶＤ法もしくは熱ＣＶＤ法により、ゲイト絶縁膜２０６を形成した。

その後、厚さ２００ｎｍ〜５μｍ、好ましくは２００〜６００ｎｍのアルミニウム膜（０．１〜０．５重量％のスカンジウムを含有する）をスパッタ法によって基板全面に形成した。そして、これをエッチングして、ゲイト電極２０７、２０８、２０９を形成した。（図２（Ａ））

その後、基板を電解溶液中に置き、各ゲイト電極に電流を通じてゲイト電極の陽極酸化をおこなった。陽極酸化の条件は特許文献４に示される条件を使用した。この結果、ゲイト電極２０７〜２０９の上面および側面に陽極酸化物被膜２１０、２１１、２１２が得られた。陽極酸化物の厚さは印加する電圧に依存するが、本実施の形態では２００ｎｍとした。

特開平５−２６７６６７号公報

このようにほぼ中性の溶液での陽極酸化によって得られる陽極酸化物は緻密で硬く、耐圧も高い。耐圧は陽極酸化時に印加した最高電圧の７０％以上である。このような陽極酸化物はバリヤ型陽極酸化物と呼ばれる。

その後、イオンドーピング法によって、全ての島状活性層に、ゲイト電極部（すなわち、ゲイト電極とその周囲の陽極酸化物被膜）をマスクとして自己整合的にフォスフィンをドーピングガスとして燐を注入した。ドーズ量は１×１０¹³原子／ｃｍ²とした。この結果、弱いＮ型領域２１３、２１４、２１５が形成された。（図２（Ｂ））

次に、Ｐチャネル型ＴＦＴの活性層２０３を覆うフォトレジストのマスク２１６、および、画素ＴＦＴの活性層２０５のうち、ゲイト電極に平行にゲイト電極２０９の端から２μｍ離れた部分までを覆うフォトレジストのマスク２１７を形成した。そして、再び、イオンドーピング法によって、フォスフィンをドーピングガスとして燐を注入した。ドーズ量は５×１０¹⁴原子／ｃｍ²とした。この結果、強いＮ型領域（ソース／ドレイン）２１８、２１９が形成された。画素ＴＦＴの活性層２０５の弱いＮ型領域２１５のうち、マスク２１７に覆われていた領域２２０は今回のドーピングでは燐が注入されなかったので、弱いＮ型のままであった。（図２（Ｃ））

次に、Ｎチャネル型ＴＦＴの活性層２０４、２０５をフォトレジストのマスク２２１で覆い、ジボランをドーピングガスとして、イオンドーピング法により、島状領域２０３に硼素を注入した。ドーズ量は１×１０¹⁵原子／ｃｍ²とした。このドーピングでは、硼素のドーズ量が図２（Ｃ）における燐のドーズ量を上回るため、先に形成されていた弱いＮ型領域２１３は強いＰ型領域２２２に反転した。

以上のドーピングにより、強いＮ型領域（ソース／ドレイン）２１８、２１９、強いＰ型領域（ソース／ドレイン）２２２、弱いＮ型領域（低濃度不純物領域）２２０が形成され、本実施の形態では、低濃度不純物領域２２０の幅ｙは、フォトレジストのマスク１１４の大きさより約２μｍであった。また、本実施の形態では、陽極酸化物の厚さｚ（≒２００ｎｍ）だけ、ソース／ドレイン（画素ＴＦＴの場合は低濃度不純物領域２２０）とゲイト電極が離れたオフセット構造となっている。（図２（Ｄ））

その後、ＫｒＦエキシマーレーザー（波長２４８ｎｍ、パルス幅２０ｎｓｅｃ）を照射して、上記不純物領域の導入によって、結晶性の劣化した部分の結晶性を改善させた。レーザーのエネルギー密度は２００〜４００ｍＪ／ｃｍ^２、好ましくは２５０〜３００ｍＪ／ｃｍ^２とした。この結果、Ｎ型およびＰ型領域が活性化された。これらの領域のシート抵抗は２００〜８００Ω／□であった。

そして、全面に層間絶縁物２２３として、プラズマＣＶＤ法によって酸化珪素膜を厚さ３００〜６００ｎｍ形成した。そして、層間絶縁物２２３をウェットエッチング法によってエッチングして、ソース／ドレインにコンタクトホールを形成した。

そして、スパッタ法によって、厚さ２００〜６００ｎｍのクロム膜を形成し、これをエッチングして、周辺回路の電極・配線２２４、２２５、２２６および画素ＴＦＴの電極・配線２２７、２２８を形成した。さらに、プラズマＣＶＤ法によって、厚さ１００〜３００ｎｍの窒化珪素膜２２９をパッシベーション膜として形成し、これをエッチングして、画素ＴＦＴの電極２２８に達するコンタクトホールを形成した。最後に、スパッタ法で成膜した厚さ５０〜１５０ｎｍのＩＴＯ（インディウム錫酸化物）膜をエッチングして、画素電極２３０を形成した。このようにして、周辺論理回路とアクティブマトリクス回路を一体化して形成できた。（図２（Ｅ））

本実施の形態のＴＦＴは、ゲイト電極、および図には示されていないが、ゲイト電極と同じ面内の配線において、その上面および側面に陽極酸化物が形成されている。このような構造を有せしめると、ゲイト電極とソース／ドレインとをオフセットゲイト構造とすることができ、ソース／ドレイン間のリーク電流を低減できる。（特許文献４、特許文献５）

特開平５−１１４７２４号公報

また、陽極酸化物（特にバリヤ型陽極酸化物）をゲイト電極の上面に形成することによって層間の絶縁が強化され、配線交差部分でのショートを著しく減少せしめることも可能となった。すなわち、バリヤ型陽極酸化物の被膜はピンホールが少なく、また、耐圧性も非常に高い（７ＭＶ／ｃｍ以上）ので、ゲイト配線とその上の配線との層間を確実に絶縁できる。実際に特許文献４もしくは特許文献５の技術を採用することによって、配線間ショートによる不良を著しく低減させることができた。アクティブマトリクス領域では、配線が交差する箇所が非常に多いので特に重要であった。

本実施の形態のごとくゲイト電極を陽極酸化する場合には、その材料としては、アルミニウム以外にも、タンタル、チタン等を主成分とするものが利用できる。また、ゲイト電極材料として、アルミニウムを用いる場合には、本実施の形態のようにスカンジウムを含有させるか、もしくは、０．１〜０．５重量％のイットリウムを含有させると、陽極酸化が穏やかに進行するので望ましい。

［実施の形態３］
本実施の形態も液晶ディスプレー用のモノリシック型アクティブマトリクス回路である。本実施の形態の作製工程を図３および図４に示す。まず、基板（コーニング１７３７）３０１にプラズマＣＶＤ法によって厚さ２００ｎｍの下地酸化珪素膜３０２を成膜した。その後、プラズマＣＶＤ法によって厚さ５０ｎｍのアモルファスシリコン膜を成膜した。さらに、酸化雰囲気において５５０℃で１時間熱アニールすることにより、アモルファスシリコン膜の表面に極めて薄い（４〜１０ｎｍと推定される）酸化珪素膜を形成した。そして、スピンコーティング法によって酢酸ニッケルの極めて薄い膜を形成した。ここでは、１〜１００ｐｐｍの酢酸ニッケル水溶液を用いた。先にアモルファスシリコン膜表面に薄い酸化珪素膜を形成したのは，水溶液がアモルファスシリコン表面に均一にゆきわたるようにするためである。

次に、窒素雰囲気中、５５０℃、４時間の熱アニールをおこなった。酢酸ニッケルは４００℃程度で分解してニッケルとなるが、酢酸ニッケル薄膜がアモルファスシリコン膜に実質的に密着しているため、ニッケルがこの熱アニール工程によってアモルファスシリコンに侵入して、これを結晶化せしめ、結晶性シリコン領域となった。

その後、シリコン膜にＸｅＣｌエキシマーレーザー光（波長３０８ｎｍ）を照射した。本実施の形態では、レーザーのエネルギー密度は２５０〜３００ｍＪ／ｃｍ²とした。この結果、結晶性シリコンの結晶性はさらに向上した。

さらに、レーザー照射による応力歪みを緩和するために、再び、熱アニールをおこなった。本実施の形態では、５５０℃、４時間の熱アニールとした。

その後、シリコン膜をエッチングして島状の活性層３０３（周辺回路Ｐチャネル型ＴＦＴ用）、３０４（周辺回路Ｎチャネル型ＴＦＴ用）、３０５（画素ＴＦＴ用）を形成した。そして、スパッタ法によって，厚さ１２０ｎｍの酸化珪素膜３０６をゲイト絶縁膜として形成した。

さらに、スパッタ法によって厚さ４００ｎｍのアルミニウム膜（０．２〜０．３重量％のスカンジウムを含有する）を形成した。そして、その表面を陽極酸化することにより、厚さ１０〜３００ｎｍの酸化アルミニウム膜（図示せず）を形成した。酸化アルミニウム膜の存在により、フォトレジストとの密着性が良く、また、フォトレジストからの電流のリークを抑制することにより、後の陽極酸化工程において、多孔質陽極酸化物を側面のみに形成するうえで有効であった。そして、フォトレジスト（例えば、東京応化製、ＯＦＰＲ８００／３０ｃｐ）をスピンコート法によって形成した。これをパターニング、エッチングして、ゲイト電極３０７、３０８、３０９を形成した。エッチングに用いたフォトレジストのマスク３１０、３１１、３１２はそのまま残した。（図３（Ａ））

次に、フォトレジストのマスクを付けたまま画素ＴＦＴのゲイト電極３０９のみに電流を通じ、多孔質陽極酸化をおこない、ゲイト電極３０９の側面に多孔質陽極酸化物３１３を形成した。陽極酸化は、３〜２０％のクエン酸もしくはシュウ酸、燐酸、クロム酸、硫酸等の酸性水溶液を用いておこない、１０〜３０Ｖの一定電流をゲイト電極に印加すればよい。本実施の形態ではｐＨ＝０．９〜１．０のシュウ酸溶液（３０℃）中で電圧を１０Ｖとし、２０〜４０分、陽極酸化した。陽極酸化物の厚さは陽極酸化時間によって制御した。このような酸性溶液において陽極酸化をおこなうと多孔質の陽極酸化物が生成する。本実施の形態では多孔質陽極酸化物の厚さは３００ｎｍ〜５μｍ、例えば、１μｍとした。（図３（Ｂ））

さらに、今度はフォトレジストのマスクを剥離して、実施の形態２と同様にゲイト電極３０７〜３０９に電流を流し、バリヤ型陽極酸化をおこない、ゲイト電極の側面と上面に緻密なバリヤ型陽極酸化物被膜３１４、３１５、３１６を厚さ１２０ｎｍ形成した。（図３（Ｃ））

次に、多孔質陽極酸化物３１３、およびバリヤ型陽極酸化物３１４〜３１６をマスクとしてドライエッチング法によって酸化珪素膜３０６をエッチングし、ゲイト絶縁膜３１７、３１８、３１９を形成した。このエッチングにおいては、等方性エッチングのプラズマモードでも、あるいは異方性エッチングの反応性イオンエッチングモードでもよい。ただし、シリコンと酸化珪素の選択比を十分に大きくすることによって、活性層を過剰にエッチングしないようにすることが重要である。例えば、エッチングガスとしてＣＦ4 を使用すれば陽極酸化物はエッチングされず、酸化珪素膜３０６のみがエッチングされる。（図３（Ｄ））

さらに、燐酸、酢酸、硝酸の混合溶液（アルミ混酸）を用いて多孔質陽極酸化物３１３のみをエッチングした。アルミ混酸は多孔質陽極酸化物はエッチングするが、バリヤ型陽極酸化物被膜３１４〜３１６はほとんどエッチングしない。多孔質陽極酸化物は電気的な信頼性に問題があるので、除去することが必要である。上記のようにアルミ混酸によって容易にエッチングできるのであるが、アルミ混酸はアルミニウムのエッチャントでもあるので、バリヤ型陽極酸化物被膜を形成し、アルミニウム配線を被覆しておくことが効果的である。

そして、このゲイト絶縁膜を用いてイオンドーピング法によって活性層に燐を導入した。本実施の形態では、以下のように２段階のドーピングをおこなった。まず、１０〜３０ｋｅＶの比較的低い加速電圧で５×１０¹²〜５×１０¹³原子／ｃｍ²の低程度のドーズ量で燐イオンを注入した。この際には、加速電圧が低いため、イオンの侵入深さが浅く、シリコンが露出している領域３２０、３２１、３２２を中心として燐が注入された。

次に、６０〜９５ｋｅＶの比較的高い加速電圧で１×１０¹²〜５×１０¹²原子／ｃｍ²の極めて低いドーズ量で燐イオンを注入した。この際には、加速電圧が高いため、イオンが深くまで侵入し、ゲイト絶縁膜で覆われている領域３２３にも燐が注入された。

この結果、低濃度の燐がドーピングされた領域（低濃度不純物領域）３２０〜３２２と低濃度の燐がドーピングされた領域（極低濃度不純物領域）３２３が形成された。すなわち、画素ＴＦＴに関しては、いわゆる２重ドレイン構造とすることができた。（図３（Ｅ））

次に、Ｐチャネル型ＴＦＴの活性層３０３を覆うフォトレジストのマスク３２４、および、画素ＴＦＴの活性層３０５のうち、ゲイト電極に平行にゲイト電極３０９の端から４μｍ離れた部分までを覆うフォトレジストのマスク３２５を形成した。そして、再び、イオンドーピング法によって、フォスフィンをドーピングガスとして燐を注入した。ドーズ量は５×１０¹⁴原子／ｃｍ²とした。この結果、周辺論理回路のＴＦＴでは、低濃度不純物領域３２１は強いＮ型領域（ソース／ドレイン）３２６になった。画素ＴＦＴの活性層３０５の低濃度不純物領域３２２においても、マスク３２５で覆われていなかった領域は今回のドーピングで、強いＮ型領域３２７となった。（図４（Ａ））

次に、Ｎチャネル型ＴＦＴの活性層３０４、３０５をフォトレジストのマスク３２８で覆い、ジボランをドーピングガスとして、イオンドーピング法により、島状領域３０３に硼素を注入した。ドーズ量は１×１０¹⁵原子／ｃｍ²とした。このドーピングでＰ型領域３２９が形成された。

以上のドーピングにより、強いＮ型領域（ソース／ドレイン）３２６、３２７、強いＰ型領域（ソース／ドレイン）３２９、低濃度不純物領域３２２、極低濃度不純物領域３２３が形成された。画素ＴＦＴの不純物領域の拡大図を図４（Ｄ）に示す。本実施の形態では、低濃度不純物領域３２２の幅ｗは、フォトレジストのマスク３２５および多孔質陽極酸化物の幅より約３μｍであった。同じく、極低濃度不純物領域の幅は多孔質陽極酸化物の幅によって主に決定され、約１μｍであった。また、本実施の形態では、陽極酸化物の厚さｚ（≒１２０ｎｍ）だけオフセットゲイト構造となっているはずであるが、この程度の幅ではドーピング時の回り込みもあり、厳密には不明である。（図４（Ｂ））

その後、第１の層間絶縁物として、プラズマＣＶＤ法によって厚さ２０ｎｍの窒化珪素膜と厚さ４００ｎｍの酸化珪素膜の多層膜３３０を堆積し、これをドライエッチング法によってエッチングして、コンタクトホールを形成した。

そして、スパッタ法によって、チタン５０ｎｍ／アルミニウム４００ｎｍ／チタン５０ｎｍの３層金属膜を堆積し、これをエッチングして、電極・配線３３１、３３２、３３３、３３４、３３５を形成した。

さらに、第２の層間絶縁物として、プラズマＣＶＤ法によって厚さ２００ｎｍの酸化珪素膜３３６を堆積し、画素ＴＦＴのドレイン側電極３３５にコンタクトホールを形成して、ＩＴＯによる画素電極３３７を形成した。このようにして、モノリシック型アクティブマトリクス回路を形成することができた。（図４（Ｃ））

実施の形態１の作製工程を示す。 実施の形態２の作製工程を示す。 実施の形態３の作製工程を示す。 実施の形態３の作製工程を示す。

符号の説明

１０１ 基板
１０２ 下地膜（酸化珪素）
１０３〜１０５ 活性層（シリコン）
１０６ ゲイト絶縁膜（酸化珪素）
１０７〜１０９ ゲイト電極・ゲイト線
１１０〜１１２ 弱いＮ型領域
１１３、１１４ フォトレジストのマスク
１１５、１１６ 強いＮ型領域（ソース／ドレイン）
１１７ 低濃度不純物領域
１１８ フォトレジストのマスク
１１９ 強いＰ型領域（ソース／ドレイン）
１２０ 層間絶縁物（酸化珪素）
１２１〜１２５ 金属配線・電極
１２６ パッシベーション膜（窒化珪素）
１２７ 画素電極（ＩＴＯ）

Claims (9)

1. 絶縁基板上に、
   第１薄膜トランジスタを有するアクティブマトリクス回路と、
   第２の薄膜トランジスタ及び第３の導電型の薄膜トランジスタを有し、前記アクティブマトリクス回路を駆動するための周辺論理回路と、
   を有し、
   前記第１の薄膜トランジスタは、
   前記絶縁基板上の島状半導体領域と、
   前記島状半導体領域上にゲイト絶縁膜およびゲイト電極と、
   前記島状半導体領域中に、高濃度不純物領域、チャネル領域及び前記チャネル領域に隣接した低濃度不純物領域と、
   を有し、
   前記第１乃至第３の薄膜トランジスタを覆う酸化珪素膜と、
   前記酸化珪素膜に形成された第１のコンタクトホールと、
   前記酸化珪素膜上に形成され、前記第１のコンタクトホールを介して前記第１薄膜トランジスタの島状半導体領域と接続される電極と、
   前記酸化珪素膜及び前記電極上に形成された窒化珪素膜と、
   前記窒化珪素膜に形成された第２のコンタクトホールと、
   前記窒化珪素膜上に形成され、前記第２のコンタクトホールを介して前記電極と接続される透明電極と、
   を有し、
   前記第１の薄膜トランジスタの、前記第１のチャネル領域と前記低濃度不純物領域の境界は、前記第１のゲート電極の端部と一致しており、
   前記第１の薄膜トランジスタの、前記低濃度不純物領域は前記第１のゲート電極と重なっておらず、
   前記第１のコンタクトホールと前記第２のコンタクトホールは重なっていないことを特徴とする半導体集積回路。
2. 絶縁基板上に、
   第１薄膜トランジスタを有するアクティブマトリクス回路と、
   第２の薄膜トランジスタ及び第３の導電型の薄膜トランジスタを有し、前記アクティブマトリクス回路を駆動するための周辺論理回路と、
   を有し、
   前記第１の薄膜トランジスタは、
   前記絶縁基板上の第１の島状半導体領域と、
   前記第１の島状半導体領域上に第１のゲイト絶縁膜および第１のゲイト電極と、
   前記第１の島状半導体領域中に、第１の高濃度不純物領域、第１のチャネル領域及び前記チャネル領域に隣接した低濃度不純物領域と、
   を有し、
   前記第２の薄膜トランジスタは、
   前記絶縁基板上の第２の島状半導体領域と、
   前記第２の島状半導体領域上に第２のゲイト絶縁膜および第２のゲイト電極と、
   前記第２の島状半導体領域中に、第２の高濃度不純物領域及び第２のチャネル領域と、
   を有し、
   前記第３の薄膜トランジスタは、
   前記絶縁基板上の第３の島状半導体領域と、
   前記第３の島状半導体領域上に第３のゲイト絶縁膜および第３のゲイト電極と、
   前記第３の島状半導体領域中に、第３の高濃度不純物領域及び第３のチャネル領域と、
   を有し、
   前記第１乃至第３の島状半導体領域、前記第１乃至第３のゲイト絶縁膜及び前記第１乃至第３のゲイト電極を覆う酸化珪素膜と、
   前記酸化珪素膜に形成された第１のコンタクトホールと、
   前記酸化珪素膜上に形成され、前記第１のコンタクトホールを介して前記第１の島状半導体領域と接続される電極と、
   前記酸化珪素膜及び前記電極上に形成された窒化珪素膜と、
   前記窒化珪素膜に形成された第２のコンタクトホールと、
   前記窒化珪素膜上に形成され、前記第２のコンタクトホールを介して前記電極と接続される透明電極と、
   を有し、
   前記第１の薄膜トランジスタの、前記第１のチャネル領域と前記低濃度不純物領域の境界は、前記第１のゲート電極の端部と一致しており、
   前記第１の薄膜トランジスタの、前記低濃度不純物領域は前記第１のゲート電極と重なっておらず、
   前記第１のコンタクトホールと前記第２のコンタクトホールは重なっていないことを特徴とする半導体集積回路。
3. 請求項１又は請求項２において、
   前記低濃度不純物領域の幅は１〜５μｍであることを特徴とする半導体集積回路。
4. 請求項１乃至請求項３のいずれか１項において、
   前記低濃度不純物領域は、前記島状半導体領域に不純物を１×１０¹²〜５×１０¹³原子／ｃｍ²のドーズ量で導入することにより形成されることを特徴とする半導体集積回路。
5. 絶縁基板上に絶縁膜を形成し、
   前記絶縁膜上に金属膜を形成し、
   前記金属膜上にプラズマＣＶＤ法により窒化珪素膜を形成し、
   前記窒化珪素膜にコンタクトホールを形成し、
   前記窒化珪素膜上に、前記コンタクトホールを介して前記金属膜に直接接続する透明電極を形成することを特徴とする半導体集積回路の作製方法。
6. 請求項５において、
   前記金属膜は、チタン膜であることを特徴とする半導体集積回路の作製方法。
7. 請求項５において、
   前記金属膜は、クロム膜であることを特徴とする半導体集積回路の作製方法。
8. 請求項５乃至請求項７のいずれか１項において、
   前記絶縁膜は、プラズマＣＶＤ法によって形成された酸化珪素膜であることを特徴とする半導体集積回路の作製方法。
9. 請求項５乃至請求項８のいずれか１項において、
   前記金属膜をエッチングして電極又は配線を形成することを特徴とする半導体集積回路の作製方法。
   
   
   

Images