JP2004153400A - 電圧増幅回路 - Google Patents

電圧増幅回路 Download PDF

Info

Publication number
JP2004153400A
JP2004153400A JP2002314218A JP2002314218A JP2004153400A JP 2004153400 A JP2004153400 A JP 2004153400A JP 2002314218 A JP2002314218 A JP 2002314218A JP 2002314218 A JP2002314218 A JP 2002314218A JP 2004153400 A JP2004153400 A JP 2004153400A
Authority
JP
Japan
Prior art keywords
voltage
transistor
inverting amplifier
clamp
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2002314218A
Other languages
English (en)
Inventor
Shiro Tsunai
史郎 綱井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Electronics Corp
Original Assignee
NEC Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Electronics Corp filed Critical NEC Electronics Corp
Priority to JP2002314218A priority Critical patent/JP2004153400A/ja
Priority to US10/691,682 priority patent/US7002413B2/en
Priority to CNB2003101026246A priority patent/CN1256804C/zh
Publication of JP2004153400A publication Critical patent/JP2004153400A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F1/00Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/08Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements
    • H03F1/12Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements by use of attenuating means
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F3/00Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/34DC amplifiers in which all stages are DC-coupled
    • H03F3/343DC amplifiers in which all stages are DC-coupled with semiconductor devices only
    • H03F3/345DC amplifiers in which all stages are DC-coupled with semiconductor devices only with field-effect devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)

Abstract

【課題】第1反転増幅器を前段として、これに直流接続された第2反転増幅器を有する電圧増幅回路では、特に第2反転増幅器において、入力信号を忠実に増幅し出力することが出来ないという問題がある。
【解決手段】本発明の電圧増幅回路は、第1反転増幅器における増幅動作の開始入力電圧を、第2反転増幅器の開始入力電圧より低い電圧に設定することで安定的に動作する増幅率の大きな増幅回路が得られる。さらに好ましい実施例として2段目の反転増幅器の開始入力電圧、及びクランプ電圧の設定を実質的に同一の回路構成要素で設定させるように構成することで、製造上の変動に連動させ、動作マージンを広げ、製造上の変動、使用上の電源電圧の変動に対して安定的に動作する増幅率の大きな電圧増幅回路を得ることが出来る。
【選択図】 図1

Description

【0001】
【発明の属する技術分野】
本発明は、電圧増幅回路に関し、複数の反転増幅器を直流接続して構成した電圧増幅回路に関するものである。
【0002】
【従来の技術】
本願発明者は特願2001−204367により電圧増幅回路を提案しているが、増幅率を大きくするには多段増幅器を直流接続するのが好ましい。従来のこの種の電圧増幅回路を、図8と図9を用いて、説明する。
【0003】
図8に示す電圧増幅回路は、信号入力端子1と、クランプコンデンサC1と、同じ特性を有する反転増幅器が直流接続された反転増幅器11及び12と、信号出力端子2と、クランプ回路13とから構成されている。Vinは信号入力端子1に入力される入力信号である。クランプコンデンサC1は、外部と電圧増幅回路とをDC的に遮断し、入力信号Vinの交流成分を入力節点N1に伝達する。反転増幅器11は入力節点N1の電圧V1を増幅し、反転増幅器12に出力する。反転増幅器12は入力された反転増幅器11の出力節点N2の電圧V2を増幅し、信号出力端子2に出力信号Voutとして出力する。クランプ回路13は制御信号端子3に与えられた制御信号φCLPが活性化された期間にスイッチトランジスタM5がオンし、クランプ電圧源E1の電圧を、入力節点N1にクランプ電圧Vcとして与えDCバイアスとする。制御信号φCLPが不活性化された期間にスイッチトランジスタM5がオフするとともに入力信号Vinが入力され増幅動作を行う。制御信号φCLPは一定間隔に活性化される制御信号である。
【0004】
図9には、反転増幅器11及び反転増幅器12の入力電圧と出力電圧との関係を示している。図9の第1象限には初段となる反転増幅器11の入出力特性を、第2象限には2段目となる反転増幅器12の入出力特性を示す。初段の反転増幅器11においては、クランプ電圧Vcをセンタとして入力信号Vinの交流成分が重畳された入力電圧V1を増幅し、出力電圧V2として出力する。次段の反転増幅器12はV2を入力とし、増幅して信号出力端子2から出力電圧Voutを出力する。
【0005】
ここで入力電圧に対して一定の増幅率を有し出力電圧を出力する領域(図9において Aで示す。)を増幅動作領域と呼ぶ。これらの構成においては、増幅回路として良好な特性を得るために、初段の入力バイアス電圧であるクランプ電圧Vcは反転増幅器11における動作領域のセンタに設定されている。従って初段の反転増幅器11においては 入力信号Vinを忠実に増幅し、同じ波形を出力することができる。しかし、次段となる反転増幅器12においては、入力信号V2は動作領域の入力電圧範囲より大きな電圧を含むため、その部分に対しては増幅できず、ほぼ一定の出力電圧となり、入力と同じ波形を忠実に増幅し出力することが出来ない。
【0006】
このような問題を解決するため、特開平7−162760においては第2の反転増幅器の増幅動作領域をセンタリングするため、第1と第2の反転増幅器の間にクランプコンデンサを挿入し、第2の反転増幅器の入力にクランプ回路よりクランプ電圧を与えている。しかし この手法は直流接続された電圧増幅回路には採用できない。
【0007】
【特許文献1】
特開平7−162760(特許公報 第2586393)
【0008】
【発明が解決しようとする課題】
上述した従来の反転増幅器が直流接続された増幅回路では、特に次段の反転増幅器において、入力信号を忠実に増幅し出力することが出来ないという問題があり、この問題は高い増幅率の増幅回路においてさらに顕著にあらわれるため高い増幅率の電圧増幅回路を得ることが困難であった。本発明の課題は、このような問題点を解決し、安定的に動作し、かつ高い増幅率を有する電圧増幅回路を提供することにある。
【0009】
【課題を解決するための手段】
本発明の第1反転増幅器を前段として、これに直流接続された第2反転増幅器を有する電圧増幅回路においては、第1反転増幅器における増幅動作の開始入力電圧は第2反転増幅器における増幅動作の開始入力電圧より低い電圧とすることを特徴とする。
【0010】
また、本発明の電圧増幅回路においては、第1反転増幅器の入力にクランプ電圧を供給するクランプ回路をさらに有し、該クランプ回路を構成する負荷側トランジスタと、第2反転増幅器のドライバートランジスタとは実質的に同一の閾値を有することを特徴とする。
【0011】
本発明の第1反転増幅器を前段として、これに直流接続された第2反転増幅器を有する電圧増幅回路においては、ドレインとゲートが第1電位に接続された第1トランジスタと、ゲートが入力節点に、ソースが第2電位にそれぞれ接続された第2トランジスタとを有し、第1のトランジスタのソースと第2トランジスタのドレインとを接続し出力とする第1反転増幅器と、 ドレインとゲートが第1電位に接続された第3トランジスタと、ゲートが第1反転増幅器の出力に、ソースが第2電位にそれぞれ接続された第4トランジスタとを有し、第3トランジスタのソースと第4トランジスタのドレインとを接続して出力とする第2反転増幅器とを有し、第4トランジスタの閾値は前記第2トランジスタの閾値より大きいことを特徴とする。
【0012】
また、本発明の電圧増幅回路においては、クランプ節点にクランプ電圧を出力するクランプ回路をさらに有し、該クランプ回路は、ドレインとゲートが第1電位に共通接続された第6及び第8トランジスタと、ドレインとゲートが第6及び第8トランジスタのソースに、ソースが第2電位に共通接続された第7及び第9トランジスタとを有し、第6及び第8トランジスタのソースと第7及び第9トランジスタのゲート及びドレインがクランプ節点に接続され、クランプ回路はゲートを制御信号端子に、ドレイン又はソースを第1反転増幅器の入力節点に、ソース又はドレインをクランプ節点に接続された第5トランジスタをさらに有し、第4トランジスタと前記第8トランジスタの閾値は実質的に等しいことを特徴とする。
【0013】
また、本発明の電圧増幅回路においては、ドレインを第1電位に、ゲートを第2反転増幅器の出力に接続された第10トランジスタと、ゲートを第1反転増幅器の出力に、ソースを第2電位に接続された第11トランジスタとを有し、第10トランジスタのソースと第11トランジスタのドレインとを接続し、出力とする非反転増幅器を付加したことを特徴とする。
【0014】
また、本発明の電圧増幅回路においては、第1電位との接続点に電源供給制御用のトランジスタを挿入し、制御信号が活性時にはクランプ回路に第1電位を供給し、制御信号が非活性時には増幅部に第1電位を供給することを特徴とする。
【0015】
これらの構成とすることで 安定的に動作させることが可能で、高い増幅率を有する電圧増幅回路を得られ、さらに製造上のパラメータが変動した場合、電圧増幅回路における増幅動作の開始入力電圧の変動に対して、クランプ電圧も増幅動作の開始入力電圧の変動に追随して変動させることにより、製造上の変動要因の影響を最小限にし、安定的に動作させることが可能な電圧増幅回路を得ることが出来る。
【0016】
【発明の実施の形態】
以下、実施例に基づいて、本発明の詳細を説明する。
【0017】
(実施例1)図1は本発明における電圧増幅回路の第1実施例の回路図を示したものである。本発明は、クランプコンデンサC1と,反転増幅器14と反転増幅器15とからなる増幅部と、クランプ回路16とで構成されている。
【0018】
クランプコンデンサC1の一端は信号入力端子1に、他端は入力節点N1となる反転増幅器14の入力とクランプ回路16の出力に接続されている。初段となる反転増幅器14はトランジスタM6,M7で構成され、信号を反転させるドライバートランジスタM7はソースを接地電位GNDに、ゲートを入力節点N1に、ドレインをトランジスタM6のソースに接続されている。トランジスタM6はゲートとドレインを電源電位VDDに接続され、ソースはトランジスタM7のドレインに共通接続(出力節点N2)され、反転増幅器14として増幅した電圧V2を出力する。
【0019】
次段となる反転増幅器15はトランジスタM8,M9で構成され、信号を反転させるドライバートランジスタM9はソースを接地電位GNDに、ゲートを反転増幅器14の出力である出力節点N2に,ドレインをトランジスタM8のソースに接続されている。トランジスタM8はゲートとドレインを電源電位VDDに接続され、ソースはトランジスタM9のドレインに共通接続され信号出力端子2とし、出力電圧Voutを出力する。
【0020】
クランプ回路16はスイッチトランジスタM10と、トランジスタM11〜M14からなる定電圧発生部とで構成されている。定電圧発生部の負荷側のトランジスタM11はゲート及びドレインを電源電位VDDに接続され、ソースはトランジスタM12のゲートとドレインと接続されている。トランジスタM12のソースは接地電位GNDに接続されている。負荷側のトランジスタM13はゲート及びドレインは電源電位VDDに接続され、ソースはトランジスタM14のゲートとドレインと接続されている。トランジスタM14のソースは接地電位GNDに接続されている。トランジスタM11とM13のソースと、トランジスタM12とM14のゲート及びドレインは全て共通接続されクランプ節点Ncを形成し、定電圧となるクランプ電圧Vcを供給する。スイッチトランジスタM10はゲートを制御信号端子3に、ソース又はドレインとなる一端をクランプ節点Ncに、ドレイン又はソースとなる他端は入力節点N1に接続され、クランプ電圧Vcを入力節点N1に供給する。
【0021】
図1において、Vinは信号入力端子1に入力される入力信号であり、クランプコンデンサC1は外部と電圧増幅回路とをDC的に遮断し、入力信号の交流成分のみを反転増幅器14の入力に伝達する。反転増幅器14は、入力節点N1にクランプ電圧と入力信号の交流成分とが重畳された電圧V1が入力され、増幅し、出力節点N2に出力電圧V2を出力する。反転増幅器15は入力された反転増幅器14の出力V2を増幅し信号出力端子2に出力信号Voutとして出力する。
【0022】
クランプ回路16はクランプ節点Ncに定電圧となるVcを発生させ、制御信号端子3に与えられた制御信号φCLPによりスイッチトランジスタM10をオンオフさせ、入力節点N1にクランプ電圧Vcとして与える。制御信号φCLPが活性化された期間にスイッチトランジスタM10がオンすることでクランプ電圧Vcを、入力節点N1にDCバイアスとして与える。制御信号φCLPが不活性化された期間にはスイッチトタンジスタM10がオフし、入力節点N1に入力信号Vinが入力され増幅動作を行う。制御信号φCLPは一定間隔に活性化される制御信号である。
【0023】
ここで、反転増幅器14のトランジスタM7の特性は第1の特性を有するものであり、反転増幅器15のトランジスタM9と、クランプ回路16のトランジスタM13の特性はともに第2の特性を有するものとする。ここでいうトランジスタの特性のうち、もっとも重要な特性は閾値電圧であり、次に重要な特性はトランジスタのゲート長であり、その他の特性は任意とする。さらに、トランジスタM7の閾値電圧はトランジスタM9とM13の閾値電圧より小さく設定する。本願の実施例においては、反転増幅器14のトランジスタM7の閾値電圧はVt1であり、反転増幅器15のトランジスタM9と、クランプ回路16のトランジスタM13の閾値電圧はともにVt1よりも大きいVt2を有するものである。さらに好適な実施例としては、反転増幅器15のトランジスタM9と、クランプ回路16のトランジスタM13のゲート長は等しい。また上記以外の各トランジスタのゲート幅等は増幅器の増幅率等により決定されるものである。
【0024】
図2,図3、図4を参照して、図1の増幅回路の動作を説明する。図2に反転増幅器14及び15におけるそれぞれの入出力特性、図3には反転増幅器14と反転増幅器15を直流接続した場合の入出力特性、図4には図3において反転増幅器15のトランジスタM9の閾値電圧が変動した場合の入出力特性を示す。ここで、反転増幅器14の入力となる入力節点N1の電圧をV1、反転増幅器14の出力であり、かつ反転増幅器15の入力となる出力節点N2の電圧をV2、反転増幅器15の出力となる信号出力端子2の電圧をVout、クランプ回路から供給されるクランプ電圧をVcとする。
【0025】
図2に反転増幅器14及び15におけるそれぞれの入出力特性を示す。反転増幅器14のトランジスタM7の閾値電圧をVt1とすれば、入力電圧V1がVt1まではトランジスタM7はオフとなり一定の電圧を出力電圧V2として出力する。入力電圧がVt1より大きくなると増幅動作領域となり増幅動作を行う。ここで入力電圧Vt1を増幅動作の開始入力電圧とする。さらに入力電圧がVd1と大きくなるとトランジスタM7が三極管動作領域となり、出力電圧はほぼ一定の電圧となり、増幅動作をしなくなる。この入力電圧Vd1を増幅動作の終止入力電圧とする。従って増幅動作領域は入力電圧(Vt1〜Vd1)の範囲となる。反転増幅器15においては、トランジスタM9の閾値電圧をVt2とすれば、同様に入力電圧(Vt2〜Vd2)の範囲が増幅動作領域となる。この場合 Vt1<Vt2であるため 反転増幅器15の増幅動作領域は、反転増幅器14の増幅動作領域より その差分(Vt2−Vt1)だけ 入力電圧範囲が大きい方にシフトする。
【0026】
図3には反転増幅器14と反転増幅器15を直流接続した図1の構成における入出力特性を示す。図3の第1象限に反転増幅器14、第2象限に反転増幅器15の入出力特性を示す。反転増幅器14の増幅動作領域のセンタになるようにクランプ電圧Vcが供給され、クランプ電圧Vcに入力信号が重畳された入力電圧V1が入力され、増幅された電圧V2が反転増幅器15に伝達される。反転増幅器15は、増幅動作の開始入力電圧(Vt2)が反転増幅器14の開始入力電圧(Vt1)より高く設定されているため、増幅された大振幅の電圧V2が入力されても増幅動作領域内であり、入力電圧を忠実に増幅して出力することができる。
【0027】
図4には図3において反転増幅器15のドライバートランジスタM9と、クランプ回路の負荷側トランジスタM13の閾値電圧が半導体製造時の製造パラメータの変動により高めに変動した場合の入出力特性を示す。同じ特性(ここでは閾値電圧)を有する反転増幅器15のドライバートランジスタM9と、クランプ回路の負荷側トランジスタM13の閾値電圧がVt2からVt2’と高めに変動した場合について説明する。反転増幅器15のドライバートランジスタM9の閾値が高くなりその変化分だけ増幅動作の開始入力電圧はVt2からVt2’と高くなり、増幅動作領域は開始入力電圧の変動分に相当して変動する。
【0028】
一方クランプ回路においては 負荷側に使用されているトランジスタM13の閾値が同様に大きくなるため、クランプ電圧の設定電圧は (Vt2’−Vt2)の差分に相当して VcからVc’と低くなる。電圧増幅回路の動作としては、クランプ電圧がVc’と低くなることで反転増幅器14の出力電圧は高い電圧を出力する方向に変動するが、反転増幅器15の開始入力電圧と、増幅動作領域とが高い入力電圧に対応できるように変動することで、製造パラメータの変動に対応させている。
【0029】
このように反転増幅器15のドライバートランジスタM9と、クランプ回路の負荷側トランジスタM13の特性(ここでは閾値電圧)を同じとすることで クランプ電圧の変動と反転増幅器の動作領域の変動に対する影響を打ち消し合い、反転増幅器15の増幅動作領域はセンタ付近となり充分な振幅を増幅することが出来る。閾値電圧が低い方向に変動した場合は逆に、クランプ電圧は高めの電圧となり、反転増幅器14の出力は低めの電圧、反転増幅器15の増幅動作の開始入力電圧は低めに変動することで、製造パラメータの影響を打ち消すことで入力電圧を忠実に増幅して出力することができる。
【0030】
このようにクランプ回路のクランプ電圧を決める回路構成を、反転増幅器の増幅動作の開始入力電圧を決める回路構成と実質的に同一の回路構成を有するようにする。これらの構成とすることで、製造上の変動に対して開始入力電圧の変動に追随してクランプ電圧を変動させ、製造パラメータの影響を打ち消すことが出来、動作範囲が広く、安定的に動作する電圧増幅回路が得られる。また、製造上の変動に対しても動作範囲が広く、安定的に動作することは電源電圧が低い場合にも広い動作マージンが得られることになり、低電圧においても増幅率の大きな増幅回路を得ることが可能となる。
【0031】
今まで、トランジスタM7,M9及びM13の特性に関して説明したが、上記以外のトランジスタの特性は特に限定される必要はなく、第3の特性を有したトランジスタであってもよく、所要の特性が得られるように設定すればよい。しかし、チップサイズ、及び製造工程を考えた場合には第1の特性を有するトランジスタで構成することが好ましい。また、これらの特性のうち閾値電圧を異ならせる場合には製造上のパラメータであるゲート絶縁膜厚、閾値電圧制御のための不純物注入条件を異ならせる等により達成される。
【0032】
本実施例では、トランジスタM9とM13の閾値電圧をトランジスタM7の閾値電圧より大きな電圧とすることで課題を解決していますが、トランジスタM9とM13を同じ閾値Vt1とし、ソース側にダイオード接続した閾値電圧Vt1のトランジスタをさらに挿入した回路構成の場合における閾値電圧は2Vt1となる。この回路構成によっても閾値電圧を大きくしたことと同様な効果が得られる。このようにトランジスタM9とM13の代わりに閾値電圧を高く設定できる回路構成であれば本発明を適用できる。従って本発明は上記実施例に限定されるものではなく、発明の要旨を逸脱しない実施例の変形においてもこの発明に含まれる。
【0033】
以上述べたように、本発明の電圧増幅回路は、増幅回路が直流接続され、初段の反転増幅器14の増幅動作開始入力電圧を、2段目の反転増幅器15の増幅動作開始入力電圧より低い電圧に設定することで安定的に増幅動作する電圧増幅回路が得られる。さらに増幅動作の開始入力電圧を設定する回路構成と、クランプ電圧の設定する回路構成とを実質的に同一の回路構成を有するように構成させることで製造上の変動に対して増幅動作の開始入力電圧の変動とクランプ電圧の変動とを連動させる構成としている。これらの構成により、増幅動作の開始入力電圧の変動に追随してクランプ電圧を変動させることで、製造上の変動、使用上の電源電圧の変動に対して安定的に動作する増幅率の大きな増幅回路が得られる。
【0034】
(第2実施例)図5は本発明の第2実施例を示したものである。第1図と同一の箇所は同一の符号をつけて説明を省略する。第2実施例は第1実施例におけるクランプ回路16を構成するトランジスタM12とトランジスタM14とを、ひとつのトランジスタM15にまとめ、クランプ回路17を構成している。第1実施例におけるクランプ回路16を構成するトランジスタM12とトランジスタM14は第1の特性を有するトランジスタであるので、第2実施例では縮退を行い、実質的に同一の効果を持つ大きさにして一つのトランジスタとしている点が第1実施例と異なる。図5に示すように同じ特性を有するトランジスタであれば、縮退を行うことにより、ひとつのトランジスタにまとめることも可能である。例えば、図1のトランジスタM12、M14の閾値電圧及びゲート長Lが同じである場合、図5のトランジスタM15のゲート幅WはトランジスタM12、M14のゲート幅の和を用いることが可能である。実際には、SPICE等の回路シミュレータを用いて実質的に同一の特性を持つゲート長L、ゲート幅Wを算定することが可能である。これらの構成においても安定的に動作する増幅率の大きな増幅回路が得られる。
【0035】
(第3実施例)図6は本発明第3実施例である。第5図と同一の箇所は同一の符号をつけて説明を省略する。図5(第2実施例)との違いは、2段の反転増幅器14,15の後にさらに非反転増幅器18を設けている点である。従って 反転増幅器14,15と非反転増幅器18で増幅部が構成されている。この非反転増幅器18を加えることにより、さらに高速でかつ増幅率の高い電圧増幅回路を実現することが可能となる。非反転増幅器18は第1の特性を有するトランジスタM16と第2の特性を有するトランジスタM17とにより構成されている。トランジスタM16はドレインを電源電位VDDに、ゲートを反転増幅器15の出力に、ソースはトランジスタM17のドレインに接続され信号を出力する。トランジスタM17のゲートは第1段目の反転増幅器14の出力節点N2に接続されており、ソースはGND端子に接続されている。この非反転増幅器18は第2段目の反転増幅器15と同じ入力電圧で増幅動作を開始する。トランジスタM16はソースフォロワとして動作しており、この非反転増幅器18のゲインは1.2倍から1.5倍程度である。この非反転増幅器18を加えることにより、さらに高速でかつ増幅率の高い電圧増幅回路を実現することが可能となる。
【0036】
(第4実施例)図7は本発明第4実施例である。第6図と同一の箇所は同一の符号をつけて説明を省略する。図6(第3実施例)との違いは、電源電位VDDとの接続点に電源供給制御用のトランジスタM18,M19を挿入している点である。トランジスタM18はクランプ回路17への電源電位の供給を制御し、トランジスタM19は増幅部を構成する反転増幅器14,15及び増幅器18への電源電位の供給を制御する。
【0037】
トランジスタM18はドレインを電源電位VDDに、ゲートを制御信号端子3に、ソースをクランプ回路17のトランジスタM11,M13の各ゲート及びドレインに接続されている。トランジスタM19はドレインを電源電位VDDに、ゲートを制御信号端子3に接続されたインバータ回路INV1の出力に、ソースをトランジスタM6,M8、M16の各ゲート及びドレインにそれぞれ接続されている。インバータ回路INV1は制御信号ΦCLPを入力として反転した信号を出力する。
【0038】
制御信号φCLPは一定間隔に活性化される制御信号であり、制御信号ΦCLPが活性化時には トランジスタM18はオン状態となり、クランプ回路へ電源電位VDDを供給し、トランジスタM19はオフ状態で、反転増幅器14,15及び増幅器18からなる増幅部へは電源電位VDDは供給されない。制御信号ΦCLPが非活性化時には トランジスタM18はオフ状態で、クランプ回路へ電源電位VDDは供給されず、トランジスタM19はオン状態となり、反転増幅器14,15及び増幅器18へ電源電位VDDが供給され、増幅動作を行う。
【0039】
電源供給制御用トランジスタを制御することでクランプ回路と増幅部とには交互に電源電位が供給されることになり、消費電流が削減でき、低消費電流で、増幅率の高い電圧増幅回路を実現することが可能となる。図7においては第3実施例の電圧増幅回路に電源供給制御用トランジスタを適用したが 第1実施例及び第2実施例に適用できるのは勿論である。
【0040】
本発明の電圧増幅回路は、反転増幅器が直流接続され、前段である反転増幅器の増幅動作の開始入力電圧は次段となる反転増幅器の増幅動作の開始入力電圧より低い電圧に設定し、さらにクランプ電圧を設定する回路構成と、次段となる反転増幅器の増幅動作の開始入力電圧を設定する回路構成とを実質的に同一の回路構成を有すことで、製造上の変動に追従させるものであればすべて適用でき、上記実施例に限定されるものではなく、発明の要旨を逸脱しない実施例の変形においてもこの発明に含まれる。
【0041】
【発明の効果】
以上説明したように、本発明の電圧増幅回路は、増幅回路が直流接続され、初段の反転増幅器における増幅動作の開始入力電圧を、2段目の反転増幅器の開始入力電圧より低い電圧に設定することで安定的に動作する増幅率の大きな増幅回路が得られる。さらに好ましい実施例として2段目の反転増幅器の開始入力電圧、及びクランプ電圧の設定を実質的に同一の回路構成要素で設定させるように構成することで、製造上の変動に連動させ、動作マージンを広げ、製造上の変動、使用上の電源電圧の変動に対して安定的に動作する増幅率の大きな電圧増幅回路を得ることが出来る。
【図面の簡単な説明】
【図1】本発明の第1実施例の回路図である。
【図2】本発明の第1実施例の入出力特性図である。
【図3】本発明の第1実施例の増幅段を連結した入出力特性図である。
【図4】図3において特性が変動した場合の説明図である。
【図5】本発明における第2実施例の回路図である。
【図6】本発明における第3実施例の回路図である。
【図7】本発明における第4実施例の回路図である。
【図8】従来技術の電圧増幅器の回路図である。
【図9】従来技術の電圧増幅器の入出力特性図である。
【符号の説明】
1:信号入力端子
2:信号出力端子
3:制御信号端子
11,12、14,15:反転増幅器
13、16,17:クランプ回路
18:非反転増幅器
C1:クランプコンデンサ
E1:クランプ電圧源
M1〜M19:トランジスタ
INV1:インバータ回路

Claims (6)

  1. 第1反転増幅器を前段として、これに直流接続された第2反転増幅器を有する電圧増幅回路において、前記第1反転増幅器における増幅動作の開始入力電圧は前記第2反転増幅器における増幅動作の開始入力電圧より低い電圧とすることを特徴とする電圧増幅回路。
  2. 前記第1反転増幅器の入力にクランプ電圧を供給するクランプ回路をさらに有し、該クランプ回路を構成する負荷側トランジスタと、前記第2反転増幅器のドライバートランジスタとは実質的に同一の閾値を有することを特徴とする請求項1記載の電圧増幅回路。
  3. 第1反転増幅器を前段として、これに直流接続された第2反転増幅器を有する電圧増幅回路において、ドレインとゲートが第1電位に接続された第1トランジスタと、ゲートが入力節点に、ソースが第2電位にそれぞれ接続された第2トランジスタとを有し、前記第1のトランジスタのソースと前記第2トランジスタのドレインとを接続し出力とする前記第1反転増幅器と、
    ドレインとゲートが前記第1電位に接続された第3トランジスタと、ゲートが前記第1反転増幅器の出力に、ソースが前記第2電位にそれぞれ接続された第4トランジスタとを有し、前記第3トランジスタのソースと前記第4トランジスタのドレインとを接続して出力とする前記第2反転増幅器とを有し、前記第4トランジスタの閾値は前記第2トランジスタの閾値より大きいことを特徴とする電圧増幅回路。
  4. クランプ節点にクランプ電圧を出力するクランプ回路をさらに有し、該クランプ回路は、ドレインとゲートが前記第1電位に共通接続された第6及び第8トランジスタと、ドレインとゲートが前記第6及び第8トランジスタのソースに、ソースが前記第2電位に共通接続された第7及び第9トランジスタとを有し、前記第6及び第8トランジスタのソースと前記第7及び第9トランジスタのゲート及びドレインが前記クランプ節点に接続され、
    前記クランプ回路は、ゲートを制御信号端子に、ドレイン又はソースを前記第1反転増幅器の入力節点に、ソース又はドレインを前記クランプ節点に接続された第5トランジスタをさらに有し、前記第4トランジスタと前記第8トランジスタの閾値は実質的に等しいことを特徴とする請求項3記載の電圧増幅回路。
  5. ドレインを前記第1電位に、ゲートを前記第2反転増幅器の出力に接続された第10トランジスタと、ゲートを前記第1反転増幅器の出力に、ソースを前記第2電位に接続された第11トランジスタとを有し、第10トランジスタのソースと第11トランジスタのドレインとを接続し、出力とする非反転増幅器を付加したことを特徴とする請求項3乃至4の何れか一項に記載の電圧増幅回路。
  6. 前記第1電位との接続点に電源供給制御用のトランジスタを挿入し、制御信号が活性時にはクランプ回路に前記第1電位を供給し、制御信号が非活性時には増幅部に前記第1電位を供給することを特徴とする請求項3乃至5の何れか一項に記載の電圧増幅回路。
JP2002314218A 2002-10-29 2002-10-29 電圧増幅回路 Pending JP2004153400A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2002314218A JP2004153400A (ja) 2002-10-29 2002-10-29 電圧増幅回路
US10/691,682 US7002413B2 (en) 2002-10-29 2003-10-22 Voltage amplification circuit
CNB2003101026246A CN1256804C (zh) 2002-10-29 2003-10-27 电压放大电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002314218A JP2004153400A (ja) 2002-10-29 2002-10-29 電圧増幅回路

Publications (1)

Publication Number Publication Date
JP2004153400A true JP2004153400A (ja) 2004-05-27

Family

ID=32375698

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002314218A Pending JP2004153400A (ja) 2002-10-29 2002-10-29 電圧増幅回路

Country Status (3)

Country Link
US (1) US7002413B2 (ja)
JP (1) JP2004153400A (ja)
CN (1) CN1256804C (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108111230A (zh) * 2018-01-19 2018-06-01 厦门优迅高速芯片有限公司 一种复用光通信光接收组件mon管脚的电路

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3721554B1 (en) * 2017-12-04 2023-04-19 Aselsan Elektronik Sanayi ve Ticaret Anonim Sirketi An active limiting system
CN110166009B (zh) * 2019-04-30 2022-05-13 思瑞浦微电子科技(苏州)股份有限公司 一种输入耐压保护架构

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS52123848A (en) * 1976-04-12 1977-10-18 Seiko Epson Corp Amplifier
JP2586393B2 (ja) * 1993-12-08 1997-02-26 日本電気株式会社 固体撮像素子の信号処理回路
JPH08274559A (ja) 1995-04-03 1996-10-18 Oki Electric Ind Co Ltd 出力電力制御装置
FR2737065A1 (fr) * 1995-07-21 1997-01-24 Philips Electronique Lab Dispositif semiconducteur incluant un amplificateur de puissance et appareil de telecommunication mobile incluant un tel dispositif semiconducteur

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108111230A (zh) * 2018-01-19 2018-06-01 厦门优迅高速芯片有限公司 一种复用光通信光接收组件mon管脚的电路
CN108111230B (zh) * 2018-01-19 2023-07-21 厦门优迅高速芯片有限公司 一种复用光通信光接收组件mon管脚的电路

Also Published As

Publication number Publication date
CN1256804C (zh) 2006-05-17
US20040104776A1 (en) 2004-06-03
US7002413B2 (en) 2006-02-21
CN1499711A (zh) 2004-05-26

Similar Documents

Publication Publication Date Title
KR100833624B1 (ko) 싱글 엔디드 2단 증폭기를 이용한 ab급 전차동 증폭기 및증폭 방법
JP3338771B2 (ja) 演算増幅器
US7310017B2 (en) Operational amplifier circuit
US7525359B2 (en) Duty cycle correction amplification circuit
JP2010266957A (ja) レギュレータ回路
JP2004248014A (ja) 電流源および増幅器
JP4820810B2 (ja) 全差動増幅装置
JP3806011B2 (ja) 電圧検出回路
JP2005303664A (ja) 差動増幅回路
JP2004153400A (ja) 電圧増幅回路
JPH11340753A (ja) 演算増幅器
JP2005353037A (ja) 定電圧回路
JP2007116568A (ja) 差動増幅器
JP4176002B2 (ja) 定電圧電源装置
JP4814747B2 (ja) 定電圧回路
JP4434759B2 (ja) 演算増幅回路
JP5369749B2 (ja) 定電圧回路
JP6949463B2 (ja) シングル差動変換回路
JP4867066B2 (ja) 増幅回路
JP4622499B2 (ja) バイアス電流回路
JP2005080090A (ja) 差動増幅回路の出力電圧制御回路及び電圧検出器
JP2009246934A (ja) 差動増幅器
JPH05199045A (ja) 増幅回路
JP2009177247A (ja) コンパレータ
JP3338295B2 (ja) レベルシフト回路

Legal Events

Date Code Title Description
RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20021202

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20030110

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20030110

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20040107

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050913

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20070703

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080107

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080219

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080421

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080527

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080725

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20080819

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20100421