JP2004153282A - 超伝導集積回路 - Google Patents
超伝導集積回路 Download PDFInfo
- Publication number
- JP2004153282A JP2004153282A JP2003382215A JP2003382215A JP2004153282A JP 2004153282 A JP2004153282 A JP 2004153282A JP 2003382215 A JP2003382215 A JP 2003382215A JP 2003382215 A JP2003382215 A JP 2003382215A JP 2004153282 A JP2004153282 A JP 2004153282A
- Authority
- JP
- Japan
- Prior art keywords
- squid
- superconducting
- quantum
- inductance
- capacitors
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N69/00—Integrated devices, or assemblies of multiple devices, comprising at least one superconducting element covered by group H10N60/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Abstract
【課題】単一フラックス量子パルスを、低直流電流で伝送する。
【解決手段】複数段の超伝導量子干渉デバイス(SQUID)と、これらデバイスにDC電流を供給する電流ソース10と、SQUIDの出力と次段SQUIDの入力との間に接続されて、単一フラックス量子パルスを結合するキャパシタ19と、SQUIDのコモン端子と次段SQUIDのコモン端子との間に接続されて、これらを交流的にカップリングするとともにこれらを直流的に分離するキャパシタ25とからなる。
【選択図】図5
【解決手段】複数段の超伝導量子干渉デバイス(SQUID)と、これらデバイスにDC電流を供給する電流ソース10と、SQUIDの出力と次段SQUIDの入力との間に接続されて、単一フラックス量子パルスを結合するキャパシタ19と、SQUIDのコモン端子と次段SQUIDのコモン端子との間に接続されて、これらを交流的にカップリングするとともにこれらを直流的に分離するキャパシタ25とからなる。
【選択図】図5
Description
本発明は、超伝導集積回路(「IC」)に関し、より詳細には、超伝導IC内の電流要求及び電子的ノイズを減少させること、超伝導ICで形成された単一フラックス量子ジョセフソン伝送ライン(JTL)、超伝導体リード線の自己インダクタンスの減少、前述の伝送ラインにおいて役立つコンデンサ・リード線の自己インダクタンスによって引き起こされる干渉を出さずに単一フラックス量子パルスを結合させることを可能にするコンデンサ設計、並びに、そのコンデンサ及び単一フラックス量子パルス伝送ラインを組み立てるための方法に関する。
ある温度で電気抵抗がゼロになることが見い出された金属及び合金が、一般に超伝導体と呼ばれる。そのような超伝導金属又は合金はそれぞれ、遷移温度(Tc)と呼ばれる特有の極低温を有し、その温度で、金属又は合金が超伝導になり、電気抵抗が測定可能な又は比較的高い値から、ゼロに変化する。
それらの金属及び合金は、室温では測定可能な電気抵抗値を有するが、超伝導状態では抵抗値を持たない。通常は、非常に低い温度つまり極低温に冷却されないならば、金属及び合金は超伝導状態を達成しない。超伝導状態の超伝導体のゼロ抵抗特性の結果として、例えば、それぞれの遷移温度以下に冷却された超伝導体で作られたループに誘導された電流は、永久に存続する。超伝導体あるいは超伝導金属と呼ばれるものの1つで、よく知られているものは、超硬合金であるニオブであり、ニオブは、9.2ケルビンの温度で超伝導状態に変化する。
それらの金属及び合金は、室温では測定可能な電気抵抗値を有するが、超伝導状態では抵抗値を持たない。通常は、非常に低い温度つまり極低温に冷却されないならば、金属及び合金は超伝導状態を達成しない。超伝導状態の超伝導体のゼロ抵抗特性の結果として、例えば、それぞれの遷移温度以下に冷却された超伝導体で作られたループに誘導された電流は、永久に存続する。超伝導体あるいは超伝導金属と呼ばれるものの1つで、よく知られているものは、超硬合金であるニオブであり、ニオブは、9.2ケルビンの温度で超伝導状態に変化する。
これまでに、デジタル電子デバイスが超伝導金属から形成され、そのようなデバイスの機能が実証されてきた。超伝導体のデジタル電子デバイスを構成する主要なエレメントは、60年代初めに発見されたジョセフソン接合である。ジョセフソン接合は、例えば、酸化アルミニウムのような非常に薄い電気絶縁層によって分けられた、ニオブのような超伝導体から成る2つの層で構成される。遷移温度に冷却され、「臨界電流」より小さい直流電流でバイアスをかけられると、ジョセフソン接合は、接合を横切る電圧降下及び電流の散逸を引き起こさずに、電流を処理する。結果的に、接合は熱を出さず、そのことは電子回路又は集積回路にとって重要な利点である。臨界電流以上のバイアスが印加された場合、ジョセフソン接合は、RF周波数の一連のパルスから成るRF信号を生成する。従って、臨界電流は、接合の電気的特性が変化する境界である。
別の興味深い特性は、単一フラックス量子パルスによって接合に導入される電流又はエネルギーが十分であれば、適切な直流バイアス電流に追加される時、ジョセフソン接合に接合用の臨界電流を瞬間的に超過させ、そして、量子位相における360度シフト、あるいはそうでなければ電子的な「フリップオーバ」と呼ばれる状態を引き起こさせる。単一フラックス量子パルスは、物理定数で1ピコ秒当たり2.07ミリボルト、あるいは別の言い方をすれば、1ピコヘンリー当たり2.07のミリアンペアである。そのシフトを起こす際に、接合は単一フラックス量子パルスを再生する。
超伝導体のデジタル電子デバイスは、通常、超伝導体の遷移温度以下の極低温を要求する。従って、その電子デバイスの必要なコンポーネントは、適切な冷却あるいは他の冷やすための装置である。そのデバイスはさらに、比較的大きな直流バイアス電流を必要とする。従って、別の必要なコンポーネントは、直流バイアス電流電源を有することであり、通常、各々が超伝導のIC内の各ジョセフソン接合に約0.1ミリアンペアを供給するよう要求される。そういった歓迎されない付随条件にもかかわらず、超伝導体デバイスは、例として、100GHz〜770GHzの非常な高速で、かつ現在の半導体デバイスでは得がたい極めて低い消費電力で、稼働することができる。高速稼働及び低消費電力であるため、超伝導電子デバイスは、相変わらず多くのアプリケーションにとって魅力的なデバイスである。
複数のジョセフソン接合を含む超伝導集積回路デバイスでは、接合が、絶縁体基板上に置かれたグランド層と呼ばれる共通の超伝導金属層の上に形成される。複数のジョセフソン接合デバイスは、「SQUID」(superconducting quantum interference device(超伝導量子干渉デバイス)の頭文字)と呼ばれるグループである2つ以上の接合のグループに論理的に分けられる。例えば、単一フラックス量子パルス伝送ラインは、直列に配列された多くのSQUIDを含み、その各々のSQUIDが、ここではジョセフソン・ループとも呼ばれる、超伝導のループ内で電気的に並列に接続された2つのジョセフソン接合を含む(例として、図5のジョセフソン接合1及び3を参照)。
ジョセフソン伝送ライン(JTL)への入力に導入される単一フラックス量子パルスは、そのライン内のSQUIDからSQUIDへ効果的に単一フラックス量子パルスを転送しながら、伝送ラインに沿って出力へ伝播する。さらに、そのパルスは、電流と電力利得を生じる各段で再生される。伝送ラインは、合計で2つ以上のジョセフソン接合を含み、伝送ラインを形成するジョセフソン接合(及びSQUID)の数は、SFQ(単一フラックス量子)パルスが通過する距離に比例する。
ジョセフソン伝送ライン(JTL)への入力に導入される単一フラックス量子パルスは、そのライン内のSQUIDからSQUIDへ効果的に単一フラックス量子パルスを転送しながら、伝送ラインに沿って出力へ伝播する。さらに、そのパルスは、電流と電力利得を生じる各段で再生される。伝送ラインは、合計で2つ以上のジョセフソン接合を含み、伝送ラインを形成するジョセフソン接合(及びSQUID)の数は、SFQ(単一フラックス量子)パルスが通過する距離に比例する。
動作時、SQUID内の各ジョセフソン接合は、あるレベルの直流電流でバイアスをかけられることが要求される。ジョセフソン接合は、グランド層としてしたがって、バイアス電源のグランド極性リード線のための接続点としての役割を呈する共通の超伝導金属に、直接的又は間接的に接続されるので、個々の接合デバイスによって要求される直流バイアス電流は加算的なものとなる。すなわち、直流バイアス電流は、各ジョセフソン接合と並列で、電流源である電源から供給される。超伝導体の超大規模集積回路(「VLSI」)のような、より複雑な超伝導デバイスは、さらにより多くのジョセフソン接合を含むので、既存の設計に従えば、さらにより大きなレベルの直流電流を供給することができる電源を必要とする。百万もの接合を備えた超伝導体VLSIのバイアス電流要求は、非常に低電圧の電源から、100アンペア以上を必要とすることがある。
電流用の給電ラインが、回路の働きを邪魔する大きな磁界を生成するので、大きな直流電流の必要性は好ましくない。さらに、極低温装置への電流伝達は、高い熱伝導率を持つヘビィーゲージのワイヤを必要とし、また、外部熱が取り込まれる経路を形成するので、極低温装置への負荷を増大させる。従って、熱負荷並びにシステム電源の総計の両方が増大してしまう。
バイアス源に対する直流電流要求を低下させるために採られるアプローチは、電気的な直列回路に様々なジョセフソン接合を配置し、かつ、ジョセフソン接合の各々を通して直流バイアス電流を直列で提供するために、以前より高電圧のバイアス電源を使用することである。その時、各接合は、動作に要求される同じ必要なバイアス電流を受け取る。そのような直列回路を形成するためには、前に説明した既存の設計におけるような、様々なSQUID(あるいは、ジョセフソン接合)を共通のグランド層(超伝導金属層)に接続する、ということができなくなる。代わりに、各SQUID(あるいは、ジョセフソン接合)は、分離したグランド層を保持しなければならず、個々のグランド層は、直流的に分離されていなければならない。
バイアス源に対する直流電流要求を低下させるために採られるアプローチは、電気的な直列回路に様々なジョセフソン接合を配置し、かつ、ジョセフソン接合の各々を通して直流バイアス電流を直列で提供するために、以前より高電圧のバイアス電源を使用することである。その時、各接合は、動作に要求される同じ必要なバイアス電流を受け取る。そのような直列回路を形成するためには、前に説明した既存の設計におけるような、様々なSQUID(あるいは、ジョセフソン接合)を共通のグランド層(超伝導金属層)に接続する、ということができなくなる。代わりに、各SQUID(あるいは、ジョセフソン接合)は、分離したグランド層を保持しなければならず、個々のグランド層は、直流的に分離されていなければならない。
先のアプローチは、必要な電気的な分離を提供しつつ、高電流の引き込みを排除することにより、バイアス電源問題を解決するように見える。しかしながら、そのような解決法は、回路の機能及び目的を考慮すると、十分ではない。単一フラックス量子パルス伝送ラインの例では、その目的は、伝送ラインに沿って1つのSQUIDから別のSQUIDへ、単一フラックス量子パルスを転送することである。個々のSQUIDが、互いに直流的に分離されているならば、決まった伝送ライン内で1つのSQUIDから別のSQUIDへ単一フラックス量子パルスを結合する、すなわち転送し、そしてSQUID間の直流を分離した状態に保持するただ一つの手段は、差動結合(ディファレンシャル・カップリング)を用いることである。差動結合を提供するためには、コンデンサが、SQUDのパルス伝送回路間の回路、及びそれのグランド層間の回路にも追加される。一連の分離されたアクティブ状態の交流増幅器に沿って交流信号を伝播させる設計が通常なされるように、あるコンデンサは、伝送ライン内の1つのSQUIDの出力から、次のSQUIDの入力に接続され、そして別のコンデンサは、1つのSQUIDのグランド層と次のSQUIDのグランド層との間に接続される。
超伝導ICの動作周波数は、非常に高く、そして、非常に低いインピーダンス相互接続、例えば、1オーム以上10オーム以下のインピーダンスを必要とする。従って、コンデンサの構造が本来持っている電気的特性は、誘電体、伝導性プレート、及び付随する電気リード線により、所要の静電容量だけでなく、好ましくない寄生インダクタンスも同様に含む。事実、先のコンデンサは、直列回路内のインダクタンス及びキャパシタンスと電気的に等価な回路を提供する。
低周波数であれば些細なものである寄生インダクタンスが、高周波数であるため非常に大きく、したがって、単一フラックス量子パルスの伝播を排除する圧倒的な影響をもたらすことが分かっている。言いかえれば、ジョセフソン接合の動作が本来持つ周波数及びスイッチング速度であれば、実際に、回路にキャパシタンスだけを追加することはできずに、インダクタンスも同様に追加される。そのインダクタンスは、キャパシタンスを通しての単一フラックス量子パルスの伝送にとって、マイナスの影響を及ぼすものである。
低周波数であれば些細なものである寄生インダクタンスが、高周波数であるため非常に大きく、したがって、単一フラックス量子パルスの伝播を排除する圧倒的な影響をもたらすことが分かっている。言いかえれば、ジョセフソン接合の動作が本来持つ周波数及びスイッチング速度であれば、実際に、回路にキャパシタンスだけを追加することはできずに、インダクタンスも同様に追加される。そのインダクタンスは、キャパシタンスを通しての単一フラックス量子パルスの伝送にとって、マイナスの影響を及ぼすものである。
インダクタンスは、単一フラックス量子パルスによって回路内に生じる電流を、減少させる。ループ内の次のSQUIDの入力段でジョセフソン接合に供給される電流が減少するために、直流バイアス電流、及び減少されたパルス電流の合計は、ジョセフソン接合が「フリップオーバ」するのに必要な臨界電流を達成したり、SQUIDを通して単一フラックス量子パルスを伝送するには、不十分である。接合が電流を流したままの状態で、事実上、単一フラックス量子パルスは消滅する。
先の逆効果によって、段と段との間の直流分離を達成するために、バイアス電源に対する直流電流要求を低減させることも、SQUID回路にコンデンサを組み入れることもできないので、目標は実際には実現できない。本発明は、単一フラックス量子パルスの伝送に際して、逆効果を生じることなく、所望の電気的分離を達成するための、実際に実現可能な手段を実現する。
このように、本発明の目的は、超伝導集積回路内のグランド層の境界を越えて、単一フラックス量子パルスを伝播させることを可能にすることである。
先の逆効果によって、段と段との間の直流分離を達成するために、バイアス電源に対する直流電流要求を低減させることも、SQUID回路にコンデンサを組み入れることもできないので、目標は実際には実現できない。本発明は、単一フラックス量子パルスの伝送に際して、逆効果を生じることなく、所望の電気的分離を達成するための、実際に実現可能な手段を実現する。
このように、本発明の目的は、超伝導集積回路内のグランド層の境界を越えて、単一フラックス量子パルスを伝播させることを可能にすることである。
本発明のさらなる目的は、多数のジョセフソン接合を含んでいる超伝導ICに電力を供給するのに必要な直流電流を著しく減少させることである。
また本発明のさらなる目的は、超伝導電子回路内に結合カップリング・キャパシタンスを導入し、かつ同時に、カップリング・キャパシタンス用の配線リード線が有する寄生インダクタンスの影響を低減する手段を提供することである。
本発明の別の目的は、超伝導集積回路内に、マイナスのインダクタンスを生成することである。
本発明のさらに別の目的は、超伝導集積回路用の新しいキャパシタンスを生成することである。
また、本発明の補助的な目的は、超伝導集積回路内に誘電性エレメントを形成する方法を提供することである。
また本発明のさらなる目的は、超伝導電子回路内に結合カップリング・キャパシタンスを導入し、かつ同時に、カップリング・キャパシタンス用の配線リード線が有する寄生インダクタンスの影響を低減する手段を提供することである。
本発明の別の目的は、超伝導集積回路内に、マイナスのインダクタンスを生成することである。
本発明のさらに別の目的は、超伝導集積回路用の新しいキャパシタンスを生成することである。
また、本発明の補助的な目的は、超伝導集積回路内に誘電性エレメントを形成する方法を提供することである。
本発明においては、超伝導集積回路内に含まれたコンデンサが、直列回路内のキャパシタンス及びインダクタンスの両方の機能を発揮することを認識する。別々に考慮すると、インダクタンスが大きいと、その直列回路の一端に印加された任意の単一フラックス量子電圧パルスは、インダクタンス・コイルの両端に現われるが、回路の他端まで通過することができない。通常は、超伝導配線の下にあるグランド層(グランド・プレーン)は連続型であり、これにより、当技術分野ではよく知られているように、インダクタンスが非常に減少される。そのようなグランド層がこのケースでは存在しないので、コンデンサ構造に関連するインダクタンスは大きい。主要な発見は、超伝導金属の層(以後は「スカイ・プレーン」と証する)である追加の超伝導体が、コンデンサの近くに配置されると、前述の直列回路の電気特性を効果的に変化させ、好ましくないインダクタンスのレベルを著しく減少させる。このいわゆる「スカイ・プレーン」は、グランド層間のグランド層としての役割をし、そのために、コンデンサ・リード線のインダクタンスを劇的に減少させる。高容量を持つ直列回路に対して正味の特性を提供しながら、正味の又は結果のインダクタンスは、十分に低い(あるいは些細な)値である。その結果、コンデンサを通してSFQパルスを送ることが、初めて可能となる。
さらに、本発明に従って、超伝導集積回路は、コンデンサを形作るための第1及び第2の金属プレートの間にはさまれた誘電体層と、コンデンサ及びコンデンサのリード線と磁束結合を行う関係にある、コンデンサの上に配置される超伝導体の層と、第1及び第2の金属プレートにそれぞれ電気的に接続される第1の端子を備えた第1のジョセフソン接合及び第2のジョセフソン接合とを含み、それによって第1のジョセフソン接合によって生成される単一フラックス量子パルスが、第2のジョセフソン接合に、コンデンサを通して結合される。
本発明の一実施例では、コンデンサの誘電体は、第1の金属プレートの金属の酸化物からなる。
超伝導集積回路用のコンデンサを形成する新しい方法に従って、第1の金属プレートは、誘電体として役立つ金属酸化膜を生成するため、及び、金属プレートと一体となった単一のアセンブリを形成するために、陽極酸化される。より具体的に言えば、シリコン・ウェーハ上の階層の中に所定のパターンの金属及び絶縁体を生成するために用いられる、標準的な写真平版のマスク及びエッチングの手法が、ウェーハ上の絶縁層を生成するために通常用いられる絶縁体よりも著しく大きな誘電率を持つ絶縁酸化物からなる一体型の層を生成するために、金属層の一部の陽極酸化を含むよう改善される。
さらに本発明の実施例では、前述の方法は、超伝導デジタル集積回路内の信号経路において、あるいは、超伝導IC内に含まれる能動回路の様々な段のグランド層の分離においてのどちらか一方、あるいは両方の状況において、超伝導デジタル集積回路の段の間に直流分離を提供するコンデンサの組立てに適応される。その方法においては、ICの中で最も低位のセグメントに分けられた金属層が、そのセグメントを電気的に共通に配置しておいて、セグメントの間にブリッジを接続する金属と共に形成される。そして、そのセグメント及びブリッジは、コンデンサの少なくとも誘電体を形成するために陽極酸化され、陽極酸化の後に、その区分がもはや電気的に共に接続されないように、ブリッジを接続する金属が除去される。
本発明の一実施例では、コンデンサの誘電体は、第1の金属プレートの金属の酸化物からなる。
超伝導集積回路用のコンデンサを形成する新しい方法に従って、第1の金属プレートは、誘電体として役立つ金属酸化膜を生成するため、及び、金属プレートと一体となった単一のアセンブリを形成するために、陽極酸化される。より具体的に言えば、シリコン・ウェーハ上の階層の中に所定のパターンの金属及び絶縁体を生成するために用いられる、標準的な写真平版のマスク及びエッチングの手法が、ウェーハ上の絶縁層を生成するために通常用いられる絶縁体よりも著しく大きな誘電率を持つ絶縁酸化物からなる一体型の層を生成するために、金属層の一部の陽極酸化を含むよう改善される。
さらに本発明の実施例では、前述の方法は、超伝導デジタル集積回路内の信号経路において、あるいは、超伝導IC内に含まれる能動回路の様々な段のグランド層の分離においてのどちらか一方、あるいは両方の状況において、超伝導デジタル集積回路の段の間に直流分離を提供するコンデンサの組立てに適応される。その方法においては、ICの中で最も低位のセグメントに分けられた金属層が、そのセグメントを電気的に共通に配置しておいて、セグメントの間にブリッジを接続する金属と共に形成される。そして、そのセグメント及びブリッジは、コンデンサの少なくとも誘電体を形成するために陽極酸化され、陽極酸化の後に、その区分がもはや電気的に共に接続されないように、ブリッジを接続する金属が除去される。
本発明はまた、順次配置された複数段の超伝導量子干渉デバイス(SQUID)であって、各SQUIDが回路コモン端子、入力端子、及び出力端子を有している、複数のSQUIDを備えている単一フラックス量子伝送ラインにおいて、複数段のSQUIDは、
単一フラックス量子伝送ラインの入力端において単一フラックス量子パルスを受け取り、該パルスに応答して、自身の出力端子に単一フラックス量子パルスを提供する初段のSQUIDと、
自身の入力端子において単一フラックス量子パルスを受け取り、該パルスに応答して、単一フラックス量子伝送ラインの出力端に単一フラックス量子パルスを提供する最終段のSQUIDと、
電流出力端子及び電流リターン端子を有するDCバイアス電流ソースであって、該電流出力端子が初段のSQUIDの入力端子に接続され、電流リターン端子が最終段のSQUIDの回路コモン端子に接続されているDCバイアス電流ソースであって、最終段のSQUID以外の各SQUIDの回路コモン端子が次段のSQUIDの入力端子に接続されて、DCバイアス電流ソースからの電流の電流経路を構成する、DCバイアス電流ソースと、
初段のSQUIDの入力端子を、単一フラックス量子パルスソース(SFQソース)の第1の極性端子に接続する手段と、
初段のSQUIDの回路コモン端子を、SFQソースの第2の極性端子に接続する手段と、
順次に接続された複数段のSQUIDの数よりも1少ない数からなる第1の複数のキャパシタであって、各キャパシタが、1つのSQUIDの出力端子とその次段のSQUIDの入力端子との間に接続されて、当該SQUIDから次段のSQUIDに単一フラックス量子パルスを結合する第1の複数のキャパシタと、
第1の複数のキャパシタの数と等しい数からなる第2の複数のキャパシタであって、各キャパシタが、1つのSQUIDの回路コモン端子とその次段のSQUIDの回路コモン端子との間に接続されて、これらコモン端子を交流的にカップリングするとともにこれらを直流的に分離する第2の複数のキャパシタと
からなることを特徴とする単一フレックス量子伝送ラインを提供する。
上記した単一フレックス量子伝送ラインはさらに、第1及び第2の複数のキャパシタの各々に直列接続されたインダクタンスであって、単一フレックス量子パルスの伝送を阻止しないよう設定されたインダクタンスを備えていることが好ましい。また、さらに、第1及び第2の複数のキャパシタの各々に結合され、当該キャパシタを介しての単一フレックス量子パルスの伝送を阻止するに十分な自己インダクタンスを有する第1及び第2のリードと、第1及び第2の複数のキャパシタの各々に対応して設けられ、第1及び第2のリードの自己インダクタンスをオフセットする負のインダクタンスを提供する手段とを備え、第1及び第2の複数のキャパシタの各々のインダクタンスは、第1及び第2のリードの自己インダクタンスと負のインダクタンスとの総和となるように構成されていることが好ましい。負のインダクタンスを提供する手段は、第1及び第2の複数のキャパシタの各々から離間しかつ該キャパシタに重なっている超伝導金属層で構成され、該超伝導金属層は、各キャパシタの第1及び第2のリードを含んでいることが好ましい。
単一フラックス量子伝送ラインの入力端において単一フラックス量子パルスを受け取り、該パルスに応答して、自身の出力端子に単一フラックス量子パルスを提供する初段のSQUIDと、
自身の入力端子において単一フラックス量子パルスを受け取り、該パルスに応答して、単一フラックス量子伝送ラインの出力端に単一フラックス量子パルスを提供する最終段のSQUIDと、
電流出力端子及び電流リターン端子を有するDCバイアス電流ソースであって、該電流出力端子が初段のSQUIDの入力端子に接続され、電流リターン端子が最終段のSQUIDの回路コモン端子に接続されているDCバイアス電流ソースであって、最終段のSQUID以外の各SQUIDの回路コモン端子が次段のSQUIDの入力端子に接続されて、DCバイアス電流ソースからの電流の電流経路を構成する、DCバイアス電流ソースと、
初段のSQUIDの入力端子を、単一フラックス量子パルスソース(SFQソース)の第1の極性端子に接続する手段と、
初段のSQUIDの回路コモン端子を、SFQソースの第2の極性端子に接続する手段と、
順次に接続された複数段のSQUIDの数よりも1少ない数からなる第1の複数のキャパシタであって、各キャパシタが、1つのSQUIDの出力端子とその次段のSQUIDの入力端子との間に接続されて、当該SQUIDから次段のSQUIDに単一フラックス量子パルスを結合する第1の複数のキャパシタと、
第1の複数のキャパシタの数と等しい数からなる第2の複数のキャパシタであって、各キャパシタが、1つのSQUIDの回路コモン端子とその次段のSQUIDの回路コモン端子との間に接続されて、これらコモン端子を交流的にカップリングするとともにこれらを直流的に分離する第2の複数のキャパシタと
からなることを特徴とする単一フレックス量子伝送ラインを提供する。
上記した単一フレックス量子伝送ラインはさらに、第1及び第2の複数のキャパシタの各々に直列接続されたインダクタンスであって、単一フレックス量子パルスの伝送を阻止しないよう設定されたインダクタンスを備えていることが好ましい。また、さらに、第1及び第2の複数のキャパシタの各々に結合され、当該キャパシタを介しての単一フレックス量子パルスの伝送を阻止するに十分な自己インダクタンスを有する第1及び第2のリードと、第1及び第2の複数のキャパシタの各々に対応して設けられ、第1及び第2のリードの自己インダクタンスをオフセットする負のインダクタンスを提供する手段とを備え、第1及び第2の複数のキャパシタの各々のインダクタンスは、第1及び第2のリードの自己インダクタンスと負のインダクタンスとの総和となるように構成されていることが好ましい。負のインダクタンスを提供する手段は、第1及び第2の複数のキャパシタの各々から離間しかつ該キャパシタに重なっている超伝導金属層で構成され、該超伝導金属層は、各キャパシタの第1及び第2のリードを含んでいることが好ましい。
本発明はまた、第1及び第2の超伝導量子干渉デバイス(SQUID)を備えている超伝導集積回路であって、各SQUIDが第1及び第2のジョセフソン接合、グランド層、単一フレックス量子入力端子、及び単一フレックス量子出力端子を有しており、かつ、第1のSQUIDのグランド層が第2のSQUIDのグランド層と分離されている、超伝導集積回路において、
第1のSQUIDの単一フレックス量子出力端子と第2のSQUIDの単一フレックス量子入力端子との間に接続された第1のキャパシタンスと、
第1のSQUIDのグランド層と第2のSQUIDのグランド層との間に接続された第2のキャパシタンスであって、第1のキャパシタとともに、第1のSQUIDの単一フレックス量子出力端子と第2のSQUIDの単一フレックス入力端子との間で単一フレックス量子パルスを結合する、第2のキャパシタンスと、
第1のSQUIDのグランド層を第2のSQUIDの単一フレックス入力端子に接続して、第1及び第2のSQUIDを直流的に直列接続回路とする第1の電気的リード手段と、
該直流的な直列接続回路の両端に直流電流供給手段を接続して、第1及び第2のSQUIDの両方にバイアス電流を供給する第2の電気的リード手段と
からなることを特徴とする超伝導集積回路を提供する。
この超伝導集積回路において、第1及び第2のキャパシタンスの各々は、第2のSQUIDへ単一フラックス量子パルスが伝送されるのを阻止するに十分な自己インダクタンス特性を呈する手段を備え、超伝導集積回路はさらに、第1及び第2のキャパシタンスに関する自己インダクタンスを、単一フレックス量子パルスが第1及び第2のキャパシタスを介して伝送されるのを阻止しないようなレベルに最小化して、第2のSQUIDへの単一フレックス量子の伝送を可能にする磁束抑圧手段を備えていることが好ましい。磁束抑圧手段はさらに、第1及び第2のキャパシタンスに重なって配置される超伝導金属層を備え、該超伝導金属層によって、第1及び第2のキャパシタンスを介する単一フレックス量子の伝播によって生成される磁束をインターセプトして抑圧するよう構成されていることが好ましい。また、超伝導集積回路はさらに、回路中に負のインダクタンスを導入して、第1及び第2のキャパシタンスの自己インダクタンス特性をうち消す手段を備え、正味のインダクタンスが、第1及び第2のキャパシタンスを介しての単一フレックス量子パルスの伝送を阻止するには不十分となって、第2のSQUIDへの単一フレックス量子の伝送を可能とすることが好ましい。
第1のSQUIDの単一フレックス量子出力端子と第2のSQUIDの単一フレックス量子入力端子との間に接続された第1のキャパシタンスと、
第1のSQUIDのグランド層と第2のSQUIDのグランド層との間に接続された第2のキャパシタンスであって、第1のキャパシタとともに、第1のSQUIDの単一フレックス量子出力端子と第2のSQUIDの単一フレックス入力端子との間で単一フレックス量子パルスを結合する、第2のキャパシタンスと、
第1のSQUIDのグランド層を第2のSQUIDの単一フレックス入力端子に接続して、第1及び第2のSQUIDを直流的に直列接続回路とする第1の電気的リード手段と、
該直流的な直列接続回路の両端に直流電流供給手段を接続して、第1及び第2のSQUIDの両方にバイアス電流を供給する第2の電気的リード手段と
からなることを特徴とする超伝導集積回路を提供する。
この超伝導集積回路において、第1及び第2のキャパシタンスの各々は、第2のSQUIDへ単一フラックス量子パルスが伝送されるのを阻止するに十分な自己インダクタンス特性を呈する手段を備え、超伝導集積回路はさらに、第1及び第2のキャパシタンスに関する自己インダクタンスを、単一フレックス量子パルスが第1及び第2のキャパシタスを介して伝送されるのを阻止しないようなレベルに最小化して、第2のSQUIDへの単一フレックス量子の伝送を可能にする磁束抑圧手段を備えていることが好ましい。磁束抑圧手段はさらに、第1及び第2のキャパシタンスに重なって配置される超伝導金属層を備え、該超伝導金属層によって、第1及び第2のキャパシタンスを介する単一フレックス量子の伝播によって生成される磁束をインターセプトして抑圧するよう構成されていることが好ましい。また、超伝導集積回路はさらに、回路中に負のインダクタンスを導入して、第1及び第2のキャパシタンスの自己インダクタンス特性をうち消す手段を備え、正味のインダクタンスが、第1及び第2のキャパシタンスを介しての単一フレックス量子パルスの伝送を阻止するには不十分となって、第2のSQUIDへの単一フレックス量子の伝送を可能とすることが好ましい。
本発明はまた、グランド層の境界にわたって単一フレックス量子パルスの差動的な伝送を提供する超伝導装置において、
グランド層の境界にわたって単一フレックス量子パルスを差動的に結合するには十分に小さい大きさの寄生インダクタンスをそれぞれが有する一対の超伝導キャパシタであって、各超伝導キャパシタは、離間して対向して配置されてキャパシタンスを画成する第1及び第2の超伝導金属層と、これら第1及び第2の超伝導金属層にそれぞれ対応づけられた第1及び第2のリードとを備えている、一対の超伝導キャパシタと、
該一対の超伝導キャパシタの第1及び第2の超伝導金属層及び第1及び第2のリードに離間して重なっており、該一対の超伝導キャパシタそれぞれの寄生インダクタンスを低減させる超伝導金属層と
からなることを特徴とする超伝導装置を提供する。
グランド層の境界にわたって単一フレックス量子パルスを差動的に結合するには十分に小さい大きさの寄生インダクタンスをそれぞれが有する一対の超伝導キャパシタであって、各超伝導キャパシタは、離間して対向して配置されてキャパシタンスを画成する第1及び第2の超伝導金属層と、これら第1及び第2の超伝導金属層にそれぞれ対応づけられた第1及び第2のリードとを備えている、一対の超伝導キャパシタと、
該一対の超伝導キャパシタの第1及び第2の超伝導金属層及び第1及び第2のリードに離間して重なっており、該一対の超伝導キャパシタそれぞれの寄生インダクタンスを低減させる超伝導金属層と
からなることを特徴とする超伝導装置を提供する。
本発明はさらに、スクイッドを直流的に分離した状態において、単一フレックス量子パルスをスクイッドとスクイッドとの間を差動的に結合するには十分に小さい大きさの寄生インダクタンスを有する一対の超伝導集積回路キャパシタにおいて、
電気的絶縁材料からなる基板と、
超伝導金属からなる第1〜第4のプレート電極であって、第1及び第4のプレート電極が基板上に配置されている、第1〜第4のプレート電極と、
第1及び第2の誘電体層であって、第1の誘電体層が第1のプレート電極と接触して重なっており、第1の誘電体層に第2のプレート電極が接触して重なって、第1のキャパシタンスを画成しており、第2の誘電体層が第3のプレート電極と接触して重なっており、第2の誘電体層に第4のプレート電極が接触して重なって、第2のキャパシタンスを画成している、第1及び第2の誘電体層と、
第2のプレート電極から延在している超伝導金属からなる第1の電気的リードと、
第4のプレート電極から延在している超伝導金属からなる第2の電気的リードと、
第1〜第4のプレート電極並びに第1及び第2の電気的リードから離間してこれらをカバーする超伝導金属層と
からなることを特徴とする超伝導集積回路キャパシタを提供する。
電気的絶縁材料からなる基板と、
超伝導金属からなる第1〜第4のプレート電極であって、第1及び第4のプレート電極が基板上に配置されている、第1〜第4のプレート電極と、
第1及び第2の誘電体層であって、第1の誘電体層が第1のプレート電極と接触して重なっており、第1の誘電体層に第2のプレート電極が接触して重なって、第1のキャパシタンスを画成しており、第2の誘電体層が第3のプレート電極と接触して重なっており、第2の誘電体層に第4のプレート電極が接触して重なって、第2のキャパシタンスを画成している、第1及び第2の誘電体層と、
第2のプレート電極から延在している超伝導金属からなる第1の電気的リードと、
第4のプレート電極から延在している超伝導金属からなる第2の電気的リードと、
第1〜第4のプレート電極並びに第1及び第2の電気的リードから離間してこれらをカバーする超伝導金属層と
からなることを特徴とする超伝導集積回路キャパシタを提供する。
超伝導集積回路デバイス内に集積されたコンデンサを通して単一フラックス量子パルスをうまく伝送することが、本開示で示された様々な発明の本質である。その最も単純な構造では、コンデンサが、平らな2つの電極の間に誘電体をはさむことで形成される。コンデンサは、直流を阻止する一方で、誘電体を通して交流の電圧と電流を通過させる。コンデンサの電極、及び配線すなわちそれらの電極へのリード線は、動作中に電流を流すが、それにより磁束を生成し、そのために、キャパシタンスを備えた直列回路内に存在するインダクタンスを本質的に生成する。先の背景説明で記述したように、そのインダクタンスは、単一フラックス量子パルスに対して圧倒的な影響をもたらし、事実上、そのパルスを消滅させる。本発明に従った、超伝導集積回路内に集積される斬新なコンデンサは、コンデンサへの配線の持つインダクタンスを効果的に減少させる追加エレメントを包含させることによって、インダクタンスを著しく減少させる。実際、スカイ・エレメントと称する追加エレメントは、直列回路にマイナスのインダクタンスを追加する。そのマイナスのインダクタンスの効力が、コンデンサ配線の直列インダクタンスを、非常に低レベルに減少させるので、正味のインダクタンスは、単一フラックス量子パルスに悪影響を与えることがない。
よく知られているように、超伝導集積回路は、シングル・チップ上にデジタル超伝導体回路のすべてを保持する単一で一体型構造を生成するために、組立て半導体デバイスの中で使用される技術に類似する、従来の写真平版のマスク及びエッチング技術に従って構築される。
図1は、本発明を組み込んだ超伝導集積回路の実施例を示したレイアウトである。ICは様々な層の中のエレメントで構築されるので、製図法的な慣例では、ICチップの層の中でより高いところにあるエレメントを最も細い線で描き、そしてエレメントがレベル内のどの低さに現われるかに基づいて、線の太さを増大させるグラデーションが用いられる。ICは、2つのジョセフソン接合A45及びA48、2つのコンデンサA52及びA60、金属配線LS1〜LS4、超伝導金属層54、及び様々な他のエレメント及び配線を含み、それらは、図2及び3の断面図と関連して、より詳細に説明される。
図1は、本発明を組み込んだ超伝導集積回路の実施例を示したレイアウトである。ICは様々な層の中のエレメントで構築されるので、製図法的な慣例では、ICチップの層の中でより高いところにあるエレメントを最も細い線で描き、そしてエレメントがレベル内のどの低さに現われるかに基づいて、線の太さを増大させるグラデーションが用いられる。ICは、2つのジョセフソン接合A45及びA48、2つのコンデンサA52及びA60、金属配線LS1〜LS4、超伝導金属層54、及び様々な他のエレメント及び配線を含み、それらは、図2及び3の断面図と関連して、より詳細に説明される。
図2は、図1の切断線2−2に沿って切り取られた側面図であり、超伝導集積回路の一部を表わし、コンデンサA51及び2つのジョセフソン接合A45及びA49の構造を示す断面図である。超伝導集積回路は、半導体技術分野で一般に用いられるのと同じウェーハであるシリコン・ウェーハA34上に組み立てられる。後にも説明するが、従来の薄膜写真平版のマスク及びエッチング技術により、金属及び絶縁体の様々な層が、集積回路の中に形成される。
誘電体である絶縁層A35は、ウェーハの表面に熱を使って成長され、底部金属層に対するベースとしての役割をする。底部金属層は分離した部分で示されている。この底部金属層は、好適にはニオブ(Nb)から成る分離した超伝導金属層A36、A37及びA38を含み、それらは、好適には二酸化ケイ素(SiO2)から成る絶縁部分A39により分離されている。図の左側に示される1組の配線層A41及びA43もまたニオブからなり、階層内の高い方に含まれる。ジョセフソン接合A45は3つの層で形成される。それらの層は、ニオブ金属、酸化アルミニウム、及びニオブ金属であり、その厚みは、一例であるが、それぞれ200nm(ナノメートル)、5nm及び100nmである。その接合の下位層は、上位層より大きな幅を持ち、第1の配線層である金属層A41である。もう一つの超伝導金属層A46は、接合A45の上に形成され、上位の配線層A43への電気的な導通通路を提供する。
誘電体である絶縁層A35は、ウェーハの表面に熱を使って成長され、底部金属層に対するベースとしての役割をする。底部金属層は分離した部分で示されている。この底部金属層は、好適にはニオブ(Nb)から成る分離した超伝導金属層A36、A37及びA38を含み、それらは、好適には二酸化ケイ素(SiO2)から成る絶縁部分A39により分離されている。図の左側に示される1組の配線層A41及びA43もまたニオブからなり、階層内の高い方に含まれる。ジョセフソン接合A45は3つの層で形成される。それらの層は、ニオブ金属、酸化アルミニウム、及びニオブ金属であり、その厚みは、一例であるが、それぞれ200nm(ナノメートル)、5nm及び100nmである。その接合の下位層は、上位層より大きな幅を持ち、第1の配線層である金属層A41である。もう一つの超伝導金属層A46は、接合A45の上に形成され、上位の配線層A43への電気的な導通通路を提供する。
第2のジョセフソン接合A48は、第1のジョセフソン接合と同じように、3つの層で形成され、ジョセフソン接合A45の場合と同様の3層の材料からなる。超伝導金属層A49は、接合A48の上に配置され、それと電気的に接続される。好適にはニオブから成る超伝導金属配線層A50は、階層内の金属層A49の上に配置され、それと電気的に接続し、その結果、下にあるジョセフソン接合A48の端子と接続される。高誘電体A51の層は、金属層A37の上表面に置かれる。後にこの中で記述されるように、製造における現実性のために、同じ誘電層が、底部金属層A36及びA38の上表面にも存在する。
金属層A52は、誘電性のA51の上に配置され、コンデンサの1つの電極として働く。そのコンデンサは、利便性のためにA52として示される。金属層A52は、誘電性のA51の上表面より表面積が小さい。金属層A37の表面部分及び金属層A52は、コンデンサの並行プレートとして働き、その間に高誘電層A51の部分を挟む。層A52及びA37の間に挟まれた領域だけがコンデンサとして働くので、A51の残りの誘電性表面は余分である。その余分は動作に不利な影響を与えないので、余剰誘電体を除去するよりもその場に残すことの方が、簡単である。
金属層A52は、誘電性のA51の上に配置され、コンデンサの1つの電極として働く。そのコンデンサは、利便性のためにA52として示される。金属層A52は、誘電性のA51の上表面より表面積が小さい。金属層A37の表面部分及び金属層A52は、コンデンサの並行プレートとして働き、その間に高誘電層A51の部分を挟む。層A52及びA37の間に挟まれた領域だけがコンデンサとして働くので、A51の残りの誘電性表面は余分である。その余分は動作に不利な影響を与えないので、余剰誘電体を除去するよりもその場に残すことの方が、簡単である。
コンデンサの誘電体A51は、集積回路の他の金属部分を絶縁する誘電体とは異なり、その材料は、以前に記述した二酸化ケイ素であり、より高い誘電率を持つ。高い誘電性の誘電体A51は、その下に配置される金属層A37の酸化物である酸化ニオブ(Nb2O5)を構成要素とし、それと一緒に、単一の一体型アセンブリを形成する。酸化ニオブは、約40の高い誘電率を持つ誘電体であり、それは、金属層を絶縁するために用いられる誘電体である酸化ケイ素の誘電率より約10倍大きい。誘電率が高いため、酸化ケイ素を用いるよりも、小さな面積でより高い静電容量を得ることが可能である。
またジョセフソン接合A45の端子に接続された配線A43は、金属のバイア層A53、その下に横たわり接続しているバイアV1、及び金属のバイアA37によって、形成されたコンデンサの一方の側とも間接的に接続される。第2のジョセフソン接合A48に接続された配線層A50は、バイアV2を通して、そのコンデンサの別の端子と接続される。図の右側の、ニオブから成ることが適切である超伝導金属層A47は、二酸化ケイ素から構成されることが適切である絶縁層の上部に形成され、バイアV3を通して回路コモンとして働く底部金属A38に電気的に接続する。
図示されるように、図2の断面図における金属層A54及び層A34の間に位置する領域は、空白で表されているエリアである空洞を含んでいる。この分野の技術を持つ人々であれば分かるように、空白は、電気的に伝導性のない材料、つまり絶縁体で構成されていて、完全に満たされたアセンブリを形成するために種々の段の中に置かれる。その絶縁体のうちのいくつかをA35及びA39として個々に示したが、その他の絶縁体は、本発明を理解するために必要でない情報及び詳細によって、図及び本記述を不必要に複雑にするのを避けるために、個々に描かれたり、あるいは示されたりしていない。
個々に示されていない絶縁層は、金属層A43及びA50の上に形成される。ニオブから成ることが適切である超伝導金属層A54は、その絶縁層の上に配置される。先の金属層あるいはプレートは、図1のレイアウトの中で示されるように、広域をカバーし、今までに記述され形成されたエレメントのすべて、すなわちコンデンサ(複数可)A52及びA60に隣接するジョセフソン接合A45及びA48を十分にカバーし、そして、間隔をおいて配置された低位の金属セグメント間に接続されたコンデンサが含まれているところも、同様にカバーする。図1に続けて、以前に引用されたスカイ・プレーンである超伝導金属層A54は、記述されたコンデンサを通る電流によって生成される磁気フィールドを押さえる働きをし、また、以前に引用された追加エレメントである。さらに超伝導金属層A54は、コンデンサと共同で機能し、インピーダンスを低下させて、コンデンサを通して単一フラックス量子パルスを伝送させる。
本発明の望ましい形態は、後述される図4の回路図に描かれるような信号回路の中に直流分離を含むだけでなく、コンデンサA52を通して共に連結される2つのジョセフソン接合A45及びA48の回路コモン間にも直流分離を含む。そのような実施例では、図2で示されたように、回路コモンA36及びA38がセグメントに分けられて、それらのセグメントが第2のコンデンサを通して連結される。
図3は、図1の線3−3に沿って得られた、図1の集積回路の別のビューを示す断面図である。図3に示されるように、形成された第2のコンデンサA60が、金属セグメントA36及びA38との間に接続され、これらを直流分離する。このコンデンサは、図1中のコンデンサA52と同じ構造である。従って、LS3につなげられる金属電極は、誘電層の上面に接しており、コンデンサの一方のプレートとして働き、その下に来る金属セグメント37aは、コンデンサにとって第2の金属プレートとして働く。コンデンサへの上部電極は、リード線LS3及びもう一つのバイアを通して、回路コモンであるセグメントA36に接続する。第2の電極は、バイア、金属配線LS4、及び図の右側に示される第2のバイアを介して、セグメントA38に接続される。
図3は、図1の線3−3に沿って得られた、図1の集積回路の別のビューを示す断面図である。図3に示されるように、形成された第2のコンデンサA60が、金属セグメントA36及びA38との間に接続され、これらを直流分離する。このコンデンサは、図1中のコンデンサA52と同じ構造である。従って、LS3につなげられる金属電極は、誘電層の上面に接しており、コンデンサの一方のプレートとして働き、その下に来る金属セグメント37aは、コンデンサにとって第2の金属プレートとして働く。コンデンサへの上部電極は、リード線LS3及びもう一つのバイアを通して、回路コモンであるセグメントA36に接続する。第2の電極は、バイア、金属配線LS4、及び図の右側に示される第2のバイアを介して、セグメントA38に接続される。
図2及び3の断面図で示された超伝導集積回路の部分が、図4の回路図で表される。図4の回路図から明らかなように、コンデンサA52は、ジョセフソン接合A45及びジョセフソン接合A48との間に段間のカップリング・キャパシタンスを形作る。インダクタンスLS1及びインダクタンスLS2は、ジョセフソン接合A45とA48の間のコンデンサに接続するリード線あるいは配線に関連する自己インダクタンスで、スカイ・プレーン層を含めることで生じる自己インダクタンスの正味の又は減少させられたレベルを表わす。インダクタンスL1及びL2は、ジョセフソン接合A45及びA48にそれぞれ関連する配線の自己インダクタンスとして識別される。後者のインダクタンスの値は、スカイ・プレーンA54に影響されない。先のものは、回路を通過する信号経路として識別される。コンデンサA60は、左からの回路である回路コモンを、右側のその回路から直流分離する。インダクタンスLS3及びLS4は、回路コモンにコンデンサA60を接続するリード線すなわち配線に関連する自己インダクタンスであって、スカイ・プレーン層を含めることで生じる自己インダクタンスの正味の又は減少させられるレベルを表わす。スカイ・プレーンは、回路コモンのカップリング・パス(結合経路)として識別される。スカイ・プレーンA54及びそのスカイ・プレーンの機能を省いた回路図は、その回路がSFQパルスを伝播する機能を持たないこと以外は、図4に示されたそれと同一であることが理解されるであろう。また、先の回路は、本文の他の箇所で記述される、図5の回路図で示される単一フラックス量子パルス伝送ラインの回路の一部であることも理解されるであろう。
図2に戻って、超伝導金属のスカイ・プレーン層A54は、段間の結合回路、及び回路コモンの結合回路において、自己インダクタンスのLS1〜LS4(図2)を減少させ、SFQパルスを通過させるのに十分であることが分かる。コンデンサの上に来る位置関係にある集積回路内の超伝導金属層A54を含むことによって、その超伝導金属層は、そのコンデンサの電気的なリード線及び誘電体を通して流れる電流によって生成される磁場に置かれる(第2のコンデンサも同じである)。次に、超伝導体層の中のフ磁束が、超伝導体層の中に電流を生成し、次に、それが超伝導状態にある時、生じようとする磁場に対立する磁場を生成して、集積回路の外部の磁場を打ち消す。その基本的な効果は、超伝導体層がコンデンサ電流によって生成される磁場を抑制するということである。こうして抑制された磁場と等価なインダクタンスが減少させられる。バン・デュゼル(Van Duzer)等による1981年の「Principles of Superconductive Devices and Circuits(超伝導デバイス及び回路の原理)」のP109〜115を参照のこと。
本発明の実施例の特定の例では、金属層はコンデンサの上に位置し、層A54の底面及びコンデンサの上部プレートA52の間の距離は、700nmであり、そして層A54は、面積がほぼ50nm×50nmの矩形で、厚さ600nmで、コンデンサの上に位置する。コンデンサは、面積約25nm×25nmで、誘電体は厚さ約100nmである。ジョセフソン接合は、表面積で約2.0nm×2.0nmである。
前の実施例に関連して説明した容量結合は、2段のSFQパルス伝送ラインに組み込まれ、その実施例は図5の回路図に示されている。各段での単一のジョセフソン接合の代わりに、伝送ラインは、1組のジョセフソン接合によって形成されるジョセフソン・ループを含む。従って、最初の段で、ジョセフソン接合1及び3が、ジョセフソン・ループ内に接続される。各々の接合の一方の端子すなわち末端は、電気的コモン(回路コモンすなわち「グランド1」)に接続され、2つの接合の残りの端子もまた、インダクタンス5を通してコモンに接続される。しかしながら、そのインダクタンスは、2つの接合の端子をつなぐ電気的なリード線あるいは配線が本来持っているのと同等の自己インダクタンスあるいは寄生インダクタンスを表す。そのインダクタンスは、配線によって視覚的に識別可能である。外見から見れば、2つのジョセフソン接合は、配線によってダイレクトに並列に接続されているように見える。それぞれのジョセフソン接合は、それぞれの抵抗R1及びR2を介して、点10でバイアス電流電源に接続される。
第2の組のジョセフソン接合7及び9は、前のジョセフソン・ループと同一の第2のジョセフソン・ループを規定し、各ジョセフソン接合の一方の端子間に接続されたインダクタンス11を持ち、また、各ジョセフソン接合の第2の端子が別の回路コモン(グランド2)で電気的コモンに接続される。この段におけるそれぞれのジョセフソン接合は、第1の段のグランド1からリード線12上に得られるバイアス電流電源に、それぞれの抵抗R3及びR4を介して接続される。各ジョセフソン・ループは、先の電子デバイス、すなわち2段の単一フラックス量子パルス伝送ライン(JTL)内の能動デバイスであり、後に本文でより詳細に説明される。
能動超伝導デバイスは、superconducting quantum interference device(超伝導量子干渉デバイス)の頭文字である「SQUID」と称せられる。ジョセフソン・ループもまた、能動超伝導デバイスであるので、ここでは時々SQUIDと称する。この分野の技術を持つ人々であれば、理解するように、本発明は、単一のジョセフソン・ループに制限されないだけでなく、先のジョセフソン・ループの中で示された多かれ少なかれ2つのジョセフソン接合を保有するような、他のSQUIDにも適用されることができる。
左側のSQUIDへの信号入力(SFQ in)は、ジョセフソン接合1の上部端子へのインダクタンス13を通しており、インダクタンス13は、信号入力から集積回路内の端子までのリード線すなわち配線の自己インダクタンスを表す。右側のSQUIDからの信号出力(SFQ out)は、ジョセフソン接合9の上部端子からインダクタンス15を通しており、インダクタンス15は、接合端子から出力端子まで接続する電気的なリード線すなわち配線の自己インダクタンスを表す。
左側のSQUIDへの信号入力(SFQ in)は、ジョセフソン接合1の上部端子へのインダクタンス13を通しており、インダクタンス13は、信号入力から集積回路内の端子までのリード線すなわち配線の自己インダクタンスを表す。右側のSQUIDからの信号出力(SFQ out)は、ジョセフソン接合9の上部端子からインダクタンス15を通しており、インダクタンス15は、接合端子から出力端子まで接続する電気的なリード線すなわち配線の自己インダクタンスを表す。
第1の直列の抵抗−インダクタンス・コイル−コンデンサ(「RLC」)回路は、ジョセフソン接合3の上部端子で得られる左側のSQUIDの出力と、ジョセフソン接合7の上部端子で得られる右側のSQUIDの入力までの間に、接続される。第1のRLC直列回路は、インダクタンス17、コンデンサ19及び抵抗21を含む。第2のRLC直列回路は、左側のSQUIDの電気回路コモン(グランド)と、右側のSQUIDの電気回路コモン(グランド)までの間に接続され、インダクタンス23、コンデンサ25及び抵抗27を含む。各々のRLC回路では、以前に説明したように、インダクタンスは、部分的に、誘電体あるいはコンデンサに接続された配線の自己インダクタンスに基づくものである。すなわち、インダクタンス17は、系列の図2及び図4の2つのインダクタンスLS1及びLS2に対応しているが、それらはスカイ・プレーンA54の影響によって改善された配線の自己インダクタンスであり、またインダクタンス23は、スカイ・プレーンA54の影響によって改善された2つのインダクタンスLS3及びLS4に対応する。コンデンサ19及び25は、信号回路内の直流分離、及び2つのSQUIDのそれぞれの回路コモン又はグランドの間の直流分離を提供する。各RLC回路は、交流信号回路を形成し、その信号回路内の2つのSQUIDの間に直流分離を提供する。
ジョセフソン接合にバイアス電流を供給する直流電流電源は、点10で示した入力に接続され、バイアス電源リード線の自己インダクタンスによって生じるインダクタンスを含む電気リード線を介して、各ジョセフソン接合1及び3の上部端子に接続される。バイアス電流経路は、第1のSQUIDの回路コモン(回路のグランド)から、リード線12を介して、SQUIDチェーン内のジョセフソン接合7及び9の上部端子へ延び、第2のSQUID内の同じ位置が、SQUIDの信号入力として働く。バイアス電源グランドであるバイアス電流電源へ戻るリード線は、ジョセフソン接合7及び9の下部端子で取られ、電源グランド14によって表される。
この分野の技術を持つ人々であれば認識できるように、組になったSQUIDへ向かうバイアス電流の前述の経路の取り方は、この分野では新しいものである。並列接続の代わりに、それらのSQUIDは、直流バイアス電流回路内で直列に接続される。図示されていないが、直流バイアス電流電源に接続された回路の動作において、直流バイアス電流は、電流電源の正端子から流れ、ジョセフソン接合1及び3に均等に分かれ、リード線12を通って再結合して流れ、ジョセフソン接合7及び9に均等に分かれ、グランド14を介して電流電源のグランド端子に再結合して戻る。前述の電流内の各SQUIDは、電流Iでバイアスされる。該電流は、従来の設計の2つのSQUIDの伝送ライン回路において要求されるのと同じようなバイアス電流である。しかしながら、先程の「従来技術」の設計においては、各SQUIDに電流Iを供給するために、バイアス電流電源は、そのレベルの2倍の電流(2I)を供給しなければならない。
「SFQ In」で印加されたSFQパルス電源が、バイアス電源と同じグランドに必ずしも接続されないのは、そのような接続が、いかなるSFQパルスをも短絡させるからである。その代わりに、SFQパルス電源は、そのグランドから切り離され、パルス電源グランドは、第1のSQUIDの底部金属層又は回路コモン(グランド1)に接続される。
「SFQ In」で印加されたSFQパルス電源が、バイアス電源と同じグランドに必ずしも接続されないのは、そのような接続が、いかなるSFQパルスをも短絡させるからである。その代わりに、SFQパルス電源は、そのグランドから切り離され、パルス電源グランドは、第1のSQUIDの底部金属層又は回路コモン(グランド1)に接続される。
回路は、2段の単一フラックス量子パルス伝送ラインを構成する。単一フラックス量子パルスは、従来技術で見られるような、いわゆるDC−SFQ変換器によって生成される。冷却され、直流電流で適切にバイアスをかけられた伝送ラインを介して、前述の電源のようなこれらのパルスの電源から、入力SFQに加えられたそれぞれ単一のフラックス量子パルスは、ジョセフソン接合1の中に電流を生み、その電流はその接合を通してバイアス電流と結合し、その結果、その合計電流をデバイスの臨界電流以上に上昇させる。それが生じると、ジョセフソン接合1は、360度の位相シフトを受け、電圧パルスが瞬間的にジョセフソン接合の両端に現われて、約2ピコ秒の間存続する。そのパルス内に保持されるエネルギは、加えられたのと同じ単一フラックス量子パルスである。その電圧パルスは、インダクタンス5を通して(それによって形状が改善される)、ジョセフソン接合3の両端に加えられる。次に、ジョセフソン接合3は、360度の位相シフトを受け、そして約2ピコ秒後に、その接合の端子の両端に別の単一フラックス量子パルスを生成し、それが直列RLC回路内のインダクタンスコイル17に加えられる。
コンデンサ19及び25は、図1〜4に関連して説明したように、改善されたものであるので、配線の固有の自己インダクタンスは、スカイ・プレーン・エレメントによって減少させられる。従って、インダクタンス17は、非常に低い値となり、RLC回路は特性において高容量性であり、インダクタンスが電流を制限することによって、パルスを押しつぶしたり、消滅させることはない。また前述の考察は、インダクタンス・コイル23、コンデンサ25及び抵抗27からなる第2のRLC回路にも該当する。SFQパルスが、コンデンサ19を通して、第2のSQUID内のジョセフソン接合7の1つの端子に加えられる。パルスの電圧レベルは、第1のSQUIDの回路コモンに比例し、そしてそれが、第2のRLC回路によって、ジョセフソン接合7のもう一方の端子に反映される。
重要な要素は、SFQパルスによって生成されたジョセフソン接合7を通る電流である。ジョセフソン接合3の1つの端子からの電流は、小さなインダクタンス・コイル17、コンデンサ19、抵抗21、ジョセフソン接合7(そこで、その電流が接合を通るバイアス電流と結合する)、抵抗27、コンデンサ25、及び小さなインダクタンス23を通して流れて、ジョセフソン接合3の残りの端子を通って戻る。抵抗21及び27は、RLC回路で起こり得る電子的な「リンギング」を排除するために含まれることが望ましい、小さい抵抗である。そのようなリンギングの心配がない場合は、抵抗は省かれてもよい。前述の作用によって、SFQパルスは、事実上、信号経路内の分離ギャップを越えて、また、分離された回路コモンを越えて、「ジャンプする」。
臨界電流を越えて駆動される第2のSQUID内のジョセフソン接合7を通る電流により、そのジョセフソン接合は、該接合の両端に単一フラックス量子パルスを再生する360度の位相シフトを受ける。この電圧パルスが、ジョセフソン接合9に結びつくインダクタンス11に加えられ、第1のSQUIDの以前のジョセフソン・ループの場合におけるように、ジョセフソン接合9が、SFQ outと第2のSQUIDの回路コモンとの間のインダクタンス15を通して、パルスを生成する結果になる。ライン内の接合に沿ったSFQパルスの各転送には、約2ピコ秒の時間がかかる。
この分野の技術を持つ人々であれば分かるように、SFQパルスの生成は、伝送ラインに沿って前進する。2つのSQUIDは、従来技術の2段のSFQパルス伝送ラインと比べて、バイアス電源から半分の電流だけを流すことが分かる。
この分野の技術を持つ人々であれば分かるように、SFQパルスの生成は、伝送ラインに沿って前進する。2つのSQUIDは、従来技術の2段のSFQパルス伝送ラインと比べて、バイアス電源から半分の電流だけを流すことが分かる。
前述の伝送ラインは2つの段を含んでいた。理解されるはずであるが、最初の段が、バイアス電源の増加を要求せずに、より多くの回路を生成するために記述されたのと同じアプローチを用いて、さらなる段が、前述の伝送ラインに追加されることが可能である。
各SQUIDの回路コモン間ではなく、信号回路の中でのみ直流分離が提供される別の実施例を本発明が含むことができることが、前述から分かるであろう。そのような実施例のためのバイアス電源は、直流バイアス電流が各SQUIDと平行して供給される、先のタイプであり、1つのSQUIDに要求されるバイアス電流にSQUIDの数を乗算したものに等しい電流を供給する電源が必要となる。直流バイアス電流を供給するための前述の直列配列を使用することはできない。従って、そのような実施例は、本発明によって提供される主要な利点を得ることはなく、また本発明にとってのコンデンサ観点の適用範囲内ではあるが、それほど望ましくない。
各SQUIDの回路コモン間ではなく、信号回路の中でのみ直流分離が提供される別の実施例を本発明が含むことができることが、前述から分かるであろう。そのような実施例のためのバイアス電源は、直流バイアス電流が各SQUIDと平行して供給される、先のタイプであり、1つのSQUIDに要求されるバイアス電流にSQUIDの数を乗算したものに等しい電流を供給する電源が必要となる。直流バイアス電流を供給するための前述の直列配列を使用することはできない。従って、そのような実施例は、本発明によって提供される主要な利点を得ることはなく、また本発明にとってのコンデンサ観点の適用範囲内ではあるが、それほど望ましくない。
図1〜4についての先の説明を考慮すると、前述の伝送ラインの物理構造自体は、集積回路の分野に熟練している人々にとっては自明のことであろう。しかしながら、完全を期すために、図6及び図7に、抵抗21及び27を含んだものをそれぞれ図示する。図6の部分断面図は、抵抗21を除けば、図2の対応する側と本質的に同一であり、また、図7の部分断面図は、抵抗27を除けば、図3の対応する側に示された図と本質的に同一である。比較のしやすさ、及び説明の繰り返しを回避するために、先の図の中で識別されたエレメントは、それらがこれらの対応する図に現われる同じ名称で識別される。図5の伝送ライン用の集積回路を組立てる際に、抵抗体21が、残りの誘電体A51の一部の上に配置される。その後、バイアが右側と左側に形成される。A47とジョセフソン接合48の下側との間の電気的な接続が、セグメントに分けられて形成される。それらのセグメントうちの1つは、抵抗21の右側のバイアに接続され、それらのセグメントの他方は、左側のバイアに接続され、これにより、ジョセフソン接合と直列に抵抗21が配置される。
図7においては、抵抗27は、誘電体A51の余った部分の上に同様に配置され、リード線LS4はセグメントに分けられて形成され、そして抵抗は、抵抗のそれぞれの両端をLS4のそれぞれのセグメントに接続するバイアを介して、リード線LS4と直列の回路内に配置される。
図7においては、抵抗27は、誘電体A51の余った部分の上に同様に配置され、リード線LS4はセグメントに分けられて形成され、そして抵抗は、抵抗のそれぞれの両端をLS4のそれぞれのセグメントに接続するバイアを介して、リード線LS4と直列の回路内に配置される。
図1〜4の超伝導集積回路も、図5で図式的に表された回路も、完成した構造又は「チップ」を構築するために、回路パターン、絶縁層、及びコンポーネントをシリコン・ウェーハ上に階層化された層の中に作成っするために用いられる超伝導体IC及び半導体の技術において、人々によく知られた標準の写真平版、マスク、蒸着、めっき、及びエッチングの手法によって、そのほとんどの部分が作成される。そのよく知られた手法が、そのコンデンサ用の誘電体A51の望ましい形態を作成するために、少々変更される。すなわち、図8に示すように、その工程は、標準のシリコン・ウェーハを準備する工程から始まり(53)、そして、二酸化ケイ素のような絶縁膜A35でメッキ又は蒸着され(54)、その次に、ニオブのような超伝導金属で成長されるかあるいは蒸着される(55)。ニオブ層は、図1のウェーハ上のA36、A37、A38から成る第1の金属層に必要とされるパターンのネガの形にマスクされる(57)。
図2を再び参照して、ICの最終形での第1の金属層は、二酸化ケイ素のような絶縁を含む隙間によって、電気的に互いに遮断されている金属層部分A36、A37及びA38を含む。そのマスクは、金属層部分A36と、A37と、A38との間に空間を形作る空間領域を有する。そのマスクは、先に言及された底部金属層部分の間に完全な隙間を有するだけでなく、底部の金属層部分A36とA37との間、及びA37とA38との間、並びに図2には示していないが、A36とA38との間に、マスクされていない線又は「ブリッジ」を残す。
その後、ニオブ金属は、マスクされていない領域からエッチングされ(58)、マスクが除去されるか又は溶かされ、そしてパターンの入ったウェーハが掃除すなわちクリーニングされる(59)。この段階で、底部の領域すなわち金属層部分A36〜A38のすべてが、図1のレイアウトで示される長方形の領域として示されているように、ニオブから成る小さなブリッジ63によって電気的コモン状態で接続される。図示のように、金属層部分A36〜A38の各々は、幅広い暗線によって表され、金属配線又はブリッジA56によって接続される。
その後、ニオブ金属は、マスクされていない領域からエッチングされ(58)、マスクが除去されるか又は溶かされ、そしてパターンの入ったウェーハが掃除すなわちクリーニングされる(59)。この段階で、底部の領域すなわち金属層部分A36〜A38のすべてが、図1のレイアウトで示される長方形の領域として示されているように、ニオブから成る小さなブリッジ63によって電気的コモン状態で接続される。図示のように、金属層部分A36〜A38の各々は、幅広い暗線によって表され、金属配線又はブリッジA56によって接続される。
陽極酸化(anodization)及び非陽極酸化の領域を作るために、マスクがウェーハに適用される。その後、ウェーハは、ニオブの露出した領域を陽極酸化し、露出したニオブ層の上に酸化ニオブの薄層A51を生成する(60)ために、電解槽に置かれる。陽極酸化工程は、陽極酸化されることになっている表面が、電源の1つの端子に接続されていることを必要とする。金属層部分A37に個別にアクセスすることは不可能なので、ウェーハ上の他のある位置に電源端子を接続することが必要である。金属ブリッジは、底層内の金属層部分のすべてを相互に連結する。従って、陽極酸化電源は、最下部の金属層の任意の部分に単に接続すればよく、電源は金属層部分A37に接続される。
陽極酸化が完成すれば、ブリッジはもはや用いられない。その後、電気的伝導性のブリッジは、図1、図2及び図3の構造で要求されるように、底部金属層の分離した金属層部分を電気的に切り離すために、除去されなければならない。陽極酸化の手順が完了した時に、マスクは除去され、ウェーハは掃除すなわちクリーニングされる(61)。ウェーハは、ブリッジを除いて、最下部の層内の金属をすべてを覆うように、再びマスクされる(62)。その後、部分A56(図1)を含むブリッジがエッチングして除去され(63)、ウェーハは再び掃除すなわちクリーニングされる(64)。
その後、それぞれの底部金属層部分A36、A37及びA38に、図2の中のA41、A53及びA47を接続するバイアである、酸化ニオブを通過するスルーホール・バイアのための露出した開口を残すように、層は再びマスクされ(65)、そして露出した部分の酸化物がエッチングして除去され(66)、それらの金属層の上面が露出される。
その後、それぞれの底部金属層部分A36、A37及びA38に、図2の中のA41、A53及びA47を接続するバイアである、酸化ニオブを通過するスルーホール・バイアのための露出した開口を残すように、層は再びマスクされ(65)、そして露出した部分の酸化物がエッチングして除去され(66)、それらの金属層の上面が露出される。
ウェーハは、酸化ニオブを覆うために再びニオブで蒸着され、その後、そのニオブが、図2に示された配線部分A41、A53の下の配線部分、コンデンサの上部電極A52、及びA47をカバーして残すためにマスクされ、そして、露出した部分の金属がエッチングにより除去される。
その後、ジョセフソン接合及びスカイプレーン・ニオブ層A54(図2)を含む、金属、バイア、及び絶縁体からなる追加の種々の階層が、超伝導集積回路処理の従来の手順を用いて、回路上に構築され、集積回路が完成される。特定の例において、そのチップは、厚さが約200nmであるグランド層、厚さ約144nmの酸化ニオブ層、厚さ約105nmのモリブデンのシャント抵抗、厚さ約140nmのNbNxのバイアス抵抗層、厚さ200/5/100nmの3層からなるジョセフソン接合、厚さ約200nmの酸化ケイ素絶縁膜、厚さ300nmのニオブの配線層、厚さ約450nmの絶縁体の第2の層、厚さ約600nmの別の配線層、厚さ約750nmのスカイ・プレーン用のニオブ層、並びに厚さ4/400/40nmの合金チタン/パラジウム/金からなる金パッドを有する。
その後、ジョセフソン接合及びスカイプレーン・ニオブ層A54(図2)を含む、金属、バイア、及び絶縁体からなる追加の種々の階層が、超伝導集積回路処理の従来の手順を用いて、回路上に構築され、集積回路が完成される。特定の例において、そのチップは、厚さが約200nmであるグランド層、厚さ約144nmの酸化ニオブ層、厚さ約105nmのモリブデンのシャント抵抗、厚さ約140nmのNbNxのバイアス抵抗層、厚さ200/5/100nmの3層からなるジョセフソン接合、厚さ約200nmの酸化ケイ素絶縁膜、厚さ300nmのニオブの配線層、厚さ約450nmの絶縁体の第2の層、厚さ約600nmの別の配線層、厚さ約750nmのスカイ・プレーン用のニオブ層、並びに厚さ4/400/40nmの合金チタン/パラジウム/金からなる金パッドを有する。
高電流電源という障害を取り除くことによって、前述した本発明は、超伝導体の大規模集積化を可能にし、超伝導体技術のより広範囲のアプリケーションに通じる大規模で複雑な超伝導集積回路への分野を切り開く。
本発明の望ましい実施例を、この分野の技術を持つ者が本発明を作り用いることができるようにするために、詳細に説明した。そして、当業者には、上記した実施例の変形及び変更が本発明の技術思想の範囲内で可能であることが明らかであろう。
本発明の望ましい実施例を、この分野の技術を持つ者が本発明を作り用いることができるようにするために、詳細に説明した。そして、当業者には、上記した実施例の変形及び変更が本発明の技術思想の範囲内で可能であることが明らかであろう。
Claims (10)
- 順次配置された複数段の超伝導量子干渉デバイス(SQUID)であって、各SQUIDが回路コモン端子、入力端子、及び出力端子を有している、複数のSQUIDを備えている単一フラックス量子伝送ラインにおいて、複数段のSQUIDは、
単一フラックス量子伝送ラインの入力端において単一フラックス量子パルスを受け取り、該パルスに応答して、自身の出力端子に単一フラックス量子パルスを提供する初段のSQUIDと、
自身の入力端子において単一フラックス量子パルスを受け取り、該パルスに応答して、単一フラックス量子伝送ラインの出力端に単一フラックス量子パルスを提供する最終段のSQUIDと、
電流出力端子及び電流リターン端子を有するDCバイアス電流ソースであって、該電流出力端子が初段のSQUIDの入力端子に接続され、電流リターン端子が最終段のSQUIDの回路コモン端子に接続されているDCバイアス電流ソースであって、最終段のSQUID以外の各SQUIDの回路コモン端子が次段のSQUIDの入力端子に接続されて、DCバイアス電流ソースからの電流の電流経路を構成する、DCバイアス電流ソースと、
初段のSQUIDの入力端子を、単一フラックス量子パルスソース(SFQソース)の第1の極性端子に接続する手段と、
初段のSQUIDの回路コモン端子を、SFQソースの第2の極性端子に接続する手段と、
順次に接続された複数段のSQUIDの数よりも1少ない数からなる第1の複数のキャパシタであって、各キャパシタが、1つのSQUIDの出力端子とその次段のSQUIDの入力端子との間に接続されて、当該SQUIDから次段のSQUIDに単一フラックス量子パルスを結合する第1の複数のキャパシタと、
第1の複数のキャパシタの数と等しい数からなる第2の複数のキャパシタであって、各キャパシタが、1つのSQUIDの回路コモン端子とその次段のSQUIDの回路コモン端子との間に接続されて、これらコモン端子を交流的にカップリングするとともにこれらを直流的に分離する第2の複数のキャパシタと
からなることを特徴とする単一フレックス量子伝送ライン。 - 請求項1記載の単一フレックス量子伝送ラインにおいて、該伝送ラインはさらに、第1及び第2の複数のキャパシタの各々に直列接続されたインダクタンスであって、単一フレックス量子パルスの伝送を阻止しないよう設定されたインダクタンスを備えていることを特徴とする単一フレックス量子伝送ライン。
- 請求項2記載の単一フレックス量子伝送ラインにおいて、該伝送ラインはさらに、
第1及び第2の複数のキャパシタの各々に結合され、当該キャパシタを介しての単一フレックス量子パルスの伝送を阻止するに十分な自己インダクタンスを有する第1及び第2のリードと、
第1及び第2の複数のキャパシタの各々に対応して設けられ、第1及び第2のリードの自己インダクタンスをオフセットする負のインダクタンスを提供する手段と
を備え、第1及び第2の複数のキャパシタの各々のインダクタンスは、第1及び第2のリードの自己インダクタンスと負のインダクタンスとの総和となるように構成された単一フレックス量子伝送ライン。 - 請求項2記載の単一フレックス量子伝送ラインにおいて、負のインダクタンスを提供する手段は、第1及び第2の複数のキャパシタの各々から離間しかつ該キャパシタに重なっている超伝導金属層で構成され、該超伝導金属層は、各キャパシタの第1及び第2のリードを含んでいることを特徴とする単一フレックス量子伝送ライン。
- 第1及び第2の超伝導量子干渉デバイス(SQUID)を備えている超伝導集積回路であって、各SQUIDが第1及び第2のジョセフソン接合、グランド層、単一フレックス量子入力端子、及び単一フレックス量子出力端子を有しており、かつ、第1のSQUIDのグランド層が第2のSQUIDのグランド層と分離されている、超伝導集積回路において、
第1のSQUIDの単一フレックス量子出力端子と第2のSQUIDの単一フレックス量子入力端子との間に接続された第1のキャパシタンスと、
第1のSQUIDのグランド層と第2のSQUIDのグランド層との間に接続された第2のキャパシタンスであって、第1のキャパシタとともに、第1のSQUIDの単一フレックス量子出力端子と第2のSQUIDの単一フレックス入力端子との間で単一フレックス量子パルスを結合する、第2のキャパシタンスと、
第1のSQUIDのグランド層を第2のSQUIDの単一フレックス入力端子に接続して、第1及び第2のSQUIDを直流的に直列接続回路とする第1の電気的リード手段と、
該直流的な直列接続回路の両端に直流電流供給手段を接続して、第1及び第2のSQUIDの両方にバイアス電流を供給する第2の電気的リード手段と
からなることを特徴とする超伝導集積回路。 - 請求項5記載の超伝導集積回路において、第1及び第2のキャパシタンスの各々は、第2のSQUIDへ単一フラックス量子パルスが伝送されるのを阻止するに十分な自己インダクタンス特性を呈する手段を備え、超伝導集積回路はさらに、
第1及び第2のキャパシタンスに関する自己インダクタンスを、単一フレックス量子パルスが第1及び第2のキャパシタスを介して伝送されるのを阻止しないようなレベルに最小化して、第2のSQUIDへの単一フレックス量子の伝送を可能にする磁束抑圧手段
を備えていることを特徴とする超伝導集積回路。 - 請求項6記載の超伝導集積回路において、磁束抑圧手段はさらに、第1及び第2のキャパシタンスに重なって配置される超伝導金属層を備え、該超伝導金属層によって、第1及び第2のキャパシタンスを介する単一フレックス量子の伝播によって生成される磁束をインターセプトして抑圧するよう構成されていることを特徴とする超伝導集積回路。
- 請求項7記載の超伝導集積回路において、該回路はさらに、
回路中に負のインダクタンスを導入して、第1及び第2のキャパシタンスの自己インダクタンス特性をうち消す手段
を備え、正味のインダクタンスが、第1及び第2のキャパシタンスを介しての単一フレックス量子パルスの伝送を阻止するには不十分となって、第2のSQUIDへの単一フレックス量子の伝送を可能とすることを特徴とする超伝導集積回路。 - グランド層の境界にわたって単一フレックス量子パルスの差動的な伝送を提供する超伝導装置において、
グランド層の境界にわたって単一フレックス量子パルスを差動的に結合するには十分に小さい大きさの寄生インダクタンスをそれぞれが有する一対の超伝導キャパシタであって、各超伝導キャパシタは、離間して対向して配置されてキャパシタンスを画成する第1及び第2の超伝導金属層と、これら第1及び第2の超伝導金属層にそれぞれ対応づけられた第1及び第2のリードとを備えている、一対の超伝導キャパシタと、
該一対の超伝導キャパシタの第1及び第2の超伝導金属層及び第1及び第2のリードに離間して重なっており、該一対の超伝導キャパシタそれぞれの寄生インダクタンスを低減させる超伝導金属層と
からなることを特徴とする超伝導装置。 - スクイッドを直流的に分離した状態において、単一フレックス量子パルスをスクイッドとスクイッドとの間を差動的に結合するには十分に小さい大きさの寄生インダクタンスを有する一対の超伝導集積回路キャパシタにおいて、
電気的絶縁材料からなる基板と、
超伝導金属からなる第1〜第4のプレート電極であって、第1及び第4のプレート電極が基板上に配置されている、第1〜第4のプレート電極と、
第1及び第2の誘電体層であって、第1の誘電体層が第1のプレート電極と接触して重なっており、第1の誘電体層に第2のプレート電極が接触して重なって、第1のキャパシタンスを画成しており、第2の誘電体層が第3のプレート電極と接触して重なっており、第2の誘電体層に第4のプレート電極が接触して重なって、第2のキャパシタンスを画成している、第1及び第2の誘電体層と、
第2のプレート電極から延在している超伝導金属からなる第1の電気的リードと、
第4のプレート電極から延在している超伝導金属からなる第2の電気的リードと、
第1〜第4のプレート電極並びに第1及び第2の電気的リードから離間してこれらをカバーする超伝導金属層と
からなることを特徴とする超伝導集積回路キャパシタ。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US09/882,979 US6518673B2 (en) | 2001-06-15 | 2001-06-15 | Capacitor for signal propagation across ground plane boundaries in superconductor integrated circuits |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002175864A Division JP2003092436A (ja) | 2001-06-15 | 2002-06-17 | 超伝導集積回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2004153282A true JP2004153282A (ja) | 2004-05-27 |
Family
ID=25381731
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002175864A Pending JP2003092436A (ja) | 2001-06-15 | 2002-06-17 | 超伝導集積回路 |
JP2003382215A Pending JP2004153282A (ja) | 2001-06-15 | 2003-11-12 | 超伝導集積回路 |
Family Applications Before (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002175864A Pending JP2003092436A (ja) | 2001-06-15 | 2002-06-17 | 超伝導集積回路 |
Country Status (3)
Country | Link |
---|---|
US (2) | US6518673B2 (ja) |
EP (1) | EP1267412A3 (ja) |
JP (2) | JP2003092436A (ja) |
Families Citing this family (53)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE10341059B4 (de) * | 2003-09-05 | 2007-05-31 | Infineon Technologies Ag | Integrierte Schaltungsanordnung mit Kondensator und Herstellungsverfahren |
KR100552704B1 (ko) * | 2003-12-17 | 2006-02-20 | 삼성전자주식회사 | 반도체 장치의 불휘발성 커패시터, 이를 포함하는 반도체메모리 소자 및 그 동작방법 |
US8513634B2 (en) * | 2003-12-17 | 2013-08-20 | Samsung Electronics Co., Ltd. | Nonvolatile data storage, semicoductor memory device including nonvolatile data storage and method of forming the same |
US7224060B2 (en) * | 2004-01-30 | 2007-05-29 | Chartered Semiconductor Manufacturing Ltd. | Integrated circuit with protective moat |
JP2006060044A (ja) * | 2004-08-20 | 2006-03-02 | Canon Anelva Corp | 磁気抵抗効果素子の製造方法 |
US7533068B2 (en) | 2004-12-23 | 2009-05-12 | D-Wave Systems, Inc. | Analog processor comprising quantum devices |
JP4836028B2 (ja) * | 2006-02-09 | 2011-12-14 | 日本電気株式会社 | 超伝導量子演算回路 |
US7615385B2 (en) | 2006-09-20 | 2009-11-10 | Hypres, Inc | Double-masking technique for increasing fabrication yield in superconducting electronics |
WO2008064491A1 (en) * | 2006-12-01 | 2008-06-05 | D-Wave Systems, Inc. | Superconducting shielding for use with an intergrated circuit for quantum computing |
US7782077B2 (en) * | 2007-01-18 | 2010-08-24 | Northrop Grumman Systems Corporation | Method and apparatus for ballistic single flux quantum logic |
US7724020B2 (en) * | 2007-12-13 | 2010-05-25 | Northrop Grumman Systems Corporation | Single flux quantum circuits |
WO2008122127A1 (en) | 2007-04-05 | 2008-10-16 | D-Wave Systems Inc. | Systems, methods and apparatus for anti-symmetric qubit-coupling |
US7893708B2 (en) * | 2007-08-03 | 2011-02-22 | Northrop Grumman Systems Corporation | Quantum gate operations with a common coupled resonator |
US7498832B2 (en) | 2007-08-03 | 2009-03-03 | Northrop Grumman Systems Corporation | Arbitrary quantum operations with a common coupled resonator |
US7772871B2 (en) | 2008-04-28 | 2010-08-10 | Northrop Grumman Corporation | Method and apparatus for high density superconductor circuit |
US7969178B2 (en) * | 2008-05-29 | 2011-06-28 | Northrop Grumman Systems Corporation | Method and apparatus for controlling qubits with single flux quantum logic |
US7982646B2 (en) * | 2008-07-31 | 2011-07-19 | Northrop Grumman Systems Corporation | Method and apparatus for matched quantum accurate feedback DACs |
US7724083B2 (en) * | 2008-08-05 | 2010-05-25 | Northrop Grumman Systems Corporation | Method and apparatus for Josephson distributed output amplifier |
CN105914219B (zh) | 2009-02-27 | 2018-11-13 | D-波系统公司 | 用于制造超导集成电路的系统及方法 |
US7786748B1 (en) | 2009-05-15 | 2010-08-31 | Northrop Grumman Systems Corporation | Method and apparatus for signal inversion in superconducting logic gates |
US8273617B2 (en) | 2009-09-30 | 2012-09-25 | Suvolta, Inc. | Electronic devices and systems, and methods for making and using the same |
US8571614B1 (en) | 2009-10-12 | 2013-10-29 | Hypres, Inc. | Low-power biasing networks for superconducting integrated circuits |
US8738105B2 (en) * | 2010-01-15 | 2014-05-27 | D-Wave Systems Inc. | Systems and methods for superconducting integrated circuts |
US8022722B1 (en) | 2010-06-04 | 2011-09-20 | Northrop Grumman Systems Corporation | Quantum logic gates utilizing resonator mediated coupling |
JP2013058705A (ja) * | 2011-09-09 | 2013-03-28 | Fujitsu Ltd | 超電導単一磁束量子集積回路装置 |
JP6326379B2 (ja) | 2012-03-08 | 2018-05-16 | ディー−ウェイブ システムズ,インコーポレイテッド | 超伝導集積回路の製作のためのシステムおよび方法 |
US9741918B2 (en) * | 2013-10-07 | 2017-08-22 | Hypres, Inc. | Method for increasing the integration level of superconducting electronics circuits, and a resulting circuit |
US10037493B2 (en) | 2013-10-22 | 2018-07-31 | D-Wave Systems Inc. | Universal adiabatic quantum computing with superconducting qubits |
US10002107B2 (en) | 2014-03-12 | 2018-06-19 | D-Wave Systems Inc. | Systems and methods for removing unwanted interactions in quantum devices |
EP3195377B1 (en) * | 2014-08-13 | 2021-12-15 | D-Wave Systems Inc. | Method of forming superconducting wiring layers with low magnetic noise |
US9825522B2 (en) | 2015-04-09 | 2017-11-21 | Ford Global Technologies, Llc | Method and apparatus for coupling cancellation |
US10222416B1 (en) | 2015-04-14 | 2019-03-05 | Hypres, Inc. | System and method for array diagnostics in superconducting integrated circuit |
US10381542B2 (en) * | 2015-04-30 | 2019-08-13 | International Business Machines Corporation | Trilayer Josephson junction structure with small air bridge and no interlevel dielectric for superconducting qubits |
CN107580752B (zh) | 2015-05-14 | 2023-03-24 | D-波系统公司 | 用于超导器件的频率复用谐振器输入和/或输出 |
US10122350B2 (en) | 2015-11-17 | 2018-11-06 | Northrop Grumman Systems Corporation | Josephson transmission line (JTL) system |
US9647662B1 (en) * | 2016-06-24 | 2017-05-09 | Northrop Grumman Systems Corporation | Superconducting tunable coupler |
US10211798B2 (en) * | 2016-06-27 | 2019-02-19 | International Business Machines Corporation | Driving the common-mode of a Josephson parametric converter using a short-circuited coplanar stripline |
US10957841B2 (en) * | 2016-09-15 | 2021-03-23 | Google Llc | Capping layer for reducing ion mill damage |
WO2018144601A1 (en) * | 2017-02-01 | 2018-08-09 | D-Wave Systems Inc. | Systems and methods for fabrication of superconducting integrated circuits |
US10811587B2 (en) * | 2017-02-06 | 2020-10-20 | Microsoft Technology Licensing, Llc | Josephson transmission line for superconducting devices |
US11211722B2 (en) | 2017-03-09 | 2021-12-28 | Microsoft Technology Licensing, Llc | Superconductor interconnect system |
US10122351B1 (en) | 2017-07-25 | 2018-11-06 | Northrop Grumman Systems Corporation | Superconducting bi-directional current driver |
US10491178B2 (en) | 2017-10-31 | 2019-11-26 | Northrop Grumman Systems Corporation | Parametric amplifier system |
CN111788588A (zh) | 2017-12-20 | 2020-10-16 | D-波系统公司 | 量子处理器中耦合量子位的系统和方法 |
CN111903057A (zh) | 2018-02-27 | 2020-11-06 | D-波系统公司 | 用于将超导传输线耦合到谐振器阵列的系统和方法 |
US10122352B1 (en) | 2018-05-07 | 2018-11-06 | Northrop Grumman Systems Corporation | Current driver system |
US10665769B2 (en) * | 2018-06-19 | 2020-05-26 | Intel Corporation | Quantum circuit assemblies with vertically-stacked parallel-plate capacitors |
US20200152851A1 (en) | 2018-11-13 | 2020-05-14 | D-Wave Systems Inc. | Systems and methods for fabricating superconducting integrated circuits |
US10608044B1 (en) | 2019-01-07 | 2020-03-31 | Microsoft Technology Licensing, Llc | Capacitively coupled superconducting integrated circuits powered using alternating current clock signals |
US11422958B2 (en) | 2019-05-22 | 2022-08-23 | D-Wave Systems Inc. | Systems and methods for efficient input and output to quantum processors |
WO2021247878A1 (en) * | 2020-06-03 | 2021-12-09 | SeeQC Inc. | Materials and methods for fabricating superconducting quantum integrated circuits |
CN112289920A (zh) * | 2020-10-29 | 2021-01-29 | 中国计量科学研究院 | 基于squid阵列的超导磁通激励开关及其制备方法 |
US11569821B2 (en) | 2021-06-22 | 2023-01-31 | Northrop Grumman Systems Corporation | Superconducting exclusive-OR (XOR) gate system |
Family Cites Families (23)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4082991A (en) * | 1974-07-11 | 1978-04-04 | James Nickolas Constant | Superconducting energy system |
US4421785A (en) * | 1980-08-18 | 1983-12-20 | Sperry Corporation | Superconductive tunnel junction device and method of manufacture |
US4430662A (en) * | 1981-04-09 | 1984-02-07 | Sperry Corporation | Superconductive tunnel junction integrated circuit |
DE3370901D1 (en) * | 1982-05-31 | 1987-05-14 | Nec Corp | Method of producing josephson tunnel barrier |
US4459321A (en) * | 1982-12-30 | 1984-07-10 | International Business Machines Corporation | Process for applying closely overlapped mutually protective barrier films |
US4554567A (en) * | 1983-03-21 | 1985-11-19 | Sperry Corporation | Superconductive integrated circuit incorporating a magnetically controlled interferometer |
US4499119A (en) * | 1983-07-06 | 1985-02-12 | Sperry Corporation | Method of manufacturing super-conductive tunnel junction devices with precise junction area control |
US4589961A (en) * | 1984-08-31 | 1986-05-20 | Sperry Corporation | Aluminum mask anodization with lift-off for patterning Josephson junction devices |
JPS6167974A (ja) * | 1984-09-11 | 1986-04-08 | Agency Of Ind Science & Technol | 超伝導回路装置 |
JPS63226981A (ja) * | 1987-03-16 | 1988-09-21 | Fujitsu Ltd | 超伝導集積回路装置およびその製造方法 |
US5618777A (en) * | 1993-05-28 | 1997-04-08 | Superconductor Technologies, Inc. | High temperature superconductor lumped elements and circuit therefrom |
US5114912A (en) * | 1991-05-13 | 1992-05-19 | The United States Of America As Represented By The Secretary Of Commerce | Two-dimensional, Josephson-array, voltage-tunable, high-frequency oscillator |
US5616539A (en) * | 1993-05-28 | 1997-04-01 | Superconductor Technologies, Inc. | High temperature superconductor lumped element band-reject filters |
DE4320484A1 (de) * | 1993-06-21 | 1994-12-22 | Dornier Gmbh | Steuerbares Supraleiter-Bauelement |
US6728113B1 (en) * | 1993-06-24 | 2004-04-27 | Polychip, Inc. | Method and apparatus for non-conductively interconnecting integrated circuits |
JPH0786644A (ja) * | 1993-09-10 | 1995-03-31 | Fujitsu Ltd | 超伝導配線装置 |
US5965494A (en) * | 1995-05-25 | 1999-10-12 | Kabushiki Kaisha Toshiba | Tunable resonance device controlled by separate permittivity adjusting electrodes |
US5656937A (en) * | 1995-06-07 | 1997-08-12 | Conductus, Inc. | Low-noise symmetric dc SQUID system having two pairs of washer coils and a pair of Josephson junctions connected in series |
US5693975A (en) * | 1995-10-05 | 1997-12-02 | Integrated Device Technology, Inc. | Compact P-channel/N-channel transistor structure |
US5793056A (en) * | 1997-02-21 | 1998-08-11 | Northrop Grumman Corporation | Low-inductance HTS interconnects and Josephson junctions using slot-defined SNS edge junctions |
US6317303B1 (en) * | 1997-04-11 | 2001-11-13 | Houston Advanced Research Center | High-speed superconducting persistent switch |
US6157329A (en) * | 1997-09-15 | 2000-12-05 | Massachusetts Institute Of Technology | Bandpass sigma-delta modulator employing high-Q resonator for narrowband noise suppression |
US6331805B1 (en) * | 2000-01-06 | 2001-12-18 | Hypres, Inc. | On-chip long Josephson junction (LJJ) clock technology |
-
2001
- 2001-06-15 US US09/882,979 patent/US6518673B2/en not_active Expired - Fee Related
-
2002
- 2002-06-12 EP EP02012496A patent/EP1267412A3/en not_active Withdrawn
- 2002-06-17 JP JP2002175864A patent/JP2003092436A/ja active Pending
- 2002-11-12 US US10/293,944 patent/US6777808B2/en not_active Expired - Lifetime
-
2003
- 2003-11-12 JP JP2003382215A patent/JP2004153282A/ja active Pending
Also Published As
Publication number | Publication date |
---|---|
EP1267412A3 (en) | 2006-01-11 |
EP1267412A2 (en) | 2002-12-18 |
US6777808B2 (en) | 2004-08-17 |
US6518673B2 (en) | 2003-02-11 |
JP2003092436A (ja) | 2003-03-28 |
US20020190381A1 (en) | 2002-12-19 |
US20030183935A1 (en) | 2003-10-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2004153282A (ja) | 超伝導集積回路 | |
EP0778593B1 (en) | Method for realizing magnetic circuits in an integrated circuit | |
US8330145B2 (en) | Superconducting junction element and superconducting junction circuit | |
US7064411B2 (en) | Spiral inductor and transformer | |
JP4130065B2 (ja) | 超電導量子干渉素子及び超電導回路 | |
JP4044807B2 (ja) | 超電導ドライバ回路 | |
JPS63266809A (ja) | 集積薄膜コンデンサ | |
JPS5845194B2 (ja) | 超伝導集積回路およびその製法 | |
CN115050886A (zh) | 一种量子芯片及制备方法 | |
Schultze et al. | How to puzzle out a good high-Tc superconducting quantum interference filter | |
JP2976926B2 (ja) | 半導体装置 | |
JP3700007B2 (ja) | 単一磁束量子論理回路 | |
US20050092981A1 (en) | Superconducting integrated circuit and methods of forming same | |
KR20030093115A (ko) | 반도체 집적 회로 장치 | |
JPS63108763A (ja) | 半導体集積回路 | |
JPS5861645A (ja) | マスタ−スライス集積回路装置 | |
JP2005064027A (ja) | 配線基板 | |
Smith et al. | Simplified fabrication of magnetically coupled Josephson circuits | |
RU2364009C1 (ru) | Джозефсоновский криотрон и способ его изготовления | |
JPH0260175A (ja) | 10↑−↑1↑5秒3端子スイッチ及び垂直トンネル接合 | |
RU2051445C1 (ru) | Сверхпроводниковый усилитель тока на основе эффекта джозефсона | |
JPH04171845A (ja) | 配線構造およびその製法 | |
JPH10209513A (ja) | 超伝導集積回路 | |
JPH06291247A (ja) | 半導体装置 | |
JPH04268758A (ja) | ジョセフソン集積回路の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040421 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040527 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071022 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20080314 |