JP2004153139A - セラミック配線基板、それを用いた部品実装済み配線基板、及びそれらの製造方法 - Google Patents
セラミック配線基板、それを用いた部品実装済み配線基板、及びそれらの製造方法 Download PDFInfo
- Publication number
- JP2004153139A JP2004153139A JP2002318334A JP2002318334A JP2004153139A JP 2004153139 A JP2004153139 A JP 2004153139A JP 2002318334 A JP2002318334 A JP 2002318334A JP 2002318334 A JP2002318334 A JP 2002318334A JP 2004153139 A JP2004153139 A JP 2004153139A
- Authority
- JP
- Japan
- Prior art keywords
- ceramic
- substrate
- layer
- side terminal
- pad
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/16237—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area disposed in a recess of the surface of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01046—Palladium [Pd]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/0132—Binary Alloys
- H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
- H01L2924/097—Glass-ceramics, e.g. devitrified glass
- H01L2924/09701—Low temperature co-fired ceramic [LTCC]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3025—Electromagnetic shielding
Landscapes
- Wire Bonding (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
【課題】半田ブリッジングを効果的に防止できるセラミック配線基板を提供する。
【解決手段】基板側端子パッド１５５は、表面誘電体層２５０の主表面よりもパッド主表面Ｐ１が引っ込んで位置するものとなるように該表面誘電体層２５０中に埋設さる。表面誘電体層２５０の主表面には、基板側端子パッド１５５に対応する位置に、基板側端子パッドの主表面を露出させる凹部２５１が開口し、該凹部２５１に基板側端子パッド１５５と導通する半田接続部１０２が充填される。基板側端子パッド１５５は、表面全面が金属メッキ層１５５ｎ，１５５ａにより覆われてなり、該金属メッキ層１５５ｎ，１５５ａの凹部内への露出部を除いた部分が、表面誘電体層２５０により覆われる。
【選択図】 図３
【解決手段】基板側端子パッド１５５は、表面誘電体層２５０の主表面よりもパッド主表面Ｐ１が引っ込んで位置するものとなるように該表面誘電体層２５０中に埋設さる。表面誘電体層２５０の主表面には、基板側端子パッド１５５に対応する位置に、基板側端子パッドの主表面を露出させる凹部２５１が開口し、該凹部２５１に基板側端子パッド１５５と導通する半田接続部１０２が充填される。基板側端子パッド１５５は、表面全面が金属メッキ層１５５ｎ，１５５ａにより覆われてなり、該金属メッキ層１５５ｎ，１５５ａの凹部内への露出部を除いた部分が、表面誘電体層２５０により覆われる。
【選択図】 図３
Description
【０００１】
【発明の属する技術分野】
この発明は、セラミック配線基板、それを用いた部品実装済み配線基板、及びその製造方法に関する。
【０００２】
【従来の技術】
【特許文献１】
特開２００１−０４４３２３号公報
【０００３】
従来、配線基板、例えば、ＬＳＩやＩＣあるいはディスクリート部品などの半導体部品を搭載したり、あるいは基板内部に種々の厚膜印刷素子を作りこんだりした配線基板として、比較的高密度の配線が可能な多層セラミック配線基板が多用されている（例えば特許文献１等を参照）。この多層セラミック配線基板はセラミック誘電体層と金属配線層とを交互に積層したものであり、必要に応じてその表面に半導体部品が実装される。このようなセラミック配線基板は、例えば移動体通信機器をはじめとする高周波機器に多用され、特に携帯電話や無線ＬＡＮあるいは光通信インターフェース等の分野での需要増加が著しい。
【０００４】
上記のようなセラミック基板への部品実装は、例えば、部品側端子パッドと基板側端子パッドとを、半田バンプや印刷形成された半田ペーストパターンを挟む形で位置合わせし、リフローすることによりなされる（いわゆるフリップチップボンディング）。近年、上記のような高周波機器においては、高性能化及び多機能化の流れを受けて、使用するセラミック基板の配線が複雑化し、また、実装されるＬＳＩやＩＣの集積度も加速度的に増大している。当然、限られたスペース内に必要な機能を盛り込むために、小型化の要求も厳しくなっている。その結果、基板側端子パッドの数が増え、パッド形成間隔（ピッチ）は縮小の一途をたどっている。また、基板主表面上には、基板側端子パッドに近接して、配線部などのパッド以外の導体部が形成されることもあり、その間隔も縮小傾向にある。
【０００５】
【発明が解決しようとする課題】
この種のセラミック基板では、従来、パッドに対する半田濡れを改善することにより、部品実装の確実性を高めようとしていた。パッドの半田濡れは、例えばパッドの半田接合面にＡｕメッキを施すことにより大幅に改善される。しかし、上記のようにパッドや他の導体部の配置間隔が小さくなった場合は、濡れ性が良好であることが一概に有利であるとは限らなくなってきた。すなわち、Ａｕは腐食電位が極端に高いため、不働態酸化膜がほとんど形成されない。従って、図２２に示すように、金メッキ層１５５ａの表面の半田濡れ角φは小さく、溶融した半田の流れも非常に起こりやすい。その結果、パッド形成間隔が小さくなると、金メッキ層１５５ａ上を流れた半田がパッド外の領域にはみ出して、隣のパッドとの間で短絡を起こすことがある。このような現象は半田ブリッジングと呼ばれ、部品実装不良に直結する。つまり、半田接合の確実性を高めるためにパッドの半田濡れ性を改善すると、半田ブリッジングの発生頻度も高くなるため、パッドのファインピッチ化や配線の高集積化に対応できなくなるジレンマを生ずるのである。
【０００６】
また、配線部など、パッド以外の導体部が基板表面に露出形成されている場合は、この配線部とパッドとの形成間隔が小さくなると、半田リフロー時に、パッド外に流れ出した半田が該導体部との間でブリッジングを起こす問題も生じやすくなる。こうしたブリッジングを避けるためには、パッドに直結される配線部（いわゆる引き回し配線部）も基板内に埋設し、ビアによりパッドと結合することが有効である。しかし、引き回し配線部は、基板全体の金属配線部からみればごく一部のものに過ぎず、その少数の配線部のために、埋設用のセラミック層をわざわざ一層追加することは非常に不経済である。
【０００７】
本発明の課題は、パッドの半田接合の確実性を損なうことなく、パッド同士あるいはパッドと他の導体部とのブリッジングを効果的に防止できるセラミック配線基板と、それを用いた部品実装済み配線基板、及びそれらの製造方法を提供することにある。
【０００８】
【課題を解決するための手段及び作用・効果】
上記課題を解決するために、本発明のセラミック配線基板は、
セラミック誘電体層と金属配線層とが積層された基板本体と、
電子部品を、半田接続部を介して面実装するために、基板本体の主表面に形成された、金属配線層と導通する基板側端子パッドとを有し、
基板本体の表面部をなすセラミック誘電体層を表面誘電体層として、基板側端子パッドは、表面誘電体層の主表面よりもパッド主表面が引っ込んで位置するものとなるように該表面誘電体層中に埋設されてなり、かつ、表面誘電体層の主表面には、基板側端子パッドに対応する位置に、基板側端子パッドの主表面を露出させる凹部が開口してなり、
基板側端子パッドの表面全面が金属メッキ層により覆われてなり、該金属メッキ層の凹部内への露出部を除いた部分が、表面誘電体層により覆われることを特徴とする。この凹部は、基板側端子パッドと導通する半田接続部が充填されているか、又はその充填が予定されたものである。
【０００９】
また、本発明の部品実装済み配線基板は、
上記本発明のセラミック配線基板と、
部品側端子パッドを有し、基板側端子パッドに該部品側端子パッドが半田接続部を介して接続されることにより、セラミック配線基板の基板本体の主表面に面実装された電子部品と、を有することを特徴とする。
【００１０】
さらに、本発明の部品実装済み配線基板の製造方法は、上記本発明の部品実装済み配線基板を製造するために、本発明のセラミック配線基板の基板側端子パッドを露出させる凹部内に半田を配置し、電子部品の部品側端子パッドを、半田を介して対向配置し、その後リフロー熱処理することを特徴とする。
【００１１】
上記本発明のセラミック配線基板によると、基板本体の表面部をなす表面誘電体層に凹部が開口し、その凹部の底面にパッド主表面が露出する構造となる。そして、半田リフローにより電子部品を接続する際には、この凹部内に溶融半田が充填されるので、凹部外、すなわちパッド外への半田の流出が起こりにくくなる。その結果、パッドがファインピッチ化したり、基板主表面にて配線などの導体部がパッドに近接して形成される場合にも、半田ブリッジングの発生を効果的に抑制することができる。また、部品実装前に、基板側端子パッド上に半田ペーストによりバンプパターンを形成し、これをリフロー熱処理して半田バンプとする工程を実施することもできるが、このバンプ用のリフロー時にも同様に半田ブリッジングを抑制することができる。
【００１２】
また、本発明のセラミック基板においては、基板側端子パッドの耐食性の向上や半田濡れ性の改善のため、基板側端子パッドの表面が金属メッキ層（例えばＮｉ系メッキ層、Ａｕ系メッキ層さらにはそれらを積層した複合メッキ層）にて覆される。該金属メッキ層は、その凹部内への露出部を除いた部分、つまり基板側端子パッドの外周縁に相当する部分が、金属メッキ層が表面誘電体層内に埋め込まれるので、半田接続部に強い引張力等が加わったとき、メッキ層の剥離が非常に起こりにくく、ひいては半田接続部の接合強度に優れる。なお、メッキ層を複数層に形成する場合は、その一部のメッキ層のみをセラミック誘電体粉末層形成工程に先立って形成し、残りのメッキ層を、例えばセラミック誘電体粉末層を焼成する二次焼成工程後に形成するようにしてもよい。例えばＮｉ系メッキ層を下地として、その上にＡｕ系メッキ層を形成する場合は、最後のＡｕ系メッキ層を二次焼成工程後に形成すれば、高価なＡｕ系金属のメッキ量を削減できるので経済的である。
【００１３】
本発明のセラミック基板においては、表面誘電体層を、基板側端子パッドのパッド主裏面よりも表層側に位置するセラミック誘電体層としたとき、該表面誘電体層と、パッド主裏面よりも内層側に位置する形で該表面誘電体層と接するセラミック誘電体層（以下、「内部隣接誘電体層」ともいう）とは、同一材質のセラミックにて構成することが望ましい。すなわち、表面誘電体層と内部隣接誘電体層とが異なるセラミックに構成されていると、焼成時の収縮率や熱膨張係数の不一致のため、焼成時あるいは焼成後の冷却時に基板に反りやクラックなどの不具合を生じる場合がある。しかしながら、これらを同一材質のセラミックで構成すると、表面誘電体層と内部隣接誘電体層との焼成収縮及び冷却時の熱収縮等を一致させることができ、上記のような不具合の発生を効果的に抑制できる。また、表面誘電体層と内部隣接誘電体層との結合力も強まり、層間クラック等も発生しにくくなる。特に、表面誘電体層を含む全てのセラミック誘電体層を同一材質のセラミック（例えば、後述のガラスセラミック）にて構成すると、上記の効果が一層顕著となり、また、工程及びその管理の大幅な簡略化を図ることができる。
【００１４】
セラミック誘電体層を構成するセラミックは、ガラス相と当該ガラス相よりも高融点のセラミック粒子（以下、「セラミックフィラー」ともいう）を混合したガラスセラミックが、以下のような利点を有しているので、本発明に好適に使用できる：
▲１▼誘電体基板表面の焼き上げ時の表面平滑性に優れる；
▲２▼ガラス相の軟化点と配合比率調整により、配線層の材質として特に高融点の金属を用いなくとも、セラミックとの同時焼成が可能になる。
【００１５】
ガラスセラミックとしては、ホウケイ酸系ガラスあるいはホウケイ酸鉛系ガラスにアルミナ等のセラミックフィラーを４０〜６０重量部添加した系が、金属配線部との同時焼結性が良好で好ましい。 また、セラミックフィラーは、アルミナ含有量を９８％以上としたアルミナ質セラミック、ムライト質セラミック、窒化アルミニウムセラミック、窒化珪素セラミックあるいは炭化珪素セラミックよりなるものを本発明に好適に使用できる。さらに、ガラスセラミックとの同時焼成に好適な金属配線層の材質としては、Ａｇ、Ａｕ、Ｃｕのいずれかを主成分とするものを好適に使用することができる。具体的には、Ａｇ系（Ａｇ単体、Ａｇ−金属酸化物（Ｍｎ、Ｖ、Ｂｉ、Ａｌ、Ｓｉ、Ｃｕ等の酸化物）、Ａｇ−ガラス添加、Ａｇ−Ｐｄ、Ａｇ−Ｐｔ、Ａｇ−Ｒｈ等）、Ａｕ系（Ａｕ単体、Ａｕ−金属酸化物、Ａｕ−Ｐｄ、Ａｕ−Ｐｔ、Ａｕ−Ｒｈ等）、Ｃｕ系（Ｃｕ単体、Ｃｕ−金属酸化物、Ｃｕ−Ｐｄ、Ｃｕ−Ｐｔ、Ｃｕ−Ｒｈ等）等の低抵抗材料から選ばれるものを用いることができる。
【００１６】
実装する電子部品に複数の端子パッドが設けられている場合は、基板側端子パッドも、部品側端子パッドに対応させる形で複数設ける。これらの複数の基板側端子パッドは、表面誘電体層の主表面から一定深さ位置にある仮想的な基準面に沿ってパッド主裏面が配列する形で、表面誘電体層中に埋設することができる。このような構造とすることで、以下のような効果が達成される：
▲１▼複数の基板側端子パッドの主表面を、上記基準面に合わせてそろえることができ、フリップチップボンディングによる電子部品実装の確実性をより高めることができる；
▲２▼内部隣接誘電体層上に基板側端子パッドをスクリーン印刷等により一括形成でき、その上を覆う表面誘電体層も単一層として形成できるので、工程の簡略化を図ることができる。
【００１７】
また、上記基準面上には、複数の基板側端子パッドと共に、該基板側端子パッドの少なくとも一部のものと導通する金属配線層を配置することができる。この金属配線層は、基板側端子パッドに直結される、いわゆる引き回し配線部として機能するものであり、基板側端子パッドと該引き回し配線部との距離が近接した場合でも、基板側端子パッドが表面誘電体層に形成された凹部内に埋設されていることから、半田によるブリッジングの発生を効果的に抑制できる。また、ブリッジングを避けるために、引き回し配線部を基準面（すなわち基板側端子パッドの配置面）よりも内層側に埋設する必要がなく、引き回し配線部専用の埋設用誘電体層やビアの形成が全く不要となる。この場合、基板側端子パッドは凹部内に露出させ、他方、引き回し配線部（基板側端子パッドに直結される金属配線層）は、表面誘電体層にて全体を覆うことができる。このようにすると、引き回し配線部に対する半田ブリッジングの発生を略完全に排除することができる。
【００１８】
高集積化あるいは小型化の進んだセラミック基板においては、基板側端子パッドのパッド寸法（パッド主表面の面積を円換算した直径にて表される）が２００μｍ以下（特に、１００μｍ以下：下限値は例えば８０μｍ程度）に縮小したものが多く使用されるようになってきている。この場合、上記基準面上において、最も近接する基板側端子パッド同士の距離又は基板側端子パッドと金属配線層との距離（特に、１００μｍ以下：下限値は例えば８０μｍ程度）も縮小し、半田ブリッジングの発生が従来著しかった。しかし、本発明の適用により、このようなセラミック基板においても半田ブリッジングの発生を極めて効果的に抑制することができる。
【００１９】
次に、表面誘電体層に形成される凹部の内周面は、基板側端子パッドの外周縁よりも内側に位置させることができる。これにより、表面誘電体層の凹部内周面を含む部分は、パッド主表面の外縁部を前述の金属メッキ層と共に覆うパッド外縁被覆部とされる。このようなパッド外縁被覆部を形成すると、半田接続部を介して電子部品を実装したとき、実装済みの電子部品を剥離させる向きに外力が作用しても、パッドの基板からの離脱が生じにくくなる。その結果、半田接続部を介した部品結合力、すなわち部品剥離等に対する機械的強度をさらに高めることができる。特にパッド外縁被覆部が、高強度のセラミックで形成されることで、該効果は一層高められているといえる。
【００２０】
凹部の内周面は、パッド主表面と切り立ち面状に交わる構成とすれば形成が容易であるが、半田リフロー時において、凹部内周面とパッド主表面との交差位置、つまり、凹部底面の周縁隅部に気泡等が残留しやすくなる問題がある。特に、凹部に半田ペーストを充填してバンプパターンを形成し、これをリフローして凹部内に半田バンプを形成しようとする場合は、気泡形成により見かけの半田バンプの体積が増加し、バンプ高さのバラツキを生じやすくなる。そこで、凹部の内周面には、パッド主表面と接続する端部側にて少なくとも、該パッド主表面に近づくほど内径を縮小させる縮径部を形成すると、上記のような周縁隅部への気泡残留を効果的に抑制することができる。例えは、縮径部はテーパ形状（テーパ面）に形成することができるが、この場合、パッド主表面と前記縮径部の内周面とのなす角度を７５°以上８５°以下とすることが望ましい。角度が８５°を超えると気泡残留が懸念され、７５°未満では、基板主表面へのテーパ面の投影面積が大きくなり、パッド間のデッドスペース増大につながるので好ましくない。
【００２１】
上記本発明のセラミック基板を製造するには、大別すると２つの方法がある。一つは、基板側端子パッドの全面を覆う形で表面誘電体層を形成し、その表面誘電体層の基板側端子パッドに対応する位置に、凹部を後加工で形成する方法（以下、凹部後加工法ともいう）である、もう一つは、焼成前のセラミック誘電体粉末層の段階で基板側端子パッドに対応する位置に凹部を形成し、焼成により凹部を有した表面誘電体層を同時形成してしまう方法である（以下、凹部焼成法ともいう）。各方法とも、表面誘電体層を除いた部分を一次焼成して、焼成済みの基板予備体とし、基板側端子パッドの形成された該基板予備体上にセラミック誘電体粉末層を形成し、さらにそのセラミック誘電体粉末層を二次焼成して表面誘電体層とする方法が採用される。具体的には、以下の本発明の製造方法を採用できる。
【００２２】
（凹部後加工法）
特許請求の範囲に記載の通りの、以下の工程を有する。
・積層体形成工程：セラミック誘電体層となるべきセラミックグリーンシートと、配線層となるべき配線層金属粉末パターンとを交互に積層し、さらに最上層に位置するセラミックグリーンシートに基板側端子パッドとなるべきパッド金属粉末パターンを形成して積層体となす。
・一次焼成工程：該積層体を焼成して基板予備体を得る。
・セラミック誘電体粉末層形成工程：基板予備体の主表面を、基板側端子パッドとともに、表面誘電体層の少なくとも一部となるべきセラミック誘電体粉末層にて覆う。
・パッドメッキ工程：セラミック誘電体粉末層形成工程に先立って、焼成済みの基板側端子パッドの表面全面に金属メッキ層を形成する。
・二次焼成工程：セラミック誘電体粉末層が形成された基板予備体を焼成することにより、該セラミック誘電体粉末層を表面誘電体層とする。
・表面誘電体層の基板側端子パッドに対応する部分を除去して凹部となす。
【００２３】
（凹部焼成法）
特許請求の範囲に記載の通りの、以下の工程を有する。
・積層体形成工程：セラミック誘電体層となるべきセラミックグリーンシートと、配線層となるべき配線層金属粉末パターンとを交互に積層し、さらに最上層に位置するセラミックグリーンシートに基板側端子パッドとなるべきパッド金属粉末パターンを形成して積層体となす。
・一次焼成工程：積層体を焼成して基板予備体を得る。
・セラミック誘電体粉末層形成工程：基板予備体の主表面を、基板側端子パッドを露出させるための凹部を有した、表面誘電体層の少なくとも一部となるべきセラミック誘電体粉末層にて覆う。
・パッドメッキ工程：セラミック誘電体粉末層形成工程に先立って、焼成済みの基板側端子パッドの表面全面に金属メッキ層を形成する。
・二次焼成工程：セラミック誘電体粉末層が形成された基板予備体を焼成することにより、該セラミック誘電体粉末層を表面誘電体層とする。
【００２４】
セラミック誘電体粉末層の形成は、セラミック誘電体粉末ペーストの塗付によりペースト塗付層として形成するか、あるいは、セラミックグリーンシートの積層により形成するか、のいずれかを採用できる。
【００２５】
凹部後加工法は、焼成後の表面誘電体層において、周知の微細加工技術を適用することにより、凹部を高精度に形成できる利点がある。特に、凹部の形成寸法公差を±１０μｍ以下としたい場合、例えばパッド寸法が１００μｍ以下（より望ましくは５０μｍ以下）、あるいは近接するパッドや導体部との間隔が１００μｍ以下（より望ましくは５０μｍ以下）の仕様が採用される場合においても、比較的容易に対応できる利点がある。微細加工技術としてはフォトリソグラフィー技術や超音波加工なども採用できるが、レーザー加工を用いると、加工精度と加工能率との両立を図ることが容易であり、本発明に好適である。具体的には、焼成済みの表面誘電体層をレーザー穿孔することにより、凹部を形成するようにする。
【００２６】
他方、凹部焼成法は、凹部を焼成前に形成することになる。従って、焼成後の表面誘電体層に凹部を形成するための、後工程が不要な分だけ能率的である。なお、セラミック誘電体粉末層をペースト塗付層として形成する場合は、スクリーン印刷により凹部パターンを同時形成することができる。この場合は、焼成後に凹部をレーザー加工により後加工形成する方法と比べれば、凹部の形成精度は多少劣るが、工程簡略化の効果が特に高い。また、セラミック誘電体粉末層をセラミックグリーンシートの積層により形成する場合は、ドリル穿孔等により該セラミックグリーンシートに凹部を形成できる。この場合、焼成済みの基板側端子パッドもしくは未焼成のパッド金属粉末パターンに凹部を正確に位置決めして重ね合わさせる必要があるが、セラミックグリーンシートへの凹部形成工程を別段取りにて実施できるので、基板製造のサイクルタイムを短縮できる利点がある。いずれの態様も、パッド寸法が比較的大きい（例えば２００μｍ以上）基板の製造により好適であるといえる。
【００２７】
他方、ペースト塗付層の形成やセラミックグリーンシートの積層により、セラミック誘電体粉末層を基板側端子パッドを覆う形で形成し、その後、該セラミック誘電体粉末層をレーザー穿孔することにより凹部を形成することもできる。セラミック誘電体粉末層状態でのレーザー穿孔は、焼成による収縮のバラツキが若干生ずるものの、焼成後にレーザー穿孔する方式に準ずる凹部形成精度を達成することができる。
【００２８】
【発明の実施の形態】
以下、本発明の実施の形態を、図面を用いて説明する。
図１は、本発明のセラミック配線基板の一実施例である高周波用多層セラミック配線基板（以下、単に基板ともいう）２の外観を示し、図２はその断面を模式的に示すものである。基板２はセラミック誘電体層５０と金属配線層３０とが積層された基板本体３を有し、その主表面には、電子部品１００を、半田接続部１０２を介して面実装するための基板側端子パッド１５５が、複数配列した形で形成されている。各基板側端子パッド１５５は、各々金属配線層３０とビア３５を介して導通する。また、各金属配線層３０同士も、セラミック誘電体層５０を厚さ方向に貫く層間ビア１３５により互いに電気的に接続される。
【００２９】
他方、電子部品１００は部品側端子パッド１０１を有し、基板側端子パッド１５５にこれら部品側端子パッド１０１が半田接続部１０２を介して接続されることにより、セラミック配線基板２の基板本体３の主表面に面実装され、基板２とともに部品実装済み配線基板１を構成する。電子部品１００は、例えばＩＣやＬＳＩなど、部品側端子パッド１０１を多数有した半導体集積回路部品であり、基板本体３の主表面上には、それら部品側端子パッド１０１に対応する複数の基板側端子パッド１５５が、図１に示すように、縦横所定の間隔で配列したパッドアレー１５４を形成している。なお、電子部品は、あるいはトランジスタ、ＦＥＴ、ダイオード、コンデンサ、コイルなどのディスクリート部品を含むものであってもよい。
【００３０】
本実施形態の基板２では、金属配線層３０は高周波伝送線路の要部をなし、ノイズ防護用のシールド部として機能する接地導体層５６ａ，５６ｂが随伴したものとして構成されている。接地導体層５６ａ，５６ｂは、金属配線層３０と同様の方法により、セラミック誘電体層５０を略全面に渡って被覆する形で形成されてなる。図２では、金属配線層３０が接地導体層５６ａ，５６ｂ間に挟み込まれ、高周波伝送線路がいわゆるストリップラインとして形成されているが、表層側の接地導体５６ａを省略してマイクロストリップラインを形成してもよい。この場合、基板本体３の表層部をなすセラミック誘電体層５０の表面に、金属配線層を露出形態にて形成することもできる。高周波伝送線路の形態は、この他にもスロットライン、コプレーナウェーブガイドなどを採用できる。
【００３１】
なお、本実施形態の基板２では、金属配線層３０のほかに、コンデンサ５４、インダクタ５３及び抵抗器５５などの種々の厚膜回路素子が作りこまれているが、厚膜回路素子を特に有さない、金属配線層のみを有する基板として構成することも可能である。また、本発明において高周波信号とは、８００ＭＨｚ以上の周波数を有した信号を意味する。
【００３２】
セラミック誘電体層５０を構成する誘電体材料は、本実施形態ではホウケイ酸系ガラスあるいはホウケイ酸鉛系ガラスにアルミナよりなるセラミックフィラーを４０〜６０重量部添加したガラスセラミックが用いられている。また、金属配線層３０に使用される金属の材質は、本実施形態では、Ｃｕ系金属（例えばＣｕ単体）よりなるものを使用している。
【００３３】
図４に示すように、基板本体３の表面部をなすセラミック誘電体層を表面誘電体層２５０として、基板側端子パッド１５５は、表面誘電体層２５０の主表面よりもパッド主表面Ｐ１が引っ込んで位置するものとなるように該表面誘電体層２５０中に埋設されている。本実施形態においては、表面誘電体層２５０を含む全てのセラミック誘電体層５０，２５０が、同一材質のガラスセラミックにより形成されてなる。
【００３４】
表面誘電体層２５０の主表面には、基板側端子パッド１５５に対応する位置に、の主表面を露出させる凹部２５１が開口してなり、該凹部２５１に基板側端子パッド１５５と導通する半田接続部１０２が充填されている。各基板側端子パッド１５５は、パッド寸法Ｄ（主表面の面積を円換算した直径にて定義される）が８０μｍ以上２００μｍ以下であり、隣接する基板側端子パッド１５５，１５５のパッド間ピッチＳ（主表面外周縁同士の最短縁間距離にて定義される）が８０μｍ以上２００μｍ以下である。本実施形態では、各基板側端子パッド１５５の主表面は円状とされている。また、パッド間ピッチＳはパッド寸法Ｄよりも小である。
【００３５】
表面誘電体層２５０の、パッド主表面Ｐ１よりも表層側に位置する部分の厚さは、５μｍ以上２０μｍ以下である。該厚さが５μｍ以下では、パッド主表面Ｐ１の外周縁部を覆うガラスセラミックの、その厚さに対するセラミックフィラー粒子の相対的な寸法が大きくなりすぎ、セラミックフィラーの脱落部や偏り部により被覆欠陥が生じやすくなる。パッド主表面Ｐ１の外周縁部にこのような被覆欠陥が生ずると、該部分で半田流出抑制効果が不十分となり、半田ブリッジング抑制効果が損なわれることにつながる。他方、表面誘電体層２５０の厚さが２０μｍを超えると半田接続部１０２の体積が無駄に大きくなりすぎて、コストアップにつながる。ガラスセラミック中のセラミックフィラー粒子の平均粒径（ラインインターセプト法（セラミック誘電体層の断面写真上に多数の直線を引き、観察されるフィラー粒子が該直線から切り取る線分長さの平均値として平均粒径を求める方法））は、例えばセラミックグリーンシートを調整したときのその可撓性や、セラミック粉末ペーストを調整したときの流動性を良好に確保するために、例えば１μｍ以上５μｍ以下に調整される。
【００３６】
パッドアレー１５４をなす複数の基板側端子パッド１５５は、表面誘電体層２５０の主表面から一定深さ位置にある仮想的な基準面ＳＰに沿ってパッド主裏面Ｐ２が配列する形で、表面誘電体層２５０中に複数埋設されている。そして、各基板側端子パッド１５５においては、凹部２５１の内周面２５１ａが基板側端子パッド１５５の外周縁よりも内側に位置している。これにより、表面誘電体層２５０の内周面２５１ａを含む部分が、パッド主表面Ｐ１の外縁部を覆うパッド外縁被覆部２５１ｂとなっている。
【００３７】
図４に示すように、該パッド外縁被覆部２５１ｂによるパッド主表面の外縁部の被覆幅ｗは、１０μｍ以上確保されてなることが望ましい。該被覆幅ｗが１０μｍ未満では、部品結合力増強効果に乏しくなる。なお、半田接続部１０２によるパッド接合面積を十分に確保するために、被覆幅ｗは、パッド寸法Ｄの１０％を超えないことが望ましい。
【００３８】
次に、図３及び図４に示すように、凹部２５１の内周面２５１ａは、パッド主表面Ｐ１と接続する端部側にて少なくとも、内周面２５１ａの全面が、該パッド主表面Ｐ１に近づくほど内径を縮小させるテーパ面とされている。図４に示すように、テーパ面よりなる内周面２５１ａの、主表面Ｐ１となす角度θ（凹部の中心軸線を含む断面における鋭角側の角度として定義する；以下、テーパ角ともいう）は７５°以上８５°以下とされる。
【００３９】
基板側端子パッド１５５の表面は金属メッキ層１５５ｎ，１５５ａにて覆われている。本実施形態では、最表層部がＡｕを主成分（５０質量％以上）とするＡｕ系メッキ層１５５ａ（例えばＡｕメッキ層）とされ、その下地として、Ｎｉを主成分（５０質量％以上）とするＮｉ系メッキ層１５５ｎが、いずれも無電解メッキにより形成されている。Ｎｉ系金属層１５５ｎの厚さは例えば１μｍ以上６μｍ以下である。Ｎｉ系金属層１５５ｎの厚さが１μｍ未満では基板側端子パッド１５５の耐食性が不足し、６μｍを超える厚さはメッキ時間の長大化など、コスト上の不利を招く。また、Ａｕ系金属層１５５ａの厚さが０．１μｍ未満になると半田濡れ性が不足し、半田接合不良を生じやすくなる。また、１μｍを超える厚さはコスト上の不利を招く。本実施形態では、基板側端子パッド１５５の導電性を向上させるために、Ｎｉ系メッキ層１５５ｎの内層側に接してＣｕを主成分とするＣｕ系コア層１５５ｃが形成されている。
【００４０】
図３に示すように、基板側端子パッド１５５は、その表面全面が金属メッキ層１５５ａ，１５５ｎにより覆われてなり、該金属メッキ層１５５ａ，１５５ｎの凹部２５１内への露出部１５６を除いた部分が、表面誘電体層２５０により覆われてなる。
【００４１】
以下、基板１の製造方法の一例について、凹部後加工法／遂次焼成型を例にとり、説明する。まず、図５の工程１に示すように、セラミック誘電体層５０（図２）となるべきセラミックグリーンシート１５０を用意する。該セラミックグリーンシート１５０は、セラミック誘電体層の原料セラミック粉末、具体的には、ホウケイ酸ガラス粉末とアルミナ等のセラミックフィラー粉末との混合粉末に溶剤（アセトン、メチルエチルケトン、ジアセトン、メチルイソブチルケトン、ベンゼン、ブロムクロロメタン、エタノール、ブタノール、プロパノール、トルエン、キシレンなど）、結合剤（アクリル系樹脂（例えば、ポリアクリル酸エステル、ポリメチルメタクリレート）、セルロースアセテートブチレート、ポリエチレン、ポリビニルアルコール、ポリビニルブチラールなど）、可塑剤（ブチルベンジルフタレート、ジブチルフタレート、ジメチルフタレート、フタル酸エステル、ポリエチレングリコール誘導体、トリクレゾールホスフェートなど）、解膠剤（脂肪酸（グリセリントリオレートなど）、界面活性剤（ベンゼンスルホン酸など）、湿潤剤（アルキルアリルポリエーテルアルコール、ポチエチレングリコールエチルエーテル、ニチルフェニルグリコール、ポリオキシエチレンエステルなど）などの添加剤を配合して混練し、周知のドクターブレード法等によりシート状に成形したものである。
【００４２】
そして、工程２に示すように、上記のセラミックグリーンシート１５０上に、金属配線層（接地導体層５６を含む）となるべき配線層金属粉末パターン１３０を形成する。配線層金属粉末パターンは、Ｃｕを主成分とする金属粉末のペーストを用いて公知のスクリーン印刷法により形成される。金属粉末のペーストは、金属粉末に、エチルセルロース等の有機バインダと、ブチルカルビトール等の有機溶剤を適度な粘度が得られるように配合・調整したものである。
【００４３】
配線層金属粉末パターン１３０を形成したら、工程３に示すように、その上に別のセラミックグリーンシートを重ね、さらにパターン印刷／セラミックグリーンシート積層の工程を繰り返す。そして、工程４に示すように、基板側端子パッド１５５となるべきパッド金属粉末パターン３５１として、Ｃｕ系コア層１５５ｃとなるべき金属粉末パターンを、最後のセラミックグリーンシートの表面に形成して、グリーン積層体３８０を得る。なお、ビア３５，１３５を形成する場合は、セラミックグリーンシートのビア形成位置にドリル等を用いて穿孔しておき、ここに金属ペーストを充填するようにする。
【００４４】
上記のグリーン積層体を一次焼成することにより、基板側端子パッド１５５のうち、Ｃｕ系コア層１５５ｃまでが形成された基板予備体１８０が得られる。本実施形態では、セラミック誘電体が前述のガラスセラミックにて構成されており、焼成温度は８００℃以上１０００℃以下（例えば９５０℃）である。次いで、図６の工程１に示すように、Ｃｕ系コア層１５５ｃ上に第二金属層１５５ｎをなすＮｉ系金属層を無電解メッキにより形成し、さらに、工程２に示すように、その第二金属層１５５ｎ上に第一金属層１５５ａをなすＡｕ系金属層を無電解メッキにより形成することにより、基板側端子パッド１５５を作る。
【００４５】
次に、図７の工程１に示すように、基板予備体１８０の主表面ＳＰ’を、基板側端子パッド１５５とともに、表面誘電体層２５０となるべきセラミック誘電体粉末層３５０にて覆う。本実施形態では、セラミック誘電体粉末層は、セラミック誘電体粉末ペーストをスクリーン印刷等で塗付することにより形成された、ペースト塗付層３５０である。なお、図１３に示すように、ペースト塗付層３５０の代わりにセラミックグリーンシート３６０を積層して、これを表面誘電体層２５０となるべきセラミック誘電体粉末層とすることも可能である。
【００４６】
次に、工程２に示すように、ペースト塗付層（セラミック誘電体粉末層）３５０が形成された基板予備体１８０を二次焼成することにより、これを表面誘電体層２５０とする。二次焼成の温度は一次焼成の温度と同じである。そして、この焼成により、表面誘電体層２５０は下側のセラミック誘電体層５０と一体化し、基板予備体１８０の主表面ＳＰ’は、パッドアレー１５４をなす基板側端子パッド１５５の主裏面が配列した、仮想的な基準面ＳＰとなる。
【００４７】
続いて、工程３に示すように、焼成済みの表面誘電体層２５０の、各基板側端子パッド１５５に対応する部分を、パッド主表面Ｐ１が露出するまで除去することにより凹部２５１が形成され、図１〜図３に示すセラミック配線基板２が得られる。具体的には、表面誘電体層２５０の各基板側端子パッド１５５に対応する位置にレーザービームＬＢを順次照射して、個々の凹部２５１を穿孔形成する。レーザービームＬＢとしては、例えば炭酸ガスレーザーが、設備が比較的簡略で加工能率も高いことから、本発明に好適に採用できる。
【００４８】
他方、パッド寸法やパッド間隔が特に小さい基板を製造する場合は、レーザービーム径をより小さく絞ることができるよう、発振波長のより短いレーザー（例えばＹＡＧレーザー、エキシマレーザー、あるいは半導体レーザー）を用いることが有効である。
【００４９】
図８に示すように、凹部２５１は、レーザービーム照射により、表面誘電体層２５０（あるいはセラミック誘電体粉末層）を表層側からいわば焼き飛ばす形で形成される。ここで、レーザービームＬＢの強度を適当に弱く設定すると、レーザービームからの表面誘電体層２５０（あるいはセラミック誘電体粉末層）への入熱量は、表層側ほど大きくなるように深さ方向に分布を生ずる。その結果、焼き飛ばされる誘電体の体積は表層側ほど大きくなるので、得られる凹部２５１の内周面２５１を、パッド主表面Ｐ１に近づくほど縮径するテーパ面状のものとすることができる。なお、レーザービームＬＢによる表面誘電体層２５０（あるいはセラミック誘電体粉末層）の穿孔加工は、導通確保のために、パッド主表面Ｐ１は確実に露出し、かつ、パッド部分側にまで過度に進行しないように制御する必要がある。例えば、レーザービームＬＢの反射光をモニタすることが可能であれば、金属製のパッド主表面が露出すると反射率が大きく変化するので、これを検出して、穿孔加工を終了するようにすれば好都合である。
【００５０】
なお、図８においては、レーザービームＬＢの強度そのものを調整して、テーパ面状の凹部２５１を形成していたが、図９に示すように、レーザービームＬＢを、表面誘電体層２５０（あるいはセラミック誘電体粉末層）の表面よりも深くなるか（オーバーフォーカス）、又は浅くなるように（アンダーフォーカス）、焦点位置を作為的にずらすことで調整することもできる。レーザービームＬＢの焦点を固定にするか、あるいは深さ方向の焦点移動を行なう場合であっても、加工進行に伴う凹部底の移動に対し焦点追従を遅らせるようにすると、凹部２５１を掘り進むにつれて焦点位置は相対的にアンダーフォーカス側にずれてゆく。これにより、凹部の底に向かうほど熱集中が起こりにくくなり、テーパ状の凹部２５１を形成する上で好都合となる。また、焦点位置により、得るべきテーパ角をより広範囲にて簡単に調整できる利点もある。この効果を顕著に得るには、レーザービームＬＢの照射光学系の焦点距離をある程度短く設定すること（つまり、焦点深度を小さくすること）が有効である。
【００５１】
以上のようにして得られた基板１上に、電子部品１００を実装するには、次のようにする。すなわち、図１０の工程１に示すように、基板２の基板側端子パッド１５５上に、半田ペーストをスクリーン印刷することにより、バンプパターンを形成する。この後、リフロー熱処理することにより、形成したバンプパターンを半田バンプ１７０とする。なお、電子部品１００側にハンダバンプを形成してもよい。
【００５２】
次に、工程２に示すように、基板２の基板側端子パッド１５５に電子部品１００の部品側端子パッド１０１を、各々半田バンプ１７０を介して対向配置する。そして、工程３に示すように、リフロー熱処理すれば、各半田バンプ１７０はそれぞれ半田接続部１０２となり、部品実装済み配線基板が得られる、リフロー温度は使用する半田の材質により適宜調整する。例えば、共晶半田の場合は１７０℃以上１９０℃以下であり、Ｐｂフリー半田を使用する場合は、それよりも若干高く設定される。
【００５３】
半田バンプ１７０を形成する際に、ペースト印刷により形成したバンプパターンは溶融する。基板側端子パッド１５５の最表面に形成されたＡｕ系メッキ層１５５ａは、半田との濡れ性が良好であり、図２２に示すように濡れ角φも小さい。従って、半田との密着力は非常に高くなるが、パッド外への半田の流出が生じやすくなる傾向にある。しかしながら、本発明のセラミック配線基板２によると、図３に示すように、凹部２５１内に溶融半田が充填されるので、パッド外への半田の流出が起こりにくくなり、半田ブリッジングの発生を効果的に抑制することができる。また、バンプ用のリフロー時においては、同様の半田ブリッジング抑制効果のほか、凹部により半田接合部の形成空間を規制することで、得られる半田バンプ１７０の体積と形状の安定化を図ることができる。また、凹部２５１の内周面２５１ａがテーパ状となっていることで、半田ペーストパターンをリフローしたとき、凹部２５１の底部周縁隅部に気泡が残留する不具合が生じにくくなる。これにより、半田バンプの、見かけの体積のバラツキが生じにくくなり、凹部によりパッド面内の広がりが規制されていることとも相俟って、アレー内の半田バンプ１７０の高さのバラツキを効果的に抑制できる。従って、アレーをなす半田バンプ１７０群のコプラナリティが向上し、部品実装時の端子間接続不良の発生率を大幅に軽減できる。
【００５４】
また、図１５に示すように、基板２の主表面には、基板側端子パッドとともに、金属配線層１６５などの導体部が配置されることがある。そして、図１６に示すように、部品側端子パッド１５５に対し、最も近接する導体部（ここでは配線部１６５）までの距離ｄが小さい場合（例えば２００μｍ以下）、上記のように部品側端子パッド１５５を構成しておけば、該導体部との間についても半田ブリッジングが生じにくくなる。
【００５５】
例えば、図１７に示すように、基準面ＳＰ上には複数の基板側端子パッド１５５と共に、該基板側端子パッド１５５の少なくとも一部のものと導通する金属配線層が配置される場合がある。この金属配線部は、いくつかの基板側端子パッド１５５に直結される、いわゆる引き回し配線部１６５として機能するものである。この場合、図１６に示すように、引き回し配線部１６５と、これに隣接する基板側端子パッド１５５との距離ｄが近接した場合でも、図１７に示すように、基板側端子パッド１５５が凹部２５１内に配置されることで、これらの間の半田によるブリッジングの発生を効果的に抑制できる。
【００５６】
また、ブリッジング抑制効果が高められることで、図１７に示すように、引き回し配線部１６５を基準面（すなわち基板側端子パッド１５５の配置面）ＳＰよりも内層側に埋設する必要がなくなる。その結果、引き回し配線部１６５専用の埋設用誘電体層やビアの形成も全く不要となる。このような引き回し配線部１６５を形成するには、図５の工程３において、基板側端子パッド１５５（Ｃｕ系コア層１５５ｃ）となるべき金属粉末パターンとともに、引き回し配線部１６５となるべき金属粉末パターン１３０’を、最後のセラミックグリーンシートの表面に形成して、グリーン積層体３８０を得るようにすればよい。
【００５７】
この場合、セラミック誘電体粉末層（ペースト塗付層３５０（図７）あるいはグリーンシート３６０（図１３））により金属粉末パターン１３０’を覆って焼成し、基板側端子パッド１５５に対応する凹部２５１を形成すれば、図１７に示すように、引き回し配線部１６５は、表面誘電体層２５０にてその全体を覆うことができる。このようにすると、引き回し配線部１６５に対する半田ブリッジングの発生を略完全に排除することができる。
【００５８】
なお、凹部２５１の内周面２５１ａは、図１１に示すように、深さ方向においてパッド主表面Ｐ１側の一部区間のみをテーパ面２５１ｔとすることもできるし、図１２に示すように、そのテーパ面２５１ｔをアール状の曲面に形成することもできる（従って、本明細書においては、曲面状の内周面も広義にテーパ面の概念に含める）。このようにすると、凹部２５１の開口面積を過度に大きくすることなく、テーパ角θを小さくでき、気泡残留抑制効果を高めることができる。このような形状の内周面２５１ａは、例えばレーザービームＬＢを用いて穿孔加工を行なう場合、表面誘電体層２５０（あるいはセラミック誘電体粉末層）の厚さ方向の途中までは、加工の進行に合わせてビームの焦点を、移動する凹部底に合わせて移動させ、途中からその移動を停止するか、ないしは移動速度を落とすようにする。これにより、凹部２５１の内周面２５１ａは、深さ方向の途中から、レーザービームＬＢの焦点がアンダーフォーカス側に徐々にずれてゆき、テーパ面状の形態とすることができる。
【００５９】
また、図１４に示すように、基板側端子パッド１５５に形成する金属メッキ層は、Ａｕ系メッキ層１５５ａのみ、凹部２５１内の露出領域１５６を限定的に覆うものとして形成することもできる。この場合、Ｎｉ系メッキ層１５５ｎを、セラミック誘電体粉末層の形成に先立って形成し、Ａｕ系メッキ層１５５ａを、凹部２５１の形成が完了してから形成する（二次焼成工程よりは必ず後となる）。これにより、高価なＡｕ系金属のメッキ量を削減できる。
【００６０】
以下、セラミック配線基板２の製造方法の、種々の別実施形態について説明する。図１８は、凹部焼成法を用いた工程の一例を示すものである。まず、図５の積層体３８０を形成する工程まで、凹部後加工法／遂次焼成型と全く同様である。そして、図１８の工程１に示すように、基板側端子パッド１５５を露出させるための凹部２５１’を有した、表面誘電体層の少なくとも一部となるべきセラミック誘電体粉末層、ここでは、各基板側端子パッド１５５の位置に凹部２５１’が形成されたペースト塗付層３５０を、基板予備体１８０の主表面に、スクリーン印刷により形成する。そして、工程２に示すように、これを二次焼成すると、各基板側端子パッド１５５の対応した凹部２５１が、焼成の時点で既に形成された表面誘電体層２５０が得られる。この場合、得られる基板構造は、図３あるいは図１３に示すものと略同様である。ペースト塗付層３５０は、形成直後は流動性を保持しており、重力が作用すると厚みを減ずる向きに変形しやすい傾向にある。ペースト塗付層３５０が自由変形できる場合は、厚さの減少に伴い、凹部２５１は拡径する。しかし、積層体３８０との接触側は摩擦による拘束力が作用するので、凹部２５１は表面側よりは拡径しにくくなる。そこで、ペーストの粘性を適用に調整しておけば、ペースト塗付層３５０の形成段階で、凹部２５１’の内周面２５１’ａを、底面に近い側が縮径するテーパ面状とすることが可能である。
【００６１】
なお、図２０に示すように、凹部２５１を有さないペースト塗付層３５０を、基板側端子パッド１５５も含めて覆うようにベタ形成し、その後、レーザー穿孔等により貫通孔２５１’（焼成により凹部２５１となる（工程２））を形成するようにしてもよい。
【００６２】
また、図１９Ａに示すように、セラミック誘電体粉末層としてセラミックグリーンシート３６０を用いることもできる。この場合、セラミックグリーンシート３６０には、レーザー穿孔やドリリングにより、凹部となるべき貫通孔２５１’を形成しておく。そして、貫通孔２５１’のそれぞれが各基板側端子パッド１５５に位置合わせされるように、セラミックグリーンシート３６０を基板予備体１８０の主表面に重ね合わせて圧迫し、これを密着させる。その後、工程２にてこれを二次焼成すると、図１７の工程２と同様に、凹部２５１が形成済みの表面誘電体層２５０が得られる。なお、セラミックグリーンシート３６０は可撓性に富むので、図１８Ｂに示すように、基板予備体１８０への積層圧迫時に貫通孔２５１’の内周面２５１’ａの、基板側端子パッド１５５側の端部を、シートの塑性変形を利用してつぶせば、リフロー時の気泡残留防止に有効なテーパ面２５１’ｔが同時に形成できるので好都合である。
【００６３】
なお、図２１に示すように、貫通孔２５１’を非形成のセラミックグリーンシート３６０を基板予備体１８０の主表面に積層し、その後、レーザー穿孔等により貫通孔２５１’
（焼成により凹部２５１となる（工程２））を形成するようにしてもよい。
【図面の簡単な説明】
【図１】本発明のセラミック配線基板の一例の外観を示す斜視図。
【図２】図１のセラミック配線基板の内部構造の一例を模式的に示す断面図。
【図３】図２の基板側端子パッドの周辺を拡大した断面図。
【図４】基板側端子パッドに対応して表面誘電体層に形成される凹部の説明図。
【図５】本発明のセラミック配線基板の製造方法の一例を示す工程説明図。
【図６】本発明のセラミック配線基板の製造方法の一例を示す工程説明図。
【図７】図６に続く説明図（凹部後加工法／遂次焼成型）。
【図８】図７に続く説明図。
【図９】レーザービームの変形態様を示す説明図。
【図１０】本発明の部品実装済み配線基板の製造方法の一例を示す工程説明図。
【図１１】凹部内周面形状の第一変形例を示す模式図。
【図１２】凹部内周面形状の第二変形例を示す模式図。
【図１３】グリーンシートを用いて表面誘電体層を形成する工程説明図。
【図１４】基板側端子パッドに形成する金属メッキ層の第一変形態様を示す拡大断面図。
【図１５】本発明のセラミック配線基板の別例の外観を示す斜視図。
【図１６】図１５における基板側端子パッドと配線部との位置関係を示す平面図。
【図１７】図１５の基板の要部を拡大して示す断面模式図。
【図１８】凹部焼成法の工程の第一例を示す説明図。
【図１９Ａ】同じく第二例を示す説明図。
【図１９Ｂ】図１９Ａの作用説明図。
【図２０】凹部焼成法の第一変形例を説明する図。
【図２１】凹部焼成法の第二変形例を説明する図。
【図２２】従来のセラミック配線基板に電子部品を実装する際の問題点を説明する図。
【符号の説明】
２ セラミック配線基板
３ 基板本体
３０，１６５ 金属配線層
５０ セラミック誘電体層
１００ 電子部品
１０２ 半田接続部
１５５ 基板側端子パッド
１５６ 露出部
１５５ａ Ａｕ系メッキ層（金属メッキ層）
１５５ｎ Ｎｉ系メッキ層（金属メッキ層）
１８０ 積層体
２５０ 表面誘電体層
２５１ 凹部
２５１ａ 内周面
２５１ｂ パッド外縁被覆部
３８０ 基板予備体
Ｐ１ パッド主表面
Ｐ２ パッド主裏面
ＳＰ 基準面
【発明の属する技術分野】
この発明は、セラミック配線基板、それを用いた部品実装済み配線基板、及びその製造方法に関する。
【０００２】
【従来の技術】
【特許文献１】
特開２００１−０４４３２３号公報
【０００３】
従来、配線基板、例えば、ＬＳＩやＩＣあるいはディスクリート部品などの半導体部品を搭載したり、あるいは基板内部に種々の厚膜印刷素子を作りこんだりした配線基板として、比較的高密度の配線が可能な多層セラミック配線基板が多用されている（例えば特許文献１等を参照）。この多層セラミック配線基板はセラミック誘電体層と金属配線層とを交互に積層したものであり、必要に応じてその表面に半導体部品が実装される。このようなセラミック配線基板は、例えば移動体通信機器をはじめとする高周波機器に多用され、特に携帯電話や無線ＬＡＮあるいは光通信インターフェース等の分野での需要増加が著しい。
【０００４】
上記のようなセラミック基板への部品実装は、例えば、部品側端子パッドと基板側端子パッドとを、半田バンプや印刷形成された半田ペーストパターンを挟む形で位置合わせし、リフローすることによりなされる（いわゆるフリップチップボンディング）。近年、上記のような高周波機器においては、高性能化及び多機能化の流れを受けて、使用するセラミック基板の配線が複雑化し、また、実装されるＬＳＩやＩＣの集積度も加速度的に増大している。当然、限られたスペース内に必要な機能を盛り込むために、小型化の要求も厳しくなっている。その結果、基板側端子パッドの数が増え、パッド形成間隔（ピッチ）は縮小の一途をたどっている。また、基板主表面上には、基板側端子パッドに近接して、配線部などのパッド以外の導体部が形成されることもあり、その間隔も縮小傾向にある。
【０００５】
【発明が解決しようとする課題】
この種のセラミック基板では、従来、パッドに対する半田濡れを改善することにより、部品実装の確実性を高めようとしていた。パッドの半田濡れは、例えばパッドの半田接合面にＡｕメッキを施すことにより大幅に改善される。しかし、上記のようにパッドや他の導体部の配置間隔が小さくなった場合は、濡れ性が良好であることが一概に有利であるとは限らなくなってきた。すなわち、Ａｕは腐食電位が極端に高いため、不働態酸化膜がほとんど形成されない。従って、図２２に示すように、金メッキ層１５５ａの表面の半田濡れ角φは小さく、溶融した半田の流れも非常に起こりやすい。その結果、パッド形成間隔が小さくなると、金メッキ層１５５ａ上を流れた半田がパッド外の領域にはみ出して、隣のパッドとの間で短絡を起こすことがある。このような現象は半田ブリッジングと呼ばれ、部品実装不良に直結する。つまり、半田接合の確実性を高めるためにパッドの半田濡れ性を改善すると、半田ブリッジングの発生頻度も高くなるため、パッドのファインピッチ化や配線の高集積化に対応できなくなるジレンマを生ずるのである。
【０００６】
また、配線部など、パッド以外の導体部が基板表面に露出形成されている場合は、この配線部とパッドとの形成間隔が小さくなると、半田リフロー時に、パッド外に流れ出した半田が該導体部との間でブリッジングを起こす問題も生じやすくなる。こうしたブリッジングを避けるためには、パッドに直結される配線部（いわゆる引き回し配線部）も基板内に埋設し、ビアによりパッドと結合することが有効である。しかし、引き回し配線部は、基板全体の金属配線部からみればごく一部のものに過ぎず、その少数の配線部のために、埋設用のセラミック層をわざわざ一層追加することは非常に不経済である。
【０００７】
本発明の課題は、パッドの半田接合の確実性を損なうことなく、パッド同士あるいはパッドと他の導体部とのブリッジングを効果的に防止できるセラミック配線基板と、それを用いた部品実装済み配線基板、及びそれらの製造方法を提供することにある。
【０００８】
【課題を解決するための手段及び作用・効果】
上記課題を解決するために、本発明のセラミック配線基板は、
セラミック誘電体層と金属配線層とが積層された基板本体と、
電子部品を、半田接続部を介して面実装するために、基板本体の主表面に形成された、金属配線層と導通する基板側端子パッドとを有し、
基板本体の表面部をなすセラミック誘電体層を表面誘電体層として、基板側端子パッドは、表面誘電体層の主表面よりもパッド主表面が引っ込んで位置するものとなるように該表面誘電体層中に埋設されてなり、かつ、表面誘電体層の主表面には、基板側端子パッドに対応する位置に、基板側端子パッドの主表面を露出させる凹部が開口してなり、
基板側端子パッドの表面全面が金属メッキ層により覆われてなり、該金属メッキ層の凹部内への露出部を除いた部分が、表面誘電体層により覆われることを特徴とする。この凹部は、基板側端子パッドと導通する半田接続部が充填されているか、又はその充填が予定されたものである。
【０００９】
また、本発明の部品実装済み配線基板は、
上記本発明のセラミック配線基板と、
部品側端子パッドを有し、基板側端子パッドに該部品側端子パッドが半田接続部を介して接続されることにより、セラミック配線基板の基板本体の主表面に面実装された電子部品と、を有することを特徴とする。
【００１０】
さらに、本発明の部品実装済み配線基板の製造方法は、上記本発明の部品実装済み配線基板を製造するために、本発明のセラミック配線基板の基板側端子パッドを露出させる凹部内に半田を配置し、電子部品の部品側端子パッドを、半田を介して対向配置し、その後リフロー熱処理することを特徴とする。
【００１１】
上記本発明のセラミック配線基板によると、基板本体の表面部をなす表面誘電体層に凹部が開口し、その凹部の底面にパッド主表面が露出する構造となる。そして、半田リフローにより電子部品を接続する際には、この凹部内に溶融半田が充填されるので、凹部外、すなわちパッド外への半田の流出が起こりにくくなる。その結果、パッドがファインピッチ化したり、基板主表面にて配線などの導体部がパッドに近接して形成される場合にも、半田ブリッジングの発生を効果的に抑制することができる。また、部品実装前に、基板側端子パッド上に半田ペーストによりバンプパターンを形成し、これをリフロー熱処理して半田バンプとする工程を実施することもできるが、このバンプ用のリフロー時にも同様に半田ブリッジングを抑制することができる。
【００１２】
また、本発明のセラミック基板においては、基板側端子パッドの耐食性の向上や半田濡れ性の改善のため、基板側端子パッドの表面が金属メッキ層（例えばＮｉ系メッキ層、Ａｕ系メッキ層さらにはそれらを積層した複合メッキ層）にて覆される。該金属メッキ層は、その凹部内への露出部を除いた部分、つまり基板側端子パッドの外周縁に相当する部分が、金属メッキ層が表面誘電体層内に埋め込まれるので、半田接続部に強い引張力等が加わったとき、メッキ層の剥離が非常に起こりにくく、ひいては半田接続部の接合強度に優れる。なお、メッキ層を複数層に形成する場合は、その一部のメッキ層のみをセラミック誘電体粉末層形成工程に先立って形成し、残りのメッキ層を、例えばセラミック誘電体粉末層を焼成する二次焼成工程後に形成するようにしてもよい。例えばＮｉ系メッキ層を下地として、その上にＡｕ系メッキ層を形成する場合は、最後のＡｕ系メッキ層を二次焼成工程後に形成すれば、高価なＡｕ系金属のメッキ量を削減できるので経済的である。
【００１３】
本発明のセラミック基板においては、表面誘電体層を、基板側端子パッドのパッド主裏面よりも表層側に位置するセラミック誘電体層としたとき、該表面誘電体層と、パッド主裏面よりも内層側に位置する形で該表面誘電体層と接するセラミック誘電体層（以下、「内部隣接誘電体層」ともいう）とは、同一材質のセラミックにて構成することが望ましい。すなわち、表面誘電体層と内部隣接誘電体層とが異なるセラミックに構成されていると、焼成時の収縮率や熱膨張係数の不一致のため、焼成時あるいは焼成後の冷却時に基板に反りやクラックなどの不具合を生じる場合がある。しかしながら、これらを同一材質のセラミックで構成すると、表面誘電体層と内部隣接誘電体層との焼成収縮及び冷却時の熱収縮等を一致させることができ、上記のような不具合の発生を効果的に抑制できる。また、表面誘電体層と内部隣接誘電体層との結合力も強まり、層間クラック等も発生しにくくなる。特に、表面誘電体層を含む全てのセラミック誘電体層を同一材質のセラミック（例えば、後述のガラスセラミック）にて構成すると、上記の効果が一層顕著となり、また、工程及びその管理の大幅な簡略化を図ることができる。
【００１４】
セラミック誘電体層を構成するセラミックは、ガラス相と当該ガラス相よりも高融点のセラミック粒子（以下、「セラミックフィラー」ともいう）を混合したガラスセラミックが、以下のような利点を有しているので、本発明に好適に使用できる：
▲１▼誘電体基板表面の焼き上げ時の表面平滑性に優れる；
▲２▼ガラス相の軟化点と配合比率調整により、配線層の材質として特に高融点の金属を用いなくとも、セラミックとの同時焼成が可能になる。
【００１５】
ガラスセラミックとしては、ホウケイ酸系ガラスあるいはホウケイ酸鉛系ガラスにアルミナ等のセラミックフィラーを４０〜６０重量部添加した系が、金属配線部との同時焼結性が良好で好ましい。 また、セラミックフィラーは、アルミナ含有量を９８％以上としたアルミナ質セラミック、ムライト質セラミック、窒化アルミニウムセラミック、窒化珪素セラミックあるいは炭化珪素セラミックよりなるものを本発明に好適に使用できる。さらに、ガラスセラミックとの同時焼成に好適な金属配線層の材質としては、Ａｇ、Ａｕ、Ｃｕのいずれかを主成分とするものを好適に使用することができる。具体的には、Ａｇ系（Ａｇ単体、Ａｇ−金属酸化物（Ｍｎ、Ｖ、Ｂｉ、Ａｌ、Ｓｉ、Ｃｕ等の酸化物）、Ａｇ−ガラス添加、Ａｇ−Ｐｄ、Ａｇ−Ｐｔ、Ａｇ−Ｒｈ等）、Ａｕ系（Ａｕ単体、Ａｕ−金属酸化物、Ａｕ−Ｐｄ、Ａｕ−Ｐｔ、Ａｕ−Ｒｈ等）、Ｃｕ系（Ｃｕ単体、Ｃｕ−金属酸化物、Ｃｕ−Ｐｄ、Ｃｕ−Ｐｔ、Ｃｕ−Ｒｈ等）等の低抵抗材料から選ばれるものを用いることができる。
【００１６】
実装する電子部品に複数の端子パッドが設けられている場合は、基板側端子パッドも、部品側端子パッドに対応させる形で複数設ける。これらの複数の基板側端子パッドは、表面誘電体層の主表面から一定深さ位置にある仮想的な基準面に沿ってパッド主裏面が配列する形で、表面誘電体層中に埋設することができる。このような構造とすることで、以下のような効果が達成される：
▲１▼複数の基板側端子パッドの主表面を、上記基準面に合わせてそろえることができ、フリップチップボンディングによる電子部品実装の確実性をより高めることができる；
▲２▼内部隣接誘電体層上に基板側端子パッドをスクリーン印刷等により一括形成でき、その上を覆う表面誘電体層も単一層として形成できるので、工程の簡略化を図ることができる。
【００１７】
また、上記基準面上には、複数の基板側端子パッドと共に、該基板側端子パッドの少なくとも一部のものと導通する金属配線層を配置することができる。この金属配線層は、基板側端子パッドに直結される、いわゆる引き回し配線部として機能するものであり、基板側端子パッドと該引き回し配線部との距離が近接した場合でも、基板側端子パッドが表面誘電体層に形成された凹部内に埋設されていることから、半田によるブリッジングの発生を効果的に抑制できる。また、ブリッジングを避けるために、引き回し配線部を基準面（すなわち基板側端子パッドの配置面）よりも内層側に埋設する必要がなく、引き回し配線部専用の埋設用誘電体層やビアの形成が全く不要となる。この場合、基板側端子パッドは凹部内に露出させ、他方、引き回し配線部（基板側端子パッドに直結される金属配線層）は、表面誘電体層にて全体を覆うことができる。このようにすると、引き回し配線部に対する半田ブリッジングの発生を略完全に排除することができる。
【００１８】
高集積化あるいは小型化の進んだセラミック基板においては、基板側端子パッドのパッド寸法（パッド主表面の面積を円換算した直径にて表される）が２００μｍ以下（特に、１００μｍ以下：下限値は例えば８０μｍ程度）に縮小したものが多く使用されるようになってきている。この場合、上記基準面上において、最も近接する基板側端子パッド同士の距離又は基板側端子パッドと金属配線層との距離（特に、１００μｍ以下：下限値は例えば８０μｍ程度）も縮小し、半田ブリッジングの発生が従来著しかった。しかし、本発明の適用により、このようなセラミック基板においても半田ブリッジングの発生を極めて効果的に抑制することができる。
【００１９】
次に、表面誘電体層に形成される凹部の内周面は、基板側端子パッドの外周縁よりも内側に位置させることができる。これにより、表面誘電体層の凹部内周面を含む部分は、パッド主表面の外縁部を前述の金属メッキ層と共に覆うパッド外縁被覆部とされる。このようなパッド外縁被覆部を形成すると、半田接続部を介して電子部品を実装したとき、実装済みの電子部品を剥離させる向きに外力が作用しても、パッドの基板からの離脱が生じにくくなる。その結果、半田接続部を介した部品結合力、すなわち部品剥離等に対する機械的強度をさらに高めることができる。特にパッド外縁被覆部が、高強度のセラミックで形成されることで、該効果は一層高められているといえる。
【００２０】
凹部の内周面は、パッド主表面と切り立ち面状に交わる構成とすれば形成が容易であるが、半田リフロー時において、凹部内周面とパッド主表面との交差位置、つまり、凹部底面の周縁隅部に気泡等が残留しやすくなる問題がある。特に、凹部に半田ペーストを充填してバンプパターンを形成し、これをリフローして凹部内に半田バンプを形成しようとする場合は、気泡形成により見かけの半田バンプの体積が増加し、バンプ高さのバラツキを生じやすくなる。そこで、凹部の内周面には、パッド主表面と接続する端部側にて少なくとも、該パッド主表面に近づくほど内径を縮小させる縮径部を形成すると、上記のような周縁隅部への気泡残留を効果的に抑制することができる。例えは、縮径部はテーパ形状（テーパ面）に形成することができるが、この場合、パッド主表面と前記縮径部の内周面とのなす角度を７５°以上８５°以下とすることが望ましい。角度が８５°を超えると気泡残留が懸念され、７５°未満では、基板主表面へのテーパ面の投影面積が大きくなり、パッド間のデッドスペース増大につながるので好ましくない。
【００２１】
上記本発明のセラミック基板を製造するには、大別すると２つの方法がある。一つは、基板側端子パッドの全面を覆う形で表面誘電体層を形成し、その表面誘電体層の基板側端子パッドに対応する位置に、凹部を後加工で形成する方法（以下、凹部後加工法ともいう）である、もう一つは、焼成前のセラミック誘電体粉末層の段階で基板側端子パッドに対応する位置に凹部を形成し、焼成により凹部を有した表面誘電体層を同時形成してしまう方法である（以下、凹部焼成法ともいう）。各方法とも、表面誘電体層を除いた部分を一次焼成して、焼成済みの基板予備体とし、基板側端子パッドの形成された該基板予備体上にセラミック誘電体粉末層を形成し、さらにそのセラミック誘電体粉末層を二次焼成して表面誘電体層とする方法が採用される。具体的には、以下の本発明の製造方法を採用できる。
【００２２】
（凹部後加工法）
特許請求の範囲に記載の通りの、以下の工程を有する。
・積層体形成工程：セラミック誘電体層となるべきセラミックグリーンシートと、配線層となるべき配線層金属粉末パターンとを交互に積層し、さらに最上層に位置するセラミックグリーンシートに基板側端子パッドとなるべきパッド金属粉末パターンを形成して積層体となす。
・一次焼成工程：該積層体を焼成して基板予備体を得る。
・セラミック誘電体粉末層形成工程：基板予備体の主表面を、基板側端子パッドとともに、表面誘電体層の少なくとも一部となるべきセラミック誘電体粉末層にて覆う。
・パッドメッキ工程：セラミック誘電体粉末層形成工程に先立って、焼成済みの基板側端子パッドの表面全面に金属メッキ層を形成する。
・二次焼成工程：セラミック誘電体粉末層が形成された基板予備体を焼成することにより、該セラミック誘電体粉末層を表面誘電体層とする。
・表面誘電体層の基板側端子パッドに対応する部分を除去して凹部となす。
【００２３】
（凹部焼成法）
特許請求の範囲に記載の通りの、以下の工程を有する。
・積層体形成工程：セラミック誘電体層となるべきセラミックグリーンシートと、配線層となるべき配線層金属粉末パターンとを交互に積層し、さらに最上層に位置するセラミックグリーンシートに基板側端子パッドとなるべきパッド金属粉末パターンを形成して積層体となす。
・一次焼成工程：積層体を焼成して基板予備体を得る。
・セラミック誘電体粉末層形成工程：基板予備体の主表面を、基板側端子パッドを露出させるための凹部を有した、表面誘電体層の少なくとも一部となるべきセラミック誘電体粉末層にて覆う。
・パッドメッキ工程：セラミック誘電体粉末層形成工程に先立って、焼成済みの基板側端子パッドの表面全面に金属メッキ層を形成する。
・二次焼成工程：セラミック誘電体粉末層が形成された基板予備体を焼成することにより、該セラミック誘電体粉末層を表面誘電体層とする。
【００２４】
セラミック誘電体粉末層の形成は、セラミック誘電体粉末ペーストの塗付によりペースト塗付層として形成するか、あるいは、セラミックグリーンシートの積層により形成するか、のいずれかを採用できる。
【００２５】
凹部後加工法は、焼成後の表面誘電体層において、周知の微細加工技術を適用することにより、凹部を高精度に形成できる利点がある。特に、凹部の形成寸法公差を±１０μｍ以下としたい場合、例えばパッド寸法が１００μｍ以下（より望ましくは５０μｍ以下）、あるいは近接するパッドや導体部との間隔が１００μｍ以下（より望ましくは５０μｍ以下）の仕様が採用される場合においても、比較的容易に対応できる利点がある。微細加工技術としてはフォトリソグラフィー技術や超音波加工なども採用できるが、レーザー加工を用いると、加工精度と加工能率との両立を図ることが容易であり、本発明に好適である。具体的には、焼成済みの表面誘電体層をレーザー穿孔することにより、凹部を形成するようにする。
【００２６】
他方、凹部焼成法は、凹部を焼成前に形成することになる。従って、焼成後の表面誘電体層に凹部を形成するための、後工程が不要な分だけ能率的である。なお、セラミック誘電体粉末層をペースト塗付層として形成する場合は、スクリーン印刷により凹部パターンを同時形成することができる。この場合は、焼成後に凹部をレーザー加工により後加工形成する方法と比べれば、凹部の形成精度は多少劣るが、工程簡略化の効果が特に高い。また、セラミック誘電体粉末層をセラミックグリーンシートの積層により形成する場合は、ドリル穿孔等により該セラミックグリーンシートに凹部を形成できる。この場合、焼成済みの基板側端子パッドもしくは未焼成のパッド金属粉末パターンに凹部を正確に位置決めして重ね合わさせる必要があるが、セラミックグリーンシートへの凹部形成工程を別段取りにて実施できるので、基板製造のサイクルタイムを短縮できる利点がある。いずれの態様も、パッド寸法が比較的大きい（例えば２００μｍ以上）基板の製造により好適であるといえる。
【００２７】
他方、ペースト塗付層の形成やセラミックグリーンシートの積層により、セラミック誘電体粉末層を基板側端子パッドを覆う形で形成し、その後、該セラミック誘電体粉末層をレーザー穿孔することにより凹部を形成することもできる。セラミック誘電体粉末層状態でのレーザー穿孔は、焼成による収縮のバラツキが若干生ずるものの、焼成後にレーザー穿孔する方式に準ずる凹部形成精度を達成することができる。
【００２８】
【発明の実施の形態】
以下、本発明の実施の形態を、図面を用いて説明する。
図１は、本発明のセラミック配線基板の一実施例である高周波用多層セラミック配線基板（以下、単に基板ともいう）２の外観を示し、図２はその断面を模式的に示すものである。基板２はセラミック誘電体層５０と金属配線層３０とが積層された基板本体３を有し、その主表面には、電子部品１００を、半田接続部１０２を介して面実装するための基板側端子パッド１５５が、複数配列した形で形成されている。各基板側端子パッド１５５は、各々金属配線層３０とビア３５を介して導通する。また、各金属配線層３０同士も、セラミック誘電体層５０を厚さ方向に貫く層間ビア１３５により互いに電気的に接続される。
【００２９】
他方、電子部品１００は部品側端子パッド１０１を有し、基板側端子パッド１５５にこれら部品側端子パッド１０１が半田接続部１０２を介して接続されることにより、セラミック配線基板２の基板本体３の主表面に面実装され、基板２とともに部品実装済み配線基板１を構成する。電子部品１００は、例えばＩＣやＬＳＩなど、部品側端子パッド１０１を多数有した半導体集積回路部品であり、基板本体３の主表面上には、それら部品側端子パッド１０１に対応する複数の基板側端子パッド１５５が、図１に示すように、縦横所定の間隔で配列したパッドアレー１５４を形成している。なお、電子部品は、あるいはトランジスタ、ＦＥＴ、ダイオード、コンデンサ、コイルなどのディスクリート部品を含むものであってもよい。
【００３０】
本実施形態の基板２では、金属配線層３０は高周波伝送線路の要部をなし、ノイズ防護用のシールド部として機能する接地導体層５６ａ，５６ｂが随伴したものとして構成されている。接地導体層５６ａ，５６ｂは、金属配線層３０と同様の方法により、セラミック誘電体層５０を略全面に渡って被覆する形で形成されてなる。図２では、金属配線層３０が接地導体層５６ａ，５６ｂ間に挟み込まれ、高周波伝送線路がいわゆるストリップラインとして形成されているが、表層側の接地導体５６ａを省略してマイクロストリップラインを形成してもよい。この場合、基板本体３の表層部をなすセラミック誘電体層５０の表面に、金属配線層を露出形態にて形成することもできる。高周波伝送線路の形態は、この他にもスロットライン、コプレーナウェーブガイドなどを採用できる。
【００３１】
なお、本実施形態の基板２では、金属配線層３０のほかに、コンデンサ５４、インダクタ５３及び抵抗器５５などの種々の厚膜回路素子が作りこまれているが、厚膜回路素子を特に有さない、金属配線層のみを有する基板として構成することも可能である。また、本発明において高周波信号とは、８００ＭＨｚ以上の周波数を有した信号を意味する。
【００３２】
セラミック誘電体層５０を構成する誘電体材料は、本実施形態ではホウケイ酸系ガラスあるいはホウケイ酸鉛系ガラスにアルミナよりなるセラミックフィラーを４０〜６０重量部添加したガラスセラミックが用いられている。また、金属配線層３０に使用される金属の材質は、本実施形態では、Ｃｕ系金属（例えばＣｕ単体）よりなるものを使用している。
【００３３】
図４に示すように、基板本体３の表面部をなすセラミック誘電体層を表面誘電体層２５０として、基板側端子パッド１５５は、表面誘電体層２５０の主表面よりもパッド主表面Ｐ１が引っ込んで位置するものとなるように該表面誘電体層２５０中に埋設されている。本実施形態においては、表面誘電体層２５０を含む全てのセラミック誘電体層５０，２５０が、同一材質のガラスセラミックにより形成されてなる。
【００３４】
表面誘電体層２５０の主表面には、基板側端子パッド１５５に対応する位置に、の主表面を露出させる凹部２５１が開口してなり、該凹部２５１に基板側端子パッド１５５と導通する半田接続部１０２が充填されている。各基板側端子パッド１５５は、パッド寸法Ｄ（主表面の面積を円換算した直径にて定義される）が８０μｍ以上２００μｍ以下であり、隣接する基板側端子パッド１５５，１５５のパッド間ピッチＳ（主表面外周縁同士の最短縁間距離にて定義される）が８０μｍ以上２００μｍ以下である。本実施形態では、各基板側端子パッド１５５の主表面は円状とされている。また、パッド間ピッチＳはパッド寸法Ｄよりも小である。
【００３５】
表面誘電体層２５０の、パッド主表面Ｐ１よりも表層側に位置する部分の厚さは、５μｍ以上２０μｍ以下である。該厚さが５μｍ以下では、パッド主表面Ｐ１の外周縁部を覆うガラスセラミックの、その厚さに対するセラミックフィラー粒子の相対的な寸法が大きくなりすぎ、セラミックフィラーの脱落部や偏り部により被覆欠陥が生じやすくなる。パッド主表面Ｐ１の外周縁部にこのような被覆欠陥が生ずると、該部分で半田流出抑制効果が不十分となり、半田ブリッジング抑制効果が損なわれることにつながる。他方、表面誘電体層２５０の厚さが２０μｍを超えると半田接続部１０２の体積が無駄に大きくなりすぎて、コストアップにつながる。ガラスセラミック中のセラミックフィラー粒子の平均粒径（ラインインターセプト法（セラミック誘電体層の断面写真上に多数の直線を引き、観察されるフィラー粒子が該直線から切り取る線分長さの平均値として平均粒径を求める方法））は、例えばセラミックグリーンシートを調整したときのその可撓性や、セラミック粉末ペーストを調整したときの流動性を良好に確保するために、例えば１μｍ以上５μｍ以下に調整される。
【００３６】
パッドアレー１５４をなす複数の基板側端子パッド１５５は、表面誘電体層２５０の主表面から一定深さ位置にある仮想的な基準面ＳＰに沿ってパッド主裏面Ｐ２が配列する形で、表面誘電体層２５０中に複数埋設されている。そして、各基板側端子パッド１５５においては、凹部２５１の内周面２５１ａが基板側端子パッド１５５の外周縁よりも内側に位置している。これにより、表面誘電体層２５０の内周面２５１ａを含む部分が、パッド主表面Ｐ１の外縁部を覆うパッド外縁被覆部２５１ｂとなっている。
【００３７】
図４に示すように、該パッド外縁被覆部２５１ｂによるパッド主表面の外縁部の被覆幅ｗは、１０μｍ以上確保されてなることが望ましい。該被覆幅ｗが１０μｍ未満では、部品結合力増強効果に乏しくなる。なお、半田接続部１０２によるパッド接合面積を十分に確保するために、被覆幅ｗは、パッド寸法Ｄの１０％を超えないことが望ましい。
【００３８】
次に、図３及び図４に示すように、凹部２５１の内周面２５１ａは、パッド主表面Ｐ１と接続する端部側にて少なくとも、内周面２５１ａの全面が、該パッド主表面Ｐ１に近づくほど内径を縮小させるテーパ面とされている。図４に示すように、テーパ面よりなる内周面２５１ａの、主表面Ｐ１となす角度θ（凹部の中心軸線を含む断面における鋭角側の角度として定義する；以下、テーパ角ともいう）は７５°以上８５°以下とされる。
【００３９】
基板側端子パッド１５５の表面は金属メッキ層１５５ｎ，１５５ａにて覆われている。本実施形態では、最表層部がＡｕを主成分（５０質量％以上）とするＡｕ系メッキ層１５５ａ（例えばＡｕメッキ層）とされ、その下地として、Ｎｉを主成分（５０質量％以上）とするＮｉ系メッキ層１５５ｎが、いずれも無電解メッキにより形成されている。Ｎｉ系金属層１５５ｎの厚さは例えば１μｍ以上６μｍ以下である。Ｎｉ系金属層１５５ｎの厚さが１μｍ未満では基板側端子パッド１５５の耐食性が不足し、６μｍを超える厚さはメッキ時間の長大化など、コスト上の不利を招く。また、Ａｕ系金属層１５５ａの厚さが０．１μｍ未満になると半田濡れ性が不足し、半田接合不良を生じやすくなる。また、１μｍを超える厚さはコスト上の不利を招く。本実施形態では、基板側端子パッド１５５の導電性を向上させるために、Ｎｉ系メッキ層１５５ｎの内層側に接してＣｕを主成分とするＣｕ系コア層１５５ｃが形成されている。
【００４０】
図３に示すように、基板側端子パッド１５５は、その表面全面が金属メッキ層１５５ａ，１５５ｎにより覆われてなり、該金属メッキ層１５５ａ，１５５ｎの凹部２５１内への露出部１５６を除いた部分が、表面誘電体層２５０により覆われてなる。
【００４１】
以下、基板１の製造方法の一例について、凹部後加工法／遂次焼成型を例にとり、説明する。まず、図５の工程１に示すように、セラミック誘電体層５０（図２）となるべきセラミックグリーンシート１５０を用意する。該セラミックグリーンシート１５０は、セラミック誘電体層の原料セラミック粉末、具体的には、ホウケイ酸ガラス粉末とアルミナ等のセラミックフィラー粉末との混合粉末に溶剤（アセトン、メチルエチルケトン、ジアセトン、メチルイソブチルケトン、ベンゼン、ブロムクロロメタン、エタノール、ブタノール、プロパノール、トルエン、キシレンなど）、結合剤（アクリル系樹脂（例えば、ポリアクリル酸エステル、ポリメチルメタクリレート）、セルロースアセテートブチレート、ポリエチレン、ポリビニルアルコール、ポリビニルブチラールなど）、可塑剤（ブチルベンジルフタレート、ジブチルフタレート、ジメチルフタレート、フタル酸エステル、ポリエチレングリコール誘導体、トリクレゾールホスフェートなど）、解膠剤（脂肪酸（グリセリントリオレートなど）、界面活性剤（ベンゼンスルホン酸など）、湿潤剤（アルキルアリルポリエーテルアルコール、ポチエチレングリコールエチルエーテル、ニチルフェニルグリコール、ポリオキシエチレンエステルなど）などの添加剤を配合して混練し、周知のドクターブレード法等によりシート状に成形したものである。
【００４２】
そして、工程２に示すように、上記のセラミックグリーンシート１５０上に、金属配線層（接地導体層５６を含む）となるべき配線層金属粉末パターン１３０を形成する。配線層金属粉末パターンは、Ｃｕを主成分とする金属粉末のペーストを用いて公知のスクリーン印刷法により形成される。金属粉末のペーストは、金属粉末に、エチルセルロース等の有機バインダと、ブチルカルビトール等の有機溶剤を適度な粘度が得られるように配合・調整したものである。
【００４３】
配線層金属粉末パターン１３０を形成したら、工程３に示すように、その上に別のセラミックグリーンシートを重ね、さらにパターン印刷／セラミックグリーンシート積層の工程を繰り返す。そして、工程４に示すように、基板側端子パッド１５５となるべきパッド金属粉末パターン３５１として、Ｃｕ系コア層１５５ｃとなるべき金属粉末パターンを、最後のセラミックグリーンシートの表面に形成して、グリーン積層体３８０を得る。なお、ビア３５，１３５を形成する場合は、セラミックグリーンシートのビア形成位置にドリル等を用いて穿孔しておき、ここに金属ペーストを充填するようにする。
【００４４】
上記のグリーン積層体を一次焼成することにより、基板側端子パッド１５５のうち、Ｃｕ系コア層１５５ｃまでが形成された基板予備体１８０が得られる。本実施形態では、セラミック誘電体が前述のガラスセラミックにて構成されており、焼成温度は８００℃以上１０００℃以下（例えば９５０℃）である。次いで、図６の工程１に示すように、Ｃｕ系コア層１５５ｃ上に第二金属層１５５ｎをなすＮｉ系金属層を無電解メッキにより形成し、さらに、工程２に示すように、その第二金属層１５５ｎ上に第一金属層１５５ａをなすＡｕ系金属層を無電解メッキにより形成することにより、基板側端子パッド１５５を作る。
【００４５】
次に、図７の工程１に示すように、基板予備体１８０の主表面ＳＰ’を、基板側端子パッド１５５とともに、表面誘電体層２５０となるべきセラミック誘電体粉末層３５０にて覆う。本実施形態では、セラミック誘電体粉末層は、セラミック誘電体粉末ペーストをスクリーン印刷等で塗付することにより形成された、ペースト塗付層３５０である。なお、図１３に示すように、ペースト塗付層３５０の代わりにセラミックグリーンシート３６０を積層して、これを表面誘電体層２５０となるべきセラミック誘電体粉末層とすることも可能である。
【００４６】
次に、工程２に示すように、ペースト塗付層（セラミック誘電体粉末層）３５０が形成された基板予備体１８０を二次焼成することにより、これを表面誘電体層２５０とする。二次焼成の温度は一次焼成の温度と同じである。そして、この焼成により、表面誘電体層２５０は下側のセラミック誘電体層５０と一体化し、基板予備体１８０の主表面ＳＰ’は、パッドアレー１５４をなす基板側端子パッド１５５の主裏面が配列した、仮想的な基準面ＳＰとなる。
【００４７】
続いて、工程３に示すように、焼成済みの表面誘電体層２５０の、各基板側端子パッド１５５に対応する部分を、パッド主表面Ｐ１が露出するまで除去することにより凹部２５１が形成され、図１〜図３に示すセラミック配線基板２が得られる。具体的には、表面誘電体層２５０の各基板側端子パッド１５５に対応する位置にレーザービームＬＢを順次照射して、個々の凹部２５１を穿孔形成する。レーザービームＬＢとしては、例えば炭酸ガスレーザーが、設備が比較的簡略で加工能率も高いことから、本発明に好適に採用できる。
【００４８】
他方、パッド寸法やパッド間隔が特に小さい基板を製造する場合は、レーザービーム径をより小さく絞ることができるよう、発振波長のより短いレーザー（例えばＹＡＧレーザー、エキシマレーザー、あるいは半導体レーザー）を用いることが有効である。
【００４９】
図８に示すように、凹部２５１は、レーザービーム照射により、表面誘電体層２５０（あるいはセラミック誘電体粉末層）を表層側からいわば焼き飛ばす形で形成される。ここで、レーザービームＬＢの強度を適当に弱く設定すると、レーザービームからの表面誘電体層２５０（あるいはセラミック誘電体粉末層）への入熱量は、表層側ほど大きくなるように深さ方向に分布を生ずる。その結果、焼き飛ばされる誘電体の体積は表層側ほど大きくなるので、得られる凹部２５１の内周面２５１を、パッド主表面Ｐ１に近づくほど縮径するテーパ面状のものとすることができる。なお、レーザービームＬＢによる表面誘電体層２５０（あるいはセラミック誘電体粉末層）の穿孔加工は、導通確保のために、パッド主表面Ｐ１は確実に露出し、かつ、パッド部分側にまで過度に進行しないように制御する必要がある。例えば、レーザービームＬＢの反射光をモニタすることが可能であれば、金属製のパッド主表面が露出すると反射率が大きく変化するので、これを検出して、穿孔加工を終了するようにすれば好都合である。
【００５０】
なお、図８においては、レーザービームＬＢの強度そのものを調整して、テーパ面状の凹部２５１を形成していたが、図９に示すように、レーザービームＬＢを、表面誘電体層２５０（あるいはセラミック誘電体粉末層）の表面よりも深くなるか（オーバーフォーカス）、又は浅くなるように（アンダーフォーカス）、焦点位置を作為的にずらすことで調整することもできる。レーザービームＬＢの焦点を固定にするか、あるいは深さ方向の焦点移動を行なう場合であっても、加工進行に伴う凹部底の移動に対し焦点追従を遅らせるようにすると、凹部２５１を掘り進むにつれて焦点位置は相対的にアンダーフォーカス側にずれてゆく。これにより、凹部の底に向かうほど熱集中が起こりにくくなり、テーパ状の凹部２５１を形成する上で好都合となる。また、焦点位置により、得るべきテーパ角をより広範囲にて簡単に調整できる利点もある。この効果を顕著に得るには、レーザービームＬＢの照射光学系の焦点距離をある程度短く設定すること（つまり、焦点深度を小さくすること）が有効である。
【００５１】
以上のようにして得られた基板１上に、電子部品１００を実装するには、次のようにする。すなわち、図１０の工程１に示すように、基板２の基板側端子パッド１５５上に、半田ペーストをスクリーン印刷することにより、バンプパターンを形成する。この後、リフロー熱処理することにより、形成したバンプパターンを半田バンプ１７０とする。なお、電子部品１００側にハンダバンプを形成してもよい。
【００５２】
次に、工程２に示すように、基板２の基板側端子パッド１５５に電子部品１００の部品側端子パッド１０１を、各々半田バンプ１７０を介して対向配置する。そして、工程３に示すように、リフロー熱処理すれば、各半田バンプ１７０はそれぞれ半田接続部１０２となり、部品実装済み配線基板が得られる、リフロー温度は使用する半田の材質により適宜調整する。例えば、共晶半田の場合は１７０℃以上１９０℃以下であり、Ｐｂフリー半田を使用する場合は、それよりも若干高く設定される。
【００５３】
半田バンプ１７０を形成する際に、ペースト印刷により形成したバンプパターンは溶融する。基板側端子パッド１５５の最表面に形成されたＡｕ系メッキ層１５５ａは、半田との濡れ性が良好であり、図２２に示すように濡れ角φも小さい。従って、半田との密着力は非常に高くなるが、パッド外への半田の流出が生じやすくなる傾向にある。しかしながら、本発明のセラミック配線基板２によると、図３に示すように、凹部２５１内に溶融半田が充填されるので、パッド外への半田の流出が起こりにくくなり、半田ブリッジングの発生を効果的に抑制することができる。また、バンプ用のリフロー時においては、同様の半田ブリッジング抑制効果のほか、凹部により半田接合部の形成空間を規制することで、得られる半田バンプ１７０の体積と形状の安定化を図ることができる。また、凹部２５１の内周面２５１ａがテーパ状となっていることで、半田ペーストパターンをリフローしたとき、凹部２５１の底部周縁隅部に気泡が残留する不具合が生じにくくなる。これにより、半田バンプの、見かけの体積のバラツキが生じにくくなり、凹部によりパッド面内の広がりが規制されていることとも相俟って、アレー内の半田バンプ１７０の高さのバラツキを効果的に抑制できる。従って、アレーをなす半田バンプ１７０群のコプラナリティが向上し、部品実装時の端子間接続不良の発生率を大幅に軽減できる。
【００５４】
また、図１５に示すように、基板２の主表面には、基板側端子パッドとともに、金属配線層１６５などの導体部が配置されることがある。そして、図１６に示すように、部品側端子パッド１５５に対し、最も近接する導体部（ここでは配線部１６５）までの距離ｄが小さい場合（例えば２００μｍ以下）、上記のように部品側端子パッド１５５を構成しておけば、該導体部との間についても半田ブリッジングが生じにくくなる。
【００５５】
例えば、図１７に示すように、基準面ＳＰ上には複数の基板側端子パッド１５５と共に、該基板側端子パッド１５５の少なくとも一部のものと導通する金属配線層が配置される場合がある。この金属配線部は、いくつかの基板側端子パッド１５５に直結される、いわゆる引き回し配線部１６５として機能するものである。この場合、図１６に示すように、引き回し配線部１６５と、これに隣接する基板側端子パッド１５５との距離ｄが近接した場合でも、図１７に示すように、基板側端子パッド１５５が凹部２５１内に配置されることで、これらの間の半田によるブリッジングの発生を効果的に抑制できる。
【００５６】
また、ブリッジング抑制効果が高められることで、図１７に示すように、引き回し配線部１６５を基準面（すなわち基板側端子パッド１５５の配置面）ＳＰよりも内層側に埋設する必要がなくなる。その結果、引き回し配線部１６５専用の埋設用誘電体層やビアの形成も全く不要となる。このような引き回し配線部１６５を形成するには、図５の工程３において、基板側端子パッド１５５（Ｃｕ系コア層１５５ｃ）となるべき金属粉末パターンとともに、引き回し配線部１６５となるべき金属粉末パターン１３０’を、最後のセラミックグリーンシートの表面に形成して、グリーン積層体３８０を得るようにすればよい。
【００５７】
この場合、セラミック誘電体粉末層（ペースト塗付層３５０（図７）あるいはグリーンシート３６０（図１３））により金属粉末パターン１３０’を覆って焼成し、基板側端子パッド１５５に対応する凹部２５１を形成すれば、図１７に示すように、引き回し配線部１６５は、表面誘電体層２５０にてその全体を覆うことができる。このようにすると、引き回し配線部１６５に対する半田ブリッジングの発生を略完全に排除することができる。
【００５８】
なお、凹部２５１の内周面２５１ａは、図１１に示すように、深さ方向においてパッド主表面Ｐ１側の一部区間のみをテーパ面２５１ｔとすることもできるし、図１２に示すように、そのテーパ面２５１ｔをアール状の曲面に形成することもできる（従って、本明細書においては、曲面状の内周面も広義にテーパ面の概念に含める）。このようにすると、凹部２５１の開口面積を過度に大きくすることなく、テーパ角θを小さくでき、気泡残留抑制効果を高めることができる。このような形状の内周面２５１ａは、例えばレーザービームＬＢを用いて穿孔加工を行なう場合、表面誘電体層２５０（あるいはセラミック誘電体粉末層）の厚さ方向の途中までは、加工の進行に合わせてビームの焦点を、移動する凹部底に合わせて移動させ、途中からその移動を停止するか、ないしは移動速度を落とすようにする。これにより、凹部２５１の内周面２５１ａは、深さ方向の途中から、レーザービームＬＢの焦点がアンダーフォーカス側に徐々にずれてゆき、テーパ面状の形態とすることができる。
【００５９】
また、図１４に示すように、基板側端子パッド１５５に形成する金属メッキ層は、Ａｕ系メッキ層１５５ａのみ、凹部２５１内の露出領域１５６を限定的に覆うものとして形成することもできる。この場合、Ｎｉ系メッキ層１５５ｎを、セラミック誘電体粉末層の形成に先立って形成し、Ａｕ系メッキ層１５５ａを、凹部２５１の形成が完了してから形成する（二次焼成工程よりは必ず後となる）。これにより、高価なＡｕ系金属のメッキ量を削減できる。
【００６０】
以下、セラミック配線基板２の製造方法の、種々の別実施形態について説明する。図１８は、凹部焼成法を用いた工程の一例を示すものである。まず、図５の積層体３８０を形成する工程まで、凹部後加工法／遂次焼成型と全く同様である。そして、図１８の工程１に示すように、基板側端子パッド１５５を露出させるための凹部２５１’を有した、表面誘電体層の少なくとも一部となるべきセラミック誘電体粉末層、ここでは、各基板側端子パッド１５５の位置に凹部２５１’が形成されたペースト塗付層３５０を、基板予備体１８０の主表面に、スクリーン印刷により形成する。そして、工程２に示すように、これを二次焼成すると、各基板側端子パッド１５５の対応した凹部２５１が、焼成の時点で既に形成された表面誘電体層２５０が得られる。この場合、得られる基板構造は、図３あるいは図１３に示すものと略同様である。ペースト塗付層３５０は、形成直後は流動性を保持しており、重力が作用すると厚みを減ずる向きに変形しやすい傾向にある。ペースト塗付層３５０が自由変形できる場合は、厚さの減少に伴い、凹部２５１は拡径する。しかし、積層体３８０との接触側は摩擦による拘束力が作用するので、凹部２５１は表面側よりは拡径しにくくなる。そこで、ペーストの粘性を適用に調整しておけば、ペースト塗付層３５０の形成段階で、凹部２５１’の内周面２５１’ａを、底面に近い側が縮径するテーパ面状とすることが可能である。
【００６１】
なお、図２０に示すように、凹部２５１を有さないペースト塗付層３５０を、基板側端子パッド１５５も含めて覆うようにベタ形成し、その後、レーザー穿孔等により貫通孔２５１’（焼成により凹部２５１となる（工程２））を形成するようにしてもよい。
【００６２】
また、図１９Ａに示すように、セラミック誘電体粉末層としてセラミックグリーンシート３６０を用いることもできる。この場合、セラミックグリーンシート３６０には、レーザー穿孔やドリリングにより、凹部となるべき貫通孔２５１’を形成しておく。そして、貫通孔２５１’のそれぞれが各基板側端子パッド１５５に位置合わせされるように、セラミックグリーンシート３６０を基板予備体１８０の主表面に重ね合わせて圧迫し、これを密着させる。その後、工程２にてこれを二次焼成すると、図１７の工程２と同様に、凹部２５１が形成済みの表面誘電体層２５０が得られる。なお、セラミックグリーンシート３６０は可撓性に富むので、図１８Ｂに示すように、基板予備体１８０への積層圧迫時に貫通孔２５１’の内周面２５１’ａの、基板側端子パッド１５５側の端部を、シートの塑性変形を利用してつぶせば、リフロー時の気泡残留防止に有効なテーパ面２５１’ｔが同時に形成できるので好都合である。
【００６３】
なお、図２１に示すように、貫通孔２５１’を非形成のセラミックグリーンシート３６０を基板予備体１８０の主表面に積層し、その後、レーザー穿孔等により貫通孔２５１’
（焼成により凹部２５１となる（工程２））を形成するようにしてもよい。
【図面の簡単な説明】
【図１】本発明のセラミック配線基板の一例の外観を示す斜視図。
【図２】図１のセラミック配線基板の内部構造の一例を模式的に示す断面図。
【図３】図２の基板側端子パッドの周辺を拡大した断面図。
【図４】基板側端子パッドに対応して表面誘電体層に形成される凹部の説明図。
【図５】本発明のセラミック配線基板の製造方法の一例を示す工程説明図。
【図６】本発明のセラミック配線基板の製造方法の一例を示す工程説明図。
【図７】図６に続く説明図（凹部後加工法／遂次焼成型）。
【図８】図７に続く説明図。
【図９】レーザービームの変形態様を示す説明図。
【図１０】本発明の部品実装済み配線基板の製造方法の一例を示す工程説明図。
【図１１】凹部内周面形状の第一変形例を示す模式図。
【図１２】凹部内周面形状の第二変形例を示す模式図。
【図１３】グリーンシートを用いて表面誘電体層を形成する工程説明図。
【図１４】基板側端子パッドに形成する金属メッキ層の第一変形態様を示す拡大断面図。
【図１５】本発明のセラミック配線基板の別例の外観を示す斜視図。
【図１６】図１５における基板側端子パッドと配線部との位置関係を示す平面図。
【図１７】図１５の基板の要部を拡大して示す断面模式図。
【図１８】凹部焼成法の工程の第一例を示す説明図。
【図１９Ａ】同じく第二例を示す説明図。
【図１９Ｂ】図１９Ａの作用説明図。
【図２０】凹部焼成法の第一変形例を説明する図。
【図２１】凹部焼成法の第二変形例を説明する図。
【図２２】従来のセラミック配線基板に電子部品を実装する際の問題点を説明する図。
【符号の説明】
２ セラミック配線基板
３ 基板本体
３０，１６５ 金属配線層
５０ セラミック誘電体層
１００ 電子部品
１０２ 半田接続部
１５５ 基板側端子パッド
１５６ 露出部
１５５ａ Ａｕ系メッキ層（金属メッキ層）
１５５ｎ Ｎｉ系メッキ層（金属メッキ層）
１８０ 積層体
２５０ 表面誘電体層
２５１ 凹部
２５１ａ 内周面
２５１ｂ パッド外縁被覆部
３８０ 基板予備体
Ｐ１ パッド主表面
Ｐ２ パッド主裏面
ＳＰ 基準面
Claims (19)
- セラミック誘電体層と金属配線層とが積層された基板本体と、
電子部品を、半田接続部を介して面実装するために、前記基板本体の主表面に形成された、前記金属配線層と導通する基板側端子パッドとを有し、
前記基板本体の表面部をなすセラミック誘電体層を表面誘電体層として、前記基板側端子パッドは、前記表面誘電体層の主表面よりもパッド主表面が引っ込んで位置するものとなるように該表面誘電体層中に埋設されてなり、かつ、前記表面誘電体層の主表面には、前記基板側端子パッドに対応する位置に、前記基板側端子パッドの主表面を露出させる凹部が開口してなり、
前記基板側端子パッドの表面全面が金属メッキ層により覆われてなり、該金属メッキ層の前記凹部内への露出部を除いた部分が、前記表面誘電体層により覆われることを特徴とするセラミック配線基板。 - 前記凹部に前記基板側端子パッドと導通する前記半田接続部が充填されてなる請求項１記載のセラミック配線基板。
- 前記表面誘電体層を、前記基板側端子パッドのパッド主裏面よりも表層側に位置するセラミック誘電体層としたとき、該表面誘電体層と、前記パッド主裏面よりも内層側に位置する形で該表面誘電体層と接するセラミック誘電体層とが同一材質のセラミックよりなる請求項１又は２に記載のセラミック配線基板。
- 前記セラミックが、ガラス相と当該ガラス相よりも高融点のセラミック粒子を混合したガラスセラミックにて構成される請求項３記載のセラミック配線基板。
- 前記表面誘電体層を含む全てのセラミック誘電体層が同一材質のセラミックよりなる請求項３又は４に記載のセラミック配線基板。
- 前記表面誘電体層が、ガラス相と当該ガラス相よりも高融点のセラミック粒子を混合したガラスセラミックにて構成され、かつ、該表面誘電体層の前記パッド主表面よりも表層側に位置する部分の厚さが５μｍ以上とされる請求項１ないし５のいずれか１項に記載のセラミック配線基板。
- 前記表面誘電体層の主表面から一定深さ位置にある仮想的な基準面に沿ってパッド主裏面が配列する形で、前記基板側端子パッドが前記表面誘電体層中に複数埋設されている請求項１ないし６のいずれか１項に記載のセラミック配線基板。
- 前記基準面上には、複数の前記基板側端子パッドと共に、該基板側端子パッドの少なくとも一部のものと導通する金属配線層が、前記表面誘電体層に全体が覆われた形で配置されている請求項７記載のセラミック配線基板。
- 前記基板側端子パッドのパッド主表面の面積を円換算した直径にて表されるパッド寸法が２００μｍ以下であり、かつ、前記基準面上において、最も近接する基板側端子パッド同士の距離又は基板側端子パッドと金属配線層との距離が２００μｍ以下である請求項７又は８に記載のセラミック配線基板。
- 前記凹部の内周面が前記基板側端子パッドの外周縁よりも内側に位置することにより、前記表面誘電体層の前記内周面を含む部分が、前記パッド主表面の外縁部を覆うパッド外縁被覆部とされている請求項１ないし９のいずれか１項に記載のセラミック配線基板。
- 前記パッド外縁被覆部による前記パッド主表面の外縁部の被覆幅ｗが１０μｍ以上確保されてなる請求項１０記載のセラミック配線基板。
- 前記凹部の内周面は、前記パッド主表面と接続する端部側にて少なくとも、該パッド主表面に近づくほど内径を縮小させる縮径部とされている請求項１ないし１１のいずれか１項に記載のセラミック配線基板。
- 前記縮径部がテーパ形状に形成され、かつ前記パッド主表面と前記縮径部の内周面とのなす角度が７５°以上８５°以下とされた請求項１２記載のセラミック配線基板。
- 請求項１ないし１３のいずれか１項に記載のセラミック配線基板の製造方法であって、
前記セラミック誘電体層となるべきセラミックグリーンシートと、前記金属配線層となるべき配線層金属粉末パターンとを交互に積層し、さらに最上層に位置するセラミックグリーンシートに前記基板側端子パッドとなるべきパッド金属粉末パターンを形成して積層体となす積層体形成工程と、
該積層体を焼成して基板予備体を得る一次焼成工程と、
前記基板予備体の主表面を、前記基板側端子パッドとともに、前記表面誘電体層の少なくとも一部となるべきセラミック誘電体粉末層にて覆うセラミック誘電体粉末層形成工程と、
前記セラミック誘電体粉末層が形成された前記基板予備体を焼成することにより、該セラミック誘電体粉末層を前記表面誘電体層とする二次焼成工程と、
前記セラミック誘電体粉末層形成工程に先立って、焼成済みの前記基板側端子パッドの表面全面に金属メッキ層を形成するパッドメッキ工程と、
前記表面誘電体層の前記基板側端子パッドに対応する部分を除去して前記凹部となす凹部形成工程と、
を有することを特徴とするセラミック配線基板の製造方法。 - 焼成済みの前記表面誘電体層をレーザー穿孔することにより、前記凹部を形成する請求項１４記載のセラミック配線基板の製造方法。
- 請求項１ないし１３のいずれか１項に記載のセラミック配線基板の製造方法であって、
前記セラミック誘電体層となるべきセラミックグリーンシートと、前記配線層となるべき配線層金属粉末パターンとを交互に積層し、さらに最上層に位置するセラミックグリーンシートに前記基板側端子パッドとなるべきパッド金属粉末パターンを形成して積層体となす積層体形成工程と、
該積層体を焼成して基板予備体を得る一次焼成工程と、
前記基板予備体の主表面を、前記基板側端子パッドを露出させるための凹部を有した、前記表面誘電体層の少なくとも一部となるべきセラミック誘電体粉末層にて覆うセラミック誘電体粉末層形成工程と、
前記セラミック誘電体粉末層形成工程に先立って、焼成済みの前記基板側端子パッドの表面全面に金属メッキ層を形成するパッドメッキ工程と、
前記セラミック誘電体粉末層が形成された前記基板予備体を焼成することにより、該セラミック誘電体粉末層を前記表面誘電体層とする二次焼成工程と、
を有することを特徴とするセラミック配線基板の製造方法。 - 前記セラミック誘電体粉末層を、前記基板側端子パッドを覆う形で形成し、その後、該セラミック誘電体粉末層をレーザー穿孔することにより前記凹部を形成する請求項１６記載のセラミック配線基板の製造方法。
- 請求項２ないし１３のいずれか１項に記載のセラミック配線基板と、
部品側端子パッドを有し、前記基板側端子パッドに該部品側端子パッドが前記半田接続部を介して接続されることにより、前記セラミック配線基板の前記基板本体の主表面に面実装された電子部品と、
を有することを特徴とする部品実装済み配線基板。 - 請求項１８記載の部品実装済み配線基板を製造するために、請求項１及び３〜１３のいずれか１項に記載のセラミック配線基板の前記基板側端子パッドを露出させる前記凹部内に半田を配置し、さらに前記電子部品の前記部品側端子パッドを、前記半田を介して前記基板側端子パッドに対向配置し、その後リフロー熱処理することを特徴とする部品実装済み配線基板の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002318334A JP2004153139A (ja) | 2002-10-31 | 2002-10-31 | セラミック配線基板、それを用いた部品実装済み配線基板、及びそれらの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002318334A JP2004153139A (ja) | 2002-10-31 | 2002-10-31 | セラミック配線基板、それを用いた部品実装済み配線基板、及びそれらの製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2004153139A true JP2004153139A (ja) | 2004-05-27 |
Family
ID=32461488
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002318334A Pending JP2004153139A (ja) | 2002-10-31 | 2002-10-31 | セラミック配線基板、それを用いた部品実装済み配線基板、及びそれらの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2004153139A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013030789A (ja) * | 2012-09-10 | 2013-02-07 | Seiko Epson Corp | 実装構造体及び実装構造体の製造方法 |
| EP2784807B1 (en) * | 2012-11-07 | 2022-10-26 | NGK Spark Plug Co., Ltd. | Wiring board comprising a resin insulating layer with a solder dam portion and a reinforcement portion and corresponding manufacturing method |
-
2002
- 2002-10-31 JP JP2002318334A patent/JP2004153139A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013030789A (ja) * | 2012-09-10 | 2013-02-07 | Seiko Epson Corp | 実装構造体及び実装構造体の製造方法 |
| EP2784807B1 (en) * | 2012-11-07 | 2022-10-26 | NGK Spark Plug Co., Ltd. | Wiring board comprising a resin insulating layer with a solder dam portion and a reinforcement portion and corresponding manufacturing method |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3173410B2 (ja) | パッケージ基板およびその製造方法 | |
| KR100647096B1 (ko) | 반도체 장치 및 기판의 제조 방법 | |
| TWI480987B (zh) | 在核心中具有電鍍通孔(pth)的設備及系統，和製作電鍍通孔(pth)於核心中的方法 | |
| US7847197B2 (en) | Multilayer circuit board and manufacturing method thereof | |
| JPWO2006035528A1 (ja) | スタックモジュール及びその製造方法 | |
| WO2006043474A1 (ja) | 複合多層基板及びその製造方法 | |
| JP4265607B2 (ja) | 積層型電子部品および積層型電子部品の実装構造 | |
| WO2000062337A1 (en) | Metal core substrate printed wiring board enabling thermally enhanced ball grid array (bga) packages and method | |
| JP2008042064A (ja) | セラミック配線基板とそれを用いた光学デバイス装置、パッケージおよびセラミック配線基板の製造方法 | |
| JP2006310421A (ja) | 部品内蔵型プリント配線板とその製造方法 | |
| JP4752612B2 (ja) | 突起電極付き回路基板の製造方法 | |
| JP2004153141A (ja) | セラミック配線基板、それを用いた部品実装済み配線基板、及びそれらの製造方法 | |
| JP2004153139A (ja) | セラミック配線基板、それを用いた部品実装済み配線基板、及びそれらの製造方法 | |
| JP2006196857A (ja) | ケース付き複合回路基板及びその製造方法 | |
| JP4385782B2 (ja) | 複合多層基板及びその製造方法 | |
| JPH07231050A (ja) | チップパッケージ，チップキャリア及びその製造方法、回路基板の端子電極及びその形成方法、ならびにチップパッケージ実装体 | |
| JP2004153155A (ja) | セラミック配線基板、それを用いた部品実装済み配線基板、及びそれらの製造方法 | |
| JP2004153156A (ja) | セラミック配線基板、それを用いた部品実装済み配線基板、及びその製造方法 | |
| JP2003008216A (ja) | セラミック多層基板の製造方法 | |
| JP2007067364A (ja) | チップ型電子部品を搭載したセラミック基板及びその製造方法 | |
| JP2004111849A (ja) | セラミック配線基板、それを用いた部品実装済み配線基板、及びそれらの製造方法 | |
| JPH10242335A (ja) | 半導体装置 | |
| JP2011009694A (ja) | 配線基板およびプローブカードならびに電子装置 | |
| JP2007317712A (ja) | 部品内蔵複合配線基板及びその製造方法 | |
| JP2004111803A (ja) | セラミック配線基板、それを用いた部品実装済み配線基板、及びそれらの製造方法 |