JP2004147028A - Sawチップ及び表面実装型sawデバイスの製造方法 - Google Patents

Sawチップ及び表面実装型sawデバイスの製造方法 Download PDF

Info

Publication number
JP2004147028A
JP2004147028A JP2002308886A JP2002308886A JP2004147028A JP 2004147028 A JP2004147028 A JP 2004147028A JP 2002308886 A JP2002308886 A JP 2002308886A JP 2002308886 A JP2002308886 A JP 2002308886A JP 2004147028 A JP2004147028 A JP 2004147028A
Authority
JP
Japan
Prior art keywords
photoresist
idt electrode
piezoelectric substrate
saw
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2002308886A
Other languages
English (en)
Inventor
Yuji Ogawa
小川 祐史
Tatsuya Anzai
安齋 達也
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyo Communication Equipment Co Ltd
Original Assignee
Toyo Communication Equipment Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyo Communication Equipment Co Ltd filed Critical Toyo Communication Equipment Co Ltd
Priority to JP2002308886A priority Critical patent/JP2004147028A/ja
Publication of JP2004147028A publication Critical patent/JP2004147028A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Surface Acoustic Wave Elements And Circuit Networks Thereof (AREA)

Abstract

【課題】SAWチップを被覆するために塗布した液状樹脂がIDT電極に付着する不具合を防止するためにSAWチップ下面にIDT電極等を包囲するダムを、フォトエッチング技術にて形成する際に、IDT電極や接続パッド上に感光性樹脂フィルム等の残渣が残留して、SAWチップ、或いはSAWデバイスの電気的特性を劣化させる不具合を解消することができる。
【解決手段】圧電基板19の一面にIDT電極パターン17を形成する工程と、IDT電極パターンを、有機溶剤やフォトレジスト剥離剤にて完全除去可能なIDT電極保護用の第1のフォトレジスト膜40にて被覆する工程と、第1のフォトレジスト膜を含む圧電基板面に環状ダム18を構成する第2のフォトレジスト45を被覆する工程と、環状ダムを構成する部分を除いた第2のフォトレジストを除去する露光現像工程と、第1のフォトレジスト膜を第2のフォトレジストの残渣と共に除去する工程と、を備えている。
【選択図】   図3

Description

【0001】
【発明の属する技術分野】
本発明は、弾性表面波チップを配線基板上にバンプを用いてフェイスダウン搭載してから弾性表面波チップを樹脂封止した構造の弾性表面波デバイスを製造する工程において発生する種々の不具合を解決することができるSAWチップの製造方法、及び表面実装型弾性表面波デバイスの製造方法に関するものである。
【0002】
【従来の技術】
弾性表面波デバイス(SAWデバイス)は、水晶等の圧電基板上に櫛歯状の電極指(IDT電極)、反射器、接続パッド等のパターンを配置した構成を備え、例えばIDT電極に高周波電界を印加することによって弾性表面波を励起し、弾性表面波を圧電作用によって高周波電界に変換することによってフィルタ特性を得るものである。
ところで、SAWデバイスの占有面積の小型化を図るために、特開平2−186662号公報、WO97/02596等には、図5に示すように、SAWチップ110を構成する圧電基板111とほぼ同等の面積を備えた表面実装用の配線基板101の上面に、IDT電極112、接続パッド113を形成した面を下向きにした状態のSAWチップ110を導体バンプ114によってフリップチップ実装し、更にSAWチップの下面と配線基板上面との間にSAW伝搬用の気密空間Sを確保しつつSAWチップ外面から配線基板上面にかけて液状の封止樹脂115を被覆してから硬化させた樹脂封止型SAWデバイス100が提案されている。
しかし、樹脂封止型SAWデバイス100にあっては、配線基板101上のSAWチップ110を樹脂被覆する際に、液状の封止樹脂115の一部がSAWチップ110の裾部と配線基板101との間の間隙から気密空間S内に浸透してSAWチップ下面のIDT電極112に付着し易くなり、その結果挿入損失を劣化させ、フィルタとして十分に機能し得なくする虞がある。特に、大面積の配線基板母材上に所定のピッチにてSAWチップを搭載した状態で、全てのSAWチップに対する樹脂被覆を行うためにはスクリーン印刷による一括処理が効率的ではあるが、この場合には比較的粘度の低い液状樹脂を使用する必要があるため、液状樹脂が気密空間内へ浸入する可能性が増大する。
このような不具合を解消するためには、例えば粘度の高い液状樹脂によってSAWチップの裾部全周にダムを形成して気密空間を確保してから、粘性の低い液状樹脂をSAWチップ外面に被覆する対策が考えられるが、この方法は工程数が増大するばかりでなく、微量の樹脂を特定部位に精度よく塗布する作業はきわめて煩雑であり、生産性低下、コストアップをもたらす原因となる。
【0003】
次に、図6(a)(b)及び(c)は、他の従来例に係るSAWチップ110を用いたSAWデバイス100の構成を示す断面図、SAWチップの正面図、及び底面図である。
このSAWデバイス100は、感光性樹脂フィルムを用いたフォトエッチング方法によって、IDT電極112や接続パッド113を包囲するダム120を圧電基板111の下面に形成しておくことにより、SAWチップ110を配線基板101上にフリップチップ実装した際にIDT電極112を気密空間S内に封止することができる。このため、その後に液状樹脂を被覆する際に気密空間内に樹脂が浸入してIDT電極112に付着することがなくなる。これに類した従来例として、特表2002−513960公報、特開平11−289237号公報、特開2000−114918公報、特開平5−55303号公報、特開平8−316778号公報が存する。
このようなSAWチップ110は、図7に示した如き工程により製造される。即ち、まず主面上にIDT電極112及び接続パッド113を予め形成した圧電基板111((a))に対して、(b)に示すようにIDT電極112及び接続パッド113を被覆するようにネガ型の感光性樹脂、例えばソルダーレジストから成るフィルムフォトレジスト121を密着配置する。フィルムフォトレジスト121は圧電基板111上に積層形成される。その後、(c)に示すようにダム120に相当する部分だけを遮光する遮光部122aを有したマスク122を用いて露光し、最後に感光した部分を現像することにより(d)の如く感光部を除去してIDT電極112、及び接続パッド113を露出させると共に、マスクによって遮光された結果現像されなかったフィルムフォトレジスト121の部分を強固なダム120として残す。
【0004】
しかし、このような従来方法にあっては、現像によってフィルムフォトレジスト121の感光部分を除去した後に、IDT電極112、及び接続パッド113上に必ず多量のレジスト残渣121aが残留する問題がある。即ち、ソルダーレジスト等のフィルムフォトレジスト121はダム120として用いた場合には十分な強度を発揮する一方で、現像による除去に際しては残渣を残しやすくなる。このような残渣121aを残したSAWチップ110を用いてSAWデバイス100を組立てると、SAWデバイスの電気的特性が格段に劣化するという問題が生じる。即ち、SAWデバイスは、動作周波数にもよるが、数μm程度の電極線幅のIDT電極を用いているため、極微小の残渣であっても、これがIDT電極上に付着することにより、SAWデバイスの特性の大幅な劣化をもたらす。このように、従来のフォトエッチングによる製造工程において不可避的にIDT電極等に付着した残渣121aは、IDT電極112の振動を阻害し、フィルタとしての挿入損失を増大させる等の不具合をもたらしている。
なお、ダム120を形成する手段として、フィルムフォトレジストに代えて液状感光性樹脂を用いることも可能であるが、液状感光性樹脂を用いた場合も現像後に残渣が残留する問題は解消しない。
【特許文献1】特開平2−186662号公報
【特許文献2】WO97/02596
【特許文献3】特表2002−513960公報
【特許文献4】特開平11−289237号公報
【特許文献5】特開2000−114918公報
【特許文献6】特開平5−55303号公報
【特許文献7】特開平8−316778号公報
【0005】
【発明が解決しようとする課題】
本発明は上記に鑑みてなされたものであり、表面実装用の配線基板上の配線パターン上に導体バンプを介してSAWチップをフェイスダウン搭載した構造のSAWデバイスにおいて、液状封止樹脂によりSAWチップ外面を被覆すると共に、SAWチップ下面のIDT電極と配線基板上面との間に気密空間を形成し、更に液状樹脂が気密空間内に浸入する不具合を防止するためにSAWチップ下面にIDT電極等を包囲するダムを感光性樹脂フィルム等を用いたフォトエッチング技術にて形成する際に、IDT電極や接続パッド上に感光性樹脂フィルム等の残渣が残留して、SAWチップ、或いはSAWデバイスの電気的特性を劣化させる不具合を解消することができるSAWチップ、及び表面実装型SAWデバイスの製造方法を提供することを課題とする。
【0006】
【課題を解決するための手段】
上記課題を解決するため、本発明は次の如き手段を備える。
即ち、請求項1のSAWの製造方法は、圧電基板、該圧電基板の一面に夫々形成されたIDT電極及び接続パッド、並びに該IDT電極の外周を包囲するように圧電基板の一面に配置された環状ダム、を有したSAWチップの製造方法において、前記圧電基板の一面にIDT電極パターンを形成する工程と、前記IDT電極パターンを、有機溶剤やフォトレジスト剥離剤にて完全除去可能なIDT電極保護用の第1のフォトレジスト膜にて被覆する工程と、前記第1のフォトレジスト膜を含む前記圧電基板面に前記環状ダムを構成する第2のフォトレジストを被覆する工程と、前記環状ダムを構成する部分を除いた前記第2のフォトレジストを除去する露光現像工程と、前記第1のフォトレジスト膜を前記第2のフォトレジストの残渣と共に除去する工程と、を備えていることを特徴とする。
表面実装用の絶縁基板上にSAWチップをフェイスダウン状態でフリップチップ実装する場合には、SAWチップ下面に位置するIDT電極等の導体部分を外気と遮断するために樹脂封止するが、SAWチップ外面から絶縁基板上面にかけて液状樹脂を印刷、塗布する際に、樹脂の一部がIDT電極に付着すると、SAWチップの電気的特性が劣化する。この不具合をなくするために、予めSAWチップを構成する圧電基板の下面に、IDT電極、及び/或いは接続パッドを包囲するように環状のダムを突設しておき、フェイスダウン実装時にこのダムによってIDT電極を外気から遮断するように構成することが好ましい。一方、このダムはフォトエッチングにより製造することが生産性を高め、製品の品質を維持する上では必須であるが、このダムを感光性ポリイミド、ソルダーレジスト等、十分な強度を備えた素材にて構成すると、IDT電極や接続パッド上に被覆形成した感光性ポリイミド膜等を所定のマスクを用いて露光し、未感光部分を除去した際に、IDT電極や接続パッド上に感光性ポリイミド等の残渣が残り、SAWチップの電気的特性を悪化させる原因となる。そこで、本発明では、IDT電極や接続パッド上に感光性ポリイミド等を被覆形成する前に、有機溶剤やフォトレジスト剥離剤により完全に除去が可能なIDT保護用のフォトレジスト膜をIDT電極等の外面に被覆形成しておくようにした。このため、ダム形成材料としての感光性ポリイミド等を現像した際に残る残渣はIDT電極保護用のフォトレジスト膜上に付着することとなり、IDT電極上に付着することはない。従って、有機溶剤等を用いてIDT電極保護用のフォトレジスト膜を除去する際に残渣を完全除去することが可能となる。
このように本発明によれば、フォトエッチング方法によって、圧電基板下面に液状樹脂浸入防止用のダムを形成する場合にネックとなっていた、IDT電極上への残渣の残留という問題を解決してSAWチップの電気的特性を満足させることが可能となる。
【0007】
請求項2の発明は、請求項1において、前記圧電基板は、複数の圧電基板個片をシート状に連結一体化した圧電基板母材であることを特徴とする。
SAWチップを量産する場合には、大面積の圧電基板母材を用いたバッチ処理を行うのが効率的である。即ち、圧電基板母材を製造する際に、各個片領域上にIDT電極(反射器)、接続パッド等の導体パターンを形成し、更にIDT電極、必要に応じて接続パッドを包囲するように樹脂浸入防止用の環状ダムを突設する。その後、個片に分割する。これによれば、ダムを構成する材料の残渣がIDT電極等に付着することのないSAWチップを量産することが可能となる。
請求項3の発明は、絶縁基板、該絶縁基板の底部に設けた表面実装用の外部電極、及び該絶縁基板の上面に設けられ且つ該外部電極と導通した配線パターン、を備えた配線基板と、圧電基板、該圧電基板下面に形成されたIDT電極、前記配線パターン上に導体バンプを介してフリップチップ実装される接続パッド、及び少なくとも前記IDT電極の外周を包囲するように圧電基板下面に配置された環状ダム、を有したSAWチップと、前記配線基板上にフリップチップ実装した前記SAWチップの外面に塗布される封止樹脂と、を備え、前記配線パターンと前記接続パッドとの間を導体バンプにより接続した際に、環状ダムが前記圧電基板下面のIDT電極と前記配線基板上面との間に気密空間を形成するように構成されている表面実装型SAWデバイスにおいて、前記SAWチップの製造工程は、前記圧電基板の一面にIDT電極パターンを形成する工程と、前記IDT電極パターンを、有機溶剤やフォトレジスト剥離剤にて完全に除去可能なIDT電極保護用の第1のフォトレジスト膜にて被覆する工程と、前記第1のフォトレジスト膜を含む前記圧電基板面に前記環状ダムを構成する第2のフォトレジストを被覆する工程と、前記環状ダムを構成する部分を除いた前記第2のフォトレジストを除去する露光現像工程と、前記第1のフォトレジスト膜を前記第2のフォトレジストの残渣と共に除去する工程と、を備えていることを特徴とする。
これによれば、IDT電極上にダムを構成する材料の残渣が付着しないSAWチップを用いて、電気的特性の安定したSAWデバイスを製造することができる。
【0008】
請求項4の発明は、請求項3において、前記絶縁基板は、複数の絶縁基板個片をシート状に連結一体化した絶縁基板母材であることを特徴とする。
底部に外部電極を有すると共に、上面に配線パターンを備えた絶縁基板個片を複数個シート状に連結一体化した絶縁基板母材を予め製造し、この絶縁基板母材の各個片領域上に、IDT電極上にダム形成材料の残渣が残っていないSAWチップを搭載することにより、電気的特性の安定したSAWチップを量産することが可能となる。
請求項5の発明は、請求項1又は2において、前記第1のフォトレジストとして、ポジ型のノボラック樹脂を用いたことを特徴とする。
これによれば、請求項1又は2に記載の製造工程を円滑に実施し、所望性能の製品を得ることができる。
請求項6の発明は、請求項1又は2において、前記第2のフォトレジストとして、感光性樹脂フィルム、又は液体状の感光性樹脂を用いたことを特徴とする。これによれば、請求項1又は2に記載の製造工程を円滑に実施し、所望性能の製品を得ることができる。
請求項7の発明は、請求項3又は4において、前記第1のフォトレジストとして、ポジ型のノボラック樹脂を用いたことを特徴とする。
これによれば、請求項3又は4に記載の製造工程を円滑に実施し、所望性能の製品を得ることができる。
請求項8の発明は、請求項3又は4において、前記第2のフォトレジストとして、感光性樹脂フィルム、又は液体状の感光性樹脂を用いたことを特徴とする。これによれば、請求項3又は4に記載の製造工程を円滑に実施し、所望性能の製品を得ることができる。
【0009】
【発明の実施の形態】
以下、本発明を図面に示した実施の形態により詳細に説明する。
図1(a)及び(b)は本発明の一実施形態に係る表面実装型弾性表面波デバイス(以下、SAWデバイス、という)の外観斜視図、及びその縦断面図である。また、図2(a)(b)及び(c)は夫々SAWチップの下面の構成例を示す図である。
このSAWデバイス1は、ガラス、樹脂、セラミック、ガラスエポキシ等から成る絶縁基板3、絶縁基板3の底部に設けた表面実装用の外部電極4、及び、絶縁基板3の上面に設けられ且つ内部導体6を介して外部電極4と導通した配線パターン5、から成る配線基板2と、配線パターン5と導体バンプ10を介して電気的機械的に接続される接続パッド16、接続パッド16と導通したIDT電極17、及び絶縁材料から成る環状のダム18を夫々圧電基板19の下面に備えたSAWチップ15と、SAWチップ15の下面を除いた外面(上面、及び側面)を被覆することによりIDT電極17と配線基板上面との間に気密空間Sを形成する封止樹脂30と、を備えている。圧電基板19は、例えば水晶等から構成する。
SAWチップ15を構成するIDT電極17は、給電側のリード端子から高周波電界を印加されることによって弾性表面波を励起し、弾性表面波を圧電作用によって高周波電界に変換することによってフィルタ特性を得ることができる。
ダム18は、図2(a)に示す如く全てのIDT電極17(反射器17aを含む)及び接続パッド16を包囲するように圧電基板19の下面外周縁に沿って環状に配置してもよいし、或いは図2(b)の如く外側に位置する接続パッド16とIDT電極17との間に沿った経路にて環状に配置してもよい。更に、図2(c)の如く、ダム18は、IDT17(反射器17a)を個別に包囲するように複数の環状体として構成してもよい。
SAWチップ15を配線基板2上にフリップチップ実装したときに、ダム18の下面が絶縁基板3の上面に密着するようにその高さ寸法を設定することによって、環状のダム18の内側に完全な気密空間を形成し、液状樹脂30がIDT電極17に付着する不具合を防止できる。
ダム18を構成する材質としては、例えばポリイミドから成る感光性樹脂フィルムを用いることにより、強度の大きなダムを構築することができる。
封止樹脂30は、液状の状態で、SAWチップ外面に対してスクリーン印刷、ディスペンサを用いた充填等によって形成され、気密性、及び配線基板に対するSAWチップの固定力を補強する。
【0010】
次に、図3は本発明のSAWチップの製造手順を示す図である。
尚、この例では個々の圧電基板19に対する加工方法を例示しているが、この工程は複数の圧電基板をシート状に連結一体化した圧電基板母材を用いたバッチ処理によるSAWチップの生産方法にも適用できる。
まず、図3(a)は、圧電基板19の一面にIDT電極17と、接続パッド16を形成した状態を示している。
(b)は第1のフォトレジストパターン形成工程であり、この工程ではIDT電極17(反射器17aを含む)、接続パッド16上に、有機溶剤やフォトレジスト剥離剤にて完全に除去可能なIDT電極保護用の第1のフォトレジスト膜40をスクリーン印刷等によって被覆形成する。この第1のフォトレジスト膜40は、例えばポジ型のノボラック樹脂である。なお、この例では、IDT電極17、接続パッド16の上面にのみ第1のフォトレジスト膜40を被覆、或いは塗布しているが、IDT電極17等の上面から側面にかけて被覆、或いは塗布してもよい。なお、ここで使用する有機溶剤やフォトレジスト剥離剤は、IDT電極や接続パッドの構成材料を腐食させることがない材料である。
なお、第1のフォトレジスト膜40としては、ネガ型の感光性樹脂を用いてもよい。
(c)はフィルムレジスト貼り付け工程であり、この工程では、第1のフォトレジスト膜40を含む圧電基板面に環状ダム18を構成する第2のフォトレジスト45を被覆する。第2のフォトレジスト45としては、例えばネガ型の感光性ポリイミドフィルム、ソルダーレジスト等、十分な厚みを備えた感光性樹脂フィルムを用いる。或いは、液状の感光性樹脂を厚く塗布してもよい。なお、第2のフォトレジスト45としては、ポジ型の感光性樹脂材料を用いてもよい。
なお、第2のフォトレジスト45としては、感光性樹脂フィルム以外にも、液状の感光性樹脂を用いてもよい。この場合にはスクリーン印刷、或いはディスペンサにより、適量の液状感光性樹脂を印刷、塗布することとなる。
【0011】
次いで、(d)は露光工程であり、第2のフォトレジスト45をフォトマスク50を用いて露光する。この際、ダム18に相当する部分のみが露光されて、最終的にダム18を構成するようにフォトマスク50を構成する。
(e)は現像工程であり、露光工程において露光されなかった第2のフォトレジスト部分(ダムを形成しない部分)のみが除去され、ダム18を形成する部分のみが残される。この際、第1のフォトレジスト膜40上には第2のフォトレジスト45の残渣45aが残る。
(f)は第1のフォトレジスト膜除去工程であり、有機溶剤、或いはフォトレジスト剥離剤を用いて第1のフォトレジスト膜40を第2のフォトレジストの残渣45aと共に除去する。これにより、IDT電極17(反射器17a)及び接続パッド16に残渣が残ることがなくなり、SAWチップの電気的特性を劣化させる要因を無くすることができる。
なお、SAWチップ15は、図示しない複数の圧電基板個片をシート状に連結した圧電基板母材を用いて、各個片領域に対する接続パッド16、IDT17(反射器を含む)、及びダム18等の形成をバッチ処理により実施することによって量産することが可能となる。
なお、図3(b)の工程において、第1のフォトレジスト膜を形成する範囲は、例えば図4(a)に示す如く最外部に位置する接続パッド16を除いた全域としてもよいし、図4(b)のようにIDT電極17と反射器17aを中心とした領域に限定してもよい。
【0012】
次に、このような工程により製造されたSAWチップ15をフェイスダウン状態で配線基板2上にフリップチップ実装することにより、図1(a)(b)に示した如き表面実装型SAWデバイス1を構築することができる。
即ち、絶縁基板3の底部に設けた表面実装用の外部電極4、及び絶縁基板3の上面に設けられ且つ外部電極4と導通した配線パターン5、を備えた配線基板2に対して、上記製造工程によって製造されるSAWチップ15を、バンプ10を用いて搭載した後で、樹脂30を被覆することによって、表面実装型SAWデバイス1を得ることができる。
この際、ダム18の下端面を絶縁基板上面の対応する位置に密着させつつ、バンプ10により配線パターン5と接続パッド6とを接続することにより、環状のダム18の内部に気密空間Sが形成され、液状の樹脂30が浸入することを防止することができる。
なお、上記SAWデバイスの製造工程は、配線基板2を複数個シート状に連結した大面積の配線基板母材上に複数のSAWチップ15を搭載するバッチ処理にも適用することができる。
即ち、まず、絶縁基板3の下面に外部電極4を有すると共に上面に配線パターン5を備えた配線基板個片2を複数個、シート状に連結した大面積の配線基板母材を用意し、各個片領域に対して、下面に接続パッド16とIDT電極17とダム18を備えたSAWチップ15の接続パッド16を、配線パターン5上に導体バンプ10を介して電気的機械的に接続する(フリップチップボンディング)。導体バンプ10は、予め接続パッド16側に形成しておいてもよいし、配線パターン5上に形成してもよい。導体バンプ10は、例えば金属ボール、或いはボール状の樹脂の外面に導体を被覆したものを使用する。
次いで、配線基板母材上の各SAWチップ15の外面を連続して覆うように液状樹脂30を被覆形成し、樹脂の硬化後に配線基板個片の境界線に沿ってダイシング分割することにより、SAWデバイス個片を得る。
【0013】
【発明の効果】
以上のように本発明によれば、表面実装用の配線基板上の配線パターン上に導体バンプを介してSAWチップをフェイスダウン搭載した構造のSAWデバイスにおいて、SAWチップを被覆するために塗布した液状樹脂がIDT電極に付着する不具合を防止するためにSAWチップ下面にIDT電極等を包囲するダムを、フォトエッチング技術にて形成する際に、IDT電極や接続パッド上に感光性樹脂フィルム等の残渣が残留して、SAWチップ、或いはSAWデバイスの電気的特性を劣化させる不具合を解消することができる。
即ち、請求項1のSAWの製造方法は、IDT電極や接続パッド上に感光性ポリイミド、ソルダーレジスト等の第2のフォトレジストを被覆形成する前に、有機溶剤やフォトレジスト剥離剤により完全に除去が可能なIDT保護用の第1のフォトレジスト膜をIDT電極等の外面に被覆形成しておくようにした。このため、ダム形成材料としての第2のフォトレジストを現像した際に残る残渣はIDT電極保護用のフォトレジスト膜上に付着することとなり、IDT電極上に付着することはない。従って、有機溶剤等を用いてIDT電極保護用のフォトレジスト膜を除去する際に残渣を完全除去することが可能となる。
請求項2の発明によれば、複数の圧電基板個片をシート状に連結一体化した圧電基板母材を用いてバッチ処理するようにしたので、ダムを構成する材料の残渣がIDT電極等に付着することのないSAWチップを量産することが可能となる。
請求項3の発明によれば、IDT電極上にダムを構成する材料の残渣が付着しないSAWチップを用いて、電気的特性の安定したSAWデバイスを製造することができる。
請求項4の発明によれば、底部に外部電極を有すると共に、上面に配線パターンを備えた絶縁基板個片を複数個シート状に連結一体化した絶縁基板母材を予め製造し、この絶縁基板母材の各個片領域上に、IDT電極上にダム形成材料の残渣が残っていないSAWチップを搭載することにより、電気的特性の安定したSAWチップを量産することが可能となる。
請求項5の発明によれば、請求項1又は2に記載の製造工程を円滑に実施し、所望性能の製品を得ることができる。
請求項6の発明によれば、請求項1又は2に記載の製造工程を円滑に実施し、所望性能の製品を得ることができる。
請求項7の発明によれば、請求項3又は4に記載の製造工程を円滑に実施し、所望性能の製品を得ることができる。
請求項8の発明によれば、請求項3又は4に記載の製造工程を円滑に実施し、所望性能の製品を得ることができる。
【図面の簡単な説明】
【図1】(a)及び(b)は本発明の一実施形態に係る表面実装型弾性表面波デバイス(以下、SAWデバイス、という)の外観斜視図、及びその縦断面図。
【図2】(a)(b)及び(c)は夫々SAWチップの下面の構成例を示す図。
【図3】(a)乃至(f)は本発明のSAWチップの製造手順を示す図。
【図4】(a)及び(b)は第1のフォトレジスト膜を形成する範囲の例を示す図。
【図5】従来のSAWデバイスの構成を示す断面図。
【図6】(a)(b)及び(c)は他の従来例に係るSAWチップ110を用いたSAWデバイス100の構成を示す断面図、SAWチップの正面図、及び底面図。
【図7】(a)乃至(d)は従来のフォトエッチングによるSAWチップの製造手順を示す図。
【符号の説明】
1 SAWデバイス、2 配線基板、3 絶縁基板、4 外部電極、5 配線パターン、10 導体バンプ、15 SAWチップ、16 接続パッド、17 IDT電極、17a 反射器、18 ダム、19 圧電基板、30 封止樹脂、40 第1のフォトレジスト膜、45 第2のフォトレジスト、45a 残渣、50 フォトマスク。

Claims (8)

  1. 圧電基板、該圧電基板の一面に夫々形成されたIDT電極及び接続パッド、並びに該IDT電極の外周を包囲するように圧電基板の一面に配置された環状ダム、を有したSAWチップの製造方法において、
    前記圧電基板の一面にIDT電極パターンを形成する工程と、
    前記IDT電極パターンを、有機溶剤やフォトレジスト剥離剤にて完全除去可能なIDT電極保護用の第1のフォトレジスト膜にて被覆する工程と、
    前記第1のフォトレジスト膜を含む前記圧電基板面に前記環状ダムを構成する第2のフォトレジストを被覆する工程と、
    前記環状ダムを構成する部分を除いた前記第2のフォトレジストを除去する露光現像工程と、
    前記第1のフォトレジスト膜を前記第2のフォトレジストの残渣と共に除去する工程と、
    を備えていることを特徴とするSAWチップの製造方法。
  2. 前記圧電基板は、複数の圧電基板個片をシート状に連結一体化した圧電基板母材であることを特徴とする請求項1に記載のSAWチップの製造方法。
  3. 絶縁基板、該絶縁基板の底部に設けた表面実装用の外部電極、及び該絶縁基板の上面に設けられ且つ該外部電極と導通した配線パターン、を備えた配線基板と、
    圧電基板、該圧電基板下面に形成されたIDT電極、前記配線パターン上に導体バンプを介してフリップチップ実装される接続パッド、及び少なくとも前記IDT電極の外周を包囲するように圧電基板下面に配置された環状ダム、を有したSAWチップと、
    前記配線基板上にフリップチップ実装した前記SAWチップの外面に塗布される封止樹脂と、を備え、
    前記配線パターンと前記接続パッドとの間を導体バンプにより接続した際に、環状ダムが前記圧電基板下面のIDT電極と前記配線基板上面との間に気密空間を形成するように構成されている表面実装型SAWデバイスにおいて、
    前記SAWチップの製造工程は、
    前記圧電基板の一面にIDT電極パターンを形成する工程と、
    前記IDT電極パターンを、有機溶剤やフォトレジスト剥離剤にて完全に除去可能なIDT電極保護用の第1のフォトレジスト膜にて被覆する工程と、
    前記第1のフォトレジスト膜を含む前記圧電基板面に前記環状ダムを構成する第2のフォトレジストを被覆する工程と、
    前記環状ダムを構成する部分を除いた前記第2のフォトレジストを除去する露光現像工程と、
    前記第1のフォトレジスト膜を前記第2のフォトレジストの残渣と共に除去する工程と、
    を備えていることを特徴とする表面実装型SAWデバイスの製造方法。
  4. 前記絶縁基板は、複数の絶縁基板個片をシート状に連結一体化した絶縁基板母材であることを特徴とする請求項3に記載の表面実装型SAWデバイスの製造方法。
  5. 前記第1のフォトレジストとして、ポジ型のノボラック樹脂を用いたことを特徴とする請求項1又は2に記載のSAWチップの製造方法。
  6. 前記第2のフォトレジストとして、感光性樹脂フィルム、又は液体状の感光性樹脂を用いたことを特徴とする請求項1又は2に記載の表面実装型SAWデバイスの製造方法。
  7. 前記第1のフォトレジストとして、ポジ型のノボラック樹脂を用いたことを特徴とする請求項3又は4に記載の表面実装型SAWデバイスの製造方法。
  8. 前記第2のフォトレジストとして、感光性樹脂フィルム、又は液体状の感光性樹脂を用いたことを特徴とする請求項3又は4に記載の表面実装型SAWデバイスの製造方法。
JP2002308886A 2002-10-23 2002-10-23 Sawチップ及び表面実装型sawデバイスの製造方法 Pending JP2004147028A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002308886A JP2004147028A (ja) 2002-10-23 2002-10-23 Sawチップ及び表面実装型sawデバイスの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002308886A JP2004147028A (ja) 2002-10-23 2002-10-23 Sawチップ及び表面実装型sawデバイスの製造方法

Publications (1)

Publication Number Publication Date
JP2004147028A true JP2004147028A (ja) 2004-05-20

Family

ID=32454907

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002308886A Pending JP2004147028A (ja) 2002-10-23 2002-10-23 Sawチップ及び表面実装型sawデバイスの製造方法

Country Status (1)

Country Link
JP (1) JP2004147028A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010034782A (ja) * 2008-07-28 2010-02-12 Fujitsu Ltd 弾性境界波デバイスおよびその製造方法、デュープレクサの製造方法
WO2013129175A1 (ja) * 2012-02-29 2013-09-06 株式会社村田製作所 電子部品素子、それを用いた複合モジュールおよび複合モジュールの製造方法
CN108768334A (zh) * 2018-06-01 2018-11-06 厦门市三安集成电路有限公司 一种tc-saw之idt铜工艺制造方法
US10490472B2 (en) 2017-08-30 2019-11-26 Qualcomm Incorporated Air cavity mold
CN111064446A (zh) * 2019-11-18 2020-04-24 常州微泰格电子科技有限公司 一种新型的saw封装方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010034782A (ja) * 2008-07-28 2010-02-12 Fujitsu Ltd 弾性境界波デバイスおよびその製造方法、デュープレクサの製造方法
WO2013129175A1 (ja) * 2012-02-29 2013-09-06 株式会社村田製作所 電子部品素子、それを用いた複合モジュールおよび複合モジュールの製造方法
US10490472B2 (en) 2017-08-30 2019-11-26 Qualcomm Incorporated Air cavity mold
CN108768334A (zh) * 2018-06-01 2018-11-06 厦门市三安集成电路有限公司 一种tc-saw之idt铜工艺制造方法
CN108768334B (zh) * 2018-06-01 2022-06-28 厦门市三安集成电路有限公司 一种tc-saw之idt铜工艺制造方法
CN111064446A (zh) * 2019-11-18 2020-04-24 常州微泰格电子科技有限公司 一种新型的saw封装方法

Similar Documents

Publication Publication Date Title
US7125744B2 (en) High-frequency module and method for manufacturing the same
KR100431181B1 (ko) 표면 탄성파 필터 패키지 제조방법
KR100432329B1 (ko) 반도체장치및그제조방법
US20070187136A1 (en) Printed circuit board, method of producing the same, and electronic unit
JP2008227748A (ja) 弾性波デバイスおよびその製造方法
JP2004119863A (ja) 回路装置およびその製造方法
JPH09130009A (ja) 混成集積回路装置とその製造方法
KR20010094758A (ko) 탄성 표면파 장치와 그 제조 방법
JP2002343902A (ja) 半導体装置用テープキャリア及びそれを用いた半導体装置
US20060154533A1 (en) Printed-circuit board and circuit unit incorporating the circuit board
JP4886485B2 (ja) 弾性波デバイスおよびその製造方法
JP2004147220A (ja) Sawチップの構造、その製造方法、表面実装型sawデバイス、及びその製造方法
JP2003297982A (ja) 高周波電子デバイスとその製造方法
JP2004147028A (ja) Sawチップ及び表面実装型sawデバイスの製造方法
JPH1093383A (ja) 弾性表面波デバイス及びその製造方法
KR20070082834A (ko) 반도체 장치 및 그 제조 방법
JP2005012751A (ja) 圧電デバイス
JP2007150038A (ja) 光学半導体装置及びその製造方法
JP2009141036A (ja) パッケージ構造体
JP4898396B2 (ja) 弾性波デバイス
JP2004200776A (ja) Sawデバイスの構造、及びその製造方法
JP2004096456A (ja) 表面実装型sawデバイス、及びその製造方法
JP5240913B2 (ja) 電子部品用容器体の製造方法
JP2004134592A (ja) 表面実装型sawデバイス
JP2008041693A (ja) 半導体素子収納用パッケージとそれを用いた圧電発振器、通信機器及び電子機器、並びに半導体素子収納用パッケージの製造方法