JP2004140044A - 半導体素子の実装方法 - Google Patents
半導体素子の実装方法 Download PDFInfo
- Publication number
- JP2004140044A JP2004140044A JP2002301211A JP2002301211A JP2004140044A JP 2004140044 A JP2004140044 A JP 2004140044A JP 2002301211 A JP2002301211 A JP 2002301211A JP 2002301211 A JP2002301211 A JP 2002301211A JP 2004140044 A JP2004140044 A JP 2004140044A
- Authority
- JP
- Japan
- Prior art keywords
- bump
- bonding
- semiconductor element
- height
- hardness
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/156—Material
- H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
- H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/35—Mechanical effects
- H01L2924/351—Thermal stress
Abstract
【課題】半導体素子の金メッキバンプと実装基板の接合電極との機械的電気的接合を良好にすること。
【解決手段】金メッキバンプの硬度を７０Ｈｖ〜１００Ｈｖとし、少なくとも６μｍで且つ略１／２の潰れ量となるように、半導体素子の金メッキバンプを実装基板の接合電極に超音波熱圧着する。
【選択図】 図１
【解決手段】金メッキバンプの硬度を７０Ｈｖ〜１００Ｈｖとし、少なくとも６μｍで且つ略１／２の潰れ量となるように、半導体素子の金メッキバンプを実装基板の接合電極に超音波熱圧着する。
【選択図】 図１
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体素子の電極上に形成した金メッキバンプと実装基板の接合電極とを超音波熱圧着によりフリップチップ接合する半導体素子の実装方法に関するものである。
【０００２】
【従来の技術】
従来から、表面に配線や接合電極を設けたセラミック基板やプリント基板等の実装基板（インターポーザ）に半導体素子を直接搭載して、実装基板の小型化や高集積化を図る半導体素子の実装方法として、▲１▼ワイヤーボンディング法、▲２▼半導体素子の電極上に金属バンプを形成し、ハンダ、導電性接着材、異方性導電接着材等を用いて、あるいは金属バンプを接合電極に圧接した状態で絶縁性接着材を用いて接合するフリップチップ接合方法、▲３▼同じく金属バンプを用いて熱溶融や超音波熱圧着により接合するフリップチップ接合方法等が知られている。金属バンプを用いて実装基板の電極と接合する▲２▼および▲３▼のフリップチップ接合方法は、接合材料の経時変化が少なく、接合部が安定していることから、高信頼性が要求される製品に多用されている（以上のフリップチップ接合方法として、例えば、特許文献１の図１４参照。）。
【０００３】
上記のフリップチップ接合方法のうち、ハンダを用いる方法は、ハンダの加熱温度が３００℃を越える場合があるので、熱的なストレスの影響を受けやすく、微細化ピッチへの対応もハンダ付け時の制約があり、ハンダブリッジを生じ易い。また、熱溶融させる方法も熱ストレスの影響を受けやすい。
【０００４】
これに対し、超音波熱圧着による方法は熱的ストレスが少なく、またハンダブリッジによるショート不良が生じ難く、電極部の微細化ピッチに適していると言える。
【０００５】
一方、半導体素子表面の電極上に形成されるバンプの形成方法として、転写バンプ法、スタッドバンプ法、印刷法、溶融法、メッキや蒸着などの堆積法などがしられている。
【０００６】
これらのバンプ形成方法において、電解メッキや無電解メッキによるいわゆるメッキバンプ法が、バンプ高さが半導体素子を形成したウエハ上でほぼ均一にできることや、量産性にも優れた手法として、用いられるようになっている。
【０００７】
メッキバンプの形成は、ウエハの表面に半導体素子の電極部を露出させたレジスト層を周知の技術で形成し、無電解メッキ液に所定時間浸漬して電極上に例えば金を所定厚さメッキするものである。これによれば、レジスト層の開口部内に、高さ方向に均一な断面を有する例えば円柱形状のバンプを形成することができる。
【０００８】
一般に、メッキバンプの堆積高さは、レジスト層の厚さや浸漬時間に比例するため、最大でも４０μｍ程度であり、２５μｍ程度がメッキバンプ形成の量産性を考慮した経済性に合致する高さである。
【０００９】
【特許文献１】特開平９−２２３７２１号公報。
【００１０】
【発明が解決しようとする課題】
ところが、このメッキバンプ法により半導体素子の電極上に形成したバンプは、スタッドバンプ法（ワイヤボンド法により金ボールを形成し、半導体素子の電極上に熱圧着して更に多段積み重ねて高さを高くするバンプ法）により形成したバンプが８０μｍ程度と高くできるのに対し、上記のように２５μｍ程度と低いため、接合の際に生じる実装基板と半導体素子との間の傾きを吸収することが極めて困難となる。
【００１１】
すなわち、実装基板は通常２μｍ〜１５μｍ程度傾き（湾曲）が発生しており、また、メッキバンプの高さのバラツキが２μｍ〜３μｍ程度あるので、スタッドバンプ法によるバンプを使用した接合では目立たなかったが、メッキバンプ法によるバンプでは、接合時や接合後に、実装基板と半導体素子との間に３μｍ〜１０μｍ程度（半導体素子の両端間の隙間の差）の傾きが生じる場合があり、このように傾きが生じた場合は、各バンプでの潰れ具合に差が生じ、潰れ不足のバンプは電気的機械的な接合が不充分で接合不良となることが判明した。この接合不良は数百ｐｐｍのレベルで発生していた。
【００１２】
本発明の目的は、この傾きによる影響を無くし、バンプの潰れ不足を無くして半導体素子のバンプと実装基板の接合電極とが安定した接合となるようにした半導体素子の実装方法を提供することである。
【００１３】
【課題を解決するための手段】
請求項１に係る発明は、実装基板に接合電極を形成する第１工程と、半導体素子の電極上にメッキバンプを形成する第２工程と、前記実装基板の前記接合電極と前記半導体素子の前記メッキバンプを位置合わせする第３工程と、超音波エネルギーを前記半導体素子の裏面から印加すると共に所定の熱を印加して、前記接合電極に対する前記メッキバンプの潰れ量が元のバンプ高さの略半分になるように接合する第４工程と、を具備することを特徴とする半導体素子の実装方法とした。
【００１４】
請求項２に係る発明は、前記メッキバンプの潰れ量を、少なくとも６μｍとすることを特徴とする請求項１に記載の半導体素子の実装方法とした。
【００１５】
請求項３に係る発明は、前記メッキバンプの常温における硬度を８５±１５Ｈｖにする熱処理工程を前記第２工程と前記第３工程の間に具備することを特徴とする請求項１又は２に記載の半導体素子の実装方法とした。
【００１６】
請求項４に係る発明は、前記メッキバンプの元のバンプ高さを、２５±１５μｍとすることを特徴とする請求項１、２又は３に記載の半導体素子の実装方法とした。
【００１７】
【発明の実施の形態】
フリップチップ接合においては、図１に示すように、通常のエッチング法等により接合電極１０１が形成された実装基板（インターポーザ）１の上面に、予め電極２０１に無電解選択メッキ法等により形成された金メッキバンプ２０２を有する半導体素子２の当該金メッキバンプ２０２の面を対向させて、金メッキバンプ２０２が接合電極１０１に対応するように位置合わせした後、半導体素子１の裏面に超音波ホーン３を載せて超音波を印加し、半導体素子１を矢印Ａ方向に超音波振動させ、金メッキバンプ２０２の潰れにより接合電極１０１との間に電気的機械的接合部を形成する。このとき、超音波ホーン３の押圧力はその超音波ホーン３の自重程度（約７０ｇ）とし、印加する熱は約１５０〜２００℃（１７０℃程度）とする。
【００１８】
以上のようにしてフリップチップ接合した金メッキバンプ２０２の接合不良は、バンプの潰れ不足から発生する。そこで、まず、バンプ潰れ量に対する接合不良発生率を測定した。ここでは、半導体素子２をフリップチップ接合した実装基板１をマザー基板（図示せず）に搭載して、そのマザー基板のハンダ付けのためのハンダリフロー装置に２回自走通過させてハンダの熱ストレスをフリップチップ接合部に与え、その後に半導体素子２の側面から所定荷重を印加する剥離テストを行った。図２はその結果を示す図であり、バンプ潰れ量が６μｍよりも少なくなると、接合不良発生率が急激に大きくなった。このことから、バンプ潰れ量は６μｍ以上が必要であることが分かる。
【００１９】
次に、バンプの潰れ易さとバンプの硬度の因果関係を調べた。ここでは、硬度が１２０Ｈｖの金メッキバンプと、それを熱処理（２００℃、３０分）により１０４Ｈｖ、８６Ｈｖ、５８Ｈｖの硬度に低下させた４種類の金メッキバンプを使用し、超音波エネルギーを印加してその潰れ量を測定した。なお、上記のように、超音波ホーン３の押圧力はその超音波ホーン３の自重程度（約７０ｇ）とし、印加する熱は約１５０〜２００℃（１７０℃程度）である。印加する超音波電力は１個のバンプ当り５ｍＷ、１０ｍＷ、２０ｍＷ、３０ｍＷとした。
【００２０】
図３がその実験結果を示す図であり、いずれの超音波電力を印加した場合でも、８６Ｈｖのバンプ硬度が最も潰れ易くなることが判明した。これは、バンプ硬度が低い場合は硬度の低下とともに伸び率が上昇して超音波振動が加わり難くなり、逆にバンプ硬度が高すぎるとバンプ自体の強度が増して超音波振動では潰れ難くなるからと考えられる。前記した６μｍ以上の潰れ量が得られる硬度は、略７０Ｈｖ〜１００Ｈｖ（８５Ｈｖ±１５Ｈｖ）の範囲である。
【００２１】
次に、この６μｍ以上の潰れ量が得られる硬度範囲のバンプについて、バンプの高さと潰れ量との関係を把握するための実験を行った。ここでは、図４に示すように、バンプ硬度が９３Ｈｖ（バンプ高さ４０μｍ）、８６Ｈｖ（バンプ高さ１６μｍ）、７５Ｈｖ（バンプ高さ２５μｍ）の場合について行い、超音波電力を１個のバンプ当り５ｍＷ、１０ｍＷ、２０ｍＷとした。なお、上記のように、超音波ホーン３の押圧力はその超音波ホーン３の自重程度（約７０ｇ）とし、印加する熱は約１５０〜２００℃（１７０℃程度）である。
【００２２】
この実験結果から、バンプの潰れ量は、バンプの高さが高いほど潰れやすくなり、各バンプ高さでの潰れ量は、バンプ高さが４０μｍ（硬度９３Ｈｖ）の場合は２０μｍ前後の潰れ量、バンプ高さが２５μｍ（硬度７５Ｈｖ）の場合は１１μｍ前後の潰れ量、バンプ高さが１６μｍ（硬度８６Ｈｖ）の場合は６μｍ前後μｍの潰れ量となり、バンプ高さの略１／２程度（１／２±１／６＝１／３〜２／３）の潰れとなることがことが明らかになった。
【００２３】
バンプ高さは、前記したようにメッキバンプの生産性の理由から４０μｍ程度が上限であり、下限は略半分のバンプ高さに潰した後の半導体素子と実装基板との間の短絡を防ぐ隙間を確保する必要から１０μｍ程度が必要と考えられ、潰す前の元のバンプ高さは、略２５μｍ±１５μｍ（１０μｍ〜４０μｍ）の範囲が好ましいことが分かる。
【００２４】
純金の硬度は３０Ｈｖ程度と言われており、硬度が低いとバンプは潰れ易いと考え勝ちであるが、超音波熱圧着では実際には硬度が低くなると伸び率が大きくなるため塑性変形を起こし難くなり上記のように潰れ量が不充分となり良好な接合が得られない。したがって、バンプ硬度はある値程度以上であることが必要となり、メッキバンプはその工法上から硬度が高くなりやすい特徴を持っているが、あまり高いと超音波エネルギーは良く伝わるもののバンプ自体の剛性が高いためにバンプ潰れが少なくなるので、フリップチップ接合の前段階で、熱処理（例えば、２００℃、３０分）により硬度を前記した７０Ｈｖ〜１００Ｈｖに低下させる。
【００２５】
前記した潰れは、フリップチップ接合では非常に重要なファクタである。フリップチップ接合では半導体素子と実装基板は完全に平行でありかつ全てのバンプ高さが均一であることが要求され、スタットバンプ法ではバンプ形成の後で高さを揃えるレベリング工程を設ける程であるが、実際には半導体素子と実装基板を完全に平行にすることは不可能であり、またバンプ高さは均一ではないので、バンプはある程度まで潰す必要があり、上記のように高いバンプほど潰れ量は大きくなるが、超音波熱圧着を使用するフリップチップ接合では前記した硬度７０Ｈｖ〜１００Ｈｖではバンプ高さが元の略半分になるように潰れることが判明したので、これを考慮にいれてフリップチップ接合前のバンプ高さを設定する。
【００２６】
バンプの潰れ量は、前記したように６μｍ程度は必要で７μｍ程度ならば接合の不具合の発生はゼロになる。この潰し量を達成するバンプ高さはスタッドバンプのように５０μｍにすればよいが、バンプ高さが高いと超音波の伝達効率が落ちるので、例えば１バンプ当り１００ｍＷ程度の電力が必要となって、２０バンプ以上では接合させることができなくなる。よって、フリップチップ接合前のバンプ高さは上記したように１０μｍ〜４０μｍにすれば、超音波出力もスタッドバンプの場合に必要となる出力より大幅に少なくできる。
【００２７】
以上のように、６μｍ以上の潰れ量が得られるバンプ硬度７０Ｈｖ〜１００Ｈｖの範囲の金メッキバンプの高さを、１０μｍ〜４０μｍに設定しておけば、半導体チップ１と実装基板２との間の平行度が多少劣化していても、良好なバンプ接合が得られる。
【００２８】
【発明の効果】
以上から本発明によれば、十分な潰れ量を得ることができ、良好なバンプ接合が実現できるので、実装基板と半導体素子との間の傾きの影響を受けることなく、良好なバンプ接合を実現できる利点がある。
【図面の簡単な説明】
【図１】フリップチップ接合の説明図である。
【図２】バンプ潰れ量に対する接合不良発生率の特性図である。
【図３】バンプ硬度に対するバンプ潰れ量の特性図である。
【図４】バンプ高さに対するバンプ潰れ量の特性図である。
【符号の説明】
１：実装基板（インターポーザ）、１０１：接合電極
２：半導体素子、２０１：電極、２０２：金メッキバンプ
３：超音波ホーン
【発明の属する技術分野】
本発明は、半導体素子の電極上に形成した金メッキバンプと実装基板の接合電極とを超音波熱圧着によりフリップチップ接合する半導体素子の実装方法に関するものである。
【０００２】
【従来の技術】
従来から、表面に配線や接合電極を設けたセラミック基板やプリント基板等の実装基板（インターポーザ）に半導体素子を直接搭載して、実装基板の小型化や高集積化を図る半導体素子の実装方法として、▲１▼ワイヤーボンディング法、▲２▼半導体素子の電極上に金属バンプを形成し、ハンダ、導電性接着材、異方性導電接着材等を用いて、あるいは金属バンプを接合電極に圧接した状態で絶縁性接着材を用いて接合するフリップチップ接合方法、▲３▼同じく金属バンプを用いて熱溶融や超音波熱圧着により接合するフリップチップ接合方法等が知られている。金属バンプを用いて実装基板の電極と接合する▲２▼および▲３▼のフリップチップ接合方法は、接合材料の経時変化が少なく、接合部が安定していることから、高信頼性が要求される製品に多用されている（以上のフリップチップ接合方法として、例えば、特許文献１の図１４参照。）。
【０００３】
上記のフリップチップ接合方法のうち、ハンダを用いる方法は、ハンダの加熱温度が３００℃を越える場合があるので、熱的なストレスの影響を受けやすく、微細化ピッチへの対応もハンダ付け時の制約があり、ハンダブリッジを生じ易い。また、熱溶融させる方法も熱ストレスの影響を受けやすい。
【０００４】
これに対し、超音波熱圧着による方法は熱的ストレスが少なく、またハンダブリッジによるショート不良が生じ難く、電極部の微細化ピッチに適していると言える。
【０００５】
一方、半導体素子表面の電極上に形成されるバンプの形成方法として、転写バンプ法、スタッドバンプ法、印刷法、溶融法、メッキや蒸着などの堆積法などがしられている。
【０００６】
これらのバンプ形成方法において、電解メッキや無電解メッキによるいわゆるメッキバンプ法が、バンプ高さが半導体素子を形成したウエハ上でほぼ均一にできることや、量産性にも優れた手法として、用いられるようになっている。
【０００７】
メッキバンプの形成は、ウエハの表面に半導体素子の電極部を露出させたレジスト層を周知の技術で形成し、無電解メッキ液に所定時間浸漬して電極上に例えば金を所定厚さメッキするものである。これによれば、レジスト層の開口部内に、高さ方向に均一な断面を有する例えば円柱形状のバンプを形成することができる。
【０００８】
一般に、メッキバンプの堆積高さは、レジスト層の厚さや浸漬時間に比例するため、最大でも４０μｍ程度であり、２５μｍ程度がメッキバンプ形成の量産性を考慮した経済性に合致する高さである。
【０００９】
【特許文献１】特開平９−２２３７２１号公報。
【００１０】
【発明が解決しようとする課題】
ところが、このメッキバンプ法により半導体素子の電極上に形成したバンプは、スタッドバンプ法（ワイヤボンド法により金ボールを形成し、半導体素子の電極上に熱圧着して更に多段積み重ねて高さを高くするバンプ法）により形成したバンプが８０μｍ程度と高くできるのに対し、上記のように２５μｍ程度と低いため、接合の際に生じる実装基板と半導体素子との間の傾きを吸収することが極めて困難となる。
【００１１】
すなわち、実装基板は通常２μｍ〜１５μｍ程度傾き（湾曲）が発生しており、また、メッキバンプの高さのバラツキが２μｍ〜３μｍ程度あるので、スタッドバンプ法によるバンプを使用した接合では目立たなかったが、メッキバンプ法によるバンプでは、接合時や接合後に、実装基板と半導体素子との間に３μｍ〜１０μｍ程度（半導体素子の両端間の隙間の差）の傾きが生じる場合があり、このように傾きが生じた場合は、各バンプでの潰れ具合に差が生じ、潰れ不足のバンプは電気的機械的な接合が不充分で接合不良となることが判明した。この接合不良は数百ｐｐｍのレベルで発生していた。
【００１２】
本発明の目的は、この傾きによる影響を無くし、バンプの潰れ不足を無くして半導体素子のバンプと実装基板の接合電極とが安定した接合となるようにした半導体素子の実装方法を提供することである。
【００１３】
【課題を解決するための手段】
請求項１に係る発明は、実装基板に接合電極を形成する第１工程と、半導体素子の電極上にメッキバンプを形成する第２工程と、前記実装基板の前記接合電極と前記半導体素子の前記メッキバンプを位置合わせする第３工程と、超音波エネルギーを前記半導体素子の裏面から印加すると共に所定の熱を印加して、前記接合電極に対する前記メッキバンプの潰れ量が元のバンプ高さの略半分になるように接合する第４工程と、を具備することを特徴とする半導体素子の実装方法とした。
【００１４】
請求項２に係る発明は、前記メッキバンプの潰れ量を、少なくとも６μｍとすることを特徴とする請求項１に記載の半導体素子の実装方法とした。
【００１５】
請求項３に係る発明は、前記メッキバンプの常温における硬度を８５±１５Ｈｖにする熱処理工程を前記第２工程と前記第３工程の間に具備することを特徴とする請求項１又は２に記載の半導体素子の実装方法とした。
【００１６】
請求項４に係る発明は、前記メッキバンプの元のバンプ高さを、２５±１５μｍとすることを特徴とする請求項１、２又は３に記載の半導体素子の実装方法とした。
【００１７】
【発明の実施の形態】
フリップチップ接合においては、図１に示すように、通常のエッチング法等により接合電極１０１が形成された実装基板（インターポーザ）１の上面に、予め電極２０１に無電解選択メッキ法等により形成された金メッキバンプ２０２を有する半導体素子２の当該金メッキバンプ２０２の面を対向させて、金メッキバンプ２０２が接合電極１０１に対応するように位置合わせした後、半導体素子１の裏面に超音波ホーン３を載せて超音波を印加し、半導体素子１を矢印Ａ方向に超音波振動させ、金メッキバンプ２０２の潰れにより接合電極１０１との間に電気的機械的接合部を形成する。このとき、超音波ホーン３の押圧力はその超音波ホーン３の自重程度（約７０ｇ）とし、印加する熱は約１５０〜２００℃（１７０℃程度）とする。
【００１８】
以上のようにしてフリップチップ接合した金メッキバンプ２０２の接合不良は、バンプの潰れ不足から発生する。そこで、まず、バンプ潰れ量に対する接合不良発生率を測定した。ここでは、半導体素子２をフリップチップ接合した実装基板１をマザー基板（図示せず）に搭載して、そのマザー基板のハンダ付けのためのハンダリフロー装置に２回自走通過させてハンダの熱ストレスをフリップチップ接合部に与え、その後に半導体素子２の側面から所定荷重を印加する剥離テストを行った。図２はその結果を示す図であり、バンプ潰れ量が６μｍよりも少なくなると、接合不良発生率が急激に大きくなった。このことから、バンプ潰れ量は６μｍ以上が必要であることが分かる。
【００１９】
次に、バンプの潰れ易さとバンプの硬度の因果関係を調べた。ここでは、硬度が１２０Ｈｖの金メッキバンプと、それを熱処理（２００℃、３０分）により１０４Ｈｖ、８６Ｈｖ、５８Ｈｖの硬度に低下させた４種類の金メッキバンプを使用し、超音波エネルギーを印加してその潰れ量を測定した。なお、上記のように、超音波ホーン３の押圧力はその超音波ホーン３の自重程度（約７０ｇ）とし、印加する熱は約１５０〜２００℃（１７０℃程度）である。印加する超音波電力は１個のバンプ当り５ｍＷ、１０ｍＷ、２０ｍＷ、３０ｍＷとした。
【００２０】
図３がその実験結果を示す図であり、いずれの超音波電力を印加した場合でも、８６Ｈｖのバンプ硬度が最も潰れ易くなることが判明した。これは、バンプ硬度が低い場合は硬度の低下とともに伸び率が上昇して超音波振動が加わり難くなり、逆にバンプ硬度が高すぎるとバンプ自体の強度が増して超音波振動では潰れ難くなるからと考えられる。前記した６μｍ以上の潰れ量が得られる硬度は、略７０Ｈｖ〜１００Ｈｖ（８５Ｈｖ±１５Ｈｖ）の範囲である。
【００２１】
次に、この６μｍ以上の潰れ量が得られる硬度範囲のバンプについて、バンプの高さと潰れ量との関係を把握するための実験を行った。ここでは、図４に示すように、バンプ硬度が９３Ｈｖ（バンプ高さ４０μｍ）、８６Ｈｖ（バンプ高さ１６μｍ）、７５Ｈｖ（バンプ高さ２５μｍ）の場合について行い、超音波電力を１個のバンプ当り５ｍＷ、１０ｍＷ、２０ｍＷとした。なお、上記のように、超音波ホーン３の押圧力はその超音波ホーン３の自重程度（約７０ｇ）とし、印加する熱は約１５０〜２００℃（１７０℃程度）である。
【００２２】
この実験結果から、バンプの潰れ量は、バンプの高さが高いほど潰れやすくなり、各バンプ高さでの潰れ量は、バンプ高さが４０μｍ（硬度９３Ｈｖ）の場合は２０μｍ前後の潰れ量、バンプ高さが２５μｍ（硬度７５Ｈｖ）の場合は１１μｍ前後の潰れ量、バンプ高さが１６μｍ（硬度８６Ｈｖ）の場合は６μｍ前後μｍの潰れ量となり、バンプ高さの略１／２程度（１／２±１／６＝１／３〜２／３）の潰れとなることがことが明らかになった。
【００２３】
バンプ高さは、前記したようにメッキバンプの生産性の理由から４０μｍ程度が上限であり、下限は略半分のバンプ高さに潰した後の半導体素子と実装基板との間の短絡を防ぐ隙間を確保する必要から１０μｍ程度が必要と考えられ、潰す前の元のバンプ高さは、略２５μｍ±１５μｍ（１０μｍ〜４０μｍ）の範囲が好ましいことが分かる。
【００２４】
純金の硬度は３０Ｈｖ程度と言われており、硬度が低いとバンプは潰れ易いと考え勝ちであるが、超音波熱圧着では実際には硬度が低くなると伸び率が大きくなるため塑性変形を起こし難くなり上記のように潰れ量が不充分となり良好な接合が得られない。したがって、バンプ硬度はある値程度以上であることが必要となり、メッキバンプはその工法上から硬度が高くなりやすい特徴を持っているが、あまり高いと超音波エネルギーは良く伝わるもののバンプ自体の剛性が高いためにバンプ潰れが少なくなるので、フリップチップ接合の前段階で、熱処理（例えば、２００℃、３０分）により硬度を前記した７０Ｈｖ〜１００Ｈｖに低下させる。
【００２５】
前記した潰れは、フリップチップ接合では非常に重要なファクタである。フリップチップ接合では半導体素子と実装基板は完全に平行でありかつ全てのバンプ高さが均一であることが要求され、スタットバンプ法ではバンプ形成の後で高さを揃えるレベリング工程を設ける程であるが、実際には半導体素子と実装基板を完全に平行にすることは不可能であり、またバンプ高さは均一ではないので、バンプはある程度まで潰す必要があり、上記のように高いバンプほど潰れ量は大きくなるが、超音波熱圧着を使用するフリップチップ接合では前記した硬度７０Ｈｖ〜１００Ｈｖではバンプ高さが元の略半分になるように潰れることが判明したので、これを考慮にいれてフリップチップ接合前のバンプ高さを設定する。
【００２６】
バンプの潰れ量は、前記したように６μｍ程度は必要で７μｍ程度ならば接合の不具合の発生はゼロになる。この潰し量を達成するバンプ高さはスタッドバンプのように５０μｍにすればよいが、バンプ高さが高いと超音波の伝達効率が落ちるので、例えば１バンプ当り１００ｍＷ程度の電力が必要となって、２０バンプ以上では接合させることができなくなる。よって、フリップチップ接合前のバンプ高さは上記したように１０μｍ〜４０μｍにすれば、超音波出力もスタッドバンプの場合に必要となる出力より大幅に少なくできる。
【００２７】
以上のように、６μｍ以上の潰れ量が得られるバンプ硬度７０Ｈｖ〜１００Ｈｖの範囲の金メッキバンプの高さを、１０μｍ〜４０μｍに設定しておけば、半導体チップ１と実装基板２との間の平行度が多少劣化していても、良好なバンプ接合が得られる。
【００２８】
【発明の効果】
以上から本発明によれば、十分な潰れ量を得ることができ、良好なバンプ接合が実現できるので、実装基板と半導体素子との間の傾きの影響を受けることなく、良好なバンプ接合を実現できる利点がある。
【図面の簡単な説明】
【図１】フリップチップ接合の説明図である。
【図２】バンプ潰れ量に対する接合不良発生率の特性図である。
【図３】バンプ硬度に対するバンプ潰れ量の特性図である。
【図４】バンプ高さに対するバンプ潰れ量の特性図である。
【符号の説明】
１：実装基板（インターポーザ）、１０１：接合電極
２：半導体素子、２０１：電極、２０２：金メッキバンプ
３：超音波ホーン
Claims (4)
- 実装基板に接合電極を形成する第１工程と、
半導体素子の電極上にメッキバンプを形成する第２工程と、
前記実装基板の前記接合電極と前記半導体素子の前記メッキバンプを位置合わせする第３工程と、
超音波エネルギーを前記半導体素子の裏面から印加すると共に所定の熱を印加して、前記接合電極に対する前記メッキバンプの潰れ量が元のバンプ高さの略半分になるように接合する第４工程と、
を具備することを特徴とする半導体素子の実装方法。 - 前記メッキバンプの潰れ量を、少なくとも６μｍとすることを特徴とする請求項１に記載の半導体素子の実装方法。
- 前記メッキバンプの常温における硬度を８５±１５Ｈｖにする熱処理工程を前記第２工程と前記第３工程の間に具備することを特徴とする請求項１又は２に記載の半導体素子の実装方法。
- 前記メッキバンプの元のバンプ高さを、２５±１５μｍとすることを特徴とする請求項１、２又は３に記載の半導体素子の実装方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002301211A JP2004140044A (ja) | 2002-10-16 | 2002-10-16 | 半導体素子の実装方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002301211A JP2004140044A (ja) | 2002-10-16 | 2002-10-16 | 半導体素子の実装方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2004140044A true JP2004140044A (ja) | 2004-05-13 |
Family
ID=32449609
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002301211A Pending JP2004140044A (ja) | 2002-10-16 | 2002-10-16 | 半導体素子の実装方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2004140044A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009296115A (ja) * | 2008-06-03 | 2009-12-17 | Daishinku Corp | 音叉型圧電振動片、音叉型圧電振動デバイス、および音叉型圧電振動片の製造方法 |
| US20160315064A1 (en) * | 2015-04-24 | 2016-10-27 | Kulicke And Soffa Industries, Inc. | Thermocompression bonders, methods of operating thermocompression bonders, and horizontal scrub motions in thermocompression bonding |
-
2002
- 2002-10-16 JP JP2002301211A patent/JP2004140044A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009296115A (ja) * | 2008-06-03 | 2009-12-17 | Daishinku Corp | 音叉型圧電振動片、音叉型圧電振動デバイス、および音叉型圧電振動片の製造方法 |
| US20160315064A1 (en) * | 2015-04-24 | 2016-10-27 | Kulicke And Soffa Industries, Inc. | Thermocompression bonders, methods of operating thermocompression bonders, and horizontal scrub motions in thermocompression bonding |
| US9847313B2 (en) * | 2015-04-24 | 2017-12-19 | Kulicke And Soffa Industries, Inc. | Thermocompression bonders, methods of operating thermocompression bonders, and horizontal scrub motions in thermocompression bonding |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100531393B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| JP2002151551A (ja) | フリップチップ実装構造、その実装構造を有する半導体装置及び実装方法 | |
| JP2001313314A (ja) | バンプを用いた半導体装置、その製造方法、および、バンプの形成方法 | |
| JP3967263B2 (ja) | 半導体装置及び表示装置 | |
| US7963310B2 (en) | Method for connecting electronic components, method for forming bump and conductive connection film and fabrication apparatus for electronic component mounted body, bump and conductive connection film | |
| US6396155B1 (en) | Semiconductor device and method of producing the same | |
| TW200532751A (en) | Semiconductor device and multilayer substrate therefor | |
| JP2000286304A (ja) | 半導体素子の製造方法、および半導体素子、および半導体装置の製造方法、および半導体装置、ならびに実装モジュール | |
| JP2004140044A (ja) | 半導体素子の実装方法 | |
| JP2011187635A (ja) | 半導体装置およびその製造方法 | |
| JPH10189657A (ja) | 端子間の接続方法、半導体チップの実装方法、半導体チップのボンディング方法、および端子間の接続構造 | |
| JP2002368039A (ja) | フリップチップ実装構造及びその製造方法 | |
| JP2005340393A (ja) | 小型実装モジュール及びその製造方法 | |
| JPH05235099A (ja) | 半導体実装回路装置 | |
| JP2006196560A (ja) | 半導体装置 | |
| US7413935B2 (en) | Semiconductor device and method of fabricating the same | |
| JP4318893B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
| JP3419398B2 (ja) | 半導体装置の製造方法 | |
| JPH10503059A (ja) | アルミニウム接続面を有する電子部品を基板に接続する方法およびこの方法によって製造された電子回路 | |
| JPH11163054A (ja) | 半導体装置の構造及びその製造方法 | |
| JP2008177404A (ja) | 半導体装置、半導体モジュールおよびその製造方法 | |
| JP3906130B2 (ja) | 半導体装置の製造方法 | |
| JPH11204573A (ja) | 半導体装置の製造方法および半導体装置 | |
| JP3501034B2 (ja) | 配線基板、半導体装置及び電子装置の製造方法 | |
| JP2002299374A (ja) | 半導体装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050908 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070105 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070116 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070522 |