JP2004135487A - 安定なブートストラップ電源を有する集積回路ドライバ - Google Patents
安定なブートストラップ電源を有する集積回路ドライバ Download PDFInfo
- Publication number
- JP2004135487A JP2004135487A JP2003119110A JP2003119110A JP2004135487A JP 2004135487 A JP2004135487 A JP 2004135487A JP 2003119110 A JP2003119110 A JP 2003119110A JP 2003119110 A JP2003119110 A JP 2003119110A JP 2004135487 A JP2004135487 A JP 2004135487A
- Authority
- JP
- Japan
- Prior art keywords
- bootstrap
- output
- side transistor
- low
- package
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/06—Modifications for ensuring a fully conducting state
- H03K17/063—Modifications for ensuring a fully conducting state in field-effect transistor switches
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/16—Modifications for eliminating interference voltages or currents
- H03K17/161—Modifications for eliminating interference voltages or currents in field-effect transistor switches
- H03K17/162—Modifications for eliminating interference voltages or currents in field-effect transistor switches without feedback from the output circuit to the control circuit
Landscapes
- Power Conversion In General (AREA)
- Electronic Switches (AREA)
- Semiconductor Integrated Circuits (AREA)
- Logic Circuits (AREA)
- Inverter Devices (AREA)
- Manipulation Of Pulses (AREA)
- Dc-Dc Converters (AREA)
Abstract
【解決手段】本ドライバは、直列に接続されたハイ側トランジスタ(107)とロー側トランジスタ(109)とを備える。ドライバの出力は、ハイ側トランジスタのソースとロー側トランジスタのドレインとから取り出す。ブートストラップコンタクトパッド(303)が、出力ノードに接続されている。ブートストラップコンタクトパッドに接続されたブートストラップコンデンサ(103)は、また、ハイ側トランジスタを選択的に制御するハイ側ゲート駆動装置(111)に接続されている。
【選択図】 図3
Description
【発明の属する技術分野】
本発明は、ブートストラップ電源を用いてハイ側スイッチのゲートを駆動する集積回路ドライバに関し、特に、ハイ側スイッチのゲートに安定なブートストラップ電圧を供給するための方法と装置に関する。
【0002】
【従来の技術】
集積回路ドライバの1つに、トーテムポール(半ブリッジ)トポロジにおいて、2つのパワーMOSFETスイッチを利用する一般的なタイプの集積回路ドライバがある。通常、これらのMOSFETスイッチは、直列に接続されるNMOSスイッチである。これらパワーMOSFETスイッチは、交互に導通状態にするために駆動される。これらMOSFETスイッチの一方をハイ側スイッチと呼び、他方のMOSFETスイッチをロー側スイッチと呼ぶ。1つの応用例において、これらパワーMOSFETスイッチを選択的に交互に切り換えることによって、負荷の交流駆動が可能である。このようにして、DC―ACインバータが形成される。同様に、入力信号(音響信号等)によりスイッチを制御することによって、クラスD音声増幅器が形成される。更に、入力として安定なDC基準を用いる同じ半ブリッジトポロジを用いてDC電源を生成し得る。
【0003】
通常、ハイ側スイッチのゲートは、ブートストラップ化電源によって駆動される。このことは、NMOSスイッチを使えるようにするために行なわれるが、NMOSスイッチのオン抵抗は、同一面積のPMOSスイッチの約半分である。ブートストラップコンデンサは、ハイ側スイッチのゲートで利用可能な電圧を大きくするために用いられる。図1は、ブートストラップコンデンサと共に負荷駆動に用いる従来技術による集積回路(IC)ドライバを示す概略図である。このICドライバは、負荷を駆動するために電流を供給する。ブートストラップコンデンサCbの一方の端子は、ICドライバの出力に接続されている。ブートストラップコンデンサCbの他方の端子は、ハイ側スイッチのゲートを駆動するためにICドライバ側に設けられている。
【0004】
図1のICドライバの更に詳細な略図を図2に示す。図2から分かるように、ICドライバ101は、ハイ側スイッチ107とロー側スイッチ109を含む。ハイ側スイッチ107は、ゲート駆動・障害回路111によって駆動される。同様に、ロー側スイッチ109は、ゲート駆動・障害回路113によって駆動される。ゲート駆動・障害回路111、113は、ハイ側及びロー側スイッチ107、109のスイッチングを制御するために動作する。更に、通常、ゲート駆動・障害回路111、113は、障害検出回路とブートストラップ電源モニタとを含む。一般的に、これらの追加機能は、スイッチに障害状態が存在するか否か、あるいは、ブートストラップ電源がICの適正な動作に対して充分か否かを評価するために必要である。
【0005】
ゲート駆動・障害回路111、113の厳密な構成は、変わり得るが、一般的に、その構成と動作は、従来技術において良く知られている。ロー側スイッチ109の制御に用いるゲート駆動・障害回路113は、第1供給電圧Vsp1を用いて動作することに留意されたい。ロー側スイッチ109は、ブートストラップ電源を必要としない。対照的に、ハイ側スイッチ107を制御するゲート駆動・障害回路111は、ブートストラップコンデンサ103に接続されている。
【0006】
ICドライバ101の出力は、ハイ側スイッチとロー側スイッチを接続するノードから取り出される。物理的な観点において、出力ノードは、図2においてSWpad115で示す集積回路上の導電性パッドである。従って、集積回路チップは、パッケージに固定され、ここで、パッドSWpad115は、パッケージピンSWpin117に接続される。通常、パッド115とパッケージピン117との間は、金、銅又は他の高導電性材料で形成されたボンディングワイヤを介して接続される。
【0007】
【発明が解決しようとする課題】
しかしながら、パッド115とパッケージピン117との間のボンディングワイヤには、ある有限量の寄生インダクタンスLp1と寄生抵抗Rp1が含まれる。ピン117を介して負荷105に電流を供給する場合、寄生インダクタンスLp1と寄生抵抗Rp1の両端で必然的に電圧損失が生じる。
【0008】
SWパッドとSWピンとの間のボンディングワイヤの両端に生じる電圧はいずれも直接且つ瞬時にブートストラップ電源を減じるため、この電圧低下量は、重要である。ボンディングワイヤ中の電流の値が大きく又その電流の変化率が大きいことから、電圧低下は著しいものであり、2ボルト以上のオーダになり得る。この内部ブートストラップ電源電圧が急激に低下すると、ブートストラップ電源モニタや障害検出回路等、内部ブートストラップ電源下で動作するあらゆる信号処理に悪影響が及ぶ。
【0009】
従って、厳密さを欠き雑音のあるブートストラップ電源を有する図2に示す構成は、望ましくない。
【0010】
【課題を解決するための手段】
本発明は、“雑音の少ない”ブートストラップ電源を有する集積回路ドライバである。この集積回路ドライバは、ブートストラップコンデンサ専用の出力ピンと出力パッドを有し、これによって安定したブートストラップ電源電圧を維持する。
【0011】
【発明の実施の形態】
以下の説明において、本発明の実施形態が充分に理解されるように、回路構成要素の具体的な値等、幾つかの具体的な詳細内容を示す。しかしながら、本発明は、これら具体的な詳細内容の内、1つ又は複数の具体的な詳細内容が無くても、即ち、他の方法、構成要素、材料等で実施し得るということを当業者は理解されるであろう。他の例では、本発明の特徴が曖昧になるのを避けるために、既知の構造、材料、又は動作は、詳細に図示あるいは説明しない。
【0012】
本明細書全体において“1つの実施形態”又は“実施形態”について参照するが、これは、その実施形態に関連して述べた特定の特徴、構造又は特性が、本発明の少なくとも1つの実施形態に含まれるということを意味する。従って、本明細書全体の様々な箇所に“1つの実施形態において”又は“実施形態において”という語句が出現した場合、全てが必ずしも同一の実施形態について言及するものではない。更に、特定の特徴、構造又は特性は、1つ以上の実施形態において、適切な方法で組み合わせ得る。しかしながら、本発明は、これら具体的な詳細内容の内、1つ又は複数の具体的な詳細内容が無くても、即ち、他の方法、構成要素、材料等で実施し得るということを当業者は理解されるであろう。他の例では、本発明の特徴が曖昧になるのを避けるために、既知の構造、材料、又は動作は、詳細に図示あるいは説明しない。
【0013】
図3は、本発明の1つの実施形態を示す。図から分かるように、図3は、追加のパッドSW2pad303もハイ側スイッチ107とロー側スイッチ109との間の出力ノードに取り付けられていること以外は、従来技術によるICドライバ101とほぼ同様である。更に、第2出力ピン305が、ICドライバ301から提供されている。第2パッド303と第2パッケージピン305とをブートストラップコンデンサ103に接続すると、ブートストラップコンデンサ103は、第1パッケージピン117を介して負荷105に流れる電流によって生じる如何なる電圧低下によっても影響されない。
【0014】
ハイ側スイッチ107及びロー側スイッチ109によって与えられる電流は、ほぼ全てパッケージピン117を介して負荷105に流れることに留意されたい。第2パッケージピン305を介して流れる電流は流れたとしても微小であり、これによって、第2パッケージピン305を第2パッド303に接続するボンディングワイヤの寄生抵抗と寄生インダクタンスによる如何なる電圧低下も解消される。従って、ブートストラップコンデンサ103によって供給されるブートストラップ電源電圧は、その値を維持し、またノイズが少ない。
【0015】
図から分かるように、本発明のICドライバ301には、ブートストラップコンデンサ103に直接接続された追加のパッケージピン305が含まれる。他の選択可能な実施形態において、第2パッケージピン305のボンディングワイヤは、第1パッケージピン117と同じパッド115に直接取り付けられている。このことによって、第2パッド303を形成する必要が無い。1つの実施形態において、ICドライバ301は、例えば、冷陰極蛍光管を駆動するために用い得る。しかしながら、通常、蛍光管は、一次巻線がICドライバ301の出力に接続された変圧器の二次巻線を介して接続される。
【0016】
図4は、本発明の構成を更に示す。図4において、集積回路パッケージ401は、集積回路チップ403を搭載するようになっている。集積回路チップ403には、ロー側スイッチ、ハイ側スイッチ、及びゲート駆動・障害回路等の様々な回路が含まれる。更に、集積回路チップ403には、出力コンタクトパッド409、ブートストラップコンタクトパッド407(図3では、パッドSW2pad303で示す)、ハイ側ゲート駆動入力パッド421、及び他の様々なコンタクトパッド405、411が含まれる。
【0017】
出力コンタクトパッド409は、出力ボンディングワイヤ417によって、集積回路パッケージ401の出力ピン413に接続されている。出力ボンディングワイヤ417は、出力ピン413と出力コンタクトパッド409に固定されている。ブートストラップコンタクトパッド407は、ブートストラップボンディングワイヤ419によって、集積回路パッケージ401のブートストラップピン415に接続されている。ブートストラップボンディングワイヤ419は、ブートストラップピン415とブートストラップコンタクトパッド407に固定されている。
【0018】
ブートストラップコンデンサCbは、ブートストラップピン415と、他のパッケージピン及びハイ側ゲート駆動入力パッド421を介して集積回路チップ403上のゲート駆動回路との間に接続されている。最後に、負荷は、出力ピン413に接続されている。集積回路パッケージ401の他の様々なピンは、電源、接地、制御線等の既知の構成で用いられる。
【0019】
上述した様に、他の実施形態において、出力コンタクトパッド409及びブートストラップコンタクトパッド407は、1つであり又同一である。コンタクトパッド411等、電流を負荷に流すどのパッドも大きくし得るが、Cbにも取り付けられている場合、大きさは変更しない。
【0020】
従って、上述したICドライバは、大電力を出力中であっても、安定したブートストラップ電源を提供する。このことは、ブートストラップコンデンサを専用のブートストラップピン及びコンタクトパッドに接続することによって実現される。
【0021】
本発明の具体的な実施形態について、説明の目的のために本明細書で述べたが、本発明の精神と範囲から逸脱することなく、様々な修正を行ない得ることが上述した内容から理解されるであろう。
【0022】
【発明の効果】
以上説明したように、本発明による集積回路ドライバは、安定したブートストラップ電源電圧を維持する。
【図面の簡単な説明】
【図1】従来のブートストラップコンデンサと、負荷を駆動するための集積回路ドライバを示す概略図。
【図2】図1の集積回路ドライバを示す詳細概略図。
【図3】本発明の1つの実施形態を示す概略回路図。
【図4】集積回路パッケージに搭載された集積回路チップを示す図。
【符号の説明】
103・・・ブートストラップコンデンサ、105・・・負荷、107・・・ハイ側スイッチ、109・・・ロー側スイッチ、111、113・・・ゲート駆動・障害回路、115、303・・・パッド、117、305・・・パッケージピン、301・・・ICドライバ。
Claims (12)
- ハイ側トランジスタと、
前記ハイ側トランジスタのソースがロー側トランジスタのドレインに接続されるように、前記ハイ側トランジスタに直列に接続された前記ロー側トランジスタであって、ハイ側トランジスタのソースとロー側トランジスタのドレインとが出力ノードを形成する前記ロー側トランジスタと、
前記出力ノードに接続されたブートストラップコンタクトパッドと、
前記ブートストラップコンタクトパッドに接続された第1端子を有するブートストラップコンデンサと、
前記ハイ側トランジスタを選択的に制御するためのハイ側ゲート駆動装置であって、前記ブートストラップコンデンサの第2端子からの信号を入力として有する前記ハイ側ゲート駆動装置と、
前記ロー側トランジスタを選択的に制御するためのロー側ゲート駆動装置と、
前記出力ノードに接続された出力コンタクトパッドであって、出力信号を負荷に供給する前記出力コンタクトパッドと、を備える集積回路ドライバ。 - 請求項1に記載のドライバであって、
前記ハイ側トランジスタと前記ロー側トランジスタは、NMOSトランジスタであるドライバ。 - 請求項1に記載のドライバであって、
前記出力コンタクトパッドと前記ブートストラップコンタクトパッドは、同一であるドライバ。 - 請求項1に記載のドライバであって、更に、
出力ボンディングワイヤによって、前記出力パッドに接続された出力パッケージピンを含むドライバ。 - 請求項1に記載のドライバであって、更に、
ブートストラップボンディングワイヤによる前記ブートストラップコンタクトパッドへのブートストラップパッケージピン接続部を含むドライバ。 - 請求項3に記載のドライバであって、更に、
出力ボンディングワイヤによって、前記出力パッドに接続された出力パッケージピンを含むドライバ。 - 請求項3に記載のドライバであって、更に、
ブートストラップボンディングワイヤによる前記ブートストラップコンタクトパッドへのブートストラップパッケージピン接続部を含むドライバ。 - 集積回路パッケージにおいて、
(a)集積回路チップであって、その上に、
(1)ハイ側トランジスタと、
(2)前記ハイ側トランジスタのソースがロー側トランジスタのドレインに接続されるように、前記ハイ側トランジスタに直列に接続された前記ロー側トランジスタであって、ハイ側トランジスタのソースとロー側トランジスタのドレインとが出力ノードを形成する前記ロー側トランジスタと、
(3)前記出力ノードに接続されたブートストラップコンタクトパッドと、
(4)前記ハイ側トランジスタを選択的に制御するためのハイ側ゲート駆動装置と、
(5)前記ロー側トランジスタを選択的に制御するためのロー側ゲート駆動装置と、
(6)前記出力ノードに接続された出力コンタクトパッドであって、出力信号を負荷に供給する前記出力コンタクトパッドと、を有する前記集積回路チップと、
(b)少なくともブートストラップパッケージピンと出力パッケージピンとが含まれる複数のパッケージピンを有するキャリアパッケージであって、前記集積回路チップを固定するための前記キャリアパッケージと、
(c)前記出力コンタクトパッドと前記出力パッケージピンとを接続する出力ボンディングワイヤと、
(d)前記ブートストラップコンタクトパッドと前記ブートストラップパッケージピンとを接続するブートストラップボンディングワイヤと、を備える集積回路パッケージ。 - 請求項8に記載のパッケージであって、
前記ハイ側トランジスタと前記ロー側トランジスタは、NMOSトランジスタであるパッケージ。 - 請求項8に記載のパッケージであって、
前記出力コンタクトパッドと前記ブートストラップコンタクトパッドは、同一であるパッケージ。 - 請求項8に記載のパッケージであって、
ブートストラップコンデンサの第1端子は、前記ブートストラップパッケージピンに接続され、前記ブートストラップコンデンサの第2端子は、前記ハイ側ゲート駆動装置への入力に接続されているパッケージ。 - 直列に接続されたハイ側スイッチとロー側スイッチとを用いて負荷を駆動するための方法において、前記ハイ側スイッチのソースは、前記ロー側スイッチのドレインに接続され、前記ハイ側スイッチと前記ロー側スイッチとの接続部は、出力ノードである前記方法であって、
前記出力ノードに接続されたブートストラップコンタクトパッドを提供する工程と、
前記出力ノードに接続された出力パッドを提供する工程と、
前記ブートストラップコンタクトパッドに、前記ハイ側スイッチのゲート駆動装置にブートストラップ電源を提供するために用いられるブートストラップコンデンサを接続する工程と、
前記出力パッドを前記負荷に接続する工程と、を備える方法。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US10/269,617 US6897643B2 (en) | 2002-10-11 | 2002-10-11 | Integrated circuit driver having stable bootstrap power supply |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004135487A true JP2004135487A (ja) | 2004-04-30 |
JP4124690B2 JP4124690B2 (ja) | 2008-07-23 |
Family
ID=32030388
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003119110A Expired - Fee Related JP4124690B2 (ja) | 2002-10-11 | 2003-04-23 | 安定なブートストラップ電源を有する集積回路ドライバ |
Country Status (7)
Country | Link |
---|---|
US (1) | US6897643B2 (ja) |
EP (1) | EP1408612B1 (ja) |
JP (1) | JP4124690B2 (ja) |
KR (1) | KR100668005B1 (ja) |
CN (1) | CN100483915C (ja) |
DE (1) | DE60306601T2 (ja) |
TW (1) | TWI220573B (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101638352B1 (ko) * | 2015-04-24 | 2016-07-13 | 주식회사 지니틱스 | 코일에 연결된 출력단자를 플로팅되도록 하는 회로를 갖는 코일 구동 ic |
Families Citing this family (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7026801B2 (en) * | 2003-09-15 | 2006-04-11 | Texas Instruments Incorporated | Guaranteed bootstrap hold-up circuit for buck high side switch |
KR101280426B1 (ko) * | 2006-08-11 | 2013-06-28 | 페어차일드코리아반도체 주식회사 | 3상 인버터 회로 및 이를 채용한 파워 모듈 |
US7808222B2 (en) * | 2007-10-12 | 2010-10-05 | Monolithic Power Systems, Inc. | Method and apparatus for high performance switch mode voltage regulators |
TWI394363B (zh) * | 2009-09-30 | 2013-04-21 | Anpec Electronics Corp | 可降低電磁干擾之輸出驅動電路 |
CN101711081B (zh) * | 2009-12-21 | 2013-04-03 | Bcd半导体制造有限公司 | Led驱动电路 |
US8351168B2 (en) * | 2010-04-27 | 2013-01-08 | Freescale Semiconductor, Inc. | Open circuit detector and method therefore |
BR112012033772B1 (pt) | 2010-07-30 | 2019-09-10 | Otis Elevator Co | fonte de alimentação de um sistema de elevador |
KR101223757B1 (ko) * | 2011-01-17 | 2013-01-17 | 주식회사 실리콘웍스 | 집적 회로 드라이버 |
US9490697B2 (en) | 2011-12-05 | 2016-11-08 | Freescale Semiconductor, Inc. | Self-bootstrap driving circuit and DC-DC converter |
CN102684457B (zh) * | 2012-05-15 | 2014-10-22 | 上海先进半导体制造股份有限公司 | 高压桥式电路及其制作方法 |
US8917076B2 (en) | 2012-08-10 | 2014-12-23 | Monolithic Power Systems, Inc. | Off-line regulator with pass device and associated method |
CN102832810B (zh) * | 2012-08-30 | 2015-04-08 | 成都芯源系统有限公司 | 自举电压刷新控制电路、电压转换电路及相关控制方法 |
US9595952B2 (en) | 2013-12-13 | 2017-03-14 | Monolithic Power Systems, Inc. | Switching circuit and the method thereof |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63234623A (ja) * | 1987-03-23 | 1988-09-29 | Toshiba Corp | 半導体集積回路 |
US5365118A (en) * | 1992-06-04 | 1994-11-15 | Linear Technology Corp. | Circuit for driving two power mosfets in a half-bridge configuration |
US5550436A (en) * | 1994-09-01 | 1996-08-27 | International Rectifier Corporation | MOS gate driver integrated circuit for ballast circuits |
US5627460A (en) * | 1994-12-28 | 1997-05-06 | Unitrode Corporation | DC/DC converter having a bootstrapped high side driver |
US5828262A (en) * | 1996-09-30 | 1998-10-27 | Cypress Semiconductor Corp. | Ultra low power pumped n-channel output buffer with self-bootstrap |
US6172493B1 (en) * | 1999-09-04 | 2001-01-09 | Texas Instruments Incorporated | Switch-mode power converter circuit |
US6278264B1 (en) * | 2000-02-04 | 2001-08-21 | Volterra Semiconductor Corporation | Flip-chip switching regulator |
IT1318239B1 (it) * | 2000-07-25 | 2003-07-28 | St Microelectronics Srl | Circuito autoelevatore nei convertitori statici dc/dc. |
WO2002063752A2 (en) * | 2001-02-06 | 2002-08-15 | Koninklijke Philips Electronics N.V. | Synchronous dc-dc converter |
WO2002063765A2 (en) * | 2001-02-06 | 2002-08-15 | Koninklijke Philips Electronics N.V. | Integrated fet and driver |
-
2002
- 2002-10-11 US US10/269,617 patent/US6897643B2/en not_active Expired - Lifetime
-
2003
- 2003-04-08 KR KR1020030021870A patent/KR100668005B1/ko not_active IP Right Cessation
- 2003-04-09 DE DE60306601T patent/DE60306601T2/de not_active Expired - Fee Related
- 2003-04-09 EP EP03252256A patent/EP1408612B1/en not_active Expired - Fee Related
- 2003-04-23 JP JP2003119110A patent/JP4124690B2/ja not_active Expired - Fee Related
- 2003-05-16 TW TW092113397A patent/TWI220573B/zh not_active IP Right Cessation
- 2003-06-23 CN CNB031492843A patent/CN100483915C/zh not_active Expired - Lifetime
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101638352B1 (ko) * | 2015-04-24 | 2016-07-13 | 주식회사 지니틱스 | 코일에 연결된 출력단자를 플로팅되도록 하는 회로를 갖는 코일 구동 ic |
US9729142B2 (en) | 2015-04-24 | 2017-08-08 | Zinitix Co., Ltd. | Coil driver IC having a circuit capable of placing a coil connected output terminal into a floating state |
Also Published As
Publication number | Publication date |
---|---|
CN100483915C (zh) | 2009-04-29 |
KR100668005B1 (ko) | 2007-01-15 |
EP1408612A1 (en) | 2004-04-14 |
KR20040033242A (ko) | 2004-04-21 |
CN1482730A (zh) | 2004-03-17 |
EP1408612B1 (en) | 2006-07-05 |
DE60306601D1 (de) | 2006-08-17 |
US20040070383A1 (en) | 2004-04-15 |
TWI220573B (en) | 2004-08-21 |
TW200406064A (en) | 2004-04-16 |
US6897643B2 (en) | 2005-05-24 |
JP4124690B2 (ja) | 2008-07-23 |
DE60306601T2 (de) | 2007-06-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4067967B2 (ja) | 集積電界効果トランジスタおよびドライバ | |
JP4124690B2 (ja) | 安定なブートストラップ電源を有する集積回路ドライバ | |
US7449947B2 (en) | Reduction of voltage spikes in switching half-bridge stages | |
JP2898272B2 (ja) | 抵抗をブートストラップ・ダイオードに直列結合したモノリシック・ゲート・ドライバ・デバイス | |
US7579669B2 (en) | Semiconductor device including power MOS field-effect transistor and driver circuit driving thereof | |
JP5836495B2 (ja) | 電力変換装置 | |
JP2007513543A (ja) | ダイナミックバックゲートバイアスを伴うブートストラップダイオードエミュレータ | |
JP2006025567A (ja) | 半導体装置、dc/dcコンバータおよび電源システム | |
JP2004519188A (ja) | 切替え型fet回路 | |
US20020163366A1 (en) | Inductive load driving circuit | |
US5159515A (en) | Protection circuit for power FETs in a half-bridge circuit | |
JP5359264B2 (ja) | 半導体装置 | |
JP3696211B2 (ja) | パワースイッチング装置 | |
JPH0736476Y2 (ja) | パワーmos・fetドライブ回路 | |
KR100863879B1 (ko) | 로우 사이드 구성 요소 및 이를 포함하는 동기형 dc-dc 컨버터 회로 | |
JP3381617B2 (ja) | スイッチング電源制御用半導体装置およびそれを備えたスイッチング電源 | |
JP5818959B2 (ja) | 半導体デバイス | |
JPH04129233A (ja) | 半導体hブリッジ回路 | |
JP2004187342A (ja) | パワーモジュール、半導体集積回路装置およびその提供方法 | |
JP2008263675A (ja) | パワー半導体素子の駆動回路及びパワー半導体素子回路 | |
JPH077398A (ja) | バイポーラトランジスタのブレークダウン電圧を増加させる回路 | |
JPS6218748A (ja) | 半導体集積回路装置 | |
JP2005006426A (ja) | 並列ゲート駆動回路 | |
JPS5919336A (ja) | 半導体装置 | |
JP2004303949A (ja) | Mosトランジスタ装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040226 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060808 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20061108 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20061113 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070320 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070821 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071219 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20080311 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080408 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080502 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110516 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110516 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120516 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130516 Year of fee payment: 5 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |