JPH077398A - バイポーラトランジスタのブレークダウン電圧を増加させる回路 - Google Patents
バイポーラトランジスタのブレークダウン電圧を増加させる回路Info
- Publication number
- JPH077398A JPH077398A JP5317568A JP31756893A JPH077398A JP H077398 A JPH077398 A JP H077398A JP 5317568 A JP5317568 A JP 5317568A JP 31756893 A JP31756893 A JP 31756893A JP H077398 A JPH077398 A JP H077398A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- voltage
- collector
- base
- bipolar transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
- H03K17/082—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit
- H03K17/0826—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit in bipolar transistor switches
Abstract
(57)【要約】
【目的】 誘導性負荷へ駆動電流を供給する改良した回
路及び方法を提供する。 【構成】 インダクタへ駆動電流を供給するバイポーラ
トランジスタの逆ブレークダウン電圧を増加させる回路
が、バイポーラトランジスタのコレクタとベースとの間
に接続した電圧制御トランジスタを有しており、その制
御要素はインダクタの片側へ接続している。本回路は、
単一の半導体基板上に形成される集積回路の一部として
形成することが可能である。
路及び方法を提供する。 【構成】 インダクタへ駆動電流を供給するバイポーラ
トランジスタの逆ブレークダウン電圧を増加させる回路
が、バイポーラトランジスタのコレクタとベースとの間
に接続した電圧制御トランジスタを有しており、その制
御要素はインダクタの片側へ接続している。本回路は、
単一の半導体基板上に形成される集積回路の一部として
形成することが可能である。
Description
【０００１】
【産業上の利用分野】本発明は電子回路における改良に
関するものであって、更に詳細には、誘導性負荷へ駆動
電流を供給する電子回路における改良及びそのバイポー
ラドライバトランジスタの逆ブレークダウン電圧を超え
て回路のブレークダウン電圧を増加させる技術に関する
ものである。
関するものであって、更に詳細には、誘導性負荷へ駆動
電流を供給する電子回路における改良及びそのバイポー
ラドライバトランジスタの逆ブレークダウン電圧を超え
て回路のブレークダウン電圧を増加させる技術に関する
ものである。
【０００２】
【従来の技術】図１を参照すると、インダクタ乃至は誘
導性負荷１１に対して駆動電流を供給する典型的な従来
の回路である回路１０が示されている。回路１０はＮＰ
Ｎトランジスタ１４を有しており、そのコレクタは電圧
ＶCCを供給する電源へ接続している。トランジスタ１４
のエミッタはノードＮ１へ接続しており、それに対して
はインダクタ１１の片側が接続されている。付加的な抵
抗性及びその他の負荷要素はブロック１６で示してあ
り、それらはインダクタ１１の反対側と電圧ＶS との間
に接続されている。
導性負荷１１に対して駆動電流を供給する典型的な従来
の回路である回路１０が示されている。回路１０はＮＰ
Ｎトランジスタ１４を有しており、そのコレクタは電圧
ＶCCを供給する電源へ接続している。トランジスタ１４
のエミッタはノードＮ１へ接続しており、それに対して
はインダクタ１１の片側が接続されている。付加的な抵
抗性及びその他の負荷要素はブロック１６で示してあ
り、それらはインダクタ１１の反対側と電圧ＶS との間
に接続されている。
【０００３】スイッチ１７がノードＮ１と接地との間に
接続されている。スイッチ１７は入力端子１８へ印加さ
せる信号によってオンオフ制御される。スイッチ１７
は、典型的には、例えばＮチャンネルＭＯＳトランジス
タ又はバイポーラＮＰＮトランジスタ等のトランジスタ
によって与えられるものであり、そのゲート又はベース
は夫々入力端１８へ接続している。
接続されている。スイッチ１７は入力端子１８へ印加さ
せる信号によってオンオフ制御される。スイッチ１７
は、典型的には、例えばＮチャンネルＭＯＳトランジス
タ又はバイポーラＮＰＮトランジスタ等のトランジスタ
によって与えられるものであり、そのゲート又はベース
は夫々入力端１８へ接続している。
【０００４】この回路はＮＰＮドライバトランジスタ１
４のベースへ接続している入力端２０上の信号によって
制御される。従って、トランジスタ１４及びスイッチ１
７の配列はインダクタ１１に対するプシュプル駆動機構
を与えている。然しながら、スイッチ１７がターンオフ
される場合には、インダクタ１１は、スイッチ１７がタ
ーンオフする前に流れていたのと同一の方向にそのコイ
ル内を流れる電流を継続して流そうとする。従って、ノ
ードＮ１における電圧は、実際には、トランジスタ１４
の逆ブレークダウン電圧を超える点へ電源電圧ＶCCを超
える場合がある。
４のベースへ接続している入力端２０上の信号によって
制御される。従って、トランジスタ１４及びスイッチ１
７の配列はインダクタ１１に対するプシュプル駆動機構
を与えている。然しながら、スイッチ１７がターンオフ
される場合には、インダクタ１１は、スイッチ１７がタ
ーンオフする前に流れていたのと同一の方向にそのコイ
ル内を流れる電流を継続して流そうとする。従って、ノ
ードＮ１における電圧は、実際には、トランジスタ１４
の逆ブレークダウン電圧を超える点へ電源電圧ＶCCを超
える場合がある。
【０００５】ある回路はノードＮ１においてインダクタ
１１の作用によって発生される過剰電圧を制御するため
のクランピング又はその他の回路機構を与えている。一
方、多くの適用例においては、増加される電圧は、イン
ダクタがそのエネルギをより高速で放電することが可能
であるように可能な範囲で上昇することが許容される。
その放電は、トランジスタ１４の逆ブレークダウン電圧
によって事実上制限される場合がある。
１１の作用によって発生される過剰電圧を制御するため
のクランピング又はその他の回路機構を与えている。一
方、多くの適用例においては、増加される電圧は、イン
ダクタがそのエネルギをより高速で放電することが可能
であるように可能な範囲で上昇することが許容される。
その放電は、トランジスタ１４の逆ブレークダウン電圧
によって事実上制限される場合がある。
【０００６】二つの逆ブレークダウン電圧に興味があ
る。第一のものであるＢＶECO は、ベース端子を接続し
ない状態でコレクタの電圧に関してエミッタの電圧を上
昇させる（ＮＰＮトランジスタの場合）によって得られ
るものである。第二のものであるＢＶEBO は、コレクタ
をフローティングさせるか又はベースと等しいか又はそ
れより高い電圧にさせてベースの電圧に関してエミッタ
の電圧を上昇させることによって得られるものである。
第二のものは第一のものよりも常に高く、且つしばしば
二倍程度高いものである。
る。第一のものであるＢＶECO は、ベース端子を接続し
ない状態でコレクタの電圧に関してエミッタの電圧を上
昇させる（ＮＰＮトランジスタの場合）によって得られ
るものである。第二のものであるＢＶEBO は、コレクタ
をフローティングさせるか又はベースと等しいか又はそ
れより高い電圧にさせてベースの電圧に関してエミッタ
の電圧を上昇させることによって得られるものである。
第二のものは第一のものよりも常に高く、且つしばしば
二倍程度高いものである。
【０００７】ノードＮ１における電圧が供給電圧を超え
て上昇することを可能とするために、トランジスタ１４
は、通常、非駆動状態のままとされ（即ち、高インピー
ダンス）、従ってそのベースはフローティングしており
且つノードＮ１上の電圧は供給電圧を超えてトランジス
タ１４のＢＶECO より高く上昇することはできない。
て上昇することを可能とするために、トランジスタ１４
は、通常、非駆動状態のままとされ（即ち、高インピー
ダンス）、従ってそのベースはフローティングしており
且つノードＮ１上の電圧は供給電圧を超えてトランジス
タ１４のＢＶECO より高く上昇することはできない。
【０００８】
【発明が解決しようとする課題】本発明の目的とすると
ころは、誘導性負荷へ駆動電流を供給する改良した回路
を提供することである。
ころは、誘導性負荷へ駆動電流を供給する改良した回路
を提供することである。
【０００９】本発明の別の目的とするところは、ブレー
クダウンを発生することなしにドライバトランジスタの
エミッタ・コレクタブレークダウン電圧より大きな電圧
が該トランジスタ上に存在することを可能とする上述し
たタイプの回路を提供することである。
クダウンを発生することなしにドライバトランジスタの
エミッタ・コレクタブレークダウン電圧より大きな電圧
が該トランジスタ上に存在することを可能とする上述し
たタイプの回路を提供することである。
【００１０】本発明の更に別の目的とするところは、高
圧側ドライバトランジスタ上の逆ブレークダウン電圧を
増加させるＤＣモータなどを駆動する場合に使用する回
路を提供することである。
圧側ドライバトランジスタ上の逆ブレークダウン電圧を
増加させるＤＣモータなどを駆動する場合に使用する回
路を提供することである。
【００１１】本発明の更に別の目的とするところは、バ
イポーラトランジスタの逆ブレークダウン電圧を増加さ
せる方法を提供することである。
イポーラトランジスタの逆ブレークダウン電圧を増加さ
せる方法を提供することである。
【００１２】
【課題を解決するための手段】本発明の広義の側面によ
れば、インダクタへ駆動電流を供給するバイポーラトラ
ンジスタの逆ブレークダウン電圧を増加させる回路が提
供される。本回路は、バイポーラトランジスタのコレク
タとベースとの間に接続した電圧制御トランジスタを有
しており、該トランジスタはインダクタの一端部に接続
した制御端子を有している。本回路は、単一の半導体基
板上に形成される集積回路の一部として製造することが
可能である。
れば、インダクタへ駆動電流を供給するバイポーラトラ
ンジスタの逆ブレークダウン電圧を増加させる回路が提
供される。本回路は、バイポーラトランジスタのコレク
タとベースとの間に接続した電圧制御トランジスタを有
しており、該トランジスタはインダクタの一端部に接続
した制御端子を有している。本回路は、単一の半導体基
板上に形成される集積回路の一部として製造することが
可能である。
【００１３】本発明の別の広義の側面によれば、バイポ
ーラトランジスタのエミッタ・コレクタブレークダウン
電圧を増加させる方法が提供され、その場合、バイポー
ラトランジスタのベース及びコレクタは、バイポーラト
ランジスタのベースとコレクタとの間に接続されている
トランジスタをターンオンさせることによってエミッタ
・コレクタ電圧がオープンベースブレークダウン電圧を
超える場合に、短絡される。
ーラトランジスタのエミッタ・コレクタブレークダウン
電圧を増加させる方法が提供され、その場合、バイポー
ラトランジスタのベース及びコレクタは、バイポーラト
ランジスタのベースとコレクタとの間に接続されている
トランジスタをターンオンさせることによってエミッタ
・コレクタ電圧がオープンベースブレークダウン電圧を
超える場合に、短絡される。
【００１４】
【実施例】図２を参照すると、本発明に基づいて構成さ
れた回路３０が示されており、それはインダクタ３１へ
駆動電流を供給する。回路３０はＮＰＮドライバトラン
ジスタ３４を有しており、そのコレクタは供給電圧ＶCC
へ接続している。ドライバトランジスタ３４のエミッタ
はスイッチ３５の片側へ接続しており、スイッチ３５は
ノードＮ１と基準電圧即ち接地との間に接続している。
れた回路３０が示されており、それはインダクタ３１へ
駆動電流を供給する。回路３０はＮＰＮドライバトラン
ジスタ３４を有しており、そのコレクタは供給電圧ＶCC
へ接続している。ドライバトランジスタ３４のエミッタ
はスイッチ３５の片側へ接続しており、スイッチ３５は
ノードＮ１と基準電圧即ち接地との間に接続している。
【００１５】前述した如く、インダクタ３１はノードＮ
１とその他の負荷要素３６との間に接続している。付加
的な負荷要素３６は、例えば、抵抗性負荷要素等とする
ことが可能である。負荷要素３６は基準電圧ＶS へ接続
している。
１とその他の負荷要素３６との間に接続している。付加
的な負荷要素３６は、例えば、抵抗性負荷要素等とする
ことが可能である。負荷要素３６は基準電圧ＶS へ接続
している。
【００１６】更に、ＮチャンネルＭＯＳトランジスタ４
０が設けられている。トランジスタ４０は、そのドレイ
ンを供給電圧ＶCCへ接続しており且つそのソースをドラ
イバトランジスタ３４の入力端即ちベースへ接続してい
る。トランジスタ４０のゲートはノードＮ１へ接続して
いる。注意すべきことであるが、ＮチャンネルＭＯＳト
ランジスタ４０が示されているが、バイポーラＮＰＮト
ランジスタも同様に使用することが可能である。
０が設けられている。トランジスタ４０は、そのドレイ
ンを供給電圧ＶCCへ接続しており且つそのソースをドラ
イバトランジスタ３４の入力端即ちベースへ接続してい
る。トランジスタ４０のゲートはノードＮ１へ接続して
いる。注意すべきことであるが、ＮチャンネルＭＯＳト
ランジスタ４０が示されているが、バイポーラＮＰＮト
ランジスタも同様に使用することが可能である。
【００１７】ドライバトランジスタ３４への入力端は入
力端子４２へ接続している。同様に、下側のスイッチン
グトランジスタ３５への入力端は入力端子４４へ接続し
ている。従って、動作について説明すると、下側のトラ
ンジスタ３５が入力端子４４へ適宜の入力信号を印加す
ることによってターンオンされると、コイル３１を介し
て及びトランジスタ３５のドレイン・ソース経路を介し
て、電源ＶS から電流が流れることが許容される。従っ
て、ノードＮ１に表われる電圧は、通常、ＶCCと接地と
の間の値に等しい。然しながら、トランジスタ３４がタ
ーンオフすると、ノードＮ１上の電圧は、インダクタ３
１によって課される電流対電圧の関係に起因して、増加
する。ノードＮ１上の電圧がＶCCを超えたレベルへ増加
すると、それはトランジスタ４０をターンオンさせて、
ドライバトランジスタ３４のベースとコレクタとを実効
的に短絡状態とさせる。従って、ノードＮ１上の電圧は
ブレークダウンが発生する前に電源電圧を超えたより高
い電圧へ安全に上昇することが可能であり、従って単に
ドライバトランジスタ３４によって与えられるものを超
えて本回路のブレークダウン電圧能力を実質的に増加さ
せている。
力端子４２へ接続している。同様に、下側のスイッチン
グトランジスタ３５への入力端は入力端子４４へ接続し
ている。従って、動作について説明すると、下側のトラ
ンジスタ３５が入力端子４４へ適宜の入力信号を印加す
ることによってターンオンされると、コイル３１を介し
て及びトランジスタ３５のドレイン・ソース経路を介し
て、電源ＶS から電流が流れることが許容される。従っ
て、ノードＮ１に表われる電圧は、通常、ＶCCと接地と
の間の値に等しい。然しながら、トランジスタ３４がタ
ーンオフすると、ノードＮ１上の電圧は、インダクタ３
１によって課される電流対電圧の関係に起因して、増加
する。ノードＮ１上の電圧がＶCCを超えたレベルへ増加
すると、それはトランジスタ４０をターンオンさせて、
ドライバトランジスタ３４のベースとコレクタとを実効
的に短絡状態とさせる。従って、ノードＮ１上の電圧は
ブレークダウンが発生する前に電源電圧を超えたより高
い電圧へ安全に上昇することが可能であり、従って単に
ドライバトランジスタ３４によって与えられるものを超
えて本回路のブレークダウン電圧能力を実質的に増加さ
せている。
【００１８】従って、付加したＮチャンネルＭＯＳトラ
ンジスタ４０のために、ノードＮ１上の電圧が電源電圧
を超えてＶT ボルトより高く上昇すると、トランジスタ
３４のベースは実際的にコレクタへ短絡状態とされる
（尚、ＶT はトランジスタ３４のスレッシュホールド電
圧である）。この条件において、ノードＮ１上の電圧は
ブレークダウンが発生する前に電源電圧を超えて最大で
ＢＶEBO ボルトまで安全に上昇することが可能であり、
従ってこのような限界を実質的に増加させている。
ンジスタ４０のために、ノードＮ１上の電圧が電源電圧
を超えてＶT ボルトより高く上昇すると、トランジスタ
３４のベースは実際的にコレクタへ短絡状態とされる
（尚、ＶT はトランジスタ３４のスレッシュホールド電
圧である）。この条件において、ノードＮ１上の電圧は
ブレークダウンが発生する前に電源電圧を超えて最大で
ＢＶEBO ボルトまで安全に上昇することが可能であり、
従ってこのような限界を実質的に増加させている。
【００１９】理解される如く、回路３０はＤＣモータ駆
動適用例、特に高圧側及び低圧側のドライバが設けられ
ている適用例において使用することが可能である。この
ような適用例においては、ドライバトランジスタ３４は
いわゆる高圧側ドライバ機能を与えることが可能であ
り、一方スイッチ３５は低圧側駆動機能を与えることが
可能である。コイルコミュテーション信号が夫々の入力
端子４２及び４４へ印加されて、当該技術分野において
公知の態様でトランジスタ３４及びスイッチ３５のスイ
ッチング動作を制御することが可能である。
動適用例、特に高圧側及び低圧側のドライバが設けられ
ている適用例において使用することが可能である。この
ような適用例においては、ドライバトランジスタ３４は
いわゆる高圧側ドライバ機能を与えることが可能であ
り、一方スイッチ３５は低圧側駆動機能を与えることが
可能である。コイルコミュテーション信号が夫々の入力
端子４２及び４４へ印加されて、当該技術分野において
公知の態様でトランジスタ３４及びスイッチ３５のスイ
ッチング動作を制御することが可能である。
【００２０】理解される如く、トランジスタ３４及び４
０及びスイッチ３５は図２において点線４５で示した如
く、単一の基板上における集積回路の一部として容易に
形成することが可能である。
０及びスイッチ３５は図２において点線４５で示した如
く、単一の基板上における集積回路の一部として容易に
形成することが可能である。
【００２１】トランジスタ４０は、図３に示した如く、
ＮＰＮバイポーラトランジスタと、そのベースへ直列接
続した比較的大きな抵抗とによって置換させることが可
能である。ＮチャンネルＭＯＳトランジスタ４０の代わ
りにＮＰＮトランジスタを使用する実施例においては、
通常、ＮＰＮバイポーラトランジスタのベースと直列し
て大きな抵抗５０が設けられる。従って、図３に示した
如く、バイポーラＮＰＮトランジスタ５０は、そのコレ
クタ及びエミッタを、電源電圧ＶCCとドライバトランジ
スタ３４のベースとの間に接続している。高い値の抵抗
５１がトランジスタ５０のベースとノードＮ１における
ドライバトランジスタ３４のエミッタとの間に接続され
ている。
ＮＰＮバイポーラトランジスタと、そのベースへ直列接
続した比較的大きな抵抗とによって置換させることが可
能である。ＮチャンネルＭＯＳトランジスタ４０の代わ
りにＮＰＮトランジスタを使用する実施例においては、
通常、ＮＰＮバイポーラトランジスタのベースと直列し
て大きな抵抗５０が設けられる。従って、図３に示した
如く、バイポーラＮＰＮトランジスタ５０は、そのコレ
クタ及びエミッタを、電源電圧ＶCCとドライバトランジ
スタ３４のベースとの間に接続している。高い値の抵抗
５１がトランジスタ５０のベースとノードＮ１における
ドライバトランジスタ３４のエミッタとの間に接続され
ている。
【００２２】以上、本発明の具体的実施の態様について
詳細に説明したが、本発明は、これら具体例にのみ限定
されるべきものではなく、本発明の技術的範囲を逸脱す
ることなしに種々の変更が可能であることは勿論であ
る。
詳細に説明したが、本発明は、これら具体例にのみ限定
されるべきものではなく、本発明の技術的範囲を逸脱す
ることなしに種々の変更が可能であることは勿論であ
る。
【図１】 上側のドライバトランジスタのオープンベー
スブレークダウン電圧に等しいブレークダウン電圧を有
しており従来技術に基づいてインクダクタへ駆動電流を
供給するドライバ回路を示した回路図。
スブレークダウン電圧に等しいブレークダウン電圧を有
しており従来技術に基づいてインクダクタへ駆動電流を
供給するドライバ回路を示した回路図。
【図２】 図１の形態のものを超えたブレークダウン電
圧を有する本発明の一実施例に基づいて構成されたドラ
イバ回路を示した回路図。
圧を有する本発明の一実施例に基づいて構成されたドラ
イバ回路を示した回路図。
【図３】 図１の形態のものを超えたブレークダウン電
圧を有する本発明の別の実施例に基づくドライバ回路を
示した回路図。
圧を有する本発明の別の実施例に基づくドライバ回路を
示した回路図。
３０ ドライバ回路 ３１ インダクタ ３４ ドライバトランジスタ ３５ スイッチ ３６ 付加的な負荷要素 ４０ ＮチャンネルＭＯＳトランジスタ ４２，４４ 入力端子
Claims (19)
- 【請求項１】 インダクタへ駆動電流を供給するバイポ
ーラトランジスタの逆ブレークダウン電圧を増加させる
回路において、前記バイポーラトランジスタのコレクタ
とベースとの間に電圧制御トランジスタが接続されてお
り、前記電圧制御トランジスタは前記インダクタの片側
に接続した制御要素を有することを特徴とする回路。 - 【請求項２】 請求項１において、前記バイポーラトラ
ンジスタがＮＰＮトランジスタであることを特徴とする
回路。 - 【請求項３】 請求項１において、前記電圧制御トラン
ジスタが電界効果トランジスタであることを特徴とする
回路。 - 【請求項４】 請求項１において、前記電圧制御トラン
ジスタがＮチャンネルＭＯＳトランジスタであることを
特徴とする回路。 - 【請求項５】 請求項１において、前記インダクタがＤ
Ｃモータのコイルであることを特徴とする回路。 - 【請求項６】 請求項１において、前記バイポーラトラ
ンジスタ及び前記電圧制御トランジスタが単一の半導体
基板上に形成した集積回路の一部であることを特徴とす
る回路。 - 【請求項７】 インダクタへ駆動電流を供給する回路に
おいて、供給電圧源から前記インダクタへスイッチ可能
に駆動電流を印加すべく接続された第一バイポーラトラ
ンジスタが設けられており、前記第一バイポーラトラン
ジスタはそのエミッタとコレクタとの間に逆オープンベ
ースブレークダウン電圧ＶCEO を有しており、前記第一
トランジスタのコレクタとベースとの間に接続した電流
経路を有する第二トランジスタが設けられており、前記
第二トランジスタは前記第一バイポーラトランジスタの
エミッタへ接続した制御要素を有しており且つ前記第一
トランジスタの前記エミッタ上の電圧が前記供給電圧源
の電圧を超える場合に前記第一トランジスタのコレクタ
とベースとの間に電流経路を確立すべく動作可能であ
り、前記第一バイポーラトランジスタがブレークダウン
する前に前記第一トランジスタのエミッタとコレクタと
の間に前記第一トランジスタのブレークダウン電圧Ｖ
CEO よりも高い電圧が存在することが可能であることを
特徴とする回路。 - 【請求項８】 請求項７において、前記第一バイポーラ
トランジスタがＮＰＮトランジスタであることを特徴と
する回路。 - 【請求項９】 請求項７において、前記第二トランジス
タが電界効果トランジスタであることを特徴とする回
路。 - 【請求項１０】 請求項７において、前記第二トランジ
スタがＮチャンネルＭＯＳトランジスタであることを特
徴とする回路。 - 【請求項１１】 請求項７において、前記インダクタが
ＤＣモータのコイルであることを特徴とする回路。 - 【請求項１２】 請求項１１において、更に、低側コイ
ルドライバとして作用するスイッチが前記インダクタと
基準電圧との間に接続されていることを特徴とする回
路。 - 【請求項１３】 請求項７において、前記第一バイポー
ラトランジスタ及び前記第二バイポーラトランジスタが
単一の半導体基板上に形成されている集積回路の一部で
あることを特徴とする回路。 - 【請求項１４】 バイポーラトランジスタのエミッタ・
コレクタブレークダウン電圧を増加させる方法におい
て、エミッタ・コレクタ電圧が逆ブレークダウン電圧Ｖ
CEO を超える場合に前記バイポーラトランジスタのベー
ス及びコレクタを短絡させることを特徴とする方法。 - 【請求項１５】 請求項１４において、前記ベースとコ
レクタとを短絡させるステップが、前記バイポーラトラ
ンジスタのベースとコレクタとの間に接続されているト
ランジスタをターンオンさせることを特徴とする方法。 - 【請求項１６】 請求項１４において、前記ベースとコ
レクタとを短絡させるステップが、前記バイポーラトラ
ンジスタのベースとコレクタとの間に接続されている電
界効果トランジスタをターンオンさせることを特徴とす
る方法。 - 【請求項１７】 請求項１４において、前記ベースとコ
レクタとを短絡させるステップが、前記バイポーラトラ
ンジスタのベースとコレクタとの間に接続されているＮ
チャンネルＭＯＳトランジスタをターンオンさせること
を特徴とする方法。 - 【請求項１８】 請求項１４において、前記ベースとコ
レクタとを短絡させるステップが、前記バイポーラトラ
ンジスタのベースとコレクタとの間に接続されているＮ
ＰＮバイポーラトランジスタをターンオンさせることを
特徴とする方法。 - 【請求項１９】 請求項１８において、更に、前記ＮＰ
Ｎバイポーラトランジスタのベース接続と直列して高い
値の抵抗を設けることを特徴とする方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US992488 | 1992-12-17 | ||
| US07/992,488 US5453905A (en) | 1992-12-17 | 1992-12-17 | Circuit for increasing the breakdown voltage of a bipolar transistor |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH077398A true JPH077398A (ja) | 1995-01-10 |
Family
ID=25538394
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5317568A Pending JPH077398A (ja) | 1992-12-17 | 1993-12-17 | バイポーラトランジスタのブレークダウン電圧を増加させる回路 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5453905A (ja) |
| EP (1) | EP0606746B1 (ja) |
| JP (1) | JPH077398A (ja) |
| DE (1) | DE69330998T2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11744576B2 (en) | 2005-06-20 | 2023-09-05 | Scarab Technology Services, Llc | Method and apparatus for applying a knot to a suture |
| US11779324B2 (en) | 2013-12-06 | 2023-10-10 | Med-Venture Investments, Llc | Suturing methods and apparatuses |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2293932B (en) * | 1994-10-08 | 1998-11-11 | Motorola S R O | Power switching circuit |
| US11128241B2 (en) * | 2019-04-04 | 2021-09-21 | Mando Corporation | Motor control system and method for selectively shorting motor windings |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4706159A (en) * | 1985-03-12 | 1987-11-10 | Pitney Bowes Inc. | Multiple power supply overcurrent protection circuit |
| US4705322A (en) * | 1985-07-05 | 1987-11-10 | American Telephone And Telegraph Company, At&T Bell Laboratories | Protection of inductive load switching transistors from inductive surge created overvoltage conditions |
| JPS63276324A (ja) * | 1987-05-07 | 1988-11-14 | Mitsubishi Electric Corp | 電力変換器の出力回路 |
| JP2540923B2 (ja) * | 1988-11-30 | 1996-10-09 | オムロン株式会社 | 近接スイッチおよびその発振回路 |
| US5075568A (en) * | 1991-01-22 | 1991-12-24 | Allegro Microsystems, Inc. | Switching bipolar driver circuit for inductive load |
-
1992
- 1992-12-17 US US07/992,488 patent/US5453905A/en not_active Expired - Lifetime
-
1993
- 1993-12-16 DE DE69330998T patent/DE69330998T2/de not_active Expired - Fee Related
- 1993-12-16 EP EP93310175A patent/EP0606746B1/en not_active Expired - Lifetime
- 1993-12-17 JP JP5317568A patent/JPH077398A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11744576B2 (en) | 2005-06-20 | 2023-09-05 | Scarab Technology Services, Llc | Method and apparatus for applying a knot to a suture |
| US11779324B2 (en) | 2013-12-06 | 2023-10-10 | Med-Venture Investments, Llc | Suturing methods and apparatuses |
Also Published As
| Publication number | Publication date |
|---|---|
| DE69330998T2 (de) | 2002-04-04 |
| EP0606746B1 (en) | 2001-10-24 |
| DE69330998D1 (de) | 2001-11-29 |
| US5453905A (en) | 1995-09-26 |
| EP0606746A1 (en) | 1994-07-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3580857B2 (ja) | パワー半導体デバイス回路 | |
| US10715132B2 (en) | Gate driver circuit of power transistor, and motor driver circuit | |
| KR100696719B1 (ko) | 동적 백게이트 바이어싱을 갖는 부트스트랩 다이오드이뮬레이터 | |
| JPH02266712A (ja) | 半導体装置 | |
| KR100854146B1 (ko) | 동적 백게이트 바이어싱과 단락을 방지하는 부트스트랩다이오드 에뮬레이터 | |
| US4547686A (en) | Hybrid power semiconductor switch | |
| US20040169973A1 (en) | Driver circuit connected to a switched capacitor and method of operating same | |
| US5757215A (en) | Common-gate pre-driver for disc drive write circuit | |
| JPH0213115A (ja) | 電力用電界効果トランジスタ駆動回路 | |
| US20080018365A1 (en) | Coil Load Drive Output Circuit | |
| JPH0228386A (ja) | 半導体集積回路 | |
| JPH10233632A (ja) | 高圧側ｍｏｓｆｅｔゲート保護シャント回路 | |
| US6690212B2 (en) | Inductive load driving circuit | |
| EP0281113B1 (en) | Semi-conductor buffer circuit | |
| US6917227B1 (en) | Efficient gate driver for power device | |
| US6759880B2 (en) | Driver circuit connected to a switched capacitor and method of operating same | |
| JPH077398A (ja) | バイポーラトランジスタのブレークダウン電圧を増加させる回路 | |
| US6832356B1 (en) | Gate driver for power device | |
| JP3660186B2 (ja) | 半導体装置 | |
| JP3977332B2 (ja) | スプリアス情報のセンスを防止するアクティブインピーダンスを有するパワー制御集積回路 | |
| JP3258050B2 (ja) | 誘導性負荷用ｍｏｓｆｅｔを備えた回路装置 | |
| JP3802412B2 (ja) | Ｍｏｓトランジスタ出力回路 | |
| JP3759499B2 (ja) | 過電流を全く生じることなく電流をターン・オンおよびターン・オフさせるための回路構造 | |
| JP3278205B2 (ja) | ドライバ回路及び駆動方法 | |
| JP2000307397A (ja) | ハイサイドスイッチ回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20040113 |