JPS63276324A - 電力変換器の出力回路 - Google Patents
電力変換器の出力回路Info
- Publication number
- JPS63276324A JPS63276324A JP11159487A JP11159487A JPS63276324A JP S63276324 A JPS63276324 A JP S63276324A JP 11159487 A JP11159487 A JP 11159487A JP 11159487 A JP11159487 A JP 11159487A JP S63276324 A JPS63276324 A JP S63276324A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- output circuit
- turned
- output
- power converter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000002411 adverse Effects 0.000 abstract description 4
- 230000000694 effects Effects 0.000 abstract description 4
- 230000006378 damage Effects 0.000 abstract description 2
- 230000006866 deterioration Effects 0.000 abstract description 2
- 238000010586 diagram Methods 0.000 description 7
- 238000010304 firing Methods 0.000 description 7
- 238000005516 engineering process Methods 0.000 description 1
- 230000001939 inductive effect Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Landscapes
- Dc-Dc Converters (AREA)
- Electronic Switches (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、トランジスタの誤点弧防止を兼ねた電力変
換器の出力回路に関するものである。
換器の出力回路に関するものである。
第2図は、例えは、三菱電機(株)昭和60年10月2
8日発行「′″86三菱半導体データブック汎用工O編
J P、6−65に示された従来の電力変換器の出力回
路の回路図で、(1)は第1のトランジスタ、(2)は
第2のトランジスタ、(3)は第1の還流ダイオード、
を改善する抵抗である0 次に動作について説明する。
8日発行「′″86三菱半導体データブック汎用工O編
J P、6−65に示された従来の電力変換器の出力回
路の回路図で、(1)は第1のトランジスタ、(2)は
第2のトランジスタ、(3)は第1の還流ダイオード、
を改善する抵抗である0 次に動作について説明する。
第3 図H、n p n )ランジスタの接合容量を含
めて示す等価回路図である。
めて示す等価回路図である。
トランジスタは、例えば第3図に示したnpnトランジ
スタのように、電極間に容量が存在する。
スタのように、電極間に容量が存在する。
このため、第3図で、コレクタ・エミッタ間に電圧変動
が印加されると1コレクタ・エミッタ間の容量ヲ通して
ベース電流が供給され誤点弧を生ずることがある。この
ことは、構造上すべてのトランジスタに共通である。
が印加されると1コレクタ・エミッタ間の容量ヲ通して
ベース電流が供給され誤点弧を生ずることがある。この
ことは、構造上すべてのトランジスタに共通である。
電力変換器の出力回路では、誘導性負荷が出力に接続さ
れた場合、第2のトランジスタ(2)のオンと第1のダ
イオード(3)のオンとが交互に繰り返えされ、第1の
トランジスタ(1)のコレクタ・エミッタ間に、直流電
源(5)の電圧程度の電圧変動が急峻に加えられる状態
が存在し得る。
れた場合、第2のトランジスタ(2)のオンと第1のダ
イオード(3)のオンとが交互に繰り返えされ、第1の
トランジスタ(1)のコレクタ・エミッタ間に、直流電
源(5)の電圧程度の電圧変動が急峻に加えられる状態
が存在し得る。
従って、従来の電力変換器の出力回路では)第1のトラ
ンジスタ(1)のベース・エミッタ間に抵抗(7)を接
続し、誤点弧を防止している。
ンジスタ(1)のベース・エミッタ間に抵抗(7)を接
続し、誤点弧を防止している。
上記のような従来の電力変換器の出力回路では、第1の
トランジスタ(1〕のベース・エミッタ間に抵抗(7)
が接続されているので、第1のトランジスタ(1)のオ
ン特性が悪化するという問題点があった。
トランジスタ(1〕のベース・エミッタ間に抵抗(7)
が接続されているので、第1のトランジスタ(1)のオ
ン特性が悪化するという問題点があった。
この発明は、かかる問題点を解決するためになされたも
ので、トランジスタのオン特性に悪影響を及ぼさずに誤
点弧を防止することを目的とする◇〔問題点を解決する
ための手段〕 この発明に係る電力変換器の出力回路は、第2のトラン
ジスタとともにオン・オフし、第2のトランジスタがオ
ン状態のときは第1のトランジスタのベースを低電位に
抑え、第1のトランジスタの誤点弧を防止するために、
新たに第3のトランジスタを設けたものである。
ので、トランジスタのオン特性に悪影響を及ぼさずに誤
点弧を防止することを目的とする◇〔問題点を解決する
ための手段〕 この発明に係る電力変換器の出力回路は、第2のトラン
ジスタとともにオン・オフし、第2のトランジスタがオ
ン状態のときは第1のトランジスタのベースを低電位に
抑え、第1のトランジスタの誤点弧を防止するために、
新たに第3のトランジスタを設けたものである。
この発明においては、新たに設けられた第3のトランジ
スタにより、出力トランジスタの制御電極のt位を低く
保ち、誤点弧を抑制する。
スタにより、出力トランジスタの制御電極のt位を低く
保ち、誤点弧を抑制する。
第1図は、この発明の一実施例を示す回路図であり、(
1)〜(6)は上記従来回路と全く同一のものである。
1)〜(6)は上記従来回路と全く同一のものである。
(8)はベースおよびエミッタが第2のトランジスタ(
2)のベースおよびエミッタとそれぞれ共通に接続され
、コレクタが第1のトランジスタ(1)のベースに接続
された第3のトランジスタである。
2)のベースおよびエミッタとそれぞれ共通に接続され
、コレクタが第1のトランジスタ(1)のベースに接続
された第3のトランジスタである。
上記のように構成されたこの実施例の電力変換器の出力
回路においては、第1のトランジスタ(1)がオンの時
には、第3のトランジスタ(8)は必スオフとなってい
るので、第3のトランジスタ(8)の接続によりオン特
性に悪影響を与えることはない。
回路においては、第1のトランジスタ(1)がオンの時
には、第3のトランジスタ(8)は必スオフとなってい
るので、第3のトランジスタ(8)の接続によりオン特
性に悪影響を与えることはない。
そして、第2のトランジスタ(2)がオンとなる時には
、第3のトランジスタ(8)も同時にオンとなり、第1
のトランジスタ(1)のベースとエミッタとをほぼ同電
位に保つので、上記従来例で述べた誤点弧を防止できる
。また、出力に接続された負荷により、第1のダイオー
ド(3)がオンとなる状態の時には、第2のトランジス
タ(2)はオフであり、当然筒3のトランジスタ(8)
もオフとなっているので、第1のトランジスタ(1)の
エミッタ・ベース間に高電圧が印加され破壊に到ること
も無い。
、第3のトランジスタ(8)も同時にオンとなり、第1
のトランジスタ(1)のベースとエミッタとをほぼ同電
位に保つので、上記従来例で述べた誤点弧を防止できる
。また、出力に接続された負荷により、第1のダイオー
ド(3)がオンとなる状態の時には、第2のトランジス
タ(2)はオフであり、当然筒3のトランジスタ(8)
もオフとなっているので、第1のトランジスタ(1)の
エミッタ・ベース間に高電圧が印加され破壊に到ること
も無い。
この発明は、以上説明したとおり、トランジスタを新た
に装備することにより、出力トランジスタのオン特性に
悪影響を与えずに誤点弧を防止し、出力トランジスタの
劣化・破損を抑制する効果がある。
に装備することにより、出力トランジスタのオン特性に
悪影響を与えずに誤点弧を防止し、出力トランジスタの
劣化・破損を抑制する効果がある。
第1図はこの発明の一実施例を示す回路図、第2図は従
来の電力変換器の出力回路を示す回路図、第3図は第1
図及び第2図の回路動作を説明するためのnpn)ラン
ジスタの等価回路図である。 図にお−て、(1)は第1のトランジスタ、(2)は第
2のトランジスタ、(3)は第1のダイオード、(4)
は第2のダイオード、(5)は直流電源、(6)は出力
端子、(8)は第3のトランジスタである。 なお、図中、同一符号は同一または相当部分を示す。
来の電力変換器の出力回路を示す回路図、第3図は第1
図及び第2図の回路動作を説明するためのnpn)ラン
ジスタの等価回路図である。 図にお−て、(1)は第1のトランジスタ、(2)は第
2のトランジスタ、(3)は第1のダイオード、(4)
は第2のダイオード、(5)は直流電源、(6)は出力
端子、(8)は第3のトランジスタである。 なお、図中、同一符号は同一または相当部分を示す。
Claims (1)
- (1)直流電源の両端間に第1及び第2のトランジスタ
の直列接続体を上記第1のトランジスタが上記直流電源
の高電位側にあるように接続し、第1及び第2のダイオ
ードをそれぞれ上記第1及び第2のトランジスタと逆並
列に接続し、 上記第1及び第2のトランジスタの直列接続点から出力
端子を引出して、1相分を構成した電力変換器の出力回
路において、 上記第2のトランジスタと同一導電形を有し、上記第2
のトランジスタの上記出力端子へ接続された第1の主電
極を除いた第2の主電極及び制御電極にそれぞれ対応す
る電極が接続され、 第1の主電極が上記第1のトランジスタの制御電極に接
続された第3のトランジスタを備えたことを特徴とする
電力変換器の出力回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP11159487A JPS63276324A (ja) | 1987-05-07 | 1987-05-07 | 電力変換器の出力回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP11159487A JPS63276324A (ja) | 1987-05-07 | 1987-05-07 | 電力変換器の出力回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS63276324A true JPS63276324A (ja) | 1988-11-14 |
Family
ID=14565319
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP11159487A Pending JPS63276324A (ja) | 1987-05-07 | 1987-05-07 | 電力変換器の出力回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS63276324A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0606746A1 (en) * | 1992-12-17 | 1994-07-20 | STMicroelectronics, Inc. | A circuit for increasing the breakdown voltage of a bipolar transistor |
-
1987
- 1987-05-07 JP JP11159487A patent/JPS63276324A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0606746A1 (en) * | 1992-12-17 | 1994-07-20 | STMicroelectronics, Inc. | A circuit for increasing the breakdown voltage of a bipolar transistor |
US5453905A (en) * | 1992-12-17 | 1995-09-26 | Sgs-Thomson Microelectronics, Inc. | Circuit for increasing the breakdown voltage of a bipolar transistor |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS62174814A (ja) | 安定化電源回路 | |
JPH02130951A (ja) | 半導体素子の短絡保護回路 | |
JPS63276324A (ja) | 電力変換器の出力回路 | |
US4284911A (en) | Switching network | |
JPH0235552B2 (ja) | ||
JPH0638707B2 (ja) | 逆導通形ゲートターンオフ形サイリスタの制御方法 | |
US20220094355A1 (en) | Bidirectional switch for power control in a daisy chain | |
JPS6342748Y2 (ja) | ||
JP2592990B2 (ja) | 電圧制御回路 | |
JPH01282623A (ja) | 直流定電圧電源装置 | |
JPH0377687B2 (ja) | ||
JPH04334972A (ja) | スイッチング電源回路 | |
JPS6245705B2 (ja) | ||
JPH0759125B2 (ja) | 電気車用制御装置 | |
JPH0328827B2 (ja) | ||
JP2549477Y2 (ja) | グリッドパルス電源 | |
JPH0515635U (ja) | 負荷駆動回路 | |
JP2542708Y2 (ja) | 電圧安定化装置 | |
JP2000092823A (ja) | カレントリミッタ回路 | |
JPS60128713A (ja) | ゲ−トタ−ンオフサイリスタのゲ−ト回路 | |
JPS63276323A (ja) | 電流流込形反転回路 | |
JPH0559972U (ja) | ダイオードスイッチ | |
JPH056931B2 (ja) | ||
JPH0244911A (ja) | トランジスタの電流抑制回路 | |
JPH03229510A (ja) | 増幅回路 |