JP2004134758A - 検査システムセットアップ技術 - Google Patents

検査システムセットアップ技術 Download PDF

Info

Publication number
JP2004134758A
JP2004134758A JP2003298561A JP2003298561A JP2004134758A JP 2004134758 A JP2004134758 A JP 2004134758A JP 2003298561 A JP2003298561 A JP 2003298561A JP 2003298561 A JP2003298561 A JP 2003298561A JP 2004134758 A JP2004134758 A JP 2004134758A
Authority
JP
Japan
Prior art keywords
review station
inspection device
feature
inspection
feature difference
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2003298561A
Other languages
English (en)
Other versions
JP4774193B2 (ja
JP2004134758A5 (ja
Inventor
David Bruce Coldren
デイビッド・ブルース・コールドレン
Prashant A Aji
プラシャント・エー.・アジ
David Winslow Randall
デイビッド・ウィンズロー・ランダル
Sharon Marie Mccauley
シャロン・マリー・マッコーレー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
KLA Tencor Technologies Corp
Original Assignee
KLA Tencor Technologies Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by KLA Tencor Technologies Corp filed Critical KLA Tencor Technologies Corp
Publication of JP2004134758A publication Critical patent/JP2004134758A/ja
Publication of JP2004134758A5 publication Critical patent/JP2004134758A5/ja
Application granted granted Critical
Publication of JP4774193B2 publication Critical patent/JP4774193B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G05CONTROLLING; REGULATING
    • G05BCONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B19/00Programme-control systems
    • G05B19/02Programme-control systems electric
    • G05B19/418Total factory control, i.e. centrally controlling a plurality of machines, e.g. direct or distributed numerical control [DNC], flexible manufacturing systems [FMS], integrated manufacturing systems [IMS] or computer integrated manufacturing [CIM]
    • G05B19/41875Total factory control, i.e. centrally controlling a plurality of machines, e.g. direct or distributed numerical control [DNC], flexible manufacturing systems [FMS], integrated manufacturing systems [IMS] or computer integrated manufacturing [CIM] characterised by quality surveillance of production
    • GPHYSICS
    • G05CONTROLLING; REGULATING
    • G05BCONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B2219/00Program-control systems
    • G05B2219/30Nc systems
    • G05B2219/32Operator till task planning
    • G05B2219/32197Inspection at different locations, stages of manufacturing
    • GPHYSICS
    • G05CONTROLLING; REGULATING
    • G05BCONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B2219/00Program-control systems
    • G05B2219/30Nc systems
    • G05B2219/45Nc applications
    • G05B2219/45031Manufacturing semiconductor wafers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005Apparatus not specifically provided for elsewhere
    • H01L21/67242Apparatus for monitoring, sorting or marking
    • H01L21/67276Production flow monitoring, e.g. for increasing throughput
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02PCLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P90/00Enabling technologies with a potential contribution to greenhouse gas [GHG] emissions mitigation
    • Y02P90/02Total factory control, e.g. smart factories, flexible manufacturing systems [FMS] or integrated manufacturing systems [IMS]

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Automation & Control Theory (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

【課題】 半導体ウェーハについて動作する検査、計測、およびレビューするシステムを効率的にセットアップする技術を提供する。
【解決手段】 本技術は、それぞれのシステムが正確に半導体ウェーハを検査できるようにするレシピをセットアップすることを含む。本発明は、これらのツールからの関連情報を集め、レシピを完成させるのに必要な時間を大幅に削減するように情報をユーザに提示する。あるシステムの実施形態は、検査システム、およびレビューステーションが検査システムに記憶されたデータセットの全体から読み出し、かつ書き込みができるように通信可能にリンクされたレビューステーションを含む。このデータセットには、検査システムによって検出された特徴の画像ファイルが含まれる。
【選択図】 図1

Description

 本発明は、広くは半導体検査技術に関し、より具体的には検査装置をセットアップする技術に関する。
 一般に半導体製造業界においては、回路を半導体材料に集積化する非常に複雑な技術を伴う。大規模な回路集積および半導体デバイスのますます小さくなるサイズのために、半導体製造プロセスは、プロセス欠陥を受けやすい。テストプロシージャは、そのため品質管理を維持するために重要である。このテストプロシージャは製造プロセスのうちで不可欠で、かつ大部分を占めるために、半導体産業はより正確で効率的なテストプロシージャを常に求めている。
 典型的な検査プロセスは、ウェーハ上の同様の半導体デバイス領域を比較することによって欠陥を検出する。二つのデバイス領域間で検出された差異は、デバイスを適切に動作させない欠陥であるか、またはシステム動作に影響を与えないニュイサンス(nuisance)であるかのいずれかでありえる。これらの差異は、特徴差異と呼ばれえる。そして半導体ウェーハ検査の必要不可欠なフェーズは、検査装置の「レシピ」と一般に呼ばれる、セッティングを最適化することによって、正確に欠陥をニュイサンスと区別することにあることが明らかになる。
 典型的には半導体検査装置は、補助レビューステーションを用いてチューニングされる。図1は、データベース106を通してレビューステーション104にリンクされた検査装置102を含む、例示的な半導体検査システム100を示す。図1の円で囲まれた参照番号は、検査装置102で用いられるレシピを最適化するルーチンの基本的なステップを記述する。ルーチンはステップ1から始まり、ここで検査装置102、例えば光学検査装置は、半導体ウェーハをスキャンし、欠陥またはニュイサンスのいずれかになりえる特徴差異を検出し、これらの差異に関する大量のデータを生成し、このセットアップを実行する者は、カテゴライズするために、どの差異がより高い解像度の検査を必要とするかをそれから書きとめる。さらに検査装置102は、差異のそれぞれについて「パッチ」と呼ばれる画像を生成する。パッチはピクセルサイズの範囲を持ちえる。例えば、あるパッチは32×32または64×64ピクセルの大きさである。ステップ2において、レビューステーション104によってカテゴライズされなければならない特徴差異に関するデータのサブセットが構成される。このデータのサブセットは、レビューステーション104に送られる必要があるが、検査装置102およびレビューステーション104は典型的にはスムーズに協働できないので、2つの装置間でのデータ転送は、データベース106を介して送られなければならない。
 よってステップ3において、データのサブセットはデータベース106に送信され、それからステップ4においてデータはレビューステーション104にリレーされる。レビューステーション104は例えば、走査電子顕微鏡でありえる。ステップ5において、レビューステーション104は、検査装置102上で分類されえない差異をカテゴライズするために用いられる、より高い解像度の画像能力を有する。ステップ6において、カテゴライズされたデータは、データベース106に戻され、その後、ステップ7においてカテゴライズされたデータは検査装置102に中継されて戻される。ステップ8において、検査装置102は、新しくカテゴライズされた情報を用いて、検査装置102のレシピをチューニングする。さらなるカテゴライズを必要とする特徴差異に関するデータのサブセットだけがレビューステーション104にステップ3で送られているので、さらなるカテゴライズが必要なデータの第2サブセットが、ステップ2〜8を繰り返すことによって構成される。所望の信頼度水準をもつ検査結果が得られる点まで検査装置102のレシピが最適化されるときまで、この反復プロセスは繰り返される。いったんレシピが最適化されると、検査装置102は製造環境で用いられる準備が整う。一般に信頼度水準は、レシピを最適化するのに費やされる時間が増すほど向上する。しかし最適化のためにより多くの時間を費やすことは、半導体製造プロセスのスループットを低下させる。
 ステップ2で説明されたように、検査装置102およびレビューステーション104間のデータ転送はデータベース106を通らなければならない。これは、業界標準のデータ転送フォーマットが、検査装置102およびレビューステーション104間で送信されるデータの量を制限するからである。例えば送信されるデータは、特徴差異の識別番号、それぞれの特徴差異のxおよびy座標、大きさおよび欠陥クラスコードデータのような基本的な情報しか含まない。残念ながらこの情報は送られるが、検査装置102にある大量のデータは、分析目的でレビューステーション104には送ることができない。したがって現在の検査システムの構成は、データのアクセス可能性を制限することによって、最適化プロセスの効率を制限している。
 上述のことを鑑みて、容易にかつ迅速に最適化されえる半導体検査システムが望ましい。
 本発明は、半導体ウェーハについて動作する検査、計測、およびレビューするシステムを効率的にセットアップするシステムおよび技術に関する。具体的には本技術は、それぞれのシステムが正確に半導体ウェーハを検査できるようにするレシピをセットアップすることを含む。本発明は、これらのツールからの関連情報を集め、レシピを完成させるのに必要な時間を大幅に削減するように情報をユーザに提示する。
 本発明のある局面は、少なくとも2つの半導体デバイス領域を比較し、デバイス領域の差異を決定し、差異に対応するデータのセットを生成する検査システムと、検査システムメモリユニットと、検査システムに通信可能に結合されることにより、レビューステーションが検査システムに記憶されたデータのセットの全体に、読み出しおよび書き込みができるレビューステーションとを含む。
 本発明の他の局面は、検査装置に記憶された特徴差異データのセット全体に、レビューステーションから直接にアクセスすることを行う半導体検査装置を最適化する方法に関する。この方法はまた特徴を欠陥またはニュイサンスのいずれかとして分類することを含む。この方法のある実現例は、検査装置において記憶された画像の全てにレビューステーションから直接にアクセスすることを含む。
 本発明の他の局面は、ユーザがレビューステーション操作することを可能にするレビューステーショングラフィカルユーザインタフェースと、レビューステーションに位置し、レビューステーションに位置するユーザが、レビューステーションに通信可能に結合された検査装置とコマンドを送受信することを可能にする検査装置グラフィカルユーザインタフェースとを含む半導体レビューステーションに関する。
 本発明のこれらのおよびその他の特徴および利点は、以下の本発明の明細書および添付図面においてより詳細に説明され、そこでは本発明の原理が例示的に示される。
 本発明は、添付の図面に示されたいくつかの好ましい実施形態を参照しつつ以下に詳細に説明される。以下の説明において、多くの具体的な詳細が述べられるが、これは本発明を完全に理解するためである。しかし本発明はいくつかの、または全てのこれら具体的な詳細がなくても実施可能であることが当業者には明らかだろう。あるいはよく知られた動作は詳細には説明されていないが、これは本発明を不必要に不明瞭にしないためである。
 本発明は、半導体ウェーハにはたらく検査、計測、およびレビューシステムを効率的にセットアップするシステムおよび技術に関する。特にこれには、それぞれのシステムが正確に半導体ウェーハを検査できるようにするレシピをセットアップすることが含まれる。本発明は、これらのツールからの関連する情報を集め、レシピを完成するのに必要な時間を大幅に短縮するようにこの情報をユーザに提示する。この情報は、画像、アライメントターゲット、欠陥位置、セットアップパラメータ、および過去のレシピ履歴、例えばセッション情報などの要素を含む。
 図2は、本発明のある実施形態による検査システム200の概略図を示す。検査システム200は、レビューステーション204に通信チャネル206を通して接続された検査装置202を含む。検査装置202は、光学検査システムまたは電子顕微鏡に基づく検査システムのようなさまざまな装置でありえる。レビューステーション204は、走査電子顕微鏡を含むさまざまなシステムでありえる。通信チャネル206は、ローカルエリアネットワークおよびワイドエリアネットワークを含むさまざまな通信チャネルでありえる。よって検査装置202およびレビューステーション204は、互いに近接して位置してもよく、または地理的に離れた位置に置かれてもよい。このことは、サイトから離れた使用者が遠隔地から検査装置202にアクセスし、レシピを最適化することを可能にする。この場合、通信チャネル206は、機密保護されたリンク、例えば暗号化されたチャネルでありえる。いくつかの実施形態においては、異なる半導体製造プラント間に設けられた通信チャネルは、それぞれのプラントにおけるレシピを一致させることを促進する。これはさらに新しい製造プラントがより迅速にオンライン化されることを可能にする。好ましくは、検査装置202およびレビューステーション204は、互換性のある、または同じオペレーションシステム上で動作し、それにより装置202およびステーション204間のインタフェースが実質的にユーザにはシームレスになる。
 検査システム200は、レビューステーション204の使用を通して、検査装置202のレシピを効率的に最適化するように構成される。検査システム200は、レビューステーション204に位置するユーザに対して検査ステーション202において利用可能なデータおよび機能を提供する。そのようなアクセスは、レビューステーション204において利用可能な機能に追加して、さらなるデータおよび機能を提供する。例えばAutoSATおよびWISEのような機能がレビューステーション204から利用できる。ある実施形態ではユーザは、レビューステーション204で提供される検査ステーショングラフィカルユーザインタフェースを通して、検査ステーション202においてデータおよび機能にアクセスできる。
 図2において、円で囲まれた参照番号1から3は、本発明のある実施形態による検査装置202のレシピを最適化する操作を説明する。操作1において、検査装置202は、半導体ウェーハをスキャンし、個々の半導体デバイス領域を比較することで半導体デバイス領域のそれぞれの間の差異を見つける。特徴差異(feature differences)(デバイス領域の2つの間で異なる特徴)のそれぞれに関するデータが集められる。検査装置202はまた、ユーザが特徴差異のそれぞれを欠陥またはニュイサンスのいずれかに分類することを可能にすることのような他の機能も果たす。特徴差異に関するデータの完全なセットは、「ネイティブファイル」の中に作られる。このネイティブファイルは、これだけには限定されないが、例えば識別番号、xおよびy座標、特徴サイズ、分類コード、パッチ、極性、SATセグメント、および規模のような情報を含む。検査装置202のレビュー解像度限界のために、検出された特徴差異の全てを分類することは不可能である。よってより高い解像度での画像化が可能なレビューステーション204は、検査装置202によって分類できなかった差異をレビューする必要がある。
 操作2において、レビューステーション204は、ネイティブファイル全体に検査装置202においてアクセスし、それからデータをネイティブファイルから読み出す。通信チャネル206は、レビューステーション204がネイティブファイルに完全にアクセスできるようにする。レビューステーション204は、複数の半導体デバイス領域間で異なった特定の特徴についてのデータを選択的に読み出すことができる。例えばレビューステーション204は、特定のタイプの特徴、または半導体ウェーハの特定の領域内の特徴に関するデータ全てにアクセスできる。ネイティブファイル全体にアクセスできることにより、レビューステーション204は、より多くの情報が得られ、それによってより高速で、より徹底的な特徴のレビューがレビューステーションにおいてなされえる。例えば、通信チャネル206を通して、レビューステーション204は、検査装置202に位置するパッチファイルの全てにアクセスできる。検査装置202によって位置が特定される特徴のそれぞれについての画像ファイルであるパッチファイルは、レビューを必要とする特徴を、レビューステーション204にいる技術者/担当者が特定するのにかかる時間を大きく削減する。xおよびy座標に加え、特定の特徴の位置をつきとめるプロセスを大幅に促進する情報を画像ファイルが提供するので、一般にこのことがあてはまる。換言すれば、パッチおよび座標情報の両方を与えることで、ウェーハ上の特徴の位置を特定するプロセスを高速化する情報の冗長度が生まれる。
 データを検査装置202から読んだ後に、レビューステーション204は、特徴差異の位置を特定し、高解像度レビューを行う。このレビュープロセスのためには、半導体ウェーハが検査装置202からレビューステーション204へと搬送されることが必要である。典型的にはレビューステーション204は、検査装置202が分類できなかった特徴に関するデータにアクセスする。半導体ウェーハ上の選ばれた特徴をレビューした後で、レビューステーション204は、特徴を欠陥またはニュイサンスのいずれかに分類する。
 操作3において、レビューステーション204からの新しく分類されたデータを、検査装置202に位置するネイティブファイルに統合することによって、検査装置202のレシピが最適化される。この最適化は、レビューステーション204から検査装置202のネイティブファイルへと通信チャネル204にわたって、アップデートコマンドおよび新しく分類されたデータを送信することによって行われる。レビューステーション204は、アクセスする能力を持つので、検査装置202に位置するネイティブファイルのどの部分にも書き込みができる。ネイティブファイルのデータのどの部分および分類であってもレビューステーション204によってアップデートできるので、これは有利である。対照的に、検査装置およびレビューステーション間のファイル転送の制限のために、既存の最適化プロセスでは、ネイティブファイル内の限られた種類のデータファイルしかアップデートできない。
 検査装置202におけるレシピは、動作2および3をそれぞれ1回ずつ実行することによって最適化できる。それぞれの動作を実行するにあたり、じゅうぶんなデータが転送されることによって、検査装置202がレシピを用いて正確に半導体ウェーハ上の欠陥を見つけることができる。しかしある実現例では、充分に高い信頼度水準をもつ検査結果を作るために、レシピを最適化するのに動作2および3の繰り返しが追加して行われることが必要になることもある。
 ある実現例では、動作2および3は、互いに並列に実行される。例えばレビューステーション204がデータを読み、それから特徴差異のセットについてレビューを行うときに、レビューステーション204は、検査装置202においての特徴差異の別のセットについてのレシピを同時に最適化できる。さらに他の実現例では、検査装置202が動作1において半導体ウェーハのスキャニングを完了する前に、動作2および3を始めることさえできる。
 レビューステーション204および検査装置202は、レビューステーション204に位置するグラフィカルユーザインタフェース(GUI)を通して制御される。レビューステーションGUIは、半導体ウェーハ上の特徴をレビューするために、ユーザがレビューステーションを制御することを可能にする。このレビューステーションGUIはまた、さまざまな半導体ウェーハ表面の画像化条件を最適化する目的で用いられえる。
 レビューステーション204に位置する他のグラフィカルユーザインタフェースとしては検査装置GUIがあり、これは検査装置202上に格納されたデータにレビューステーション204から直接にユーザがアクセスすることを可能にする。図3は、本発明のある実施形態による検査装置GUI300を示す。例えばレビューステーション204に位置する検査装置GUIから、レビューステーション204は、ネイティブファイル全体にアクセスし、読み出し、かつ書き込むことができる。ある実施形態においては、レビューステーション204における検査装置GUIは、検査装置202に直接に位置する検査装置GUIと同様または同じである。代替の実施形態においては、検査装置GUIは、検査装置エミュレータを用いて生成される。この代替の実施形態においては、検査装置GUIは、検査装置202において表示されてもされなくてもよい。検査装置GUIはまた、分類コードに基づくサンプリング、ウェーハマップズーム、教師なしのグループ分け、インライン自動欠陥分類、およびさまざまな基準によるソーティングおよびフィルタリングなど、そのソフトウェア上で利用可能な他の機能も果たす。
 ある実施形態においては、検査装置およびレビューステーションのそれぞれについてのGUIは、よりユーザフレンドリであるが、これはそれらが同じ「見た目と感覚」を持つようにセットアップされるからである。それぞれのシステムのアクセスおよび制御機能の方法が互いに似ていることをこれは意味する。代替の実施形態においては、単一のGUIが用いられることによって、検査装置およびレビューステーションの両方を制御する。
 検査装置200の構成は、レビューステーション204が、検査装置202上のネイティブファイル全体からのデータを用いてさまざまな機能を実行することを可能にする。これらの機能には、例えば、ソーティング、分類、フィルタリング、サンプリング、分類コードに基づくサンプリング、および教師なしのグループ分けが含まれる。これらの機能のそれぞれからの結果は、検査装置202のレシピを最適化するのにより効果的であるが、これはこれら機能が動作するデータセットがより大きいからである。
 図4および5は、本発明の実施形態を実現するのに適したコンピュータシステム900を示す。図4は、コンピュータの一つの可能な物理的形態を示す。もちろんコンピュータシステムは、集積回路、プリント基板、および小型携帯機器から、大型のスーパーコンピュータに至るまで多くの物理的形態をとりえる。コンピュータシステム900は、モニタ902、ディスプレイ904、筐体906、ディスクドライブ908、キーボード910、およびマウス912を含む。ディスク914は、データをコンピュータシステム900に転送し、かつデータをコンピュータシステム900から転送するために用いられるコンピュータ読み取り可能な媒体である。
 図5は、コンピュータ900のブロック図の例である。システムバス920に接続されているのは、さまざまなサブシステムである。単一または複数のプロセッサ922(中央処理装置、すなわちCPU)は、メモリ924を含む記憶装置に結合されている。メモリ924は、ランダムアクセスメモリ(RAM)および読み出し専用メモリ(ROM)を含む。この技術ではよく知られるようにROMは、データおよび命令を単一方向にCPUおよびRAMに転送するようにはたらき、RAMは、典型的にはデータおよび命令を双方向に転送するのに用いられる。メモリのこれら両方のタイプは、以下に述べるコンピュータ読み出し可能な適当な媒体を含みえる。固定ディスク926はまた、双方向でCPU922に結合され、追加のデータ記憶容量を提供し、また以下に述べるコンピュータ読み出し可能な適当な媒体を含みえる。固定ディスク926は、プログラム、データなどを記憶するのに用いられえて、典型的には一次記憶よりも低速な二次記憶媒体(ハードディスクのような)である。固定ディスク926内に保持された情報は、適切な場合においては、メモリ924の仮想メモリとして標準的なかたちで統合されえることが理解されよう。取り外し可能なディスク914は、以下に説明するコンピュータ読み出し可能な媒体のいかなる形態をも取りえる。
 CPU922はまた、ディスプレイ904、キーボード910、マウス912およびスピーカ930のようなさまざまな入力/出力装置に結合される。一般に入力/出力装置は、ビデオディスプレイ、トラックボール、マウス、キーボード、マイク、タッチパネルディスプレイ、トランスデューサカードリーダ、磁気または紙テープリーダ、タブレット、スタイラス、音声または手書き認識機、生体情報読み取り機、または他のコンピュータのいずれでもよい。CPU922は追加で、ネットワークインタフェース940を用いて他のコンピュータまたは通信ネットワークに結合されてもよい。そのようなネットワークインタフェースによりCPUは、上述の方法ステップを実行する過程で、ネットワークから情報を受け取り、または情報をネットワークに出力してもよい。さらに本発明の方法の実施形態は、CPU922上だけで実行されてもよく、またはインターネットのようなネットワーク上で、処理の一部を担当する遠隔地にあるCPUと協働して実行されてもよい。
 さらに本発明の実施形態は、コンピュータによって実現できるさまざまな操作を実行するコンピュータコードを格納した、コンピュータによって読み出し可能な媒体を持つコンピュータ記憶製品に関する。媒体およびコンピュータコードは、本発明の目的のために特別に設計され構築されたものでもよく、またはコンピュータソフトウェア技術の当業者に既知の利用可能なものであってもよい。コンピュータ読み出し可能な媒体の例としては、これらに限定はされないが、ハードディスク、フロッピー(登録商標)ディスク、および磁気テープのような磁気媒体、CD−ROMおよびホログラフィックデバイスのような光媒体、フロプティカルディスクのような光磁気媒体、特定アプリケーション向け集積回路(ASIC)、プログラム可能な論理デバイス(PLD)、およびROMおよびRAMデバイスのように、プログラムコードを記憶し実行するために特別に構成されたハードウェアデバイスが挙げられる。コンピュータコードの例としては、コンパイラによって生成される機械語、およびインタープリタを用いてコンピュータによって実行可能なより高いレベルのコードを含むファイルが挙げられる。
 この発明は、いくつかの好ましい実施形態について説明されてきたが、本発明の範囲に入る改変、組み合わせおよび等価物が存在する。本発明の方法および装置を実現する多くの代替の方法が存在することにも注意されたい。したがって添付の特許請求の範囲は、そのような、本発明の真の精神および範囲に入る改変、組み合わせ、および等価物を全て包含するように解釈されるよう意図されている。
レビューステーションにデータベースを通して結合された検査装置を含む例示的な半導体検査システムを示す図である。 本発明のある実施形態による検査システムの概略図である。 本発明のある実施形態による検査システムGUIを示す図である。 本発明の実施形態を実現するのに適したコンピュータシステムを示す図である。 本発明の実施形態を実現するのに適したコンピュータシステムを示す図である。
符号の説明
  100…半導体検査システム
  102…検査装置
  104…レビューステーション
  106…データベース
  200…検査システム
  202…検査ステーション
  204…レビューステーション
  206…通信チャネル
  900…コンピュータシステム
  902…モニタ
  904…ディスプレイ
  906…筐体
  908…ディスクドライブ
  910…キーボード
  912…マウス
  914…ディスク
  920…システムバス
  924…メモリ
  926…固定ディスク
  930…スピーカ
  940…ネットワークインタフェース

Claims (17)

  1.  少なくとも2つの半導体デバイス領域を比較し、前記デバイス領域の差異を決定し、前記差異に対応するデータのセットを生成する検査システムと、
     前記差異に対応する前記データのセットを記憶する検査システムメモリユニットと、
     レビューステーションであって、前記検査システムに通信可能に結合されることにより、前記レビューステーションが前記検査システムに記憶されたデータのセットの全体に、読み出しおよび書き込みができるレビューステーションと、
    を備える半導体検査システム。
  2.  請求項1に記載の半導体検査システムであって、前記検査システムが構成されるセッティングを含むレシピをさらに備える半導体検査システム。
  3.  請求項1〜2のいずれかに記載の半導体検査システムであって、前記検査システムは光学検査システムであり、前記レビューステーションは走査電子顕微鏡である半導体検査システム。
  4.  半導体検査装置を最適化する方法であって、
     同様に構成された複数のデバイス領域を有する半導体ウェーハを検査装置でスキャンすることと、
     前記デバイス領域のそれぞれの間の特徴差異を検出することと、
     特徴差異データのセットを生成することと、
     前記特徴差異データのセットを前記検査装置において記憶することと、
     前記特徴差異データのセット全体に、前記レビューステーションから直接にアクセスすることと、
     前記特徴差異データのセット全体内の前記特徴差異のうちの第1特徴差異に関するデータを前記レビューステーションから直接に読み出すことと、
     前記レビューステーションにおいて、前記第1特徴差異を特定し、レビューすることと、
     前記第1特徴差異を欠陥またはニュイサンスのいずれかとして分類することと、
    を備える方法。
  5.  請求項4に記載の方法であって、
     前記特徴差異データのセット全体に前記レビューステーションから直接にアクセスすることと、
     前記検査装置に記憶された前記特徴差異データのセット全体に前記レビューステーションから書き込むことと、
     その後、前記第1特徴差異が欠陥またはニュイサンスのいずれかとして示されるように前記特徴差異データのセットをアップデートし、それにより前記アップデートされた特徴差異データのセットは、前記検査装置がより正確に欠陥およびニュイサンスを区別することを可能にすることと、
    をさらに備える方法。
  6.  請求項5に記載の方法であって、
     前記特徴差異データのセット全体に前記レビューステーションから直接にアクセスすることと、
     前記特徴差異データのセット全体内の前記特徴差異のうちの第2特徴差異に関するデータを前記レビューステーションから直接に読み出すことと、
     前記レビューステーションにおいて、前記第2特徴差異を特定し、レビューすることと、
     前記第2特徴差異を欠陥またはニュイサンスのいずれかとして分類することと、
    をさらに備える方法。
  7.  請求項6に記載の方法であって、
     前記特徴差異データのセット全体に前記レビューステーションから直接にアクセスすることと、
     前記検査装置に記憶された前記特徴差異データのセット全体に前記レビューステーションから書き込むことと、
     その後、前記第2特徴差異が欠陥またはニュイサンスのいずれかとして示されるように前記特徴差異データのセットをアップデートし、それにより前記アップデートされた特徴差異データのセットは、前記検査装置がより正確に欠陥およびニュイサンスを区別することを可能にすることと、
    をさらに備える方法。
  8.  請求項4〜7のいずれかに記載の方法であって、
     前記検出された特徴差異のそれぞれについての画像を前記検査装置において生成することと、
     前記検査装置において前記画像のそれぞれを記憶することと、
     前記レビューステーションから前記画像の全てに直接にアクセスすることと、
     関連する特徴差異を迅速に特定するために、前記画像のうちの一つを前記レビューステーションから直接にレビューすることと、
    をさらに備える方法。
  9.  請求項4〜8のいずれかに記載の方法であって、
     前記検査装置において前記特徴差異データのセットの全体を利用しながら、前記レビューステーションにおいては分類コードに基づくサンプリングを実行すること
    をさらに備える方法。
  10.  請求項4〜9のいずれかに記載の方法であって、
     前記検査装置において前記特徴差異データのセットの全体を利用しながら、前記レビューステーションにおいてはインライン自動欠陥分類を実行し、それにより前記インライン自動欠陥分類が前記半導体検査装置のパフォーマンスを最適化すること
    をさらに備える方法。
  11.  請求項4〜10のいずれかに記載の方法であって、
     前記検査装置において前記特徴差異データのセットの全体を利用しながら、前記レビューステーションにおいては教師なしのグループ分けを実行すること
    をさらに備える方法。
  12.  請求項4〜11のいずれかに記載の方法であって、前記読み出し操作は、極性、SATセグメント、および規模からなるグループから選択されたタイプのデータを読み出すことを含む方法。
  13.  半導体検査装置を最適化する方法であって、
     同様に構成された複数のデバイス領域を有する半導体ウェーハを検査装置でスキャンすることと、
     前記デバイス領域のそれぞれの間の特徴差異を検出することと、
     前記検出された特徴差異のそれぞれについての少なくとも一つの画像を生成することと、
     前記画像のそれぞれを前記検査装置において記憶することと、
     前記画像の全体に、前記レビューステーションから直接にアクセスすることと、
     前記特徴差異のうちの第1特徴差異に関する画像を前記レビューステーションから直接に見ることと、
     前記レビューステーションにおいて、前記第1特徴差異を特定し、レビューすることと、
     前記第1特徴差異を欠陥またはニュイサンスのいずれかとして分類することと、
    を備える方法。
  14.  請求項13に記載の方法であって、
     特徴差異のうち第1タイプに関する前記画像の選択されたセットを見ることと、
     前記レビューステーションにおいて、前記第1タイプの前記特徴差異のそれぞれを特定し、レビューすることと、
     前記第1タイプの前記特徴差異のそれぞれを欠陥またはニュイサンスのいずれかとして分類することと、
    をさらに備える方法。
  15.  レビューステーションに位置し、ユーザがレビューステーションを操作できるようにするレビューステーショングラフィカルユーザインタフェースと、
     前記レビューステーションに位置し、前記レビューステーションに位置するユーザが、前記レビューステーションに通信可能に結合された検査装置とコマンドを送受信することを可能にする第1検査装置グラフィカルユーザインタフェースと、
     前記検査装置からのデータを利用することによって、前記第1検査装置グラフィカルユーザインタフェースを生成するグラフィカルユーザインタフェース生成モジュールと、
    を備える半導体レビューステーション。
  16.  請求項15に記載の半導体レビューステーションであって、前記レビューステーションは走査電子顕微鏡であり、前記検査装置は光学検査システムである半導体レビューステーション。
  17.  請求項15〜16のいずれかに記載の半導体レビューステーションであって、
     前記検査装置に位置する第2検査装置グラフィカルユーザインタフェースをさらに備え、前記第1および第2検査装置グラフィカルユーザインタフェースは実質的に同じである半導体レビューステーション。
JP2003298561A 2002-08-23 2003-08-22 検査システムセットアップ技術 Expired - Lifetime JP4774193B2 (ja)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US40575002P 2002-08-23 2002-08-23
US60/405750 2002-08-23
US10/298,389 US6959251B2 (en) 2002-08-23 2002-11-14 Inspection system setup techniques
US10/298389 2002-11-14

Publications (3)

Publication Number Publication Date
JP2004134758A true JP2004134758A (ja) 2004-04-30
JP2004134758A5 JP2004134758A5 (ja) 2007-03-08
JP4774193B2 JP4774193B2 (ja) 2011-09-14

Family

ID=31891000

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003298561A Expired - Lifetime JP4774193B2 (ja) 2002-08-23 2003-08-22 検査システムセットアップ技術

Country Status (2)

Country Link
US (2) US6959251B2 (ja)
JP (1) JP4774193B2 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006113040A (ja) * 2004-10-15 2006-04-27 Kla-Tencor Technologies Corp 試料上の欠陥を分析する装置および方法
JP2006184037A (ja) * 2004-12-27 2006-07-13 Olympus Corp 欠陥検査装置及び欠陥検査方法
US7606409B2 (en) 2004-11-19 2009-10-20 Hitachi High-Technologies Corporation Data processing equipment, inspection assistance system, and data processing method
US8209135B2 (en) 2005-11-10 2012-06-26 Hitachi High-Technologies Corporation Wafer inspection data handling and defect review tool
JP2016015497A (ja) * 2010-07-09 2016-01-28 ケーエルエー−テンカー コーポレイション 半導体装置レシピ管理システム及び方法

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6959251B2 (en) * 2002-08-23 2005-10-25 Kla-Tencor Technologies, Corporation Inspection system setup techniques
US6952653B2 (en) * 2003-04-29 2005-10-04 Kla-Tencor Technologies Corporation Single tool defect classification solution
US9002497B2 (en) * 2003-07-03 2015-04-07 Kla-Tencor Technologies Corp. Methods and systems for inspection of wafers and reticles using designer intent data
WO2005114422A2 (en) * 2004-05-21 2005-12-01 Pressco Technology Inc. Graphical re-inspection user setup interface
JP4868727B2 (ja) * 2004-09-27 2012-02-01 株式会社東芝 自動検査レシピ作成装置及び作成方法
US7296103B1 (en) * 2004-10-05 2007-11-13 Advanced Micro Devices, Inc. Method and system for dynamically selecting wafer lots for metrology processing
US7570797B1 (en) * 2005-05-10 2009-08-04 Kla-Tencor Technologies Corp. Methods and systems for generating an inspection process for an inspection system
US7747062B2 (en) * 2005-11-09 2010-06-29 Kla-Tencor Technologies Corp. Methods, defect review tools, and systems for locating a defect in a defect review process
JP5465880B2 (ja) 2005-11-18 2014-04-09 ケーエルエー−テンカー コーポレイション 検査データと組み合わせて設計データを使用するための方法及びシステム
JP4976112B2 (ja) * 2006-11-24 2012-07-18 株式会社日立ハイテクノロジーズ 欠陥レビュー方法および装置
JP5002291B2 (ja) * 2007-03-16 2012-08-15 株式会社日立ハイテクノロジーズ 解析装置、プログラム、欠陥検査装置、レビュー装置、解析システム及び解析方法
US8045145B1 (en) 2007-06-06 2011-10-25 Kla-Tencor Technologies Corp. Systems and methods for acquiring information about a defect on a specimen
FR2918775A1 (fr) * 2007-07-12 2009-01-16 Pdf Solutions Sas Soc Par Acti Normalisation des variables de processus dans un processus de fabrication
US8571299B2 (en) 2010-08-30 2013-10-29 International Business Machines Corporation Identifying defects
US9318395B2 (en) 2011-11-29 2016-04-19 Kla-Tencor Corporation Systems and methods for preparation of samples for sub-surface defect review
MY171987A (en) 2012-03-19 2019-11-11 Kla Tencor Corp Method, computer system and apparatus for recipe generation for automated inspection of semiconductor devices

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002100660A (ja) * 2000-07-18 2002-04-05 Hitachi Ltd 欠陥検出方法と欠陥観察方法及び欠陥検出装置

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07201946A (ja) * 1993-12-28 1995-08-04 Hitachi Ltd 半導体装置等の製造方法及びその装置並びに検査方法及びその装置
US5598341A (en) * 1995-03-10 1997-01-28 Advanced Micro Devices, Inc. Real-time in-line defect disposition and yield forecasting system
US5991699A (en) * 1995-05-04 1999-11-23 Kla Instruments Corporation Detecting groups of defects in semiconductor feature space
US5539752A (en) * 1995-06-30 1996-07-23 Advanced Micro Devices, Inc. Method and system for automated analysis of semiconductor defect data
US6542830B1 (en) * 1996-03-19 2003-04-01 Hitachi, Ltd. Process control system
US6072574A (en) * 1997-01-30 2000-06-06 Micron Technology, Inc. Integrated circuit defect review and classification process
JP3397101B2 (ja) * 1997-10-29 2003-04-14 株式会社日立製作所 欠陥検査方法および装置
US6426501B1 (en) * 1998-05-27 2002-07-30 Jeol Ltd. Defect-review SEM, reference sample for adjustment thereof, method for adjustment thereof, and method of inspecting contact holes
US6300629B1 (en) * 1998-09-30 2001-10-09 Applied Materials, Inc. Defect review SEM with automatically switchable detector
US6393602B1 (en) * 1998-10-21 2002-05-21 Texas Instruments Incorporated Method of a comprehensive sequential analysis of the yield losses of semiconductor wafers
US6476913B1 (en) * 1998-11-30 2002-11-05 Hitachi, Ltd. Inspection method, apparatus and system for circuit pattern
US6252412B1 (en) * 1999-01-08 2001-06-26 Schlumberger Technologies, Inc. Method of detecting defects in patterned substrates
US6407386B1 (en) * 1999-02-23 2002-06-18 Applied Materials, Inc. System and method for automatic analysis of defect material on semiconductors
JP2000311930A (ja) * 1999-04-28 2000-11-07 Agilent Technologies Japan Ltd 半導体検査装置と半導体検査装置におけるウエハ上の各ダイの属性を指定する方法
JP4332933B2 (ja) * 1999-06-10 2009-09-16 ソニー株式会社 検査装置
US6507933B1 (en) * 1999-07-12 2003-01-14 Advanced Micro Devices, Inc. Automatic defect source classification
US6477685B1 (en) * 1999-09-22 2002-11-05 Texas Instruments Incorporated Method and apparatus for yield and failure analysis in the manufacturing of semiconductors
JP2001274209A (ja) * 2000-03-28 2001-10-05 Toshiba Corp 半導体検査装置、半導体欠陥解析装置、半導体設計データ修正装置、半導体検査方法、半導体欠陥解析方法、半導体設計データ修正方法およびコンピュータ読み取り可能な記録媒体
US6610980B2 (en) * 2000-05-15 2003-08-26 Kla-Tencor Corporation Apparatus for inspection of semiconductor wafers and masks using a low energy electron microscope with two illuminating beams
JP2002252161A (ja) * 2001-02-23 2002-09-06 Hitachi Ltd 半導体製造システム
US6635872B2 (en) * 2001-04-05 2003-10-21 Applied Materials, Inc. Defect inspection efficiency improvement with in-situ statistical analysis of defect data during inspection
JP4038356B2 (ja) * 2001-04-10 2008-01-23 株式会社日立製作所 欠陥データ解析方法及びその装置並びにレビューシステム
JP2003100826A (ja) * 2001-09-26 2003-04-04 Hitachi Ltd 検査データ解析プログラムと検査装置と検査システム
US6792366B2 (en) * 2001-12-11 2004-09-14 Hitachi, Ltd. Method and apparatus for inspecting defects in a semiconductor wafer
US6930308B1 (en) * 2002-07-11 2005-08-16 Kla-Tencor Technologies Corporation SEM profile and surface reconstruction using multiple data sets
US6959251B2 (en) 2002-08-23 2005-10-25 Kla-Tencor Technologies, Corporation Inspection system setup techniques
US6919504B2 (en) * 2002-12-19 2005-07-19 3M Innovative Properties Company Flexible heat sink

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002100660A (ja) * 2000-07-18 2002-04-05 Hitachi Ltd 欠陥検出方法と欠陥観察方法及び欠陥検出装置

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006113040A (ja) * 2004-10-15 2006-04-27 Kla-Tencor Technologies Corp 試料上の欠陥を分析する装置および方法
US7606409B2 (en) 2004-11-19 2009-10-20 Hitachi High-Technologies Corporation Data processing equipment, inspection assistance system, and data processing method
JP2006184037A (ja) * 2004-12-27 2006-07-13 Olympus Corp 欠陥検査装置及び欠陥検査方法
JP4632777B2 (ja) * 2004-12-27 2011-02-16 オリンパス株式会社 欠陥検査装置及び欠陥検査方法
US8209135B2 (en) 2005-11-10 2012-06-26 Hitachi High-Technologies Corporation Wafer inspection data handling and defect review tool
JP2016015497A (ja) * 2010-07-09 2016-01-28 ケーエルエー−テンカー コーポレイション 半導体装置レシピ管理システム及び方法

Also Published As

Publication number Publication date
US20060025948A1 (en) 2006-02-02
JP4774193B2 (ja) 2011-09-14
US20040038454A1 (en) 2004-02-26
US6959251B2 (en) 2005-10-25
US7072786B2 (en) 2006-07-04

Similar Documents

Publication Publication Date Title
US7072786B2 (en) Inspection system setup techniques
JP5974037B2 (ja) ウエハ用永続的データの作成と、永続的データを検査関連機能に使用するためのシステムと方法
TW202012920A (zh) 晶圓檢查方法以及晶圓檢查系統
US10146036B2 (en) Semiconductor wafer inspection using care area group-specific threshold settings for detecting defects
JP2003059984A (ja) 欠陥データ解析方法および検査装置並びにレビューシステム
CN105917455B (zh) 通过利用交替失效模式的标称特性的图案失效发现
JP4521386B2 (ja) 欠陥データ解析方法およびその装置
WO2019129569A1 (en) Methods and systems for defect inspection and review
JP2004134758A5 (ja)
JP2907146B2 (ja) メモリlsiの特定箇所探索方法および探索装置
US11416711B2 (en) Defect detection system
WO2018159241A1 (ja) データ生成方法、データ生成装置及びデータ生成プログラム
JPH10170605A (ja) メモリlsiの不良解析装置および方法
US20050052197A1 (en) Multi-tool manager
US20040119029A1 (en) Exposure apparatus and exposure method
US20210181253A1 (en) Fail Density-Based Clustering for Yield Loss Detection
US20050075841A1 (en) Automated defect classification system and method
Al Hasan et al. EVHA: explainable vision system for hardware testing and assurance—An overview
CN109660392A (zh) 一种Linux系统下硬件统一化自适应管理部署方法及系统
CN1263110C (zh) 用于半导体测试系统的晶片图象显示装置和方法
EP3758003A1 (en) Methods, apparatuses, and computer storage media for testing depth learning chip
CN114489903A (zh) 界面元素定位方法、装置、存储介质及电子设备
TWI300887B (en) Method for managing wafer defect
TWI817474B (zh) 用於對自影像資料提取之複數個圖案進行分組的系統及相關的非暫時性電腦可讀媒體
CN113632099B (zh) 分布式产品缺陷分析系统、方法及计算机可读存储介质

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060822

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070122

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20091015

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091020

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20100118

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20100121

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100419

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110215

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110513

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110531

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110627

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140701

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4774193

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term