CN1263110C - 用于半导体测试系统的晶片图象显示装置和方法 - Google Patents
用于半导体测试系统的晶片图象显示装置和方法 Download PDFInfo
- Publication number
- CN1263110C CN1263110C CNB018026052A CN01802605A CN1263110C CN 1263110 C CN1263110 C CN 1263110C CN B018026052 A CNB018026052 A CN B018026052A CN 01802605 A CN01802605 A CN 01802605A CN 1263110 C CN1263110 C CN 1263110C
- Authority
- CN
- China
- Prior art keywords
- chip
- wafer
- tested
- window
- image
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/282—Testing of electronic circuits specially adapted for particular applications not provided for elsewhere
- G01R31/2831—Testing of materials or semi-finished products, e.g. semiconductor wafers or substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- User Interface Of Digital Computer (AREA)
Abstract
一种晶片图象显示装置和方法,用于使用一最佳显示尺寸将半导体晶片的整体图象和其中的IC芯片显示在一指定的窗口尺寸中。该晶片图象显示装置获取窗口尺寸信息用于将一正被测试的半导体晶片的晶片图象显示在一指定的窗口内,且每次当收到测试结果和已被测试的IC芯片的XY地址数据时,使用已被测试的所有IC芯片的XY地址数据计算一芯片显示尺寸,并基于该最新的芯片显示尺寸更新该晶片图象显示,由此,使用一最佳尺寸将已被测试的所有IC芯片和正被测试的整个半导体晶片显示在该指定的窗口内。
Description
技术领域
本发明涉及用于半导体测试装置的晶片图象显示装置和方法,更具体地,涉及一种晶片图象显示装置和方法,其即使是在预先没有获得有关IC芯片的数量和该IC芯片在晶片上的位置的信息的情况下,也能够以一最佳显示尺寸在一指定的窗口尺寸内显示半导体晶片和其中的IC芯片的整个图象。
背景技术
用于半导体测试系统中的晶片图象显示装置是用来显示在一半导体晶片上的每个IC芯片的图象以及该晶片的整个特性,从而能够容易并精确地观察测试结果。从半导体生产过程中的产品收得率和质量保证的角度来讲,晶片图象显示为评价半导体晶片提供了重要的信息。
因为半导体测试系统的显示监视器通常是基于使用窗口的操作系统,因此这样一种晶片图象显示也被以类似于使用窗口的其它应用工具的方式显示在该显示监视器上。因此,用于显示该晶片图象的窗口的尺寸并不是固定的,而是经常变化的。
以下参考图4和5说明该晶片图象显示装置中所涉及的传统技术的例子。首先,图4中示出该半导体测试系统的整体结构。在图4的例子中,该系统包括测试系统主机,测试台,晶片探测器,工作台WS,晶片图象显示应用程序,输入装置(键盘板和鼠标等),存储媒体(软盘,硬盘或其它存储盘)和显示装置(监视器)。
在诸如硅晶片的半导体晶片上,待被测试的多个IC芯片排列成矩阵形式。晶片探测器为一处理装置,其能够与该半导体测试系统的测试台一起逐一连续地加载,测试并卸载半导体晶体。为测试IC芯片的目的,可通过将该晶片探测器的探测管脚连接到IC芯片上的接触垫(contact pad)(电极)以在这些IC芯片和半导体测试系统之间建立用于其间电通信的电连接,同时对一个或多个IC芯片进行测试。
在以下的描述中,为说明的目的,假设逐一对每个IC芯片进行测试。于是,在测试期间,该半导体测试系统会逐一获得每个IC芯片和该IC芯片在该半导体晶片上的X-Y地址的测试结果,并将其发送到工作站WS。
由测试系统主机和测试台组成的该半导体测试系统通过测试台与晶片探测器进行电通信,并以预定的顺序测试半导体晶片上的IC芯片。每次当测试一个IC芯片时,该半导体测试系统会通过一通信网络或线将该特定IC芯片的测试结果(通过/故障)信息和类别信息连同在该半导体晶片上的IC芯片的芯片地址信息发送至工作台WS。
当从半导体测试系统接收到测试结果信息(包括晶片上的芯片地址信息,测试结果中的通过/故障信息,以及类别信息)后,工作台WS将所收到的信息提供给晶片图象显示应用程序。该所收到的信息还被存储于存储媒体中。
显示装置为一显示器,以一窗口格式来显示测试结果和其它信息。该显示装置很少用于被设定为如图5A所示的单一窗口的这种半导体测试系统的晶片图象显示。相反,如图5B所示,该晶片图象显示屏连同其它应用工具的其它窗口一起被显示在该显示装置上。因此,该晶片图象显示的窗口尺寸会根据其它窗口应用程序的尺寸而变化。此外,用户还可通过诸如鼠标的输入装置来改变该晶片图象显示的窗口尺寸。
在传统的晶片图象显示应用中,每个IC芯片的显示尺寸是固定的。因此,当显示IC芯片数目不同的晶片或IC芯片的X-Y地址排列不同的晶片时,显示整个半导体晶片所需的窗口尺寸也是不同的。一个显示每个IC芯片的方式的例子是基于通过/故障信息诸如使用绿色和红色的颜色显示,或基于类别信息的颜色显示。
如图5A和5B示出传统技术中的晶片图象显示的例子。首先,在图5A的大窗口尺寸(窗口A)的例子中,在窗口A内显示出了所有的IC芯片。然而,由于每一个IC芯片的显示尺寸是固定的,即使图5A的窗口A足够大,所显示出来的整个半导体晶片W的晶片图象也远远小于窗口A的尺寸。因此,图5A的显示实例具有很大一部分未用的空间,如区域C所示。换句话说,没有使用最佳尺寸显示整个的半导体晶片。
图5B示出传统技术中的另一显示例,其中,显示监视器示出更小尺寸的窗口D,F,G。窗口D示出IC芯片CH和半导体晶片W的图象,其中,并非所有的IC芯片CH(或整个半导体晶片W)均被显示在窗口D内。因此,在该例中,在一个屏幕内无法观察到整个半导体晶片的测试结果,用户必需使用点击装置,例如鼠标,来进行移动显示。此外,在该传统的例子中,不可能容易地观察到整个晶片上的特性的分配方式。
如上所述,传统晶片图象显示技术具有一个缺点,即它不能以最佳的尺寸显示IC芯片,因为芯片显示尺寸是固定的。而且,尽管当显示不同尺寸的晶片,或具有不同数量芯片的晶片或具有不同芯片排列的晶片时,显示整个晶片所需的窗口尺寸也不同,但该晶片图象显示无法调节该晶片的整个显示尺寸,因为该芯片显示尺寸是固定的。此外,当显示晶片图象的窗口尺寸小时,对用户来说,要评价该晶片和芯片就很费事且不方便,因为并不是整个晶片和所有的芯片都显示在显示器上。
发明内容
因此,本发明的一个目的是提供一种晶片图象显示装置和方法,其能够根据半导体晶片上芯片的数量以及芯片在该半导体晶片上的XY地址信息,使用相对于该晶片图象显示器上的窗口尺寸为最佳的芯片显示尺寸来显示整个芯片图象,同时不会在该窗口内造成很大的未用区域。
本发明的另一个目的是提供一种晶片图象显示装置和方法,其能够在每次当从该半导体测试系统收到每一个IC芯片的测试结果时,计算并改变最佳芯片显示尺寸以将已被测试的所有IC芯片的图象和该半导体晶片的整体图象显示在一指定的窗口尺寸内。
本发明的再一个目的是通过每次当该半导体测试系统产生出每个IC芯片的测试结果时,使用最大的可用尺寸将已被测试的IC芯片的图象显示在该指定的窗口尺寸内,从而提供一种测试效率和精度均得到改进的晶片图象显示装置和方法。
为达到上述目的,本发明的第一个方面是一种用于半导体测试系统的晶片图象显示装置,其用于通过基于测试结果显示一半导体晶片上的IC芯片的图象来测试半导体装置。该晶片图象显示装置包括用于从诸如工作站的窗口管理系统获取窗口尺寸信息的装置,用于将正被测试的一半导体晶片的晶片图象显示在一指定的窗口内,用于每次当从该半导体测试系统收到已被测试的一IC芯片的XY地址数据时,使用到目前为止获得的所有IC芯片的XY地址数据计算一芯片显示尺寸的装置,和用于基于由该芯片显示尺寸计算装置确定的最新芯片显示尺寸更新该晶片图象显示的装置,由此使用最佳尺寸将已被测试的所有的IC芯片和正被测试的整个半导体晶片显示在该指定窗口内。
较佳地,每次当来自该窗口管理系统的窗口尺寸信息基于已被测试的所有IC芯片的XY地址数据改变时,对该芯片显示尺寸进行计算,以便使用足够大的尺寸或最大可获得的尺寸将IC芯片和正被测试的半导体晶片的图象显示在由该窗口管理系统指定的窗口尺寸内。或者,基于来自该窗口管理系统的窗口尺寸信息和在用于同类半导体晶片的在前测试中获得的芯片显示尺寸来确定该芯片显示尺寸。
在该晶片图象显示装置中,该半导体测试系统能够同时并行测试多个半导体晶片,且该窗口管理系统向用于获取窗口尺寸信息以在该晶片图象显示装置上显示多个窗口的装置提供窗口尺寸信息,由此显示多个窗口,每个示出对应于该窗口的指定尺寸的一组IC芯片和半导体晶片。
本发明的另一方面是一种用于基于测试结果测试半导体装置并显示一半导体晶片上的IC芯片的图象的半导体测试系统。该半导体测试系统包括一晶片探测器,用于结合该半导体测试系统的测试台装载,测试和卸载正被测试的半导体晶片,用于显示IC芯片和正被测试的半导体晶片的图象的显示装置(晶片图象显示器),一工作站,用于控制该半导体测试系统的整个操作,其中,该工作站在该显示装置的屏幕上产生出一个或多个窗口,用于从该工作站获取窗口尺寸信息的装置,用于将该正被测试的半导体晶片的晶片图象显示在显示装置上一个指定的窗口内,用于每次当从该上作站收到已被测试的一IC芯片的XY地址数据时,使用到目前为止获得的已被测试的所有IC芯片的XY地址数据计算一芯片显示尺寸的装置,和用于基于由该芯片显示尺寸计算装置确定的最新芯片显示尺寸更新该晶片图象显示的装置,由此使用一最佳尺寸将已被测试的所有IC芯片和正被测试的半导体晶片显示在该指定窗口内。
本发明的再一方面是一种基于来自用于测试半导体晶片的半导体测试系统的测试结果显示晶片图象的方法,该晶片图象为在一半导体晶片上的IC芯片的图象。该方法包括以下步骤:从一窗口管理系统获取窗口尺寸信息,用于将一正被测试的半导体晶片的晶片图象显示在一指定的窗口内的步骤,每次当从该半导体测试系统收到已被测试的一IC芯片的XY地址数据时,使用到目前为止已被测试的所有IC芯片的所有XY地址数据计算一芯片显示尺寸的步骤,和基于由该计算步骤确定的最新芯片显示尺寸更新该晶片图象显示的步骤,由此使用一最佳尺寸将已被测试的所有的IC芯片和正被测试的整个半导体晶片显示在该指定窗口内。
较佳地,计算芯片显示尺寸的步骤包括以下过程,即每次当来自该窗口管理系统的窗口尺寸信息基于已被测试的所有IC芯片的XY地址数据改变时,对该芯片显示尺寸进行计算,以便使用足够大的尺寸将IC芯片和正被测试的半导体晶片的图象显示在由该窗口管理系统指定的窗口尺寸内。
或者,计算该芯片显示尺寸的步骤包括基于来自该窗口管理系统的窗口尺寸信息和在用于同类半导体晶片的在前测试中获得的芯片尺寸信息确定该芯片显示尺寸的过程。当基于其它晶片的在前测试结果确定该芯片显示尺寸时,即使当已被测试的IC芯片的数量远小于在正被测试的该半导体晶片上的IC芯片的整个数量时,也可使用适合该半导体晶片上所有IC芯片的尺寸将其显示在一指定的窗口内。
根据本发明,即使事先不知道芯片的数量或XY芯片地址信息,该晶片图象显示装置和方法也能够使用最佳尺寸,例如最大可用尺寸将IC芯片和半导体晶片显示在该窗口内。本发明的该晶片图象显示装置和方法基于测试结果信息来计算芯片显示尺寸,并基于所计算的芯片显示尺寸以优化的尺寸,使用颜色和字母将IC芯片并将半导体晶片显示在该窗口尺寸内,而不管IC芯片的数量。由此,本发明大大地提高了鉴定IC芯片和半导体晶片的效率和精度。
附图说明
图1为示出本发明中的用于显示晶片图象的操作过程的例子的流程图,该晶片图象被调节为适合该窗口尺寸。
图2A-2E为示出根据本发明的使用最佳芯片显示尺寸的按部就班的晶片图象显示的示例图。
图3为使用多个小尺寸的窗口进行晶片图象显示的示例图,其中,一整个半导体晶片被显示在一个窗口内。
图4为示出半导体测试系统的一个例子的示意图,其包括一工作站和显示装置,这里,测试站和晶片探测器彼此连接在一起。
图5A和5B为传统技术中使用不同尺寸的窗口进行晶片图象显示的示例图。
具体实施方式
以下将结合附图描述本发明的较佳实施例。图1-3中示出本发明的实施例,其中,图1为一示出显示被调节为适合该窗口尺寸的晶片图象的操作过程的流程图实例,图2A-2E示出对于不同数量的芯片使用最佳芯片显示尺寸进行晶片图象显示的例子,图3示出使用多个小尺寸窗口进行晶片图象显示的例子,其中一整个半导体晶片被显示在一个窗口中。
参考图1的流程图和图2A-2E的显示例说明本发明的操作过程。这里,假设每当获得一个IC芯片的测试结果时,就将该IC芯片的测试结果信息从该半导体测试系统传送到该工作站WS。还假设事先并不知道在该整个半导体晶片内的芯片的个数和这些芯片在该半导体晶片中的XY排列(XY地址)。由于待被显示在该显示监视器上的窗口内的这些芯片的个数和芯片的位置对该芯片图象显示应用来说是未知的,因此,在该芯片图象显示过程的开始也就没有定义该芯片的显示尺寸。
在图1的过程中,在步骤10中确定该窗口的尺寸。即,该步骤从工作站WS的窗口管理系统检索窗口尺寸信息。在步骤12,晶片图象显示过程计算晶片显示尺寸以基于在步骤10获得的窗口尺寸信息确定该半导体晶片的整个尺寸以与适于该窗口。由此,该半导体晶片的整个形状被使用最小尺寸显示在指定的窗口内。此外,在该半导体晶片的图象内显示有一个或多个IC芯片。
在步骤14中,该步骤等待来自该半导体测试系统的有关下一个IC芯片的信息。典型地,这样的等待时间是从几秒到几分,在此期间,该半导体测试系统向该IC芯片提供测试信号并鉴定该IC芯片的响应输出信号。在该等待期间,如果需要,该晶片图象显示过程可能会再次检索该窗口尺寸信息,且如果该窗口尺寸发生变化,则由与步骤12相同或类似的处理来确定新的晶片尺寸。
在步骤16,该晶片图象显示处理通过工作站WS从该测试系统检索关于该半导体晶片上的一个IC芯片的信息。这种芯片信息包括测试结果(通过/故障和测试类别和故障类别等)和已被测试的该IC芯片的芯片地址(该半导体晶片上的XY地址)信息。
接着,该过程以这样一种方式通过使用到那时为止所收到的所有的芯片XY地址信息来确定芯片显示尺寸,使得可以用足够大的尺寸将已被测试的所有芯片显示在该指定的窗口尺寸内,该尺寸最好是最大可利用的尺寸。根据该过程,使用该最大显示尺寸显示第一IC芯片,如图2A所示。当测试完第二个IC芯片时,芯片显示尺寸被减小以便使用足够大的尺寸〔或最大可用尺寸〕将两个芯片显示在该窗口内。这样,根据已被测试的IC芯片的个数,该芯片显示尺寸相应地降低。由此,随着测试芯片的增加以及该晶片图象显示过程对测试结果的接收,芯片显示尺寸会降低,如图2B-2E所示。
在步骤20中,该过程基于测试结果使用新显示更新所有的显示,该测试结果包括到目前为止获得的相应于由该IC芯片的XY地址数据确定的晶片内的位置的类别信息。可使用颜色或字符来显示这种测试结果,用于示出“通过/故障”或/和“故障和测试类别”,如图2A-2E所示。
根据上述图1和2的过程,到目前为止可使用可用于该窗口尺寸的最大尺寸显示其所有IC芯片均被测试的该半导体晶片,而不会在该窗口内产生未用区域。由此,如图3所示,即使使用相当小的窗口尺寸,也可将已被测试的所有IC芯片显示在该指定的窗口尺寸内。进一步如图3所示,可对应于该窗口尺寸使用最佳尺寸来显示该晶片图象显示。
本发明的实际实现并不限于上述实例,而是可以以修改的方式实现。例如,大规模生产下的IC芯片可涉及相同的晶片尺寸,在晶片上相同数目的芯片,以及在晶片上相同的XY地址。由此,当事先知道这些信息时,可使用相同的显示数据,诸如获得的有关在先半导体晶片的芯片显示尺寸数据来对其余晶片和芯片进行晶片图象显示。此外,由于芯片的数量和地址已知,即使在仅测试第一个芯片时,也可使用图2E的方式和尺寸显示该测试结果,由此获得这些IC芯片和半导体晶片之间的实际关系的图象。
此外,当收到存储在存储媒体内的晶片上的所有IC芯片的测试结果信息,而不是一个一个的信息时,在该晶片图象显示的第一步就已准备好用于所有IC芯片的位置信息。由此,即使当仅显示该晶片上的第一IC芯片时,就可使用图2E的最后芯片显示尺寸显示该第一IC芯片,由此获得该IC芯片和半导体晶片的实际关系的图象。
此外,在使用两个或两个以上探测器并由此同时并行测试在该两个或多个晶片上的IC芯片的情况下,本发明的晶片图象显示可相应于该晶片的个数显示两个或多个窗口,以使用最佳尺寸同时在相应的窗口内显示IC芯片和晶片。
如前所述,本发明的晶片图象显示装置和方法能够使用最佳尺寸将该IC芯片和半导体晶片显示窗口内,即使当事先并不知道该芯片的个数或XY芯片地址信息时。本发明的该晶片图象显示装置和方法基于测试结果信息计算芯片显示尺寸,并基于该所计算的芯片显示尺寸以最优化的尺寸使用字母显示该IC芯片和半导体晶片,而不考虑在该窗口尺寸内IC芯片的个数。由此,本发明充分提高了鉴定该IC芯片和半导体晶片的效率和精度。
尽管这里仅具体说明和描述了较佳实施例,可以理解,在本发明的启示下可对本发明进行多种修改和变形,且在不脱离本发明的精神和范围的情况下,其均在后附权利要求的范围内。
Claims (12)
1.一种用于半导体测试系统的晶片图象显示装置,用于通过基于测试结果显示半导体晶片上的IC芯片的图象来测试半导体装置,包括:
用于从一窗口管理系统获得窗口尺寸信息的装置,将一正被测试的半导体晶片的晶片图象显示在一指定的窗口内;
用于每次当从该半导体测试系统获得已被测试的IC芯片的XY地址数据时,使用到现在为止所获得的所有IC芯片的XY地址数据计算一芯片显示尺寸的装置;和
用于基于由该芯片显示尺寸计算装置确定的最新芯片显示尺寸更新该晶片图象显示的装置,由此使用一最大可用尺寸将已被测试的所有IC芯片和正被测试的整个半导体晶片显示在该指定的窗口中。
2.如权利要求1所述的用于半导体测试系统的晶片图象显示装置,其中,用于计算该芯片显示尺寸的装置每次当接收已被测试的其它IC芯片的XY地址数据时,计算芯片显示尺寸,使得能够以最大可用尺寸将已被测试的所有IC芯片和正被测试的半导体晶片的图象显示在由该窗口管理系统指定的窗口尺寸内。
3.如权利要求1所述的用于半导体测试系统的晶片图象显示装置,其中,该用于计算芯片显示尺寸的装置确定该芯片显示尺寸是基于来自该窗口管理系统的窗口尺寸信息以及在对于同类半导体晶片的先前测试中获得并存储在一存储媒体中的芯片显示尺寸。
4.如权利要求1所述的用于半导体测试系统的晶片图象显示装置,其中,该半导体测试系统同时并行测试多个半导体晶片,且该窗口管理系统向该用于获取窗口尺寸信息的装置提供窗口尺寸信息,用于在该晶片图象显示装置上显示多个窗口,由此显示出多个图象,每一个图象显示对应于每个窗口尺寸的该窗口的IC芯片和半导体晶片。
5.一种用于测试半导体装置并基于该测试结果显示半导体晶片上的IC芯片的图象的半导体测试系统,包括:
一晶片探测器,用于结合该半导体测试系统的测试台加载、测试和卸载测试中的半导体晶片;
一显示装置,用于显示IC芯片和正被测试的半导体晶片的图象以作为晶片图象显示;
一工作站,用于控制该半导体测试系统的整个操作,其中,该工作站在该显示装置的屏幕上产生一个或多个窗口;
用于从该工作站获取窗口尺寸信息的装置,将正被测试的该半导体晶片的晶片图象显示在该显示装置的一指定的窗口内;
用于每次当从该工作站收到已被测试的IC芯片的XY地址数据时,使用到目前为止获得的已被测试的所有IC芯片的XY地址数据来计算一芯片显示尺寸的装置;和
用于基于由该芯片显示尺寸计算装置确定的最新芯片显示尺寸更新该晶片图象显示的装置,由此使用一最大可用尺寸将已被测试的所有IC芯片的图象和正被测试的半导体晶片作为一个整体显示在该指定的窗口内。
6.如权利要求5所述的半导体测试系统,其中,用于计算该芯片显示尺寸的装置每次当接收已被测试的其它IC芯片的XY地址数据时,计算该芯片显示尺寸,使得以最大可用尺寸将已被测试的所有IC芯片和正被测试的半导体晶片的图象显示在由该工作站指定的窗口尺寸内。
7.如权利要求5所述的半导体测试系统,其中,该用于计算芯片显示尺寸的装置确定该芯片显示尺寸是基于来自该工作站的窗口尺寸信息以及对于同类半导体晶片的先前测试中获得并存储在一存储媒体中的芯片显示尺寸。
8.如权利要求5所述的半导体测试系统,其中,引入多个晶片探测器用于并行同时测试多个半导体晶片,且该工作站向该用于获得窗口尺寸信息的装置提供该窗口尺寸信息,用于在该显示装置上显示多个窗口,由此显示多个图象,每一个图象显示对应于每个窗口指定尺寸的该窗口的IC芯片和半导体晶片。
9.一种基于用于测试半导体晶片的半导体测试系统的测试结果显示晶片图象的方法,该晶片图象为一半导体晶片上的IC芯片的图象,该方法包括以下步骤:
从一窗口管理系统获取窗口尺寸信息,用于将正被测试的一半导体晶片的晶片图象显示在一指定的窗口内;
每次当从该半导体测试系统收到已被测试的IC芯片的XY地址数据时,使用到目前为止已被测试的所有IC芯片的所有XY地址数据来计算一芯片显示尺寸;以及
基于由该计算步骤确定的最新芯片显示尺寸更新该晶片图象显示,由此使用一最大可用尺寸将已被测试的所有的IC芯片和正被测试的整个半导体晶片显示在该指定的窗口内。
10.如权利要求9所述的显示晶片图象的方法,其中,计算该芯片显示尺寸的步骤包括以下过程,即每次接收已被测试的其它IC芯片的XY地址数据时,计算该芯片显示尺寸,使得以最大可用尺寸将已被测试的所有IC芯片的图象和正被测试的半导体晶片显示在由该窗口管理系统指定的窗口尺寸内。
11.如权利要求9所述的显示晶片图象的方法,其中,计算芯片显示尺寸的步骤包括确定该芯片显示尺寸的过程,该确定过程是基于来自该窗口管理系统的窗口尺寸信息和在对于同类半导体晶片的先前测试中获得的芯片显示尺寸。
12.如权利要求11所述的显示晶片图象的方法,其中,确定芯片显示尺寸,即使被测试的IC芯片的数量远远小于在正被测试的半导体晶片上的IC芯片的整个数量,也使得该正被测试的半导体晶片上的所有IC芯片被显示在一指定的窗口内。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/US2001/015331 WO2002093185A1 (en) | 2001-05-12 | 2001-05-12 | Wafer map display apparatus and method for semiconductor test system |
Publications (2)
Publication Number | Publication Date |
---|---|
CN1388987A CN1388987A (zh) | 2003-01-01 |
CN1263110C true CN1263110C (zh) | 2006-07-05 |
Family
ID=34141482
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNB018026052A Expired - Fee Related CN1263110C (zh) | 2001-05-12 | 2001-05-12 | 用于半导体测试系统的晶片图象显示装置和方法 |
Country Status (5)
Country | Link |
---|---|
US (1) | US6552527B1 (zh) |
JP (1) | JP2001144148A (zh) |
CN (1) | CN1263110C (zh) |
TW (1) | TW480639B (zh) |
WO (1) | WO2002093185A1 (zh) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE10343148A1 (de) * | 2003-09-18 | 2005-04-21 | Leica Microsystems | Verfahren und Vorrichtung zur Inspektion eines Wafers |
TW201546468A (zh) * | 2014-06-11 | 2015-12-16 | Signality System Engineering Co Ltd | 晶圓測試數據圖形化判讀系統 |
CN105527558B (zh) * | 2015-09-14 | 2019-01-11 | 杭州长川科技股份有限公司 | 测试系统的坐标图形显示单元及其显示方法 |
CN105589028B (zh) * | 2015-09-14 | 2018-05-22 | 杭州长川科技股份有限公司 | 一种用于集成电路测试的系统及其扫描测试及显示方法 |
CN113359007B (zh) * | 2021-05-31 | 2023-03-24 | 绍兴中芯集成电路制造股份有限公司 | 晶圆测试图的显示方法及系统 |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3204144A (en) * | 1963-02-05 | 1965-08-31 | California Instr Corp | Oscilloscope control circuitry |
US4720870A (en) * | 1985-06-18 | 1988-01-19 | Billiotte Jean Marie | Method of automatically and electronically analyzing patterns in order to distinguish symmetrical perceptible areas in a scene together with their centers of symmetry |
US4764721A (en) * | 1987-03-24 | 1988-08-16 | Tektronix, Inc. | Locking scales to waveform displays |
US5256578A (en) * | 1991-12-23 | 1993-10-26 | Motorola, Inc. | Integral semiconductor wafer map recording |
US5307421A (en) * | 1992-10-14 | 1994-04-26 | Commissariat A L'energie Atomique | Process for producing a synthesized reference image for the inspection of objects and apparatus for performing the same |
JP2963328B2 (ja) * | 1994-03-17 | 1999-10-18 | 富士通株式会社 | 半導体ウェハのウェハマップ作成方法及び作成装置 |
EP0675366B1 (en) * | 1994-03-31 | 2005-01-12 | Tokyo Electron Limited | Probe system and probe method |
SG54995A1 (en) * | 1996-01-31 | 1998-12-21 | Texas Instr Singapore Pet Ltd | Method and apparatus for aligning the position of die on a wafer table |
US6113646A (en) * | 1997-12-04 | 2000-09-05 | Micron Technology, Inc. | Method of selecting layout of integrated circuit probe card |
SG99277A1 (en) * | 1998-02-05 | 2003-10-27 | Texas Instr Singapore Pte Ltd | Partial semionductor wafer processing with multiple cuts of random sizes |
-
2000
- 2000-01-13 JP JP2000010005A patent/JP2001144148A/ja active Pending
- 2000-10-27 TW TW089122737A patent/TW480639B/zh not_active IP Right Cessation
- 2000-11-13 US US09/711,704 patent/US6552527B1/en not_active Expired - Fee Related
-
2001
- 2001-05-12 CN CNB018026052A patent/CN1263110C/zh not_active Expired - Fee Related
- 2001-05-12 WO PCT/US2001/015331 patent/WO2002093185A1/en active Application Filing
Also Published As
Publication number | Publication date |
---|---|
TW480639B (en) | 2002-03-21 |
JP2001144148A (ja) | 2001-05-25 |
CN1388987A (zh) | 2003-01-01 |
US6552527B1 (en) | 2003-04-22 |
WO2002093185A1 (en) | 2002-11-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7072786B2 (en) | Inspection system setup techniques | |
US11450122B2 (en) | Methods and systems for defect inspection and review | |
US6314379B1 (en) | Integrated defect yield management and query system | |
US20060259177A1 (en) | Method and system for aggregating and combining manufacturing data for analysis | |
JP3812185B2 (ja) | 欠陥分類方法およびその装置 | |
EP1909318A3 (en) | Process management system | |
US20200064398A1 (en) | Inspection system, wafer map display, wafer map display method, and computer program | |
CN117612962A (zh) | 用于自动视觉缺陷检查之后的电子裸片覆墨的系统和方法 | |
CN1263110C (zh) | 用于半导体测试系统的晶片图象显示装置和方法 | |
US20020000826A1 (en) | Semiconductor parametric testing apparatus | |
CN117333424A (zh) | 晶圆缺陷评估方法、装置、存储器芯片和可读存储介质 | |
US20050052197A1 (en) | Multi-tool manager | |
US20060250906A1 (en) | Method and system for correlating and combining production and non-production data for analysis | |
US6774620B2 (en) | Wafer map display apparatus and method for semiconductor test system for displaying an image of wafer and IC chips with optimum display size | |
CN109596639A (zh) | 缺陷检测系统及缺陷检测方法 | |
US5640098A (en) | IC fault analysis system having charged particle beam tester | |
JPH08124977A (ja) | 半導体装置不良解析システム | |
CN1767164A (zh) | 具自动回复功能的晶片测试装置与晶片测试方法 | |
JP2000306395A (ja) | 半導体不良解析システムおよびその方法並びに半導体の製造方法 | |
US20050039089A1 (en) | System and method for analysis of cache array test data | |
TWI300887B (en) | Method for managing wafer defect | |
CN112014719A (zh) | 量产芯片的筛选方法及装置 | |
CN206332009U (zh) | 无墨点晶圆外观检查系统 | |
US7137085B1 (en) | Wafer level global bitmap characterization in integrated circuit technology development | |
US20050114058A1 (en) | Method for analyzing inspected data, apparatus and its program |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
C17 | Cessation of patent right | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20060705 Termination date: 20100512 |