JP2963328B2 - 半導体ウェハのウェハマップ作成方法及び作成装置 - Google Patents

半導体ウェハのウェハマップ作成方法及び作成装置

Info

Publication number
JP2963328B2
JP2963328B2 JP4747594A JP4747594A JP2963328B2 JP 2963328 B2 JP2963328 B2 JP 2963328B2 JP 4747594 A JP4747594 A JP 4747594A JP 4747594 A JP4747594 A JP 4747594A JP 2963328 B2 JP2963328 B2 JP 2963328B2
Authority
JP
Japan
Prior art keywords
outline
data
semiconductor chip
semiconductor
wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP4747594A
Other languages
English (en)
Other versions
JPH07263499A (ja
Inventor
克己 大倉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu VLSI Ltd
Fujitsu Ltd
Original Assignee
Fujitsu VLSI Ltd
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu VLSI Ltd, Fujitsu Ltd filed Critical Fujitsu VLSI Ltd
Priority to JP4747594A priority Critical patent/JP2963328B2/ja
Publication of JPH07263499A publication Critical patent/JPH07263499A/ja
Application granted granted Critical
Publication of JP2963328B2 publication Critical patent/JP2963328B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は半導体ウェハのウェハマ
ップ作成装置に関する。半導体装置の製造では、半導体
ウェハの状態で複数の半導体チップのプロセス処理が行
われ、このプロセス処理の後、各半導体チップのプロー
ブテストが行われる。この後、ウェハはダイシングライ
ンに沿って切断され、各半導体チップが分離される。こ
の後、各チップは切断前のウェハ上における相対位置に
保持されてダイスボンダに搬送され、ダイスボンダによ
りアセンブリ処理が施される。このアセンブリ処理にお
いて、処理対象とすべきチップを容易に判別するため
に、半導体ウェハのウェハマップが使用されるが、この
ウェハマップを容易に作成できることが望まれている。
【0002】
【従来の技術】従来の半導体ウェハのウェハマップの作
成方法として特開昭60−53042号公報に開示され
るものがある。この作成方法では、X,Y方向に動作す
る移動手段にウェハを固定する。このウェハには二次元
的にダイシングラインが形成され、ウェハはそのダイシ
ングラインと移動手段の移動方向とが合致するように固
定される。移動手段がX方向及びY方向に移動され、第
1のセンサ(容量センサ)によってウェハ上を相対的に
走査し、第1のセンサと接続した制御手段によりウェハ
の中心点が測定される。この後、移動手段が別の領域に
移され、前記制御手段によりその領域に位置する第2の
センサ(レーザー測長器)の中心とウェハの中心点とが
一致させられる。移動手段がX方向及びY方向に移動さ
れ、第2のセンサによってウェハ上を相対的に走査し、
ウェハの中心点から最初のX方向及びY方向に延びるダ
イシングラインまでの距離が検出され、第2のセンサと
接続した前記制御手段によりその距離が測定される。測
定した中心点からダイシングラインまでの距離及び前記
制御手段に記憶されたX方向のダイシングライン間の寸
方、Y方向のダイシングライン間の寸方により、作成す
べきウェハと同形状のオリエンテーションフラットを有
する円にX方向に延びるダイシングライン及びY方向に
延びるダイシングラインが描かれる。
【0003】
【発明が解決しようとする課題】ところが、従来のウェ
ハマップの作成方法においては、移動手段をX,Y方向
に移動させるための機構や、2個のセンサを必要とする
ため、装置のコストが高くなる。また、ウェハ毎にウェ
ハマップを作成するとともに、ウェハマップを作成する
ために複数の工程が必要となり、作成に時間がかかる。
【0004】本発明は上記問題点を解決するためになさ
れたものであって、その目的は、コストを低減できると
ともに、容易にウェハマップを作成して作成能率を向上
できる半導体ウェハのウェハマップ作成装置を提供する
ことにある。
【0005】
【課題を解決するための手段】上記の目的を達成するた
め、第1の発明は、半導体ウェハのサイズのデータに基
づいて半導体ウェハの外形線を表示器に表示させるとと
もに、半導体ウェハ上に作成される半導体チップのサイ
ズのデータに基づいて半導体チップを作成するためのダ
イシングラインを外形線に重ね合わせて表示させる工程
と、外形線内に完全に含まれる複数の半導体チップを認
識すべき対象としてそれらの半導体チップの存在範囲と
それ以外の範囲とを区別するための識別表示を行わせる
工程と、外形線のデータ、ダイシングラインのデータ及
び半導体チップの存在範囲のデータを記憶手段に記憶さ
せる工程とを備える。
【0006】第2の発明は、外形線及びダイシングライ
ンを相対移動させる工程と、外形線のデータ及びダイシ
ングラインのデータを記憶手段から読み出し、相対移動
後の外形線及びダイシングラインを表示器に表示させる
工程と、相対移動後の外形線内に完全に含まれる半導体
チップの存在範囲とそれ以外の範囲とを区別するための
識別表示を行わせる工程とを備える。
【0007】第3の発明は、外形線内に少なくとも一部
が含まれる任意の半導体チップを認識対象の半導体チッ
プ又は認識対象外の半導体チップとして選択する工程
と、選択された認識対象の半導体チップに対して識別表
示を行わせてそのチップを存在範囲に含め、かつ、選択
された認識対象外の半導体チップに対する識別表示を解
除して存在範囲から除外する工程とを備える。
【0008】第4の発明は、情報を表示するための表示
器と、半導体ウェハのサイズのデータ及び同ウェハ上に
作成される半導体チップのサイズのデータを入力するた
めの入力手段と、ウェハサイズのデータに基づいて半導
体ウェハの外形線を表示器に表示させるとともに、チッ
プサイズのデータに基づいて半導体チップを作成するた
めのダイシングラインを外形線に重ね合わせて表示させ
る第1の表示制御手段と、外形線内に完全に含まれる複
数の半導体チップを認識すべき対象としてそれらの半導
体チップの存在範囲とそれ以外の範囲とを区別するため
の識別表示を行わせる第2の表示制御手段と、第1の表
示制御手段によって表示された外形線のデータ及びダイ
シングラインのデータを記憶するとともに、第2の表示
制御手段によって表示された半導体チップの存在範囲の
データを記憶するための記憶手段とを備える。
【0009】第5の発明は、外形線及びダイシングライ
ンを相対移動させるための操作手段を備える。第1の表
示制御手段は外形線のデータ及びダイシングラインのデ
ータを記憶手段から読み出し、操作手段の操作に基づく
相対移動後の外形線及びダイシングラインを表示器に表
示させる。第2の表示制御手段は相対移動後の外形線内
に完全に含まれる半導体チップの存在範囲とそれ以外の
範囲とを区別するための識別表示を行わせる。
【0010】さらに、第6の発明は、外形線内に少なく
とも一部が含まれる任意の半導体チップを認識対象の半
導体チップ又は認識対象外の半導体チップとして選択す
るための選択手段を備える。第2の表示制御手段は選択
された認識対象の半導体チップに対して識別表示を行わ
せてそのチップを存在範囲に含め、かつ、選択された認
識対象外の半導体チップに対する識別表示を解除して存
在範囲から除外する。
【0011】
【作用】第1及び第4の発明では、ウェハサイズのデー
タ及びチップサイズのデータを入力すると、ウェハの外
形線及びダイシングラインが重ね合わされて表示器に表
示される。外形線内に完全に含まれる複数の半導体チッ
プの存在範囲とそれ以外の範囲とを区別するための識別
表示が行われ、その存在範囲の半導体チップが認識すべ
き対象とされる。表示器に表示された外形線のデータ及
びダイシングラインのデータと、半導体チップの存在範
囲のデータが記憶される。これらのデータに基づいて認
識すべき対象となる半導体チップが容易に判別される。
【0012】第2及び第5の発明では、表示器に表示さ
れた外形線及びダイシングラインを相対移動させること
によって、表示された外形線と半導体チップとの位置関
係を、実際の半導体ウェハと半導体チップとの位置関係
に容易に近似させることができる。そして、相対移動後
の外形線内に完全に含まれる複数の半導体チップの存在
範囲とそれ以外の範囲とを区別するための識別表示が行
われる。
【0013】さらに、第3及び第6の発明では、外形線
内に少なくとも一部が含まれる任意の半導体チップが認
識対象の半導体チップ又は認識対象外の半導体チップと
して変更される。そのため、実際の半導体ウェハにおい
て欠けのないチップが表示器の表示においては存在範囲
に一部しか含まれないとき、その表示された半導体チッ
プを存在範囲に含めることが可能になる。また、実際の
半導体ウェハにおける位置決め用や条件確認用のモニタ
ーチップや、傷等のある不良チップを存在範囲から除外
することが可能になる。
【0014】
【実施例】以下、本発明を具体化した一実施例を図面に
従って説明する。図1には本実施例のウェハマップ作成
装置1が示されている。作成装置1はCPU2、ウェハ
マップを作成するための制御プログラムを記憶したプロ
グラムメモリ3、記憶手段としての半導体メモリ4を備
える。作成装置1は情報を表示するための表示器として
のCRT5を備える。CRT5は入力手段、選択手段及
び操作手段としてのキーボード6を備えるとともに、選
択手段及び操作手段としてのマウス7を備えている。さ
らに、設計装置1には記憶手段としての出力ファイル8
を備えられ、出力ファイル8には設計装置1によって作
成されたウェハマップのデータが格納される。
【0015】CPU2は前記制御プログラムとともに、
第1及び第2の表示制御手段を構成する。CPU2には
キーボード6のキー操作に基づいて作成しようとする半
導体ウェハのサイズのデータ及び同ウェハ上に作成され
る半導体チップのサイズのデータが入力される。CPU
2は入力されたウェハサイズのデータに基づいてグラフ
ィック処理を行い、図2に示すように半導体ウェハの外
形線10をCRT5に表示させる。また、CPU2は入
力されたチップサイズのデータに基づいてグラフィック
処理を行い、X,Y方向に延びる複数のダイシングライ
ン11,12を前記外形線10に重ね合わせてCRT5
に表示させる。これらのダイシングライン11,12に
よって複数の半導体チップ13が作成される。なお、図
2ではウェハサイズ(直径)は100mmに設定され、
チップサイズは10mm(X方向)×10mm(Y方
向)に設定されている。また、CRT5の画素(ドッ
ト)の間隔は、1画素当たり10μmに設定されてい
る。
【0016】CPU2によって作成された図2に示す外
形線10のデータ、CRT5における外形線10の位置
データ、ダイシングライン11,12のデータ、及びC
RT5におけるダイシングライン11,12の位置デー
タはメモリ4に記憶される。
【0017】次に、キーボード6の操作に基づいてダイ
シングライン11,12の移動処理が指示されるととも
に、キー操作によってX,Y方向の移動量Δx,Δyの
データが入力される。移動量Δx,Δyは正又は負の値
をとることができる。
【0018】すると、CPU2はメモリ4からダイシン
グライン11,12のデータを読み出し、それらの位置
データに移動量データを加算して新たな位置データを算
出する。CPU2は外形線10の表示位置は固定したま
ま、新たな位置データに基づいてダイシングライン1
1,12を外形線10に対して相対移動させ、移動後の
外形線及びダイシングラインを表示器に表示させる。こ
の相対移動によって、CRT5に表示された外形線10
及びダイシングライン11,12の位置関係を、実際の
半導体ウェハと半導体チップとの位置関係に近似させる
ことができる。
【0019】図2において、Δxが正の値である場合、
ダイシングライン11,12は下方向に移動され、Δx
が負の値である場合、ダイシングライン11,12は上
方向に移動される。また、Δyが正の値である場合、ダ
イシングライン11,12は右方向に移動され、Δyが
負の値である場合、ダイシングライン11,12は左方
向に移動される。すなわち、ダイシングライン11,1
2は移動量Δx,Δyの値に基づいて図2の上下左右に
移動される。
【0020】従って、移動量Δx,Δyとして正の値が
入力されると、CPU2は図3に示すように、ダイシン
グライン11,12を破線で示す位置から実線で示す位
置に移動させ、前記外形線10及び実線で示される新た
なダイシングライン11,12を表示させる。
【0021】その結果、メモリ4に記憶されたダイシン
グライン11,12の位置データは、図3に示す新たな
ダイシングライン11,12の位置データに更新され
る。なお、ダイシングライン11,12の移動処理はマ
ウス7によって行うこともできる。この場合にはマウス
7の操作に基づいてCRT5上でダイシングライン1
1,12の移動位置がカーソルによって指示される。す
ると、CPU2はそのX,Y方向の移動量Δx,Δyを
算出し、その算出結果に基づいてダイシングライン1
1,12を移動させる。
【0022】ダイシングラインの移動が完了すると、C
PU2は、図4に示すように外形線10内に完全に含ま
れる複数の半導体チップ13の存在範囲20(斜線で示
す)を判別する。そして、CPU2は存在範囲20を例
えばグラフィック処理で塗りつぶし又は高輝度で表示さ
せることにより、存在範囲20とそれ以外の範囲とを区
別するための識別表示を行う。それにより、存在範囲2
0に含まれる複数の半導体チップ13が認識すべき対象
として判別される。
【0023】CPU2によって作成された図4に示す存
在範囲20のデータがメモリ4に記憶される。次に、キ
ーボード6の操作に基づいてチップの変更処理が指示さ
れるとともに、キー操作によって外形線10内に少なく
とも一部が含まれる任意の半導体チップが認識対象又は
認識対象外の半導体チップとして選択される。
【0024】例えば、図4において、実際の半導体ウェ
ハにおいて完全な製品でない2つの位置決め用チップ1
3a及び条件確認用のモニターチップ13cが認識対象
外のチップとして選択される。実際の半導体ウェハにお
いて傷等のある不良チップも認識対象外のチップとして
選択される。また、実際の半導体ウェハにおいては欠け
のないチップであるにもかかわらず、CRT5の表示に
おいては外形線10内に一部しか含まれない2つのチッ
プ13bが認識対象のチップとして選択される。なお、
このチップの選択も前記マウス7の操作に基づいて行う
ことができる。
【0025】すると、CPU2はメモリ4から前記存在
範囲20のデータを読み出す。CPU2は対象外チップ
として選択された位置決め用チップ13a及び条件確認
用のモニターチップ13cに対する前記識別表示を解除
し、図5に示すようにチップ13a,13cを存在範囲
20から除外する。また、CPU2は対象チップとして
選択されたチップ13bに対して前記識別表示を行っ
て、図5に示すようにチップ13bを存在範囲20に含
める。
【0026】その結果、メモリ4に記憶された存在範囲
20のデータは、図5に示す新たな存在範囲20のデー
タに更新される。チップの変更処理が完了すると、CP
U2は図6に示すように、互いに隣接する一対のダイシ
ングライン12間を右方から順に座標X0〜X9とする
とともに、互いに隣接する一対のダイシングライン11
間を上方から順に座標Y0〜Y9とする。CPU2は座
標X0〜X9の1つと座標Y0〜Y9の1つでチップの
アドレスを定義する。そして、CPU2は前記存在範囲
20に含まれるチップ13に対応するアドレスにデータ
「1」を格納し、存在範囲20に含まれないチップに対
応するアドレスにデータ「0」を格納し、このデータを
メモリ4に記憶させる。例えば、図6において、(X
0,Y0),(X0,Y1),・・・等のアドレスには
「0」が格納され、(X1,Y2),(X1,Y3),
・・・等のアドレスには「1」が格納される。
【0027】図6に示す全アドレスについてメモリ4に
データ「1」,「0」が記憶されると、ウェハマップの
データが完成し、このウェハマップデータは出力ファイ
ル8に転送され、ファイル8に格納される。
【0028】この出力ファイル8はダイシングされた半
導体チップのアセンブリ処理を行うダイスボンダに装着
される。ダイスボンダはファイル8に記憶されたウェハ
マップデータにおいてデータ「1」が格納されているア
ドレスに対応するチップのみを認識する。
【0029】そのため、ダイスボンダにおけるチップ認
識の作業能率を向上することができる。ダイスボンダは
処理対象として認識した半導体チップにプローブテスト
の結果であるインクマークがあるか否かを判定する。ダ
イスボンダはインクマークのない良品のチップであれ
ば、そのチップに対応するウェハマップのアドレスに例
えば、データ「G」を格納し、インクマークのある不良
品のチップであれば、そのチップに対応するウェハマッ
プのアドレスに例えば、データ「N」を格納する。
【0030】このデータは後工程のダイボンディングで
活用できる。このように、本実施例のウェハマップ作成
装置1では、半導体チップのプローブテストの結果チッ
プに付加されるインクマークの有無を判定させる際に用
いられるウェハマップのデータを簡単な操作で容易に作
成することができる。また、作成装置1は従来のように
複雑な機構が不要であるため、設計装置1のコストを低
減することができる。
【0031】また、作成装置1はCRT5に表示された
外形線10と半導体チップとの位置関係を、実際の半導
体ウェハと半導体チップとの位置関係に容易に近似させ
ることができる。また、外形線10内に完全に含まれる
複数の半導体チップの存在範囲20を識別表示すること
により、チップを認識するための存在範囲20を必要最
小限にすることができる。
【0032】また、作成装置1は、任意の半導体チップ
を認識対象又は認識対象外のチップとして選択すること
により、そのチップを存在範囲20に含めたり、除外し
たりする変更処理を容易に行うことができる。
【0033】また、本実施例の作成装置1は、ウェハサ
イズ及びチップサイズが等しい複数のウェハに対しては
1枚目のウェハについてウェハマップを作成すれば、そ
のウェハマップを2枚目以降のウェハのウェハマップと
して利用できる。そのため、ウェハマップの作成時間を
短縮することができる。
【0034】なお、外形線10とダイシングライン1
1,12との相対移動は、ダイシングライン11,12
の表示位置を固定し、外形線10をダイシングライン1
1,12に対して相対移動させるようにしてもよい。
【0035】表示器・・・この明細書において、表示器
とは視覚情報を電気的に表示できるものを意味し、CR
T以外に液晶ディスプレイ、プラズマディスプレイ等を
含む。
【0036】
【発明の効果】以上詳述したように、第1及び第4の発
明によれば、コストを低減できるとともに、容易にウェ
ハマップを作成して作成能率を向上することができる。
【0037】第2及び第5の発明によれば、外形線と半
導体チップとの位置関係を、実際の半導体ウェハと半導
体チップとの位置関係に容易に近似させることができ
る。また、チップを認識するための存在範囲を必要最小
限にすることができる。
【0038】さらに、第3及び第6の発明によれば、認
識する半導体チップの変更処理を容易に行うことができ
る。
【図面の簡単な説明】
【図1】本発明を具体化した一実施例のウェハマップ作
成装置を示すブロック図である。
【図2】ウェハサイズ及びチップサイズの入力後のCR
Tの表示を示す説明図である。
【図3】ウェハの外形線及びダイシングラインの相対移
動時のCRTの表示を示す説明図である。
【図4】半導体チップの存在範囲の識別表示を示す説明
図である。
【図5】チップの変更処理後の半導体チップの存在範囲
の識別表示を示す説明図である。
【図6】ウェハマップデータを示す説明図である。
【符号の説明】
2 第1及び第2の表示制御手段としてのCPU 4 記憶手段としての半導体メモリ 5 表示器としてのCRT 6 入力手段、操作手段及び選択手段としてのキーボー
ド 8 記憶手段としての出力ファイル 10 外形線 11,12 ダイシングライン 13 半導体チップ 20 存在範囲

Claims (6)

    (57)【特許請求の範囲】
  1. 【請求項1】 半導体ウェハのサイズのデータに基づい
    て半導体ウェハの外形線(10)を表示器(5)に表示
    させるとともに、前記半導体ウェハ上に作成される半導
    体チップ(13)のサイズのデータに基づいて半導体チ
    ップ(13)を作成するためのダイシングライン(1
    1,12)を前記外形線(10)に重ね合わせて表示さ
    せる工程と、 前記外形線(10)内に完全に含まれる複数の半導体チ
    ップ(13)を認識すべき対象としてそれらの半導体チ
    ップ(13)の存在範囲(20)とそれ以外の範囲とを
    区別するための識別表示を行わせる工程と、 前記外形線のデータ、ダイシングラインのデータ及び前
    記半導体チップの存在範囲(20)のデータを記憶手段
    (4,8)に記憶させる工程とを備える半導体ウェハの
    ウェハマップ作成方法。
  2. 【請求項2】 前記外形線(10)及びダイシングライ
    ン(11,12)を相対移動させる工程と、 前記外形線(10)のデータ及びダイシングラインのデ
    ータを前記記憶手段(4)から読み出し、前記相対移動
    後の外形線(10)及びダイシングライン(11,1
    2)を前記表示器(5)に表示させる工程と、 前記相対移動後の外形線(10)内に完全に含まれる半
    導体チップ(13)の存在範囲(20)とそれ以外の範
    囲とを区別するための識別表示を行わせる工程とを備え
    る請求項1に記載の半導体ウェハのウェハマップ作成方
    法。
  3. 【請求項3】 前記外形線(10)内に少なくとも一部
    が含まれる任意の半導体チップを認識対象の半導体チッ
    プ又は認識対象外の半導体チップとして選択する工程
    と、 前記選択された認識対象の半導体チップに対して識別表
    示を行わせてそのチップを前記存在範囲(20)に含
    め、かつ、選択された認識対象外の半導体チップに対す
    る識別表示を解除して前記存在範囲(20)から除外す
    る工程とからなる請求項1又は2に記載の半導体ウェハ
    のウェハマップ作成方法。
  4. 【請求項4】 情報を表示するための表示器(5)と、 半導体ウェハのサイズのデータ及び同ウェハ上に作成さ
    れる半導体チップのサイズのデータを入力するための入
    力手段(6)と、 前記ウェハサイズのデータに基づいて前記半導体ウェハ
    の外形線(10)を前記表示器(5)に表示させるとと
    もに、前記チップサイズのデータに基づいて半導体チッ
    プ(13)を作成するためのダイシングライン(11,
    12)を前記外形線(10)に重ね合わせて表示させる
    第1の表示制御手段(2)と、 前記外形線(10)内に完全に含まれる複数の半導体チ
    ップ(13)を認識すべき対象としてそれらの半導体チ
    ップ(13)の存在範囲(20)とそれ以外の範囲とを
    区別するための識別表示を行わせる第2の表示制御手段
    (2)と、 前記第1の表示制御手段(2)によって表示された外形
    線のデータ及びダイシングラインのデータを記憶すると
    ともに、前記第2の表示制御手段(2)によって表示さ
    れた半導体チップの存在範囲(20)のデータを記憶す
    るための記憶手段(4,8)とを備える半導体ウェハの
    ウェハマップ作成装置。
  5. 【請求項5】 前記外形線(10)及びダイシングライ
    ン(11,12)を相対移動させるための操作手段
    (6)を備え、 前記第1の表示制御手段(2)は外形線のデータ及びダ
    イシングラインのデータを前記記憶手段(4)から読み
    出し、前記操作手段(6)の操作に基づく相対移動後の
    外形線(10)及びダイシングライン(11,12)を
    前記表示器(5)に表示させることと、 前記第2の表示制御手段(2)は相対移動後の外形線
    (10)内に完全に含まれる半導体チップ(13)の存
    在範囲(20)とそれ以外の範囲とを区別するための識
    別表示を行わせることとからなる請求項4に記載の半導
    体ウェハのウェハマップ作成装置。
  6. 【請求項6】 前記外形線(10)内に少なくとも一部
    が含まれる任意の半導体チップを認識対象の半導体チッ
    プ又は認識対象外の半導体チップとして選択するための
    選択手段(6)を備え、 前記第2の表示制御手段(2)は前記選択された認識対
    象の半導体チップに対して前記識別表示を行わせてその
    チップを前記存在範囲(20)に含め、かつ、選択され
    た認識対象外の半導体チップに対する識別表示を解除し
    て前記存在範囲(20)から除外することとからなる請
    求項4又は5に記載の半導体ウェハのウェハマップ作成
    装置。
JP4747594A 1994-03-17 1994-03-17 半導体ウェハのウェハマップ作成方法及び作成装置 Expired - Lifetime JP2963328B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4747594A JP2963328B2 (ja) 1994-03-17 1994-03-17 半導体ウェハのウェハマップ作成方法及び作成装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4747594A JP2963328B2 (ja) 1994-03-17 1994-03-17 半導体ウェハのウェハマップ作成方法及び作成装置

Publications (2)

Publication Number Publication Date
JPH07263499A JPH07263499A (ja) 1995-10-13
JP2963328B2 true JP2963328B2 (ja) 1999-10-18

Family

ID=12776173

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4747594A Expired - Lifetime JP2963328B2 (ja) 1994-03-17 1994-03-17 半導体ウェハのウェハマップ作成方法及び作成装置

Country Status (1)

Country Link
JP (1) JP2963328B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10141227B1 (en) 2017-07-14 2018-11-27 Nxp Usa, Inc. Method and system for achieving semiconductor-based circuits or systems having multiple components with one or more matched or similar characteristics or features

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SG99277A1 (en) * 1998-02-05 2003-10-27 Texas Instr Singapore Pte Ltd Partial semionductor wafer processing with multiple cuts of random sizes
KR100381585B1 (ko) * 1999-11-12 2003-04-26 가부시키가이샤 아드반테스트 반도체 시험 장치의 웨이퍼 맵 표시 장치 및 표시 방법
JP2001144148A (ja) * 2001-05-12 2001-05-25 Advantest Corp 半導体試験装置のウエハマップ表示装置
KR100620727B1 (ko) * 2004-12-29 2006-09-13 동부일렉트로닉스 주식회사 반도체 검사 장치
JP4694900B2 (ja) * 2005-06-28 2011-06-08 株式会社ディスコ レーザー加工方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10141227B1 (en) 2017-07-14 2018-11-27 Nxp Usa, Inc. Method and system for achieving semiconductor-based circuits or systems having multiple components with one or more matched or similar characteristics or features

Also Published As

Publication number Publication date
JPH07263499A (ja) 1995-10-13

Similar Documents

Publication Publication Date Title
JP4571763B2 (ja) 画像処理装置、およびボンディング装置
JP4492654B2 (ja) 3次元計測方法および3次元計測装置
JP2011191312A (ja) 画像処理装置
JP4446609B2 (ja) 画像処理方法および装置
KR20100017396A (ko) 3차원 계측을 행하는 화상 처리 장치 및 화상 처리 방법
JP7001494B2 (ja) ウェハ観察装置
JP2009122046A (ja) 欠陥検査方法及び欠陥検査装置
JP4776259B2 (ja) パターン評価方法、パターン位置合わせ方法およびプログラム
US20020166885A1 (en) Image processing method, an image processing device and a bonding apparatus
JP2963328B2 (ja) 半導体ウェハのウェハマップ作成方法及び作成装置
CN101398938B (zh) 图像处理装置、图像处理系统及图像处理方法
US20110174865A1 (en) Method of teaching eyepoints for wire bonding and related semiconductor processing operations
JP4788475B2 (ja) 画像処理装置および画像処理方法
JP4041060B2 (ja) 画像処理装置、画像処理方法
WO2006059662A1 (ja) 表示デバイスの検査装置および検査方法
US20230066200A1 (en) Workpiece image analyzing device, workpiece image analyzing method, and program
JP2020134424A (ja) 分光検査方法、画像処理装置、及びロボットシステム
JP4795146B2 (ja) 電子ビーム装置,プローブ制御方法及びプログラム
JP2592952B2 (ja) 検査支援装置
JP4447441B2 (ja) 変位センサ及び変位計測方法
JP3175917B2 (ja) 誤配線検査装置および方法
JP7152973B2 (ja) 検査条件作成支援装置、検査条件作成支援方法、検査条件作成支援プログラムおよび記録媒体
JP2002190021A (ja) 位置検出装置および方法
JP3621222B2 (ja) 半導体基板のパターン配列認識方法
JPH06333008A (ja) 画像輪郭指定用入力装置

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19990727