JP2001144148A - 半導体試験装置のウエハマップ表示装置 - Google Patents
半導体試験装置のウエハマップ表示装置Info
- Publication number
- JP2001144148A JP2001144148A JP2000010005A JP2000010005A JP2001144148A JP 2001144148 A JP2001144148 A JP 2001144148A JP 2000010005 A JP2000010005 A JP 2000010005A JP 2000010005 A JP2000010005 A JP 2000010005A JP 2001144148 A JP2001144148 A JP 2001144148A
- Authority
- JP
- Japan
- Prior art keywords
- chip
- display
- wafer
- size
- information
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/282—Testing of electronic circuits specially adapted for particular applications not provided for elsewhere
- G01R31/2831—Testing of materials or semi-finished products, e.g. semiconductor wafers or substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Abstract
(57)【要約】
【課題】ウエハマップ表示のウィンドウサイズに対応し
た大きさでチップと文字を表示可能とする半導体試験装
置のウエハマップ表示装置を提供する。 【解決手段】表示装置上でウエハマップを表示するウィ
ンドウサイズの情報をウィンドウ管理装置から随時取得
する手段を具備し、半導体試験装置から１チップのウエ
ハ上のＸＹチップアドレス情報を受信した都度、これま
でに受信した各チップのウエハ上のＸＹチップアドレス
情報に基づいて各チップがウィンドウサイズ内に納まる
チップ表示サイズを算出する手段を具備し、算出したチ
ップ表示サイズの表示領域へ個々のチップの検査結果情
報であるカテゴリ情報を所定のウエハマップ表示形態で
表示更新する手段とを備える半導体試験装置のウエハマ
ップ表示装置。
た大きさでチップと文字を表示可能とする半導体試験装
置のウエハマップ表示装置を提供する。 【解決手段】表示装置上でウエハマップを表示するウィ
ンドウサイズの情報をウィンドウ管理装置から随時取得
する手段を具備し、半導体試験装置から１チップのウエ
ハ上のＸＹチップアドレス情報を受信した都度、これま
でに受信した各チップのウエハ上のＸＹチップアドレス
情報に基づいて各チップがウィンドウサイズ内に納まる
チップ表示サイズを算出する手段を具備し、算出したチ
ップ表示サイズの表示領域へ個々のチップの検査結果情
報であるカテゴリ情報を所定のウエハマップ表示形態で
表示更新する手段とを備える半導体試験装置のウエハマ
ップ表示装置。
Description
【０００１】
【発明の属する技術分野】この発明は、半導体試験装置
のウエハマップ表示装置に関する。特に、ウエハ上の全
チップ個数情報が予め得られない場合においても表示装
置上の指定のウィンドウサイズ内に最適な大きさでウエ
ハマップ全体を表示可能とする半導体試験装置のウエハ
マップ表示装置に関する。
のウエハマップ表示装置に関する。特に、ウエハ上の全
チップ個数情報が予め得られない場合においても表示装
置上の指定のウィンドウサイズ内に最適な大きさでウエ
ハマップ全体を表示可能とする半導体試験装置のウエハ
マップ表示装置に関する。
【０００２】
【従来の技術】ウエハマップ表示はウエハ上の各チップ
と全体の特性分布を一目瞭然に表示する。このウエハマ
ップ表示は製造プロセス上における歩留まりや品質維持
等の生産評価の観点から重要な判定情報となっている。
一方で、ウエハマップ表示の画面は、表示画面上で他の
アプリケーションツールの表示と共にウィンドウ表示さ
れる為、一定したウィンドウ画面ではなく、随時ウィン
ドウサイズの変更を伴う。
と全体の特性分布を一目瞭然に表示する。このウエハマ
ップ表示は製造プロセス上における歩留まりや品質維持
等の生産評価の観点から重要な判定情報となっている。
一方で、ウエハマップ表示の画面は、表示画面上で他の
アプリケーションツールの表示と共にウィンドウ表示さ
れる為、一定したウィンドウ画面ではなく、随時ウィン
ドウサイズの変更を伴う。
【０００３】従来技術について、図４と、図５と、を参
照して以下に説明する。先ず、システムの全体構成を説
明する。本願に係る要部構成の一例は、図４に示すよう
に、試験装置本体と、テストステーションと、プローバ
と、ワークステーション（ＷＳ）と、ウエハマップ表示
アプリケーションと、入力手段と、記憶媒体と、表示装
置とがある。
照して以下に説明する。先ず、システムの全体構成を説
明する。本願に係る要部構成の一例は、図４に示すよう
に、試験装置本体と、テストステーションと、プローバ
と、ワークステーション（ＷＳ）と、ウエハマップ表示
アプリケーションと、入力手段と、記憶媒体と、表示装
置とがある。
【０００４】シリコン等のウエハ上には被試験デバイス
となる複数チップがＸＹ格子状に形成されている。プロ
ーバは、１つ若しくは複数チップを同時に電気的に試験
してウエハ単位で搬送交換できるハンドリング装置であ
り、チップの電極パッドへプローブピンを電気的にコン
タクトさせて半導体試験装置側とチップとを電気的に接
続する。ここでは１つのチップを順次試験実施する場合
と仮定する。ウエハ上に形成されている個々のチップは
ウエハ上におけるＸ軸とＹ軸のロケーションを示すＸＹ
チップアドレス情報ＬＣと、試験結果と共にＷＳ側へ供
給される。
となる複数チップがＸＹ格子状に形成されている。プロ
ーバは、１つ若しくは複数チップを同時に電気的に試験
してウエハ単位で搬送交換できるハンドリング装置であ
り、チップの電極パッドへプローブピンを電気的にコン
タクトさせて半導体試験装置側とチップとを電気的に接
続する。ここでは１つのチップを順次試験実施する場合
と仮定する。ウエハ上に形成されている個々のチップは
ウエハ上におけるＸ軸とＹ軸のロケーションを示すＸＹ
チップアドレス情報ＬＣと、試験結果と共にＷＳ側へ供
給される。
【０００５】試験装置本体とテストステーションとによ
る半導体試験装置は、テストステーションを介してプロ
ーバと電気的に接続されて、ウエハ上の複数チップを所
定の順番で測定実施し、１個のチップ測定が完了する
と、当該チップの検査結果情報である良否判定情報（Ｐ
ＡＳＳ／ＦＡＩＬ）とカテゴリ情報ＣＡＴを、ウエハ上
のＸＹチップアドレス情報ＬＣと共に通信回線を通じて
ＷＳへ供給する。ＷＳは、上記半導体試験装置から１チ
ップ単位の検査結果情報（ウエハ上のＸＹチップアドレ
ス情報ＬＣと試験結果のＰＡＳＳ／ＦＡＩＬ情報とカテ
ゴリ情報ＣＡＴ）を受信した都度、ウエハマップ表示ア
プリケーションへ供給し、更に記憶媒体へ保存格納す
る。
る半導体試験装置は、テストステーションを介してプロ
ーバと電気的に接続されて、ウエハ上の複数チップを所
定の順番で測定実施し、１個のチップ測定が完了する
と、当該チップの検査結果情報である良否判定情報（Ｐ
ＡＳＳ／ＦＡＩＬ）とカテゴリ情報ＣＡＴを、ウエハ上
のＸＹチップアドレス情報ＬＣと共に通信回線を通じて
ＷＳへ供給する。ＷＳは、上記半導体試験装置から１チ
ップ単位の検査結果情報（ウエハ上のＸＹチップアドレ
ス情報ＬＣと試験結果のＰＡＳＳ／ＦＡＩＬ情報とカテ
ゴリ情報ＣＡＴ）を受信した都度、ウエハマップ表示ア
プリケーションへ供給し、更に記憶媒体へ保存格納す
る。
【０００６】表示装置は、ウィンドウ形態で画面表示さ
れる表示装置である。本願に係るウエハマップ表示画面
は、図５（ａ）に示すように単一のウィンドウ画面で表
示される場合はまれであり、通常は図５（ｂ）に示すよ
うに他のアプリケーションツールのウィンドウ画面と共
存した状態のウィンドウサイズＷsizeで使用される。ま
た、ウエハマップ表示のウィンドウサイズＷsizeは作業
者からの入力手段であるマウス入力等によって随時変更
される。
れる表示装置である。本願に係るウエハマップ表示画面
は、図５（ａ）に示すように単一のウィンドウ画面で表
示される場合はまれであり、通常は図５（ｂ）に示すよ
うに他のアプリケーションツールのウィンドウ画面と共
存した状態のウィンドウサイズＷsizeで使用される。ま
た、ウエハマップ表示のウィンドウサイズＷsizeは作業
者からの入力手段であるマウス入力等によって随時変更
される。
【０００７】従来のウエハマップ表示アプリケーション
では、一定の大きさとするチップ表示サイズＣＳで表示
する。この為、チップ個数の異なるウエハや、ウエハ上
のＸＹチップ配列状況が異なるウエハに伴ってウエハ全
体を表示するのに必要とするウィンドウサイズが異なっ
てくる。尚、各チップ表示サイズＣＳの表示内容の一例
としては、ＰＡＳＳ／ＦＡＩＬ情報に基づいて緑／赤色
のカラー表示、若しくはカテゴリ情報ＣＡＴに基づく所
定の色別でカラー表示する。次に、実際の表示例を図５
に示す。第１に、図５（ａ）に示す大きなウィンドウサ
イズＷsize（図５Ａ参照）の場合においては、全てのチ
ップがウィンドウ画面内に支障なく表示されているが、
固定したチップ表示サイズＣＳの為、大きなウィンドウ
サイズＷsizeにもかかわらずウエハマップの表示が小さ
く表示され、未利用領域（図５Ｃ参照）が生じて、最適
な大きさで表示されないという難点がある。第２に、図
５（ｂ）に示す他のアプリケーションウィンドウ画面
（図５Ｆ、Ｇ参照）に伴って小さなウィンドウサイズＷ
size（図５Ｄ参照）となる場合においては、全てのチッ
プがウィンドウ画面内に表示されない状態となる。この
結果、このウィンドウ画面からはウエハ全体の評価確認
ができない為、画面をマウス等でスクロールさせる煩わ
しさを生じる難点がある。更に、ウエハ全体の特性分布
等を一目瞭然に確認できないという実用的な難点もあ
る。
では、一定の大きさとするチップ表示サイズＣＳで表示
する。この為、チップ個数の異なるウエハや、ウエハ上
のＸＹチップ配列状況が異なるウエハに伴ってウエハ全
体を表示するのに必要とするウィンドウサイズが異なっ
てくる。尚、各チップ表示サイズＣＳの表示内容の一例
としては、ＰＡＳＳ／ＦＡＩＬ情報に基づいて緑／赤色
のカラー表示、若しくはカテゴリ情報ＣＡＴに基づく所
定の色別でカラー表示する。次に、実際の表示例を図５
に示す。第１に、図５（ａ）に示す大きなウィンドウサ
イズＷsize（図５Ａ参照）の場合においては、全てのチ
ップがウィンドウ画面内に支障なく表示されているが、
固定したチップ表示サイズＣＳの為、大きなウィンドウ
サイズＷsizeにもかかわらずウエハマップの表示が小さ
く表示され、未利用領域（図５Ｃ参照）が生じて、最適
な大きさで表示されないという難点がある。第２に、図
５（ｂ）に示す他のアプリケーションウィンドウ画面
（図５Ｆ、Ｇ参照）に伴って小さなウィンドウサイズＷ
size（図５Ｄ参照）となる場合においては、全てのチッ
プがウィンドウ画面内に表示されない状態となる。この
結果、このウィンドウ画面からはウエハ全体の評価確認
ができない為、画面をマウス等でスクロールさせる煩わ
しさを生じる難点がある。更に、ウエハ全体の特性分布
等を一目瞭然に確認できないという実用的な難点もあ
る。
【０００８】
【発明が解決しようとする課題】上述説明したように従
来技術においては、固定したチップ表示サイズＣＳであ
るために最適な大きさでチップを表示することができな
い難点がある。また、チップ個数の異なるウエハや、ウ
エハ上のＸＹチップ配列状況が異なるウエハに伴ってウ
エハ全体を表示するのに必要とするウィンドウサイズが
異なってくる。また、ウエハマップを表示するウィンド
ウサイズＷsizeが小さいとウエハ全体が表示されずウエ
ハやチップの評価確認がやりずらくなる実用上の難点が
ある。そこで、本発明が解決しようとする課題は、ウエ
ハマップ表示のウィンドウサイズに対して、チップ個数
とウエハ上のＸＹチップ配列状況に対応して最適なチッ
プ表示サイズとしてウエハ全体が表示可能とする半導体
試験装置のウエハマップ表示装置を提供することであ
る。
来技術においては、固定したチップ表示サイズＣＳであ
るために最適な大きさでチップを表示することができな
い難点がある。また、チップ個数の異なるウエハや、ウ
エハ上のＸＹチップ配列状況が異なるウエハに伴ってウ
エハ全体を表示するのに必要とするウィンドウサイズが
異なってくる。また、ウエハマップを表示するウィンド
ウサイズＷsizeが小さいとウエハ全体が表示されずウエ
ハやチップの評価確認がやりずらくなる実用上の難点が
ある。そこで、本発明が解決しようとする課題は、ウエ
ハマップ表示のウィンドウサイズに対して、チップ個数
とウエハ上のＸＹチップ配列状況に対応して最適なチッ
プ表示サイズとしてウエハ全体が表示可能とする半導体
試験装置のウエハマップ表示装置を提供することであ
る。
【０００９】
【課題を解決するための手段】第１に、上記課題を解決
するために、半導体ウエハ上に複数チップの回路が形成
され、半導体試験装置がチップ単位に電気的に検査実施
し、前記検査結果情報であるカテゴリ情報ＣＡＴとウエ
ハ上のＸＹチップアドレス情報ＬＣとを受けて表示装置
のウィンドウへウエハマップ形態で所定に表示する半導
体試験装置のウエハマップ表示装置において、表示装置
上でウエハマップを表示するウィンドウサイズＷsizeの
情報をウィンドウ管理装置、例えばＯＳ（オペレーティ
ング・システム）から随時取得する手段を具備し、半導
体試験装置から１チップのウエハ上のＸＹチップアドレ
ス情報ＬＣを受信した都度、これまでに受信した各チッ
プのウエハ上のＸＹチップアドレス情報ＬＣに基づいて
各チップがウィンドウサイズＷsize内に納まるチップ表
示サイズＣＳを算出する手段を具備し、算出したチップ
表示サイズＣＳの表示領域へ個々のチップの検査結果情
報を所定のウエハマップ表示形態で表示更新（リフレッ
シュ表示）する手段とを備えることを特徴とする半導体
試験装置のウエハマップ表示装置である。上記発明によ
れば、ウエハマップ表示のウィンドウサイズＷsizeに対
して、チップ個数とウエハ上のＸＹチップ配列状況に対
応して最適なチップ表示サイズＣＳとしてウエハ全体が
最適に表示可能とする半導体試験装置のウエハマップ表
示装置が実現できる。
するために、半導体ウエハ上に複数チップの回路が形成
され、半導体試験装置がチップ単位に電気的に検査実施
し、前記検査結果情報であるカテゴリ情報ＣＡＴとウエ
ハ上のＸＹチップアドレス情報ＬＣとを受けて表示装置
のウィンドウへウエハマップ形態で所定に表示する半導
体試験装置のウエハマップ表示装置において、表示装置
上でウエハマップを表示するウィンドウサイズＷsizeの
情報をウィンドウ管理装置、例えばＯＳ（オペレーティ
ング・システム）から随時取得する手段を具備し、半導
体試験装置から１チップのウエハ上のＸＹチップアドレ
ス情報ＬＣを受信した都度、これまでに受信した各チッ
プのウエハ上のＸＹチップアドレス情報ＬＣに基づいて
各チップがウィンドウサイズＷsize内に納まるチップ表
示サイズＣＳを算出する手段を具備し、算出したチップ
表示サイズＣＳの表示領域へ個々のチップの検査結果情
報を所定のウエハマップ表示形態で表示更新（リフレッ
シュ表示）する手段とを備えることを特徴とする半導体
試験装置のウエハマップ表示装置である。上記発明によ
れば、ウエハマップ表示のウィンドウサイズＷsizeに対
して、チップ個数とウエハ上のＸＹチップ配列状況に対
応して最適なチップ表示サイズＣＳとしてウエハ全体が
最適に表示可能とする半導体試験装置のウエハマップ表
示装置が実現できる。
【００１０】また、ウィンドウ管理装置からのウィンド
ウサイズＷsizeの変更指示（例えばマウスポインタ指示
やキー入力指示）を受けた都度、これまでに受信した各
チップのウエハ上のＸＹチップアドレス情報ＬＣから、
ウィンドウサイズＷsize内に納まるチップ表示サイズＣ
Ｓを算出し、算出されたチップ表示サイズＣＳで現在表
示中のウエハマップ表示を更新（リフレッシュ表示）す
ることを特徴とする上述半導体試験装置のウエハマップ
表示装置がある。
ウサイズＷsizeの変更指示（例えばマウスポインタ指示
やキー入力指示）を受けた都度、これまでに受信した各
チップのウエハ上のＸＹチップアドレス情報ＬＣから、
ウィンドウサイズＷsize内に納まるチップ表示サイズＣ
Ｓを算出し、算出されたチップ表示サイズＣＳで現在表
示中のウエハマップ表示を更新（リフレッシュ表示）す
ることを特徴とする上述半導体試験装置のウエハマップ
表示装置がある。
【００１１】
【発明の実施の形態】以下に本発明の実施の形態を実施
例と共に図面を参照して詳細に説明する。また、以下の
実施の形態の説明内容によって実用新案登録請求の範囲
を限定するものではないし、更に、実施の形態で説明さ
れている要素や接続関係が解決手段に必須であるとは限
らない。本発明について、図１と、図２と、図３と、を
参照して以下に説明する。
例と共に図面を参照して詳細に説明する。また、以下の
実施の形態の説明内容によって実用新案登録請求の範囲
を限定するものではないし、更に、実施の形態で説明さ
れている要素や接続関係が解決手段に必須であるとは限
らない。本発明について、図１と、図２と、図３と、を
参照して以下に説明する。
【００１２】図１のチップ表示処理のフローチャート
を、図２のウィンドウ表示画面を参照しながら説明す
る。ここで、データの入力は、実際に試験実施中の半導
体試験装置から１チップ単位の検査結果情報を受ける場
合とし、更に、ウエハ全体のチップ個数やウエハ上のＸ
Ｙチップ配列情報が得られない場合と仮定する。従っ
て、ウィンドウ表示画面内に表示する全チップ数、及び
全チップのＸＹチップ配列状態は未定であるからして、
チップ表示サイズＣＳは不定状態での処理手順である。
を、図２のウィンドウ表示画面を参照しながら説明す
る。ここで、データの入力は、実際に試験実施中の半導
体試験装置から１チップ単位の検査結果情報を受ける場
合とし、更に、ウエハ全体のチップ個数やウエハ上のＸ
Ｙチップ配列情報が得られない場合と仮定する。従っ
て、ウィンドウ表示画面内に表示する全チップ数、及び
全チップのＸＹチップ配列状態は未定であるからして、
チップ表示サイズＣＳは不定状態での処理手順である。
【００１３】ステップ１０はウィンドウサイズ取得であ
る。即ち、ＷＳのウィンドウ管理装置からウィンドウサ
イズＷsizeの情報を取得する。ステップ１２はウエハ表
示サイズ算出である。即ち、上記ウィンドウサイズＷsi
zeの情報からウエハ形状となるように一辺を切り欠いた
円形のウエハ輪郭を算出する。この輪郭の中に複数個の
チップを表示する。
る。即ち、ＷＳのウィンドウ管理装置からウィンドウサ
イズＷsizeの情報を取得する。ステップ１２はウエハ表
示サイズ算出である。即ち、上記ウィンドウサイズＷsi
zeの情報からウエハ形状となるように一辺を切り欠いた
円形のウエハ輪郭を算出する。この輪郭の中に複数個の
チップを表示する。
【００１４】ステップ１４はテスタから次のチップ情報
の受信待機である。即ち、半導体試験装置から次の１チ
ップ分の検査結果情報の受信待ちをする。半導体試験装
置による１チップ分の試験時間はデバイスの品種にもよ
るが数秒から数分かかる。また、この待ち時間におい
て、所望により、ステップ１０と同様にウィンドウサイ
ズＷsizeの情報を取得し、もしもウィンドウサイズＷsi
zeが変更された場合にはステップ１２と同様の処理を実
施して新たなウエハ輪郭を算出更新してもよい。
の受信待機である。即ち、半導体試験装置から次の１チ
ップ分の検査結果情報の受信待ちをする。半導体試験装
置による１チップ分の試験時間はデバイスの品種にもよ
るが数秒から数分かかる。また、この待ち時間におい
て、所望により、ステップ１０と同様にウィンドウサイ
ズＷsizeの情報を取得し、もしもウィンドウサイズＷsi
zeが変更された場合にはステップ１２と同様の処理を実
施して新たなウエハ輪郭を算出更新してもよい。
【００１５】ステップ１６はテスタから１つのチップ情
報取得である。即ち、半導体試験装置で１チップの試験
が完了後に送信される当該チップの検査結果情報、即
ち、ウエハ上のＸＹチップアドレス情報ＬＣと試験結果
のＰＡＳＳ／ＦＡＩＬ情報とカテゴリ情報ＣＡＴとをＷ
Ｓを介して受信する。
報取得である。即ち、半導体試験装置で１チップの試験
が完了後に送信される当該チップの検査結果情報、即
ち、ウエハ上のＸＹチップアドレス情報ＬＣと試験結果
のＰＡＳＳ／ＦＡＩＬ情報とカテゴリ情報ＣＡＴとをＷ
Ｓを介して受信する。
【００１６】ステップ１８は現時点までに取得したＸＹ
チップアドレス情報ＬＣ（ＸＹアドレス）の全てからチ
ップ表示領域内に納まるチップ表示サイズＣＳを算出す
る。これによると、最初の１個のチップの場合は大きな
チップ表示サイズＣＳ（図２Ａ参照）で表示され、チッ
プ取得の経過につれて段階的に小さなチップ表示サイズ
ＣＳ（図２Ｂ〜Ｆ参照）で表示されるようになる。
チップアドレス情報ＬＣ（ＸＹアドレス）の全てからチ
ップ表示領域内に納まるチップ表示サイズＣＳを算出す
る。これによると、最初の１個のチップの場合は大きな
チップ表示サイズＣＳ（図２Ａ参照）で表示され、チッ
プ取得の経過につれて段階的に小さなチップ表示サイズ
ＣＳ（図２Ｂ〜Ｆ参照）で表示されるようになる。
【００１７】ステップ２０は各チップのＸＹアドレス情
報に対応する位置へ今回算出したチップ表示サイズで今
までに得た各チップの測定結果のＰＡＳＳ／ＦＡＩＬと
カテゴリ情報ＣＡＴの表示を全てリフレッシュ表示す
る。即ち、上記で得たチップ表示サイズＣＳと、今まで
に取得されているＸＹチップアドレス情報ＬＣに基づい
て、対応するＸＹアドレス位置の当該チップ表示領域へ
ＰＡＳＳ／ＦＡＩＬ情報に基づき、例えば緑／赤色でカ
ラー表示する。更に、その領域内へカテゴリ情報ＣＡＴ
に対応する所定の文字（図２Ｇ〜Ｍ参照）を表示する。
上述によると、図３Ａに示すように、比較的小さなウィ
ンドウサイズＷsizeの場合でも、全てのチップがウィン
ドウサイズＷsize内に表示できる利点が得られる。更
に、ウィンドウサイズＷsizeに対応して最適な大きさで
ウエハマップを表示できる利点も得られる。
報に対応する位置へ今回算出したチップ表示サイズで今
までに得た各チップの測定結果のＰＡＳＳ／ＦＡＩＬと
カテゴリ情報ＣＡＴの表示を全てリフレッシュ表示す
る。即ち、上記で得たチップ表示サイズＣＳと、今まで
に取得されているＸＹチップアドレス情報ＬＣに基づい
て、対応するＸＹアドレス位置の当該チップ表示領域へ
ＰＡＳＳ／ＦＡＩＬ情報に基づき、例えば緑／赤色でカ
ラー表示する。更に、その領域内へカテゴリ情報ＣＡＴ
に対応する所定の文字（図２Ｇ〜Ｍ参照）を表示する。
上述によると、図３Ａに示すように、比較的小さなウィ
ンドウサイズＷsizeの場合でも、全てのチップがウィン
ドウサイズＷsize内に表示できる利点が得られる。更
に、ウィンドウサイズＷsizeに対応して最適な大きさで
ウエハマップを表示できる利点も得られる。
【００１８】尚、本発明の実現手段は、上述実施の形態
に限るものではなく、変形して応用してもよい。例え
ば、大量生産されるＩＣチップにおいては同一ウエハサ
イズ、同一チップ個数、同一ＸＹチップ配列である。こ
のことが予め判っている場合においては、前回のウエハ
で取得したＸＹチップ配列情報に基づいて特定されたチ
ップ表示サイズＣＳの算出データを用いて、次回以降の
ウエハの最初の１個のチップ表示の段階から図２Ｆに示
す最終的なチップ表示サイズＣＳの大きさで表示するよ
うにしても良い。この場合は、実際のウエハとの位置関
係が１：１に把握できる利点がある。
に限るものではなく、変形して応用してもよい。例え
ば、大量生産されるＩＣチップにおいては同一ウエハサ
イズ、同一チップ個数、同一ＸＹチップ配列である。こ
のことが予め判っている場合においては、前回のウエハ
で取得したＸＹチップ配列情報に基づいて特定されたチ
ップ表示サイズＣＳの算出データを用いて、次回以降の
ウエハの最初の１個のチップ表示の段階から図２Ｆに示
す最終的なチップ表示サイズＣＳの大きさで表示するよ
うにしても良い。この場合は、実際のウエハとの位置関
係が１：１に把握できる利点がある。
【００１９】また、記憶媒体に格納されているウエハ単
位の過去の検査結果情報を受ける場合は、当初の段階で
ウエハ上のＸＹチップ配列情報の全てが得られるからし
て、最終的なチップ表示サイズＣＳの大きさが算出で
き、これに基づいてウエハの最初の１チップの表示段階
から図２Ｆに示す最終的なチップ表示サイズＣＳの大き
さで表示するようにしても良い。この場合も、実際のウ
エハとの物理的な位置関係が１：１に把握できる利点が
ある。
位の過去の検査結果情報を受ける場合は、当初の段階で
ウエハ上のＸＹチップ配列情報の全てが得られるからし
て、最終的なチップ表示サイズＣＳの大きさが算出で
き、これに基づいてウエハの最初の１チップの表示段階
から図２Ｆに示す最終的なチップ表示サイズＣＳの大き
さで表示するようにしても良い。この場合も、実際のウ
エハとの物理的な位置関係が１：１に把握できる利点が
ある。
【００２０】また、図４の構成において２台若しくは４
台のプローバを接続して２個若しくは４個のウエハ上の
チップを同時試験する構成の場合においては、表示装置
上に各ウエハに対応する２つ若しくは４つの任意のウィ
ンドウサイズＷsizeで同時並行して画面表示することも
可能である。
台のプローバを接続して２個若しくは４個のウエハ上の
チップを同時試験する構成の場合においては、表示装置
上に各ウエハに対応する２つ若しくは４つの任意のウィ
ンドウサイズＷsizeで同時並行して画面表示することも
可能である。
【００２１】
【発明の効果】本発明は、上述の説明内容から、下記に
記載される効果を奏する。上述説明したように本発明に
よれば、ウエハ全体のチップ個数やウエハ上のＸＹチッ
プ配列情報が得られない場合においても随時チップ表示
サイズＣＳを算出して動的にチップ表示サイズＣＳを変
更して最適な大きさでチップと文字を表示することでウ
エハマップの全体がウィンドウサイズＷsize内に最適の
大きさで表示可能となる大きな利点が得られ、この結
果、ウエハやチップの評価確認の利便性が一層向上する
利点が得られる。
記載される効果を奏する。上述説明したように本発明に
よれば、ウエハ全体のチップ個数やウエハ上のＸＹチッ
プ配列情報が得られない場合においても随時チップ表示
サイズＣＳを算出して動的にチップ表示サイズＣＳを変
更して最適な大きさでチップと文字を表示することでウ
エハマップの全体がウィンドウサイズＷsize内に最適の
大きさで表示可能となる大きな利点が得られ、この結
果、ウエハやチップの評価確認の利便性が一層向上する
利点が得られる。
【図１】本発明の、ウィンドウサイズに対応したウエハ
マップ表示する処理手順の一例。
マップ表示する処理手順の一例。
【図２】本発明の、段階的に最適なチップ表示サイズで
ウエハマップが表示される例。
ウエハマップが表示される例。
【図３】本発明の、他のアプリケーション・ウィンドウ
Ｂ、Ｃと共に、小さなウィンドウ画面Ａ内にウエハマッ
プ全体が表示される様子を示す図。
Ｂ、Ｃと共に、小さなウィンドウ画面Ａ内にウエハマッ
プ全体が表示される様子を示す図。
【図４】ワークステーションＷＳと半導体試験装置とプ
ローバ装置とが接続されたシステム構成の概念図。
ローバ装置とが接続されたシステム構成の概念図。
【図５】従来の、指定のウィンドウサイズ内にウエハマ
ップを表示する例。
ップを表示する例。
Claims (2)
- 【請求項１】 半導体ウエハ上に複数チップの回路が形
成され、半導体試験装置がチップ単位に電気的に検査実
施し、前記検査結果情報であるカテゴリ情報とウエハ上
のＸＹチップアドレス情報とを受けて表示装置のウィン
ドウへウエハマップ形態で所定に表示する半導体試験装
置のウエハマップ表示装置において、 表示装置上でウエハマップを表示するウィンドウサイズ
の情報をウィンドウ管理装置から随時取得する手段と、 半導体試験装置から１チップのウエハ上のＸＹチップア
ドレス情報を受信した都度、これまでに受信した各チッ
プのウエハ上のＸＹチップアドレス情報に基づいて各チ
ップがウィンドウサイズ内に納まるチップ表示サイズを
算出する手段と、 算出したチップ表示サイズの表示領域へ個々のチップの
検査結果情報を所定のウエハマップ表示形態で表示更新
する手段とを備えることを特徴とする半導体試験装置の
ウエハマップ表示装置。 - 【請求項２】 ウィンドウ管理装置からのウィンドウサ
イズの変更指示を受けた都度、これまでに受信した各チ
ップのウエハ上のＸＹチップアドレス情報から、ウィン
ドウサイズ内に納まるチップ表示サイズを算出し、算出
されたチップ表示サイズで現在表示中のウエハマップ表
示を更新することを特徴とする請求項１記載の半導体試
験装置のウエハマップ表示装置。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| PCT/US2001/015331 WO2002093185A1 (en) | 2001-05-12 | 2001-05-12 | Wafer map display apparatus and method for semiconductor test system |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001144148A true JP2001144148A (ja) | 2001-05-25 |
Family
ID=34141482
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000010005A Pending JP2001144148A (ja) | 2001-05-12 | 2000-01-13 | 半導体試験装置のウエハマップ表示装置 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US6552527B1 (ja) |
| JP (1) | JP2001144148A (ja) |
| CN (1) | CN1263110C (ja) |
| TW (1) | TW480639B (ja) |
| WO (1) | WO2002093185A1 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE10343148A1 (de) * | 2003-09-18 | 2005-04-21 | Leica Microsystems | Verfahren und Vorrichtung zur Inspektion eines Wafers |
| TW201546468A (zh) * | 2014-06-11 | 2015-12-16 | Signality System Engineering Co Ltd | 晶圓測試數據圖形化判讀系統 |
| CN105527558B (zh) * | 2015-09-14 | 2019-01-11 | 杭州长川科技股份有限公司 | 测试系统的坐标图形显示单元及其显示方法 |
| CN105589028B (zh) * | 2015-09-14 | 2018-05-22 | 杭州长川科技股份有限公司 | 一种用于集成电路测试的系统及其扫描测试及显示方法 |
| CN113359007B (zh) * | 2021-05-31 | 2023-03-24 | 绍兴中芯集成电路制造股份有限公司 | 晶圆测试图的显示方法及系统 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07263499A (ja) * | 1994-03-17 | 1995-10-13 | Fujitsu Ltd | 半導体ウェハのウェハマップ作成方法及び作成装置 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3204144A (en) * | 1963-02-05 | 1965-08-31 | California Instr Corp | Oscilloscope control circuitry |
| US4720870A (en) * | 1985-06-18 | 1988-01-19 | Billiotte Jean Marie | Method of automatically and electronically analyzing patterns in order to distinguish symmetrical perceptible areas in a scene together with their centers of symmetry |
| US4764721A (en) * | 1987-03-24 | 1988-08-16 | Tektronix, Inc. | Locking scales to waveform displays |
| US5256578A (en) * | 1991-12-23 | 1993-10-26 | Motorola, Inc. | Integral semiconductor wafer map recording |
| US5307421A (en) * | 1992-10-14 | 1994-04-26 | Commissariat A L'energie Atomique | Process for producing a synthesized reference image for the inspection of objects and apparatus for performing the same |
| US5585738A (en) * | 1994-03-31 | 1996-12-17 | Tokyo Electron Limited | Probe system having vertical height detection and double focal image pickup coinciding with probe contact in height adjustment |
| SG54995A1 (en) * | 1996-01-31 | 1998-12-21 | Texas Instr Singapore Pet Ltd | Method and apparatus for aligning the position of die on a wafer table |
| US6113646A (en) * | 1997-12-04 | 2000-09-05 | Micron Technology, Inc. | Method of selecting layout of integrated circuit probe card |
| SG99277A1 (en) * | 1998-02-05 | 2003-10-27 | Texas Instr Singapore Pte Ltd | Partial semionductor wafer processing with multiple cuts of random sizes |
-
2000
- 2000-01-13 JP JP2000010005A patent/JP2001144148A/ja active Pending
- 2000-10-27 TW TW089122737A patent/TW480639B/zh not_active IP Right Cessation
- 2000-11-13 US US09/711,704 patent/US6552527B1/en not_active Expired - Fee Related
-
2001
- 2001-05-12 CN CNB018026052A patent/CN1263110C/zh not_active Expired - Fee Related
- 2001-05-12 WO PCT/US2001/015331 patent/WO2002093185A1/en active Application Filing
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07263499A (ja) * | 1994-03-17 | 1995-10-13 | Fujitsu Ltd | 半導体ウェハのウェハマップ作成方法及び作成装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2002093185A1 (en) | 2002-11-21 |
| US6552527B1 (en) | 2003-04-22 |
| CN1388987A (zh) | 2003-01-01 |
| CN1263110C (zh) | 2006-07-05 |
| TW480639B (en) | 2002-03-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2001144148A (ja) | 半導体試験装置のウエハマップ表示装置 | |
| US6262586B1 (en) | Probing method and apparatus utilizing an optimal probing mode | |
| CN108983072B (zh) | 晶圆测试方法、晶圆测试装置以及晶圆测试系统 | |
| JPH09115972A (ja) | 半導体素子の試験用アレー及び試験方法 | |
| KR100381585B1 (ko) | 반도체 시험 장치의 웨이퍼 맵 표시 장치 및 표시 방법 | |
| US6785413B1 (en) | Rapid defect analysis by placement of tester fail data | |
| CN115407179A (zh) | 一种利用测试焊点对应关系提高准确性的晶圆测试方法 | |
| US20030173990A1 (en) | Wafer map display apparatus and method for semiconductor test system | |
| US6693434B2 (en) | Automated system for estimating ring oscillator reliability and testing AC response and method of operation thereof | |
| US20050039089A1 (en) | System and method for analysis of cache array test data | |
| JPH0252446A (ja) | 集積回路の試験装置 | |
| US6961674B2 (en) | System and method for analysis of cache array test data | |
| JPH0727931B2 (ja) | ウエハテスト工程における集中マ−キングシステム | |
| US11555828B2 (en) | Testing probe system for testing semiconductor die, multi-channel die having shared pads, and related systems and methods | |
| JPH0195529A (ja) | ウエーハのテスト方法 | |
| JPH084102B2 (ja) | 半導体検査装置 | |
| KR0127639B1 (ko) | 프로우빙 시험 방법 및 그 장치 | |
| JP2539055B2 (ja) | 集積回路試験装置 | |
| TW562929B (en) | Wafer level board/card assembly method and equipment thereof | |
| JP3107798B2 (ja) | 半導体デバイスの検査装置 | |
| CN114152858A (zh) | 切割道器件的电性测试装置及测试方法 | |
| CN116540051A (zh) | Uis测试装置及其使用方法 | |
| JPS58169924A (ja) | Ｉｃウエハの試験装置 | |
| JPS60110132A (ja) | 半導体集積回路ウェハ | |
| JPH01239947A (ja) | 半導体ウエハの検査方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20061020 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090904 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090915 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20100406 |