JPH10170605A

JPH10170605A - メモリｌｓｉの不良解析装置および方法

Info

Publication number: JPH10170605A
Application number: JP8328712A
Authority: JP
Inventors: Masaaki Sugimoto; 正明杉本
Original assignee: NEC Corp
Current assignee: NEC Corp
Priority date: 1996-12-09
Filing date: 1996-12-09
Publication date: 1998-06-26
Anticipated expiration: 2016-12-09
Also published as: US6049895A; KR19980063940A; JP2991138B2; KR100310498B1

Abstract

(57)【要約】（修正有）【課題】増大するメモリＬＳＩの不良解析システムを
短期間、かつ、低コストで構築し、大量の不良データか
ら短時間で不良原因を特定することにより、メモリＬＳ
Ｉの歩留りを向上することのできるメモリＬＳＩの不良
解析装置および方法を提供する。【解決手段】解析対象であるメモリＬＳＩに対して電
気的な試験および外観検査を行なうメモリテストシステ
ムを具備するメモリＬＳＩの不良解析装置であって、前
記メモリテストシステムによる試験結果を解析する装置
として、複数の解析用計算機がネットワーク接続された
サーバクライアントシステムを有する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、半導体応用装置の
不良解析装置および方法に関し、特に、メモリセルを内
蔵するメモリＬＳＩの不良解析装置および方法に関す
る。

【０００２】

【従来の技術】通常、メモリＬＳＩ（Large-Scale Inte
glation）の電気的不良は、電気的試験の不良項目ＩＤ
（例えば「電流過大」など）で分類される。

【０００３】従来、米国のＫＬＡ社に代表されるメモリ
ＬＳＩウエハの外観検査結果と電気的試験結果との照合
を行う不良解析装置および方法は、外観検査時の異物や
パタン欠陥の分布（ゴミなどは１個のメモリＬＳＩ上に
多数分布する場合がある）とメモリＬＳＩ毎の電気的不
良項目との関係を調べることが主であった。

【０００４】外観検査装置により外観不良の位置とサイ
ズまでを自動検出し、外観検査装置による検査の後に、
作業者が自動検出された外観不良を個別に目視確認し、
不良ＩＤを付加している。

【０００５】メモリＬＳＩの製造工程が清浄に保たれ、
かつ、製造条件が正しく管理されている場合、ウエハ１
枚あたりの外観不良数が数万個程度であれば計算機１台
で不良解析可能である。

【０００６】しかし、メモリＬＳＩ製造工程や製造条件
の管理トラブルによって外観不良が大量発生（数百万個
以上）した場合、計算機１台で対応できない。

【０００７】データを処理する際に、複数の計算機を利
用する従来技術として以下に記載されるものがある。

【０００８】従来技術１．特開平４−２９９７６５号公
報上記公報には工程内データ発生装置と工程内データベー
スおよび対応する工程の管理を行う工程内管理計算機
と、これら複数の工程内に置かれた管理計算機に対して
ホスト計算機として設置される統合管理計算機とをネッ
トワーク接続した品質管理システムが開示されている。
公報の図１に示されるように、各工程内には、製造装置
管理用計算機と工程内管理用計算機が各１台設置されて
いる。

【０００９】メモリテスタとして用いられる工程内デー
タ発生装置の場合、工程内データはメモリＬＳＩの高密
度化およびウエハの大型化によって増加する一方である
が、上記公報に開示される発明では、工程内管理計算機
の工程内データ処理速度および扱える容量が定まってい
るために、処理速度を上回る速度で工程内データが発生
したときや工程内管理計算機の備える工程内データベー
スの許容データサイズを上回るサイズの工程データが発
生したときにこれを処理することができないという問題
点がある。

【００１０】従来技術２．特開平７−２７０８３６号公
報上記公報に開示される発明は、有機非線形光学結品の分
子軌道計算および配向ガスモデル近似計算などの理論計
算を行う場合の入力過程が煩雑であることを問題点とす
るもので、非線形定数計算に関する処理を行なう演算処
理装置９が、演算処理装置８のＸ線結晶構造解析処理結
果を待って処理を行なう構成が開示されている。この構
成は、演算処理装置９が演算処理装置８に従属している
ことを意味する。

【００１１】従来技術３．特開昭６０−１３４３７０号
公報上記公報には、複数の計算機あるいは端末装置と該計算
機あるいは端末装置の任意のものからの処理要求、ある
いは該処理要求の実行中に必要なファイルやプログラム
に対する要求を、いずれの計算機に割り当てるかを決定
する処理割り当て装置とを有し、該処理割り当て装置
は、各計算機での処理コストや各地点間の通信コストや
各計算機の処理待ち時間および各地点間の通信遅れ時間
をパラメータを変数とする関数値が最小となる計算機に
上記要求を割り当てることを特徴とする分散処理システ
ムについて述べられている。

【００１２】従来技術４．公報番号特開平２−３０５
３４号公報上記公報にはさまざまな処理要求の応答時間を最小化
し、かつ、複数の計算機間の負荷を均等化し、稼働率を
高める処理割り当て方法を提供することを目的とし、各
処理要求を分散処理システム内の一定経路に沿って移動
させ、その、系路上で該処理要求を処理しうる最初の計
算機で処理させる従来方式を紹介したうえで、この従来
方式では一部の計算機に対する負荷が過度に低くなるお
それがあり、従って稼働率が低下するおそれがあるとい
うことが記載されている。

【００１３】従来技術５．特願平０４−１６９０５４号メモリＬＳＩの不良原因解明を自動的に短時間で処理す
ることによって、歩留まりの向上にも寄与する装置およ
び方法の実現を目的とし、メモリテスタとプロセス技術
者と回路技術者とレイアウト技術者のエキスパートノウ
ハウを入れたパーソナルコンピュータで、メモリテスタ
からのテスト結果を受け取ったパーソナルコンピュータ
が、エキスパートのノウハウを参照して次に行うテスト
をメモリテスタに指示を与えることにより、あたかも設
計技術者がメモリテスタと対話しながらテストを行うよ
うにして自動的にメモリＬＳＩの不良原因をつきとめ
る。まず、テスターからのビットマップ情報をメインエ
キスパートで分類し、その結果に応じたサブエキスパー
トが起動し、不良原因を自動的につきとめ、これらの結
果を統計的に処理することで、歩留まりを決定している
要因を分析する構成により目的を達成している。

【００１４】

【発明が解決しようとする課題】上述した各従来技術に
共通の問題点は、電気的不良素子の数が外観不良の数に
較べて遥かに多く、解析時間も多く要する点である。

【００１５】１個の異物による断線で断線箇所以降に接
続される素子全て不良となる例があり、処理すべきデー
タ数および処理時間が膨大になってしまう。例えば、２
５６メガビットダイナミックランダムアクセスメモリ
（以下２５６ＭＤＲＡＭと称する）メモリＬＳＩの場
合、電気的な０または１を記憶する素子であるメモリセ
ルを２の２８乗（２６８，４３５，４５６）個有してお
り、一般的に８”ウエハ１枚あたりから約１００個のメ
モリＬＳＩが作製される。このような８”ウエハを、１
日１０枚不良解析する場合、解析対象素子は、２の２８
乗×１００×１０＝２６８，４３５，４５６，０００個
に達する。

【００１６】解析対象素子には、発生した不良に対して
他の不良と識別するための不良ＩＤ、不良を含むメモリ
ＬＳＩダイのウエハ上でのダイ座標や、メモリＬＳＩ上
での位置座標、不良の寸法、不良の特徴を表す不良クラ
スが付加されるため解析対象素子１個当たりのデータは
１０バイトを超える。このため解析データは毎日２，６
８４，３５４，５６０，０００バイト（２テラバイト）
ずつ増加することとなるが、１台の計算機では管理でき
る記憶容量に限界があり、最新機種を用いてもメモリＬ
ＳＩの世代交代に応じて陳腐化してしまい、高性能化に
も限界がある。

【００１７】電気的不良のデータサイズを縮小する従来
技術としては、メモリＬＳＩの不良セル分布をブロック
不良や線状不良、直交する線同士の交差不良、隣接する
セルのペア不良、セル単独不良にグループ化する方法が
アドバンテスト社（日本）より提案されているが、３個
以上隣接する群セル不良をグループ化する方法は無かっ
た。

【００１８】群セル不良は、電気的ブロック単位の不良
でないことから原因特定が困難である。また、群セル不
良を不良セル数別にグループ化すると（３セル、４セ
ル、５セル、・・・、ｎセル不良）グループ数が多くな
ってしまい、グループ化作業の複雑さとデータ数の増大
のために膨大な解析時間を要する。しかも、メモリＬＳ
Ｉの群セル不良に関しては、群を構成する不良セル数と
電気的不良原因との因果関係を絞り込むことがいまだに
困難であるという問題点がある。

【００１９】群セル不良の原因の多くは、異物や傷、ま
たはパターン崩れであり、外観検査による検証の方が電
気的推論よりも原因の特定に有効なため、電気的に不良
原因を推論するよりも、むしろ外観検査結果との重ね合
わせ解析による検証の方が確実に不良原因を特定でき
る。

【００２０】本発明は、上述したような従来の技術が有
する問題点に鑑みてなされたものであって、増大するメ
モリＬＳＩの不良解析システムを短期間、かつ、低コス
トで構築し、大量の不良データから短時間で不良原因を
特定することにより、メモリＬＳＩの歩留りを向上する
ことのできるメモリＬＳＩの不良解析装置および方法を
実現することを目的とする。

【００２１】

【課題を解決するための手段】本発明のメモリＬＳＩの
不良解析装置は、解析対象であるメモリＬＳＩに対して
電気的な試験および外観検査を行なうメモリテストシス
テムを具備するメモリＬＳＩの不良解析装置であって、
前記メモリテストシステムによる試験結果を解析する装
置として、複数の解析用計算機がネットワーク接続され
たサーバクライアントシステムを有することを特徴とす
る。

【００２２】この場合、サーバクライアントシステム
は、複数のデータ解析用計算機それぞれの計算資源の状
態を監視し、該計算資源が空いていてデータ分配待ち状
態の解析用計算機群に対し、計算資源の空き容量の多い
解析用計算機から順にデータを分配するデータ分配用計
算機と、前記複数の解析用計算機からそれぞれ出力され
る解析結果を回収して統合的な解析を行なう統合解析用
計算機とを有することとしてもよい。

【００２３】本発明のメモリＬＳＩの不良解析方法は、
上記のように構成されるメモリＬＳＩの不良解析装置で
行なわれるメモリＬＳＩの不良解析方法であって、メモ
リテストシステムで行なわれる電気的な試験の判定対象
を、外観検査の座標位置重ね合わせ公差に合わせてデー
タサイズを小さくすることを特徴とする。

【００２４】「作用」本発明は、メモリテストシステム
による試験結果を解析する装置として、複数の解析用計
算機がネットワーク接続されたサーバクライアントシス
テムを用いるものである。複数の解析用計算機がネット
ワーク接続されることから、工程内データの増加に応じ
て解析を分担する解析用計算機を追加配置する等の柔軟
な対応が可能となる。また、試験を行なう場所から離れ
たネットワークシステムを用いて解析することが可能な
ため、複数のネットワークシステムと接続可能とする
と、遊休状態にあるシステムを有効に利用することがで
き、より効率的なシステムを構成することができる。

【００２５】本発明では、システムを構成する計算機群
に処理を割り当てる際、計算機群の待機状態や計算機資
源（主として固定ディスクやリムーバブル記憶メディア
に代表されるファイル装置）の状態に応じて処理を割り
当てる。この割り当てにおいては、待機状態にある計算
機が複数在る場合、空き容量の少ない計算機より、空き
容量の多い計算機への処理割り当てを優先する方式にし
ている点で、一部の計算機に対する負荷が過度に低くな
ることを防いでおり、効率のよい割り当てが実現されて
いる。

【００２６】また、本発明では、検査装置や分析装置の
座標位置重ね合わせ公差に近い格子サイズで電気的不良
を単純化してデータサイズを小さくすることにより、デ
ータの扱い量を少ないものとし、解析を迅速に行なうこ
とができるものとなっている。

【００２７】なお、本発明でいう座標位置重ね合わせ公
差とは以下のように定義される。

【００２８】同じウエハを複数の工程で検査した場合、
同じ欠陥でも座標位置がばらつくことがある。このた
め、所定の公差を定め、一方の工程で発見された欠陥と
他方の工程で発見された欠陥との距離が上記の公差より
も小さければ各工程で発見された欠陥を同一の欠陥と判
断することが行なわれている。本発明においては、上記
の公差を座標位置重ね合わせ公差とする。

【００２９】

【発明の実施の形態】次に、本発明の実施の形態につい
て図面を参照して説明する。

【００３０】図１は本発明の特徴となる構成を示す概略
ブロック図、図２は本発明によるメモリＬＳＩの不良解
析装置の一実施形態の構成を示すブロック図、図３乃至
図５は本実施の形態の動作を示すフローチャート、図６
は本発明におけるデータサイズの縮小方法を説明するた
めの図、図７は本発明におけるウエハ面内の傾向解析方
法を説明するための図である。

【００３１】まず、本発明の特徴を図１を参照して説明
する。

【００３２】本発明は、一般的な出力装置１０１および
パーソナルコンピュータとサーバ機からなるサーバクラ
イアントシステム１０２をメモリテストシステム１０３
と組み合せて構成することを特徴とするもので、サーバ
クライアントシステム１０２を用いることにより、解析
を行なう計算機および記憶容量を測定対象に応じて増減
することが可能となっている。

【００３３】次に、本発明の実施の形態について図２を
参照して説明する。

【００３４】本実施の形態は、複数設けられた解析用計
算機１、データ分配用計算機２、統合解析計算機３、出
力装置４、外観検査結果データベース５、外観検査装置
６、メモリＬＳＩ不良事例データベース７、メモリＬＳ
Ｉ設計情報データベース８、ウエハプローバ９、電気的
試験装置１０、不良回路再配列用計算機１１および電気
的不良解析システム１２から構成されている。これらの
各構成部を図１に示した概略構成に当てはめると、出力
装置４は出力装置１０１に、また、解析用計算機１、デ
ータ分配用計算機２および統合解析計算機３はサーバク
ライアントシステム１０２にそれぞれ相当し、これら以
外の構成部はメモリテストシステム１０３に相当する。

【００３５】本実施の形態の各部の主な動作について以
下に説明する。

【００３６】本実施の形態は、メモリテストシステム１
０３（図１参照）に相当する各構成部から送られるテス
ト結果はデータ分配用計算機２および統合解析用計算機
３に集められ、データ分配用計算機２によって複数の解
析用計算機１のそれぞれに分配される。統合解析用計算
機３は各解析用計算機１の解析結果等から不良解析結果
を出力装置４へ出力する。

【００３７】各部の動作についてさらに詳しく説明す
る。

【００３８】解析用計算機１：ネットワーク経由でデー
タ分配用計算機２により分配されるメモリＬＳＩウエハ
の不良データ全体のなかから、レチクルマスク単位、ま
たは、メモリＬＳＩ単位、またはメモリＬＳＩを分割し
たブロック単位で受け取って不良解析し、解析結果を統
合解析用計算機３に転送する。

【００３９】データ分配用計算機２：統合解析用計算機
３により指定された品種および解析条件を電気的不良解
析システム１２に対して指定し、その結果を解析用計算
機１に分配する。

【００４０】統合解析用計算機３：解析用計算機１によ
る解析結果を回収してウエハレベルの統合解析を行な
い、解析結果を出力装置４に出力する。また、外観検査
結果データベース５から外観検査結果を受け取り、電気
的不良解析結果との重ね合わせ解析を行い、電気的不良
解析結果を外観検査結果データベース５に転送して蓄積
させる。

【００４１】また、外観検査結果データベース５を介し
てメモリＬＳＩを装着した外観検査装置６に対して検査
領域を指定し、検査結果を受け取って電気的不良解析結
果の検証をする。

【００４２】また、メモリＬＳＩの不良解析事例データ
ベース７の事例検索を行い、事例データと電気的不良解
析結果との照合解析を行い、該解析結果をメモリＬＳＩ
の不良解析事例データベース７へ新しく事例保存する。

【００４３】また、電気的不良解析を行う場合、データ
分配用計算機２に対して解析品種指定および解析条件指
定を行う。

【００４４】さらに、メモリＬＳＩ設計情報データベー
ス８の品種検索を行い、得られた設計情報と電気的不良
解析結果との照合解析を行い、矛盾点の補正を行う。

【００４５】出力装置４：統合解析用計算機３の解析結
果を出力する。

【００４６】外観検査結果データベース５：統合解析用
計算機３により指定された検査領域を外観検査装置に伝
え、その結果送られてくる検査結果を統合解析用計算機
３に送る。また、統合解析用計算機３の不良解析結果を
蓄積する。

【００４７】外観検査装置６：外観検査結果データベー
ス５により指定された領域の外観検査を行ない、検査結
果を外観検査結果データベース５に送る。

【００４８】メモリＬＳＩ不良事例データベース：統合
解析用計算機３により指定された不良事例を蓄積し、指
定に応じて統合解析用計算機３へ出力する。

【００４９】メモリＬＳＩ設計情報データベース８：メ
モリＬＳＩの設計情報を蓄積し、統合解析用計算機３ま
たは電気的不良解析システム１２から指定された品種に
ついて設計情報をそれぞれへ出力する。

【００５０】ウエハプローバ９：試験対象であるメモリ
ＬＳＩが装着される。

【００５１】電気的試験装置１０：電気的不良解析シス
テム１２から指示された試験手順に従ってウエハプロー
バ９に装着されたメモリＬＳＩについて試験を行ない、
その試験に対して得られるメモリＬＳＩの特性と期待値
との違いによって得られる試験結果を記憶し、また、試
験経過として随時電気的不良解析システム１２へ出力す
る。

【００５２】不良回路再配列用計算機１１：電気的不良
解析システム１２からの再配列条件指定に応じて電気的
試験装置１０に対し、試験結果を要求し、試験結果を受
け取ると該試験結果を再配列し、再配列された試験結果
を電気的不良解析システム１２へ送る。

【００５３】電気的不良解析システム１２：メモリＬＳ
Ｉ設計情報データベース８に対して品種検索を行ってそ
の品種に関する設計情報を入手し、入手した設計情報か
ら試験手順を構築し、電気的試験装置１０に対して該試
験手順を指示するとともに電気的試験装置１０から試験
経過を受け取り、試験経過に応じて次に指示する試験手
順を変化させることを繰り返しながら不良回路を絞り込
んで行く。

【００５４】また、不良回路再配列用計算機１１に対
し、メモリＬＳＩ設計情報に基づいて再配列条件指定を
する。再配列指定は、電気的試験により電気的不良回路
を特定できても位置まではわからないため、視覚的に理
解しやすくすることを目的として行なわれるもので、不
良回路再配列用計算機１１を用いて該試験結果をメモリ
ＬＳＩの回路レイアウトに並び換える。再配列後には、
試験結果を受け取って再配列前後の試験結果および設計
情報との比較解析から電気的に不良原因を推定するが、
該電気的不良解析システム１２に既存のものを用いた場
合は、増大する不良データに対応できないため、ここで
の不良解析を簡易なものにとどめ、高度な不良解析につ
いては、解析用計算機群１とデータ分配用計算機２およ
び統合解析用計算機３の組み合わせに委ねる。

【００５５】解析用計算機群１とデータ分配用計算機２
および統合解析用計算機３の組み合わせでは、複数設け
られる解析用計算機１の追加により、処理能力を高める
ことが容易であり、従来困難であった大量データ解析に
適する。

【００５６】次に、本実施の形態の動作について図３乃
至図５のフローチャートを参照して説明する。

【００５７】動作が開始されると、統合解析用計算機３
がデータ分配用計算機２に対して解析対象品種および解
析条件を指定する（ステップＳ１）。

【００５８】ステップＳ１にて統合解析用計算機３が指
定する解析対象品種および解析条件は、システム全体の
管理を行う解析技術者が統合解析用計算機３を操作する
ことによりなされる。通常必要とされる入力は解析対象
品種のみであり、入力された解析対象品種に対応して予
め定められた初期解析条件による解析がなされるが、初
期解析条件による解析では不十分な場合には、解析技術
者はさらに細かな解析条件を入力する。

【００５９】上記の解析対象品種（および解析条件）の
指定を受けたデータ分配用計算機２では電気的不良解析
システム１２に対して解析対象品種および解析条件を指
定する（ステップＳ２）。

【００６０】なお、ステップＳ２において、不良解析の
都度、解析対象のメモリＬＳＩの品種が変更されたり、
解析条件が、後に外観検査装置６により行なわれる外観
検査が、ウエハ全面でなく、検査対象メモリＬＳＩを間
引いた外観検査により解析を行なう場合には、外観検査
結果に準拠した電気的不良解析結果を作成する際に、あ
らかじめ、電気的不良解析を間引いて行う。

【００６１】電気的不良解析システム１２ではメモリＬ
ＳＩ設計情報データベース８に対して品種検索を行ない
（ステップＳ３）、メモリＬＳＩ設計情報データベース
８では電気的不良解析システム１２に対して設計情報を
返す（ステップＳ４）。

【００６２】ステップＳ３およびステップＳ４にて行な
われる品種検索、設計情報の読み込みは、試験手順や不
良回路再配列条件および電気的不良箇所をウエハ上の位
置に変換する条件がメモリＬＳＩの品種によって異なる
ために行なわれるもので、不良解析を行う前にメモリＬ
ＳＩ設計情報データベース８から読み出しが行なわれ
る。

【００６３】電気的不良解析システム１２では設計情報
を参照することにより実行する試験手順を決定し、電気
的試験装置１０に転送する（ステップＳ５）。

【００６４】ステップＳ５において、電気的不良解析シ
ステム１２が構築して試験装置１０へ送る試験手順は、
メモリＬＳＩの電気的試験結果を設計情報を用いて解析
した後に作成されるが、該試験手順は、不良原因を推定
するにあたって、電気的試験装置１０へ指示すべき試験
手順が構築されて転送される。

【００６５】電気的試験装置１０では試験手順をウエハ
プローバ９に搭載されたメモリＬＳＩに対して実行し
（ステップＳ６）、このときの電気的特性が電気的試験
装置１０に返される（ステップＳ７）。

【００６６】電気的試験装置１０では、送られてきた電
気的特性を期待値と比較しながら電気的不良を検出する
経過を電気的不良解析システム１２に返し（ステップＳ
８）、電気的不良解析システム１２では不良回路再配列
用計算機１１に対して再配列条件を指定する（ステップ
Ｓ９）。

【００６７】不良回路再配列用計算機１１では電気的試
験装置１０に対して試験結果を要求し（ステップＳ１
０）、試験結果が返されると（ステップＳ１１）、これ
を上記のように再配列したうえで電気的不良解析システ
ム１２に対して返す（ステップＳ１２）。

【００６８】電気的不良解析システム１２と不良回路再
配列用計算機１１で簡単な解析を行った後、該電気的不
良解析システム１２は、データ分配用計算機２へ解析結
果を転送し、別ウエハの不良解析を行う（ステップＳ１
３）。データ分配用計算機２では複数の解析用計算機３
に対して解析結果をデータとして分配する旨を通知する
（ステップＳ１４）。各解析用計算機はデータ分配用計
算機２に対して現在の資源情報を返す（ステップＳ１
５）。

【００６９】データ分配用計算機２では各解析用計算機
１からの資源情報により、各解析用計算機１が解析処理
が可能な状態であるかを判断し、解析処理可能な解析用
計算機１に対してデータを分配するとともに統合解析用
計算機３に対しては作業履歴を転送する（ステップＳ１
６）。

【００７０】メモリＬＳＩウエハには、メモリＬＳＩが
数十個から数百個含まれており、データ分配用計算機２
は、利用可能な解析計算機群１の計算資源情報を調べ、
計算機の性能の高い場合は、ウエハ単位の不良データを
ステッパの露光単位であるレチクルマスク単位（レチク
ルマスクには、メモリＬＳＩのマスクが２個から４個程
度含まれる）か、または、メモリＬＳＩ単位などの比較
的大きな単位毎に分割し、性能の低い場合には、メモリ
ＬＳＩをさらに分割したブロック単位（例えば、２５６
ＭＤＲＡＭを１６分割して１６Ｍブロック単位とするな
ど）で解析用計算機群１に分配することにより、計算機
１台あたりの負荷を分散させると共に作業履歴を統合解
析用計算機３に送る（図２のＳ１４からＳ１６に相
当）。

【００７１】この結果、解析用計算機１から統合解析用
計算機３に対してより高度な解析結果が返され（ステッ
プＳ１７）、統合解析用計算機３からメモリＬＳＩ設計
情報データベース８に対しては解析する品種の設計情報
を検索する品種検索が行なわれる（ステップＳ１８）。

【００７２】メモリＬＳＩ設計情報データベース８から
設計情報が返されると（ステップＳ１９）、統合解析用
計算機３はメモリＬＳＩ不良事例データベース７に対し
て過去の事例と照合する事例検索を行なう（ステップＳ
２０）。

【００７３】統合解析用計算機３は、メモリＬＳＩ不良
事例データベース７から事例データが返されると（ステ
ップＳ２１）、外観検査結果データベース５と事例デー
タを共有できる様に複数のデータフォーマットの入出力
に対応する外観検査結果フォーマットに準拠した電気的
不良解析結果として外観検査結果データベース５へ送る
（ステップＳ２２）。

【００７４】外観検査結果データベース５では統合解析
用計算機３から送られてきた外観検査結果フォーマット
に準拠した電気的不良解析結果に基づいて検査領域を決
定し、試験対象であるメモリＬＳＩを搭載した外観検査
装置６に決定した検査領域を指定する（ステップＳ２
３）。検査領域が指定された外観検査装置６では、指定
された検査領域について外観検査を行ない、その結果が
外観検査結果データベース５に返され（ステップＳ２
４）、さらに、統合解析用計算機３に送られる（ステッ
プＳ２５）。

【００７５】統合解析用計算機３では外観検査の結果と
解析用計算機１による電気的不良解析結果と重ね合わせ
照合することにより統合解析結果を決定し、メモリＬＳ
Ｉ不良事例データベース７に保存し（ステップＳ２
６）、出力装置４へ出力して（ステップＳ２７）終了す
る。

【００７６】なお、上記のステップＳ１２およびステッ
プＳ１７において電気的不良解析システム１２および複
数の解析用計算機１にてそれぞれ行なわれる解析はメモ
リセル単位に行なわれる。一方、各ステップＳ１２，Ｓ
１７の後の、ステップＳ２４にて外観検査装置６によっ
て行なわれる外観検査における検査領域は、外観検査装
置６の座標位置重ね合わせ公差によって制限され、最も
分解能を高くした場合でもメモリセル複数個分の領域と
なる。

【００７７】したがって、電気的な不良解析結果と外観
検査の結果を照合することによる統合解析は外観検査に
おける検査領域を最小単位として行なわれることとな
る。

【００７８】本実施の形態においては、上述したように
ネットワーク端末を用いて増加する処理データに対応す
るようにデータを処理して解析の迅速化を図っている。

【００７９】一方、電気的に不良原因の特定が困難なメ
モリＬＳＩの群セル不良の解析においては、電気的解析
用のデータサイズが大きくなることから解析速度が遅く
なることに着目し、群セル不良の電気的な解析を行なう
メモリセル群を外観検査装置６の座標位置重ね合わせ公
差に合わせた格子サイズに相当する複数個分に置き換え
ることにより、データサイズ自体を縮小し、不良解析シ
ステムへの負担を軽減し、解析速度の向上を図ってい
る。

【００８０】図６（ａ）〜（ｉ）は本実施の形態におけ
るデータサイズの扱い方法を比較例としての従来より扱
われるデータサイズの扱い方法とともに示す図であり、
（ａ）〜（ｃ）は本実施の形態を説明するための図であ
り、（ｄ）〜（ｆ）および（ｇ）〜（ｉ）は比較例を説
明するための図である。

【００８１】図６（ａ），（ｄ），（ｇ）のいずれも外
観検査装置６の検査領域を示し、（ｂ），（ｅ），
（ｈ）は検査領域中のメモリセルを示し、黒丸は電気的
な検査の結果不良と判断されたメモリセルを示し、白丸
は正常と判断されたメモリセルを示している。

【００８２】外観検査装置６の検査領域には図示するよ
うに１６個のメモリセルが存在する。従来、電気的解析
結果は図６（ｅ），（ｈ）に示すように各メモリセルの
個々に対する正常、不良が判断されていた。このような
電気的な解析結果は、後に外観検査装置６の検査結果と
統合的に解析されるが、統合的な解析結果が不良である
場合には、図６（ｆ），（ｉ）に示すように外観検査装
置６の検査領域全てのメモリセルが不良と解析される。

【００８３】本実施の形態においては、外観検査装置６
の検査領域中のメモリセルに不良があった場合には、図
６（ｂ）に示すように外観検査装置６の検査領域中のメ
モリセルの全てを不良とすることで、電気的な解析にお
けるデータサイズを小さくしている。本実施の形態にお
ける統合解析の結果も図６（ｃ）に示すように図６
（ｆ），（ｉ）と同様であり、データサイズを小さくす
ることにより不良解析システムへの負担が小さなものと
なっている。

【００８４】なお、電気的な解析の結果、外観検査装置
６の検査領域中のメモリセルを不良とする際の判断は、
例えば、１６個のメモリセルのうちの４個以上が不良と
判断された場合等、外観検査装置６の検査領域中のメモ
リセルのうちの所定の割合が不良と判断されたときのよ
うに閾値を設けることとしてもよい。

【００８５】ここで、複数の解析用計算機１における解
析動作についていうと、解析用計算機１の解析は統合解
析用計算機３がデータ分配用計算機２を介して解析用計
算機１に送る電気的不良解析結果とそれに添付されるデ
ータ内容に応じてそれぞれ異なる解析を行なう。

【００８６】例えば、統合解析用計算機３がデータ分配
用計算機２に対して、解析用計算機１に送る電気的不良
解析結果に外観検査結果のデータ、他のウエハデータ、
同じウエハ内の別のメモリＬＳＩのデータ、または、同
じメモリＬＳＩ内の別のブロックのデータを添付する。

【００８７】解析用計算機１では、外観検査結果のデー
タが添付されている場合には、両者の重なり解析を行
い、他のウエハデータを添付されている場合には複数ウ
エハ間の重ね合わせ解析を行う。また、同じウエハ内の
別のメモリＬＳＩのデータが添付されている場合には、
同一ウエハ内の複数メモリＬＳＩ間の重ね合わせ解析を
行い、同じメモリＬＳＩ内の別のブロックのデータが添
付されている場合には、同一メモリＬＳＩ内の複数ブロ
ック間の重ね合わせ解析を行う。

【００８８】次に、本実施の形態にて行なわれるウエハ
面内傾向解析について説明する。

【００８９】ステップＳ１７にて行なわれる高度な解析
結果には、ウエハ面内の傾向解析が含まれる。従来、例
えば、不良データのウエハ面内における発生箇所依存性
を調べようとする場合には、所定箇所で発生したメモリ
ＬＳＩ不良データのパターンを他の箇所で発生したメモ
リＬＳＩ不良データとそれぞれ重ね合わせることにより
一致しているかを確認し、一致するメモリＬＳＩ不良デ
ータのウエハ面内分布を作成することによりメモリＬＳ
Ｉ不良データ発生の傾向を解析していた。このような傾
向解析は従来は、本実施の形態における統合解析用計算
機３で行なわれていたため、統合解析用計算機３で扱わ
なければならないデータ量が増大し、解析に時間がかか
るものとなっていた。

【００９０】本実施の形態においては、不良箇所の電気
的アドレスをウエハ上の位置座標に変換した後に、ウエ
ハ中心部に位置するメモリＬＳＩの不良データや周辺部
に位置するメモリＬＳＩの不良データ、放射状に位置す
るメモリＬＳＩの不良データ、斜め状に位置するメモリ
ＬＳＩの不良データ同士を組み合わせることを解析用計
算機１各々に解析させることにより、メモリＬＳＩ単位
での解析だけでは検出できないウエハ単位での不良解析
を行うことができるものとなっている。

【００９１】本実施の形態において、ウエハ面内傾向を
調べる場合、図７に示す様にウエハＣ１の中心に形成さ
れるメモリＬＳＩ：Ｃ２と、直径上で中心から等距離に
形成されるメモリＬＳＩ：Ｃ３〜Ｃ６とをＸ，Ｙ座標を
同じとする解析用計算機１上で重ね合わせて比較し、メ
モリＬＳＩ不良データが一致したものだけをウエハ面内
傾向解析を行う統合解析用計算機３に送る。統合解析用
計算機３では、解析用計算機１の比較結果を結合するだ
けでウエハ面内傾向解析が行なわれることとなり、従来
に比較すると扱うデータ量が少なくなり、短い解析時間
で行なうことが可能となっている。

【００９２】つまり、Ｃ２について点対象となるメモリ
ＬＳＩダイＣ３とＣ５、および、Ｃ４とＣ６の不良分布
は似通ったものとなる傾向にあり、このことは、Ｘ軸座
標もしくはＹ軸座標のいずれかが等しいメモリＬＳＩダ
イＣ３とＣ４、Ｃ４とＣ５、Ｃ５とＣ６、Ｃ６とＣ３に
もいえる。Ｃ３〜Ｃ６のメモリＬＳＩ同士の重ね合わせ
解析を行うことにより、例えば、Ｃ３の不良箇所とＣ５
の不良箇所のＸ，Ｙ座標を回転させたものを重ね合わせ
て比較し、一致した不良データのみを統合解析用計算機
３に転送する。同様にＣ４とＣ６と比較し、これらの中
間にあるメモリＬＳＩの組についても比較することを繰
り返すことにより、統合解析用計算機３への負担をさほ
ど増加させずにウエハ面内傾向解析ができる。

【００９３】

【実施例】次に、上記のよう構成される本発明の具体的
な実施例について説明する。

【００９４】複数の解析用計算機１には、装置と接続可
能なネットワーク端末を用いる。例えば、解析技術者個
々に割り当てられるパーソナルコンピュータ（以下パソ
コンと称す）を用いる。これらのパソコンにメインメモ
リと大容量ハードディスクなどのファイル装置を追加
し、解析技術者が使用しない遊休時間帯に解析用計算機
１として作動させる。

【００９５】解析用計算機１として用いられるパソコン
１台あたりにメインメモリを２５６ＭＢ、ハードディス
クを１６ＧＢ（パソコンは、現状でもメインメモリを２
５６ＭＢ搭載でき、４ＧＢハードディスク×４台搭載で
きるモデルがあり、今後も性能向上を期待できる）搭載
し、これらを仮に１０２４台接続した場合には、メイン
メモリ容量が２５６ＧＢであり、ハードディスク容量が
１６ＴＢを備える巨大計算機となる。

【００９６】データ分配用計算機２と統合解析用計算機
３には、専用のサーバーコンピュータを用いた。計算機
を分配用と統合解析用に独立に用意することにより、デ
ータ転送の方向を整えることができ、各サーバーの負荷
を軽減することができる。

【００９７】不良解析結果を出力する出力装置４にはプ
リンタを使用して順次出力する構成とし、例えば、夜間
に本発明の装置を動かし、朝、解析技術者が出勤するま
でにウエハ１０枚分の不良解析結果の印刷を完了するこ
とが可能となり、効率良く解析を行なうことができる。

【００９８】図１に示したメモリテストシステム１０３
に相当する外観検査結果データベース５、外観検査装置
６、メモリＬＳＩ不良事例データベース７、メモリＬＳ
Ｉ設計情報データベース８、ウエハプローバ９、電気的
試験装置１０、不良回路再配列用計算機１１および電気
的不良解析システム１２の装置に関しては、既存の装置
を流用することができる。

【００９９】不良回路再配列用計算機１１および電気的
不良解析システム１２は、電気的試験装置メーカーから
供給されるものがあり、データが少ない場合には供給さ
れるものをそのまま利用することが可能である。

【０１００】

【発明の効果】本発明は以上説明したように構成されて
いるので、以下に記載するような効果を奏する。

【０１０１】増大する不良データに対し、解析用計算機
の追加で対応できるため従来の不良解析システムに比
べ、より大量のデータ処理を行なうことができる効果が
ある。

【０１０２】別目的に導入された計算機の遊休時間帯を
利用することにより、解析専用の計算機を用意する必要
がないため、安価にシステムを構築することができる効
果がある。

【０１０３】メモリセルのセルサイズと外観検査装置の
座標位置重ね合わせ公差との比率を利用して不良データ
を単純化することにより、不良解析精度を犠牲にせずに
データサイズを削減できることから、処理すべき不良デ
ータを少なくし、不良解析時間を短縮することができる
効果がある。例えば、メモリセルＧ１のサイズが０．１
μｍで外観検査装置の座標位置重ね合わせ公差Ｇ２が１
μｍの場合は、群セル不良のデータサイズを１００分の
１まで削減できるが、外観検査結果との重ね合わせ精度
への悪影響はない。

【図面の簡単な説明】

【図１】本発明の特徴となる構成を示す概略ブロック図
である。

【図２】本発明によるメモリＬＳＩの不良解析装置の一
実施例の構成を示すブロック図である。

【図３】本発明の実施の形態の動作を示すフローチャー
トである。

【図４】本発明の実施の形態の動作を示すフローチャー
トである。

【図５】本発明の実施の形態の動作を示すフローチャー
トである。

【図６】本発明におけるデータサイズの縮小方法を説明
するための図である。

【図７】本発明におけるウエハ面内の傾向解析方法を説
明するための図である。

【符号の説明】

１解析用計算機群２データ分配用計算機３統合解析用計算機４出力装置５外観検査結果データベース６メモリＬＳＩを装着した外観検査装置７メモリＬＳＩ不良事例データベース８メモリＬＳＩ設計情報データベース１０電気的試験装置１１メモリＬＳＩを装着したウエハブローバ１２電気的不良解析システム

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁶ 識別記号ＦＩＧ０１Ｒ 31/28 Ｈ

Claims

【特許請求の範囲】

【請求項１】解析対象であるメモリＬＳＩに対して電
気的な試験および外観検査を行なうメモリテストシステ
ムを具備するメモリＬＳＩの不良解析装置であって、前記メモリテストシステムによる試験結果を解析する装
置として、複数の解析用計算機がネットワーク接続され
たサーバクライアントシステムを有することを特徴とす
るメモリＬＳＩの不良解析装置。
【請求項２】請求項１記載のメモリＬＳＩの不良解析
装置において、サーバクライアントシステムは、複数のデータ解析用計算機それぞれの計算資源の状態を
監視し、該計算資源が空いていてデータ分配待ち状態の
解析用計算機群に対し、計算資源の空き容量の多い解析
用計算機から順にデータを分配するデータ分配用計算機
と、前記複数の解析用計算機からそれぞれ出力される解析結
果を回収して統合的な解析を行なう統合解析用計算機と
を有することを特徴とするメモリＬＳＩの不良解析装
置。
【請求項３】請求項１または請求項２に記載のメモリ
ＬＳＩの不良解析装置で行なわれるメモリＬＳＩの不良
解析方法であって、メモリテストシステムで行なわれる電気的な試験の判定
対象を、外観検査の座標位置重ね合わせ公差に合わせて
データサイズを小さくすることを特徴とするメモリＬＳ
Ｉの不良解析方法。