JP2004134605A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法 Download PDF

Info

Publication number
JP2004134605A
JP2004134605A JP2002298308A JP2002298308A JP2004134605A JP 2004134605 A JP2004134605 A JP 2004134605A JP 2002298308 A JP2002298308 A JP 2002298308A JP 2002298308 A JP2002298308 A JP 2002298308A JP 2004134605 A JP2004134605 A JP 2004134605A
Authority
JP
Japan
Prior art keywords
sealing body
resin sealing
resin
lead
terminals
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2002298308A
Other languages
English (en)
Inventor
Yukihiro Sato
佐藤 幸弘
Toru Nagamine
長峰 徹
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Technology Corp
Original Assignee
Renesas Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Technology Corp filed Critical Renesas Technology Corp
Priority to JP2002298308A priority Critical patent/JP2004134605A/ja
Publication of JP2004134605A publication Critical patent/JP2004134605A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/0555Shape
    • H01L2224/05552Shape in top view
    • H01L2224/05554Shape in top view being square
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48095Kinked
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491Disposition
    • H01L2224/4912Layout
    • H01L2224/49171Fan-out arrangements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

【課題】端子間の樹脂封止体の周縁部のヘアクラックの発生を防止する。
【解決手段】ペレット19を樹脂封止した樹脂封止体21と、樹脂封止体21の下面の周縁部で露出した複数個の端子24とを備え、ペレット19と端子24とが樹脂封止体21の内部でワイヤボンディングされているQFN・IC25において、隣り合う端子24、24間の樹脂封止体21の周縁部には面取り部22が形成されている。面取り部22は樹脂封止体の成形時に面取り部形成用凸部39により樹脂封止体21と同時に成形される。端子24は樹脂封止体21の周縁部の直近で切断される。
【効果】面取り部が予め形成されていることにより、端子の切断時にヘアクラックが端子間の樹脂封止体の周縁部に発生するのを防止できるので、周縁部がヘアクラックを起点にして欠落して起こる実装不良の発生を未然に回避できる。
【選択図】   図9

Description

【0001】
【発明の属する技術分野】
本発明は、半導体装置およびその製造技術に関し、特に、樹脂封止体および端子の成形技術に係り、例えば、QFN(quad flat non−leaded package)を備えた半導体集積回路装置(以下、ICという。)に利用して有効な技術に関する。
【0002】
【従来の技術】
リードレス表面実装形樹脂封止パッケージを備えたICとしては、QFNを備えたIC(以下、QFN・ICという。)がある(例えば、非特許文献1参照)。QFN・ICは半導体ペレットを樹脂封止した樹脂封止体と、この樹脂封止体の一主面の周縁部(エッジ)において露出した複数個の端子とを備えており、半導体ペレットと端子とが樹脂封止体の内部において電気的に接続されている。
【0003】
【非特許文献1】
「実践講座 VLSIパッケージング技術(上)」,日経BP社,1993年5月31日,p.80−84
【0004】
【発明が解決しようとする課題】
QFN・ICにおいては、端子は樹脂封止体の外周の直近部において切断されて形成されるために、隣り合う端子間に跨がるヘアクラック(ひび)が隣り合う端子間における樹脂封止体の周縁部に形成されてしまうという問題点がある。このヘアクラックが形成されたQFN・ICのマザーボード等への実装に際して、隣り合う端子間における樹脂封止体の周縁部がヘアクラックを起点にして欠落すると、欠落したカケラが実装不良を引き起こす原因になる懸念がある。
【0005】
本発明の目的は、隣り合う端子の間における樹脂封止体の周縁部のヘアクラックの発生を防止することができる半導体装置を提供することにある。
【0006】
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【0007】
【課題を解決するための手段】
本願において開示される発明のうち代表的なものの概要を説明すれば、次の通りである。
【0008】
すなわち、半導体ペレットを樹脂封止した樹脂封止体と、この樹脂封止体の一主面の周縁部において露出した複数個の端子とを備えており、前記半導体ペレットと前記端子とが前記樹脂封止体の内部において電気的に接続されている半導体装置において、
前記複数個の端子の隣り合うもの同士の間における前記樹脂封止体の周縁部には面取り部がそれぞれ形成されていることを特徴とする。
【0009】
前記手段によれば、面取り部が隣り合う端子の間における樹脂封止体の周縁部に形成されていることにより、端子の切断に際して、ヘアクラックが隣り合う端子の間における樹脂封止体の周縁部に発生するのを防止することができる。したがって、隣り合う端子間における樹脂封止体の周縁部がヘアクラックを起点にして欠落することによって引き起こる実装不良の発生を、未然に回避することができる。
【0010】
【発明の実施の形態】
以下、本発明の一実施の形態を図面に即して説明する。
【0011】
本実施の形態において、本発明に係る半導体装置は、QFN・ICとして構成されている。以下、本実施の形態に係るQFN・ICの製造方法を説明する。この説明により、本実施の形態に係るQFN・ICの構成が共に明らかにされる。
【0012】
本実施の形態に係るQFN・ICの製造方法には図1に示された組立体10が製造される。図1に示されているように、組立体10は多連リードフレーム11を備えており、この多連リードフレーム11は鉄−ニッケル合金や燐青銅等の比較的大きい機械的強度を有するばね材料からなる薄板が用いられて、打ち抜きプレス加工により一体成形されている。この多連リードフレーム11には複数の単位リードフレーム12が横方向に一列に並設されている。但し、説明および図示は一単位について行われる。単位リードフレーム12は位置決め孔13aが開設された外枠13を一対備えており、両外枠13、13は所定の間隔で平行になるように配されて一連にそれぞれ延設されている。隣り合う単位リードフレーム12、12間には一対のセクション枠14が両外枠13、13間に互いに平行に配されて一体的に架設されており、これら外枠13、13、セクション枠14、14により形成される略正方形の枠体(フレーム)内に単位リードフレーム12が構成されている。
【0013】
単位リードフレーム12の四隅にはタブ吊りリード15が対角線上にそれぞれ突設されており、各タブ吊りリード15の先端には正方形の平板形状に形成されたタブ16が同心的に配されて、これらタブ吊りリード15により吊持されるように一体的に連設されている。各タブ吊りリード15はクランク形状にそれぞれ屈曲されており、このタブ吊りリード15の屈曲によって、タブ16は浮き上げられている。単位リードフレーム12の内側辺には端子となるリード17が複数本、長手方向に等間隔に配されて互いに平行で端辺と直角に突設されており、リード17の先端部はタブ16の外周に近接した状態で略一直線に揃うように敷設されている。これらリード17もクランク形状にそれぞれ屈曲されており、各リード17の先端部はタブ16の上面と面一になるように浮き上げられている。
【0014】
以上の構成に係る多連リードフレーム11には、ペレット・ボンディング工程およびワイヤ・ボンディング工程において、ペレット・ボンディング作業、続いて、ワイヤ・ボンディング作業が実施されて、図1に示された組立体10が製造される。これらボンディング作業は多連リードフレームが横方向にピッチ送りされることにより、各単位リードフレーム毎に順次実施される。まず、ペレット・ボンディング作業により、ICの製造工程における所謂前工程において半導体素子を含む集積回路を作り込まれた半導体集積回路構造物としてのペレット19が、各単位リードフレーム12におけるタブ16上の略中央部に配されて、タブ16とペレット19との間に形成された接着層18によって機械的に固着されることによりボンディングされる。接着層18の形成手段としては、銀ペースト接着層によるボンディング法が使用されている。
【0015】
続いて、ワイヤボンディング工程において、ワイヤ20がペレット19の電極パッド19aとリード17との間に超音波熱圧着式ワイヤボンディング装置等のワイヤボンディング装置(図示せず)が使用されることにより、その両端部をそれぞれボンディングされて橋絡される。これにより、ペレット19に作り込まれた集積回路は電極パッド19a、ワイヤ20およびリード17を介して電気的に外部に引き出されている。
【0016】
以上のように構成された組立体10には各単位リードフレーム12毎に樹脂封止体21が図2〜図6に示されたトランスファ成形装置30が使用されて、図7に示されているように成形される。
【0017】
トランスファ成形装置30はシリンダ装置等(図示せず)によって互いに型締めされる一対の上型31と下型32とを備えており、下型32の合わせ面には複数個のキャビティー(図2〜図5では一個だけが示されている。)33が没設されている。キャビティー33は単位リードフレーム12の内径よりも若干小さめの略正方形の平盤穴形状に形成されている。下型32の合わせ面にはポット34が開設されており、ポット34にはシリンダ装置(図示せず)により進退されるプランジャ35が成形材料としての液状の樹脂(以下、レジンという。)を送給し得るように挿入されている。上型31の合わせ面にはカル36がポット34との対向位置に配されて没設されているとともに、カル36に接続するランナ37が没設されている。ランナ37の他端部はキャビティー33における一隅(一つのコーナー部)に接続されており、その接続部にはゲート38がレジンをキャビティー33内に注入し得るように形成されている。
【0018】
図3および図5に示されているように、下型32のキャビティー33の下側周縁における単位リードフレーム12の隣り合うリード17、17間にそれぞれ対応する各部位には、隣り合うリード17、17間における樹脂封止体21の周縁部に面取り部を形成するための面取り部形成用凸部(以下、凸部という。)39がそれぞれ突設されている。図6に示されているように、凸部39は略三角柱形状に形成されており、稜線がキャビティー33の端辺と平行になるように配され、下型32の合わせ面から稜線までの高さはリード17の厚さよりも若干低くなるように設定されている。
【0019】
図2および図3に示されているように、トランスファ成形に際しては、上下で一対のラミネートフィルム40、40が上型31と下型32との間に全体的に張設され、上下のラミネートフィルム40、40との間にはインサート成形の対象物である組立体10および成形材料である粉状の樹脂が突き固められてなるタブレット(図示せず)が挟み込まれる。
【0020】
続いて、図4および図5に示されているように、上型31と下型32とが型締めされると、組立体10が上型31と下型32との間に上下のラミネートフィルム40、40を介して挟持された状態になる。クランク形状に屈曲形成されたリード17の下面はキャビティー33の内部においてキャビティー33の底面にラミネートフィルム40を挟んで押接されており、ペレット19はキャビティー33の底面から浮いた状態になる。また、下型32のキャビティー33の下側周縁に断続的に突設された凸部39は、図6(b)に示されているように、隣り合うリード17、17間のそれぞれに嵌入した状態になる。
【0021】
次いで、図4および図5に示されているように、タブレットが加熱されて溶融してなるレジン41がプランジャ35によりポット34からランナ37およびゲート38を通じてキャビティー33に送給されて圧入される。
【0022】
注入後、レジン41が熱硬化されて樹脂封止体21が成形されると、上型31および下型32は型開きされて、上下のラミネートフィルム40、40が上型31および下型32からそれぞれ剥離されることにより、図7に示された成形品23が離型される。本実施の形態においては、成形品23はエジェクタピンを使用せずに離型されるために、樹脂封止体21にはエジェクタピンの痕跡は形成されていない。
【0023】
図7に示されているように、成形品23において、樹脂封止体21の内部にはペレット19、リード17群およびワイヤ20群が樹脂封止されている。樹脂封止体21の成形に際して、クランク形状のリード17がキャビティー33の底面に押接されているために、リード17の外側端部の下面は樹脂封止体21の下面において露出されている。また、リード17の内側端部およびタブ16がキャビティー33の底面から浮き上げられているために、リード17の内側端部の下面およびタブ16の下面は樹脂封止体21の下面において露出されていない。本実施の形態においては、下型32のキャビティー33の下側周縁に断続的に突設された凸部39が隣り合うリード17、17間のそれぞれに嵌入されることにより、隣り合うリード17、17間における樹脂封止体21の周縁部には面取り部22がそれぞれ形成されている。これらの面取り部22は凸部39の傾斜面に倣って、傾斜面が下向きとなる所謂C面取り形状に形成されている。
【0024】
以上のように樹脂封止体21が成形された成形品23はめっき工程に送られ、パラジウムめっき被膜(図示せず)が多連リードフレーム11の状態で樹脂封止体21の露出面に全体的に被着される。めっき処理が施された成形品23はトリミング(trimming)工程に送られ、リード17が図8に示されたリードトリミング装置50によって樹脂封止体21の周縁部の直近において切断される。
【0025】
図8に示されたリードトリミング装置50は、上側取付板51および下側取付板52を備えている。上側取付板51はシリンダ装置(図示せず)によって上下動されることにより、機台の上に据え付けられた下側取付板52に対して接近および離反するように構成されている。上側取付板51には上側ホルダ53が固定され、下側取付板52には下側ホルダ54が固定されている。上側ホルダ53には上側押さえ型55が固定され、下側ホルダ54には下側押さえ型56が上側押さえ型55に芯合わせされた状態で固定されている。上側押さえ型55と下側押さえ型56とは外枠13およびセクション枠14を上下から挟んで押さえるように構成されている。上側押さえ型55はガイド57およびスプリング58によって独立懸架されている。上側ホルダ53には櫛歯形状の剪断刃59aを有するパンチ59が、各剪断刃59aが各リード17の外枠13およびセクション枠14との境界付近に対向するように配置されて垂直方向下向きに固定されている。下側ホルダ54には櫛歯形状の剪断刃60aを有するダイ60が、各剪断刃60aが各リード17の外枠13およびセクション枠14との境界付近に対向するように配置されて垂直方向上向きに固定されている。パンチ59の剪断刃59aとダイ60の剪断刃60aとは協働してリード17を外枠13およびセクション枠14との境界付近において切断するように構成されている。なお、61は樹脂封止体受け台である。
【0026】
以上のように構成されたリードトリミング装置50によってリード17が切断されるに際しては、リードトリミング装置50のワークである成形品23の樹脂封止体21は樹脂封止体受け台61に載置され、外枠13およびセクション枠14は下側押さえ型56に載置される。続いて、上側取付板51がシリンダ装置によって下降され、上側押さえ型55が下側押さえ型56にスプリング58の付勢力によって合わせられる。これにより、上側押さえ型55と下側押さえ型56との間で外枠13およびセクション枠14が挟持される。上側取付板51がさらに下降されて行くと、パンチ59が下降されて行く。この際に、上側押さえ型55はスプリング58が圧縮変形されるために、下側押さえ型56に押し付けられる。パンチ59の下降に伴って、パンチ59の剪断刃59aとダイ60の剪断刃60aとの協働による剪断により、リード17が外枠13およびセクション枠14との境目において切断される。この切断により、図9で参照されるように、切断されたリード17によって端子24が形成されたことになる。
【0027】
ところで、剪断刃59aと剪断刃60aとの協働によるリード17の剪断に際しては、各リード17には剪断に伴う応力がそれぞれ作用するために、ヘアクラックが隣り合うリード17、17間における樹脂封止体21の周縁部に形成される懸念がある。しかし、本実施の形態においては、隣り合うリード17、17間における樹脂封止体21の周縁部には面取り部22が予め形成されているので、剪断に伴う応力が各リード17に作用しても、ヘアクラックが隣り合うリード17、17間における樹脂封止体21の周縁部に形成される現象が発生するのを未然に防止することができる。
【0028】
パンチ59が所定のストロークを終了すると、パンチ59は上側取付板51によって上昇され、元の待機状態まで戻される。以上のようにしてリードトリミング装置50において、リード17の切断が終了し、上側取付板51が上昇すると、成形品23が送られ、次の単位リードフレーム12の樹脂封止体21が樹脂封止体受け台61に載置される。以降、前述した作動が繰り返される。
【0029】
その後、多連リードフレーム11のタブ吊りリード15が外枠13およびセクション枠14から切断されることにより、図9に示されたQFN・IC25が製造されたことになる。すなわち、図8に示されているように、タブ16の上にはペレット19が接着層18によって接着されているとともに、各端子24とペレット19の電極パッド19aとの間にはワイヤ20がそれぞれ橋絡されている。ペレット19、端子24群、ワイヤ20群は樹脂封止体21によって樹脂封止されている。各端子24の下面および樹脂封止体21の外周面に位置する側面(リード17の切断面)は樹脂封止体21の下面における周縁部(エッジ)において露出している。そして、隣り合うリード17、17間における樹脂封止体21の周縁部には面取り部22がそれぞれ形成されている。
【0030】
以上説明した前記実施の形態によれば、次の効果が得られる。
【0031】
1) 隣り合うリード間における樹脂封止体の周縁部に面取り部を予め形成しておくことにより、リードトリミングに際して、剪断に伴う応力が各リードに作用しても、ヘアクラックが隣り合うリード間における樹脂封止体の周縁部に形成される現象が発生するのを未然に防止することができる。
【0032】
2) ヘアクラックが隣り合うリード間における樹脂封止体の周縁部に形成される現象が発生するのを防止することにより、隣り合うリード間における樹脂封止体の周縁部がヘアクラックを起点にして欠落することによって引き起こる実装不良を未然に回避することができるので、QFN・ICの品質や信頼性を向上させることができる。
【0033】
以上本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
【0034】
例えば、QFN・ICに限らず、SON・ICやQFJ・IC、SOJ・IC、QFI・IC、SOI・IC等の半導体装置全般に適用することができ、特に、リードのトリミング工程やフォーミング工程においてリードに応力が作用する半導体装置に適用して優れた効果を得ることができる。
【0035】
【発明の効果】
本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば、次の通りである。
【0036】
隣り合う端子間における樹脂封止体の周縁部に面取り部を予め形成しておくことにより、応力が各端子に作用しても、ヘアクラックが隣り合う端子間における樹脂封止体の周縁部に形成される現象が発生するのを未然に防止することができるので、隣り合う端子間における樹脂封止体の周縁部がヘアクラックを起点にして欠落することによって引き起こる実装不良を未然に回避することができる。
【図面の簡単な説明】
【図1】本発明の一実施の形態であるQFN・ICの製造方法に使用される組立体を示しており、(a)は一部省略平面図、(b)は(a)のb−b線に沿う断面図である。
【図2】本発明の一実施の形態であるQFN・ICの製造方法の樹脂封止体成形工程に使用されるトランスファ成形装置の型開き状態を示す対角線を通る側面断面図である。
【図3】その中心線を通る正面断面図である。
【図4】同じくトランスファ成形装置のレジン注入状態を示す対角線を通る側面断面図である。
【図5】その中心線を通る正面断面図である。
【図6】面取り部形成用凸部を示す一部省略斜視図であり、(a)はリードの装着前を示しており、(b)は装着後を示している。
【図7】樹脂封止体成形工程後を示しており、(a)は左半分が平面断面図で右半分が底面図、(b)は正面断面図である。
【図8】リードトリミング工程を示しており、(a)は正面断面図、(b)はパンチおよびダイを示す断面図である。
【図9】本発明の一実施の形態であるQFN・ICを示しており、(a)は左半分が平面図で右半分が底面図、(b)は一部切断正面図である。
【符号の説明】
10…組立体、11…多連リードフレーム、12…単位リードフレーム、13…外枠、13a…位置決め孔、14…セクション枠、15…タブ吊りリード、16…タブ、17…リード、18…接着層、19…ペレット、19a…電極パッド、20…ワイヤ、21…樹脂封止体、22…面取り部、23…成形品、24…端子、25…QFN・IC(半導体装置)、30…トランスファ成形装置、31…上型、32…下型、33…キャビティー、34…ポット、35…プランジャ、36…カル、37…ランナ、38…ゲート、39…凸部(面取り部形成用凸部)、40…ラミネートフィルム、41…レジン、50…リードトリミング装置、51…上側取付板、52…下側取付板、53…上側ホルダ、54…下側ホルダ、55…上側押さえ型、56…下側押さえ型、57…ガイド、58…スプリング、59…パンチ、59a…剪断刃、60…ダイ、60a…剪断刃、61…樹脂封止体受け台。

Claims (5)

  1. 半導体ペレットを樹脂封止した樹脂封止体と、この樹脂封止体の一主面の周縁部において露出した複数個の端子とを備えており、前記半導体ペレットと前記端子とが前記樹脂封止体の内部において電気的に接続されている半導体装置において、
    前記複数個の端子の隣り合うもの同士の間における前記樹脂封止体の周縁部には面取り部がそれぞれ形成されていることを特徴とする半導体装置。
  2. 前記面取り部が樹脂封止体の成形に際して、面取り部形成用凸部によって前記樹脂封止体と同時に成形されたものであることを特徴とする請求項1に記載の半導体装置。
  3. 前記端子が前記樹脂封止体の周縁部において切断されて形成されたものであることを特徴とする請求項1または2に記載の半導体装置。
  4. 請求項1に記載の半導体装置の製造方法であって、
    前記樹脂封止体を成形するトランスファ成形装置のキャビティーに面取り部形成用凸部を突設しておき、前記面取り部をこの面取り部形成用凸部によって前記樹脂封止体と同時に成形することを特徴とする半導体装置の製造方法。
  5. 前記面取り部が前記樹脂封止体と同時に成形された後に、前記端子が前記樹脂封止体の周縁部において切断されて形成されることを特徴とする請求項4に記載の半導体装置の製造方法。
JP2002298308A 2002-10-11 2002-10-11 半導体装置およびその製造方法 Pending JP2004134605A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002298308A JP2004134605A (ja) 2002-10-11 2002-10-11 半導体装置およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002298308A JP2004134605A (ja) 2002-10-11 2002-10-11 半導体装置およびその製造方法

Publications (1)

Publication Number Publication Date
JP2004134605A true JP2004134605A (ja) 2004-04-30

Family

ID=32287770

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002298308A Pending JP2004134605A (ja) 2002-10-11 2002-10-11 半導体装置およびその製造方法

Country Status (1)

Country Link
JP (1) JP2004134605A (ja)

Similar Documents

Publication Publication Date Title
CN108987367B (zh) 在每个引线上具有焊料可附着的侧壁的qfn预模制的引线框
US20030030131A1 (en) Semiconductor package apparatus and method
JP6394634B2 (ja) リードフレーム、パッケージ及び発光装置、並びにこれらの製造方法
CN101611484A (zh) 无引脚半导体封装及其制造方法
JP2002064114A (ja) 半導体装置及びその製造方法
US9363901B2 (en) Making a plurality of integrated circuit packages
JP3581814B2 (ja) 樹脂封止方法及び樹脂封止装置
JP2003282809A (ja) 半導体装置およびその製造方法
JP6856199B2 (ja) 半導体装置の製造方法
JP2003197663A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP2001077265A (ja) 樹脂封止型半導体装置の製造方法
JP2006156437A (ja) リードフレーム及び半導体装置
JP2004134605A (ja) 半導体装置およびその製造方法
TWM606836U (zh) 導線架
JP2001185671A (ja) 半導体装置の製造方法及び該半導体装置の製造に用いられるリードフレームの製造方法
JP2007081232A (ja) 半導体装置の製造方法
JP2661152B2 (ja) Icカード用モジュールの製造方法
JPH1079463A (ja) 半導体装置製造用切断装置
JP2017108191A (ja) 半導体装置
JP3723351B2 (ja) 半導体装置、およびその製造方法
JP3986189B2 (ja) 半導体装置の製造方法
JP2005033043A (ja) リードフレームおよび半導体装置並びにそれらの製造方法
JPH03276667A (ja) 半導体装置
JPH10233416A (ja) 半導体装置の製造方法
JP2002050646A (ja) 半導体装置の製造方法