JP2004128169A - 配線基板及び半導体装置 - Google Patents

配線基板及び半導体装置 Download PDF

Info

Publication number
JP2004128169A
JP2004128169A JP2002289220A JP2002289220A JP2004128169A JP 2004128169 A JP2004128169 A JP 2004128169A JP 2002289220 A JP2002289220 A JP 2002289220A JP 2002289220 A JP2002289220 A JP 2002289220A JP 2004128169 A JP2004128169 A JP 2004128169A
Authority
JP
Japan
Prior art keywords
wiring
power supply
signal wiring
main surface
insulating substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2002289220A
Other languages
English (en)
Other versions
JP3959330B2 (ja
Inventor
Takeshi Kusakabe
日下部　武志
Isao Ozawa
小澤　勲
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2002289220A priority Critical patent/JP3959330B2/ja
Priority to US10/676,732 priority patent/US6995320B2/en
Publication of JP2004128169A publication Critical patent/JP2004128169A/ja
Application granted granted Critical
Publication of JP3959330B2 publication Critical patent/JP3959330B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H05K1/114—Pad being close to via, but not surrounding the via
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0613—Square or rectangular array
    • H01L2224/06134—Square or rectangular array covering only portions of the surface to be connected
    • H01L2224/06136—Covering only the central area of the surface to be connected, i.e. central arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/4824—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01067—Holmium [Ho]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/07—Electric details
    • H05K2201/0707—Shielding
    • H05K2201/0715—Shielding provided by an outer layer of PCB
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/0929—Conductive planes
    • H05K2201/09336—Signal conductors in same plane as power plane
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10734—Ball grid array [BGA]; Bump grid array

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Structure Of Printed Boards (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

【課題】二層配線で、ノイズの発生の原因となる電磁界の漏れを三次元的にシールドし、且つ低コストで製造できる配線基板及び半導体装置を提供する。
【解決手段】絶縁基板１０と、絶縁基板１０の第１主面に配置された帯状の第１の信号配線１３と、第１の信号配線１３の長手方向に沿って第１の信号配線１３の両側に一定の幅の溝を形成するように第１の信号配線１３から離間し第１の信号配線１３が存在しない第１主面の残余の領域を埋めて配置された第１の電源配線１４と、絶縁基板１０の第２主面に配置され絶縁基板１０中に設けられたスルーホール１９を介して第１の信号配線１３と電気的に接続されたランド１６と、ランド１６から離間したパターンとしランド１６が存在しない第２主面の残余の領域を埋めて配置された第２の電源配線１５とを備える。
【選択図】　　　図１

Description

【０００１】
【発明の属する技術分野】
本発明は、半導体の実装技術に関し、特にＢＧＡ型パッケージの配線基板及び半導体装置に関する。
【０００２】
【従来の技術】
半導体チップの高集積化に伴い、半導体装置の実装技術においては高密度化が求められている。高密度化を図った半導体パッケージとしては、端子ピッチの縮小化、表面実装化、エリア端子化を図ったＤＩＰ、ＱＦＰ、ＳＯＰ、ＳＯＪ等が知られている。特に最近は、多端子で高密度実装が可能なＢＧＡ型パッケージが盛んに開発され、実用化されている。
【０００３】
半導体パッケージの配線基板においては、動作速度の高速化により周波数が上がると電源ノイズ、クロストークノイズ等を発生することが知られている。特に、数百ＭＨｚの周波数で動作し、演算を行うようなマイクロプロセッサユニット等のＬＳＩチップにおいては、信号配線間で発生するクロストークノイズを極力抑えた装置が望まれている。したがって、図１３及び図１４に示すように、信号配線間に高位電源層（ＶＤＤ層）又は低位電源層（ＧＮＤ層）を配置することにより、信号線間で発生するノイズをシールドする手法がとられてきた。
【０００４】
例えば、図１３に示す半導体装置１００は、高速ＳＲＡＭに用いられる半導体パッケージの一例である。半導体装置１００は、配線基板１０１と、配線基板１０１の上部にフェイスアップにより実装され、ボンディングワイヤ１０５により配線基板１０１に電気的に接続された半導体チップ１０３と、配線基板１０１の下部にマトリクス状に配置された半田ボール１０４ａ，１０４ｂ，・・・・・，１０４ｆとから構成されている。配線基板１０１は、ボンディングワイヤ１０５に接続されたチップ側表面配線１１３ａ，１１３ｂ、チップ側表面配線１１３ａ，１１３ｂの下部に配置された絶縁基板１１０ａ、絶縁基板１１０ａの下部の全面に配置されたＶＤＤ層１１４、ＶＤＤ層１１４の下部に配置された絶縁基板１１０ｂ、絶縁基板１１０ｂの下部の全面に配置されたＧＮＤ層１１５、ＧＮＤ層の下部に配置された絶縁基板１１０ｃ、絶縁基板１１０ｃの下部に配置されたランド１１６ａ，１１６ｂ，・・・・・１１６ｆとからなる。配線基板１０１は、チップ側表面配線１１３ａ，１１３ｂにより平行方向に電気的に接続されている。配線基板１０１の内部には、スルーホール、ビアホール等（図示せず）が配置されており、チップ側表面配線１１３ａ，１１３ｂの信号が三次元方向に電気的に接続されている。このような半導体装置１００においては、チップ側表面配線１３ａ，１１３ｂとランド１１６ａ，１１６ｂ，・・・・・１１６ｆとが、全面に設けられた金属層からなるＶＤＤ層１１４及びＧＮＤ層１１５を介して配置されることにより、ノイズの発生を三次元方向にシールドしている。
【０００５】
図１４に示す半導体装置２００は、ＲＤＲＡＭに用いられる半導体パッケージの一例である。半導体装置２００は、配線基板２０１ａと、配線基板２０１ａと同一平面上に離間して配置された配線基板２０１ｂと、配線基板２０１ａ及び配線基板２０１ｂの上部にフェイスダウンにより実装された半導体チップ２０３と、半導体チップ２０３に接続され、配線基板２０１ａと配線基板２０１ｂとの間に配置されたボンディングパッド２０６と、配線基板２０１ａ，２０１ｂの下部にマトリクス状に配置された半田ボール２０４ａ，２０４ｂ，・・・・・，２０４ｄとから構成される。配線基板２０１ａは、更に絶縁基板２１０ａと、絶縁基板２１０ａの下部に配置された配線層２１１ａとからなる。配線層２１１ａは、絶縁基板２１０ａの下部にマトリクス状に配置されたランド２１６ａ，２１６ｂと、ランド２１６ａ，２１６ｂに離間し、且つランド２１６ａ，２１６ｂの周囲を平行方向に取り巻くように配置されたＶＤＤ配線２１５と、ＶＤＤ配線２１５を介してランド２１６ａ，２１６ｂに離間して配置された信号配線２１３ａとからなる。配線基板２０１ｂは、配線基板２０１ａと同様に、絶縁基板２１０ｂと、絶縁基板２１０ｂの下部に配置された配線層２１１ｂとからなる。配線層２１１ｂは、絶縁基板２１０ｂの下部にマトリクス状に配置されたランド２１６ｃ，２１６ｄと、ランド２１６ｃ，２１６ｄに離間し、且つランド２１６ｃ，２１６ｄの周囲を平行方向に取り巻くように配置されたＧＮＤ配線２１４と、ＧＮＤ配線２１４を介してランド２１６ｃ，２１６ｄに離間して配置された信号配線２１３ｂとからなる。信号配線２１３ａ，２１３ｂは、ボンディングワイヤ２０５及びボンディングパッド２０６を介して半導体チップ２０３に電気的に接続されている。このような半導体装置２００においては、信号配線２１３ａ，２１３ｂとランド２１６ｃ，２１６ｄの周囲に、ＧＮＤ配線２１４又はＶＤＤ配線２１５が配置されることにより、ノイズの発生を二次元方向にシールドしている。
【０００６】
【特許文献１】
特開２００１−１３５８９８号公報
【０００７】
【発明が解決しようとする課題】
しかし、図１３に示す半導体装置１００においては、ノイズの発生の原因となる電磁界の漏れを三次元方向にシールドできるが、絶縁基板及び金属配線層を複数層に有する多層基板としなければならないので、装置全体が厚くなり、且つコストがかかる問題があった。
【０００８】
また、図１４に示す半導体装置２００においては、三次元方向の電気力線の漏れが大きいので、図１３に示すような多層基板に比べると電磁界をシールドする効果が小さくなる問題があった。
【０００９】
本発明は、上記した従来技術の欠点を除くためになされたものであって、その目的とするところは、二層配線でノイズの発生の原因となる電磁界の漏れを三次元的にシールドし、且つ低コストで製造できる配線基板及び半導体装置を提供することにある。
【００１０】
【課題を解決するための手段】
上記目的を達成するために、本発明の第１の特徴は、（イ）絶縁基板と、（ロ）絶縁基板の第１主面に配置された帯状の第１の信号配線と、（ハ）第１の信号配線の長手方向に沿って、第１の信号配線の両側に一定の幅の溝を形成するように第１の信号配線から離間し、且つ第１の信号配線が存在しない第１主面の残余の領域を埋めて配置された第１の電源配線と、（ニ）絶縁基板の第２主面に配置され、絶縁基板中に設けられたスルーホールを介して第１の信号配線と電気的に接続されたランドと、（ホ）ランドから離間したパターンとし、且つランドが存在しない第２主面の残余の領域を埋めて配置された第２の電源配線とを備える配線基板であることを要旨とする。
【００１１】
本発明の第１の特徴によれば、信号配線間、及び信号配線とランドの間に発生するクロストークノイズ、電源ノイズ等を、二層の配線層で三次元方向にシールドできる。
【００１２】
本発明の第２の特徴は、（イ）絶縁基板と、（ロ）絶縁基板の第１主面に配置された帯状の第１の信号配線と、（ハ）第１の信号配線の長手方向に沿って、第１の信号配線の両側に一定の幅の溝を形成するように、第１の信号配線から離間し、且つ第１の信号配線が存在しない第１主面の残余の領域を埋めて配置された第１の電源配線と、（ニ）絶縁基板の第２主面に配置され、絶縁基板中に設けられたスルーホールを介して第１の信号配線と電気的に接続されたランドと、（ホ）ランドから離間したパターンとし、且つランドが存在しない第２主面の残余の領域を埋めて配置された第２の電源配線と、（ヘ）第１主面側に配置され、第１の信号配線及び第１の電源配線の端部に設けられたパッド部を介して電気的に接続された半導体チップとを備える半導体装置であることを要旨とする。
【００１３】
本発明の第２の特徴によれば、配線基板を薄型化することができ、低コストで、且つノイズのシールド効果の高い半導体装置を提供することができる。
【００１４】
【発明の実施の形態】
以下、図面を参照して、本発明の実施の形態を説明する。以下の図面の記載において、同一又は類似の部分には同一又は類似の符号を付している。但し、図面は模式的なものであり、形状や寸法等は現実のものとは異なることに留意すべきである。したがって、具体的な形状や寸法は以下の説明を参酌して判断すべきものである。また、図面相互間においてもお互いの寸法の関係や比率が異なる部分が含まれていることは勿論である。また、以下に示す第１及び第２の実施の形態は、この発明の技術的思想を具体化するための装置や方法を例示するものであって、この発明の技術的思想は、構成部品の材質、形状、構造、配置などを下記のものに特定するものではない。この発明の技術的思想は、特許請求の範囲において、種々の変更を加えることができる。
【００１５】
（第１の実施の形態）
本発明の第１の実施の形態に係る配線基板２は、図１〜図５に示すように、絶縁基板１０と、絶縁基板１０の第１主面に配置された第１の信号配線１３ａ，１３ｂ，・・・・・，１３ｊと、第１の信号配線１３ａ，１３ｂ，・・・・・，１３ｊから離間し、第１の信号配線１３ａ，１３ｂ，・・・・・，１３ｊが存在しない第１主面の残余の領域を埋めて配置された第１の電源配線（高位電源配線）１４ａ，１４ｂと、絶縁基板１０の第２主面に配置されたランド１６ａ，１６ｂ，・・・・・，１６ｍと、ランド１６ａ，１６ｂ，・・・・・，１６ｍから離間し、ランド１６ａ，１６ｂ，・・・・・，１６ｍが存在しない第２主面の残余の領域を埋めて配置された第２の電源配線（低位電源配線）１５とを備える。尚、第１の信号配線１３ａ，１３ｂ，・・・・・，１３ｊの中に直流的な信号、即ち他の電源配線等が含まれていても構わない。
【００１６】
図１に示すように、第１主面には、第１の配線層１１として、絶縁基板１０の上部に折れ曲がり部１７ａ，１７ｂ，・・・・・，１７ｊを有する帯状の第１の信号配線１３ａ，１３ｂ，・・・・・，１３ｊが引き回されている。第１の信号配線１３ａ，１３ｂ，・・・・・，１３ｊの幅は、２０μｍ〜１００μｍである。この第１の信号配線１３ａ，１３ｂ，・・・・・，１３ｊの周囲を、長手方向に沿って一定の溝を形成するように、高位電源配線（第１の電源配線）１４ａ，１４ｂが３０μｍ〜１２０μｍ離間して配置されている。高位電源配線（第１の電源配線）１４ａ，１４ｂは、絶縁基板１０のほぼ全面に配置された板状のパターンであり（図５参照）、高位電源（ＶＤＤ）を供給すると同時に、第２主面のランド１６ａ，１６ｂ，・・・・・，１６ｍからの電磁界に対するシールドプレーンとして機能している。尚、第１の信号配線１３ａ，１３ｂ，・・・・・，１３ｊの端部は、図１に示すように、絶縁基板１０中に開口されたスルーホール１９ａ，１９ｂ，・・・・・，１９ｊの内壁の金属層にそれぞれ接続されている。また、第１の信号配線１３ａ，１３ｂ，・・・・・，１３ｊのスルーホール１９ａ，１９ｂ，・・・・・，１９ｊに接続されない側の端部には、高位電源配線（第１の電源配線）１４ａ，１４ｂから突出した配線パッド部２３ａ，２３ｂ，・・・・・，２３ｊが配置されている。配線パッド部２３ａ，２３ｂ，・・・・・，２３ｊの近傍には、電源パッド部２３ｋ，２３ｌが、配線パッド部２３ａ，２３ｂ，・・・・・，２３ｊと同一方向に突出されており、この電源パッド部２３ｋ，２３ｌと配線パッド部２３ａ，２３ｂ，・・・・・，２３ｊとの上部に半田バンプ等を介すことにより、半導体チップ３が実装される。
【００１７】
図２に示すように、第２主面には、第２の配線層１２としてランド１６ａ，１６ｂ，・・・・・，１６ｍが、スルーホール１９ａ，１９ｂ，・・・・・，１９ｊに対応しマトリクス状に配置されている。ランド１６ａ，１６ｂ，・・・・・，１６ｍとスルーホール１９ａ，１９ｂ，・・・・・，１９ｊは、第２主面に設けられた帯状の第２の信号配線２０ａ，２０ｂ，・・・・・，２０ｊにより接続されている。第２の信号配線２０ａ，２０ｂ，・・・・・，２０ｊの幅は２０μｍ〜１００μｍである。但し、このランド１６ａ，１６ｂ，・・・・・，１６ｍ及び第２の信号配線２０ａ，２０ｂ，・・・・・，２０ｊは、点線で示す第１主面側の第１の信号配線１３ａ，１３ｂ，・・・・・，１３ｊと絶縁基板１０を介して対向する位置を避けて配置されている。また、ランド１６ａ，１６ｂ，・・・・・，１６ｍ、スルーホール１９ａ，１９ｂ，・・・・・，１９ｊ及び第２の信号配線２０ａ，２０ｂ，・・・・・，２０ｊの周囲には、図５に示すように板状で、グランド（ＧＮＤ）となる低位電源配線（第２の電源配線）１５がほぼ全面に配置されている。低位電源配線（第２の電源配線）１５は、第１主面側の第１の信号配線１３ａ，１３ｂ，・・・・・，１３ｊからの高周波の電磁界に対するシールドプレーンとして機能している。尚、ランド１６ａ，１６ｂ，・・・・・，１６ｍは、図３に示すように、半田ボール４ａ，４ｂ，４ｃ，４ｄを取り付けるための金属パターンである。
【００１８】
図３は、図１のＡ−Ａ方向から見た第１の実施の形態に係る半導体装置の断面図である。第１の配線層１１が設けられた第１主面側にフリップチップ接続されるように、半導体チップ３が、フェイスダウン型に装着されている。ランド１６ｍ，１６ｂ，１６ｄ，１６ｅの下部には、マトリクス状に配置された半田ボール４ａ，４ｂ，４ｃ，４ｄが配置されている。ランド１６ｍ，１６ｂ，１６ｄ，１６ｅの配置される位置はどこであってもよい。例えば、ランド１６ｍ，１６ｂ，１６ｄ，１６ｅが配線基板２の外周に配置されてもよい。
【００１９】
本発明の第１の実施の形態に係る配線基板２においては、第１の信号配線１３ａ，１３ｂ，・・・・・，１３ｊ、第２の信号配線２０ａ，２０ｂ，・・・・・，２０ｊ及びランド１６ａ，１６ｂ，・・・・・，１６ｍが、ほぼ全面に渡って配置されたＶＤＤ供給用の高位電源配線（第１の電源配線）１４ａ，１４ｂ又はＧＮＤとなる低位電源配線（第２の電源配線）１５により周囲を取り囲まれている。更に、第１主面の第１の信号配線１３ａ，１３ｂ，・・・・・，１３ｊと第２主面のランド１６ａ，１６ｂ，・・・・・，１６ｍとが、絶縁基板１０を介して互いに対向しない位置に配置されている。したがって、第１の信号配線１３ａ，１３ｂ，・・・・・，１３ｊに高周波電流を流した場合に発生する強い電磁界に対し、高位電源配線１４ａ，１４ｂ及び低位電源配線１５がシールドプレーンとして機能するので、ノイズの発生を三次元的にシールドできる。第１の信号配線１３ａ，１３ｂ，・・・・・，１３ｊ及びランド１６ａ，１６ｂ，・・・・・，１６ｍは、一定電位のシールドプレートによりシールドされればよいので、必要に応じて高位電源配線（第１の電源配線）１４ａ，１４ｂ又は低位電源配線（第２の電源配線）１５のパターンを変えることもできる。更に、高位電源配線１４ａ，１４ｂ又は低位電源配線１５を、第１の信号配線１３ａ，１３ｂ，・・・・・，１３ｊ又はランド１６ａ，１６ｂ，・・・・・，１６ｍに近づけるほど、シールド効果の高い配線基板２が得られるので、第１の信号配線１３ａ，１３ｂ，・・・・・，１３ｊ又はランド１６ａ，１６ｂ，・・・・・，１６ｍから３０μｍ〜１２０μｍ程度離間して配置するのが好ましい。更に好ましくは、離間幅を現在の微細化技術の限界点である３０μｍ程度にするのがよい。離間幅を広げると、配線のキャパシタンスを抑えることができるので、５０μｍ〜１２０μｍとしてもよい。このような配線基板２及び配線基板２を用いた半導体装置は、絶縁基板１０を複数層に設ける必要がないので、装置の薄型化を図ることができ、且つ低コストで製造が可能である。
【００２０】
次に、図６を用いて、本発明の第１の実施の形態に係る配線基板２及び配線基板２を用いた半導体装置の製造方法を説明する。以下に述べる製造方法は一例であり、この変形例を含めて、これ以外の種々の製造方法により実現可能であることは勿論である。尚、図６に配線基板２は、図１に示すＤ−Ｄ方向から見た断面を示す。
【００２１】
（イ）先ず、図６（ａ）に示すように、厚さ３０μｍ〜６０μｍのエポキシ樹脂からなる絶縁基板１０を用意する。好ましくは、厚さ５０μｍ程度の絶縁基板１０を用意する。絶縁基板１０としては、エポキシ樹脂のほか、ポリイミド樹脂、フェノール樹脂、又はセラミックス基板、炭化珪素基板等を使用することも可能である。図示を省略するが、その後、絶縁基板１０の第１主面及び第２主面に銅箔を貼り付け、エッチングにより銅箔を薄くしておく。
【００２２】
（ロ）次に、図６（ｂ）に示すように、絶縁基板１０に直径１００〜２００μｍの円形のスルーホール１９ｂ，１９ｃをレーザ法により形成する。尚、スルーホール１９ｂ，１９ｃは、従来の機械的なドリル法により形成されても構わない。スルーホール１９ｂ，１９ｃは、楕円形、多角形等であってもよい。
【００２３】
（ハ）次に、図６（ｃ）に示すように、絶縁基板１０の第１主面及び第２主面に、厚さ２５μｍ〜３５μｍの銅、ニッケル、金等の金属膜２２を蒸着法、無電界メッキ法等により形成する。この時、スルーホール１９ｂ，１９ｃの内壁にも同様に、銅等を用いてパターン間接続メッキが行われる。
【００２４】
（ニ）次に、金属膜２２上にフォトレジスト膜を塗布し、フォトリソグラフィ技術を用いてフォトレジスト膜をパターニングする。パターニングされたフォトレジスト膜をエッチングマスクとしてエッチングし、図６（ｄ）に示すように、第１の配線層１１を形成する。第１の配線層１１には、第１の信号配線１３ａ、ＶＤＤを供給するための高位電源配線１４ａ、半導体パッド３を装着するためのパッド部２３ａが形成される。第１主面のフォトレジストを除去後、第２主面の金属膜２２上に新たなフォトレジスト膜をパターニングし、エッチングにより第２の配線層１２を形成する。第２の配線層１２には、ＧＮＤとなる低位電源配線１５、半田ボール４ａ，４ｅを形成するためのランド１６ａ，１６ｍ、第２の信号配線（図示せず）が形成される。
【００２５】
（ホ）次に、図６（ｅ）に示すように、第１の配線層１１及び第２の配線層１２にソルダーレジスト膜２４を形成する。そして、フォトリソグラフィ技術によりソルダーレジスト膜２４をエッチングし、第１主面のパッド部２３ａ及び第２主面のランド１６ａ，１６ｍを露出させる。そしてパッド部２３ａ及び第２主面のランド１６ａ，１６ｍの表面にニッケル（Ｎｉ）膜２７によるメッキ２７、金（Ａｕ）膜２８によるメッキを施す。
【００２６】
（へ）次に、図６（ｆ）に示すように、パッド部２３ａの上部に図示しない半田バンプ等を介して半導体チップ３を実装し、ランド１６ａ，１６ｍに半田ボール４ｅ，４ａをそれぞれ形成する。
【００２７】
以上の工程により、図４に示すような配線基板２及び配線基板２を用いた半導体装置が実現可能となる。本発明の第１の実施の形態に係る配線基板２及び配線基板２を用いた半導体装置によれば、一層の絶縁基板１０で、簡単に、低コストで製造することができる。尚、第１の配線層１１及び第２の配線層１２のパターニングは、どちらが先に行われてもよい。
【００２８】
（第２の実施の形態）
本発明の第２の実施の形態に係る半導体装置は、図７〜図１１に示すように、２枚の配線基板２ａ，２ｂを有しており、配線基板２ａ，２ｂのそれぞれにボンディングパッド２６ａ，２６ｂ，・・・・・２６ｋに接続するためのスルーホール１９ｎ，１９ｏ，・・・・・１９ｖを更に有する点が異なる。更に、図１１に示すように、配線基板２ａ，２ｂの第１主面側に配置される半導体チップ３が、配線基板２ａと配線基板２ｂとの間にある基板開口部３０に配置されたボンディングパッド２６ａ，２６ｂ，・・・・・２６ｋを介して電気的に接続される点が異なる。他は、図１に示す第１の実施の形態の構成と同様であるので、重複した記載を省略する。　図７に示すように、第１主面には、第１の配線層１１ａ，１１ｂとして、帯状の第１の信号配線１３ａ，１３ｂ，・・・・・１３ｊが、絶縁基板１０上に引き回されている。この第１の信号配線１３ａ，１３ｂ，・・・・・１３ｊの両側を、長手方向に沿って一定の溝を形成するように、第１の配線層１１ａにはＧＮＤとなる低位電源配線（第１の電源配線）１５ａが、第１の配線層１１ｂにはＶＤＤを供給する高位電源配線（第１の電源配線）１４ａが、それぞれ絶縁基板１０の上を３０μｍ〜１２０μｍ離間し、それぞれ第１主面の残余の領域を埋めるように配置されている。低位電源配線１５ａ及び高位電源配線１４ａは、絶縁基板１０のほぼ全面に板状の形状を有して配置されている（図１１参照）。また、図７に示すように、第１の信号配線１３ａ，１３ｂ，・・・・・１３ｊのスルーホール１９ａ，１９ｂ，・・・・・１９ｊに接続されない側の端部は、ボンディングパッド２６ａ，２６ｂ，・・・・・２６ｋの近傍に直線状に並んで配置されたスルーホール１９ｎ，１９ｏ，・・・・・１９ｖの内壁の金属層にそれぞれに接続されている。スルーホール１９ｎ，１９ｏ，・・・・・１９ｖは、図８に示すように、図示を省略したパッド部及びボンディングワイヤ２５を介してボンディングパッド２６ａ，２６ｂ，・・・・・２６ｋに電気的に接続されている。複数のボンディングパッド２６ａ，２６ｂ，・・・・・２６ｋは、例えば半導体チップ３の素子形成面に形成された１×１０１８ｃｍ−３〜１×１０２１ｃｍ−３程度のドナー若しくはアクセプタがドープされた複数の高不純物密度領域（ソース領域／ドレイン領域、若しくはエミッタ領域／コレクタ領域等）等にそれぞれ接続されている。
【００２９】
図８に示すように、第２主面には、第２の配線層１２ａ，１２ｂとして、ランド１６ａ，１６ｂ，・・・・・，１６ｍが、スルーホール１９ａ，１９ｂ，・・・・・，１９ｊに対応してマトリクス状に配置されている。但し、このランド１６ａ，１６ｂ，・・・・・，１６ｍは、点線で示す第１主面側の第１の信号配線１３ａ，１３ｂ，・・・・・，１３ｊと絶縁基板１０ａ，１０ｂを介して対向する位置を避けて配置されている。このランド１６ａ，１６ｂ，・・・・・，１６ｍの外周を取り囲んで一定の溝を形成するように、第２の電源配線である低位電源配線１５ｂ及び高位電源配線１４ｃが、ランド１６ａ，１６ｂ，・・・・・，１６ｍから３０μｍ〜１２０μｍ離間して配置されている。尚、第２の配線層１２ａは、ＧＮＤとなる低位電源配線（第２の電源配線）１５ｂが、第２の配線層１２ｂには、ＶＤＤを供給する高位電源配線（第２の電源配線）１４ｃが、第２主面上をほぼ全面に板状の形状を有して配置されている（図１１参照）。
【００３０】
図９は、図７のＦ−Ｆ方向から見た第２の実施の形態に係る半導体装置の断面図を示している。第１の配線層１１ａには半導体チップ３が実装され、ランド１６ｍ，１６ｂ，１６ｄ，１６ｅには半田ボール４ａ，４ｂ，４ｃ，４ｄが配置されている。尚、図１１に示すように、半導体チップ３は、ボンディングワイヤ２５を介して低位電源配線（第２の電源配線）１５ｂ及び高位電源配線（第２の電源配線）１４ｃに接続されている。
【００３１】
本発明の第２の実施の形態に係る半導体装置によれば、複数の配線基板２ａ，２ｂをボンディングワイヤ２５により接続した場合においても、第１の信号配線１３ａ，１３ｂ，・・・・・１３ｊ及びランド１６ａ，１６ｂ，・・・・・１６ｍの平行方向、及び垂直方向に、ほぼ全面に渡ってＶＤＤを供給する高位電源配線１４ａ，１４ｃ又はＧＮＤとなる低位電源配線１５ａ，１５ｂが配置されている。したがって、第１の信号配線１３ａ，１３ｂ，・・・・・１３ｊに高周波電流を流す際に発生する強い電磁界に対し、高位電源配線１４ａ，１４ｃ及び低位電源配線１５ａ，１５ｂがシールドプレーンとして機能するので、ノイズの発生を三次元方向にシールドすることができる。また、図１１に示す半導体装置は、ワイヤボンディング実装することが可能なため、フリップチップ実装に比べて低コストで製造できる。
【００３２】
次に、図１２を用いて、本発明の第２の実施の形態に係る半導体装置の製造方法を説明する。図１２（ａ）〜図１０（ｄ）は、図７に示すＩ−Ｉ中の断面を示す。図１２（ｆ）及び図１２（ｇ）は、図７中のＪ−Ｊ断面を示す。尚、図１２（ａ）〜図１２（ｄ）までは、図６に示す半導体装置の製造方法と同様であるので重複した記載を省略する。
【００３３】
（ホ）次に、図１２（ｅ）に示すように、第１の配線層１１ｂ及び第２の配線層１２ｂにソルダーレジスト膜２４を形成する。そして、フォトリソグラフィ技術によりソルダーレジスト膜２４をエッチングし、ワイヤボンディング接続用のスルーホール（図示せず）及び第２主面のランド１６ｉ，１６ｆを露出させる。そしてランド１６ｉ，１６ｆの表面にニッケル（Ｎｉ）膜２７、金（Ａｕ）膜２８によるメッキを施す。
【００３４】
（へ）図１０（ｆ）に示すように、第１の配線層１１ａ，１１ｂに、半導体チップ３を配置する。そして図（ｇ）に示すように、半導体チップ３に接続されたボンディングパッド２６と、配線基板２ａ，２ｂとをボンディングワイヤ２５により接続する。
【００３５】
以上の工程により、本発明の第２の実施の形態に係る半導体装置が実現可能となる。本発明の第２の実施の形態に係る配線基板２及び配線基板２を用いた半導体装置によれば、二層の配線層で、電磁界の漏れを三次元方向にシールドすることができ、低コストで簡単に製造することができる。
【００３６】
（その他の実施の形態）
上記のように、本発明は第１及び第２の実施の形態によって記載したが、この開示の一部をなす論述及び図面はこの発明を限定するものであると理解すべきではない。この開示から当業者には様々な代替実施の形態、実施例及び運用技術が明らかとなろう。
【００３７】
既に述べた第１及び第２の実施の形態の説明においては、ＶＤＤを供給する高位電源配線１４ａ，１４ｂ，１４ｃ及びＧＮＤとなる低位電源配線１５，１５ａ，１５ｂが、第１の信号配線１３ａ，１３ｂ，・・・・・１３ｊ又はランド１６ａ，１６ｂ，・・・・・，１６ｍの周囲のどの配置されても構わない。
【００３８】
更に、既に述べた第１及び第２の実施の形態の説明においては、第１の信号配線１３ａ，１３ｂ，・・・・・，１３ｊ及びランド１６ａ，１６ｂ，・・・・・，１６ｍとが絶縁基板１０を挟んで対向する位置に配置されても、ノイズをシールドする効果を有している。
【００３９】
更に、既に述べた第１及び第２の実施の形態に係る配線基板２，２ａ，２ｂは、ＢＧＡパッケージの他にも、周波数が高く且つ動作が高速な半導体装置に応用することが可能である。
【００４０】
このように、本発明はここでは記載していない様々な実施の形態等を含むことは勿論である。したがって、本発明の技術的範囲は上記の説明から妥当な特許請求の範囲に係る発明特定事項によってのみ定められるものである。
【００４１】
【発明の効果】
以上より、本発明によれば、二層配線でノイズの発生の原因となる電磁界の漏れを三次元的にシールドし、且つ低コストで製造できる配線基板及び半導体装置を提供することができる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態に係る配線基板の第１主面を示す平面図である。
【図２】本発明の第１の実施の形態に係る配線基板の第２主面を示す平面図である。
【図３】図１のＡ−Ａ方向から見た断面図である。
【図４】図１のＢ−Ｂ方向から見た断面図である。
【図５】図１のＣ−Ｃ方向から見た断面図である。
【図６】本発明の第１の実施の形態に係る配線基板及び半導体装置の製造方法を示す断面図である。
【図７】本発明の第２の実施の形態に係る半導体装置の第１主面を示す平面図である。
【図８】本発明の第２の実施の形態に係る半導体装置の第２主面を示す平面図である。
【図９】図７のＦ−Ｆ方向から見た断面図である。
【図１０】図７のＧ−Ｇ方向から見た断面図である。
【図１１】図７のＨ−Ｈ方向からみた断面図である。
【図１２】本発明の第２の実施の形態に係る半導体装置の製造方法を示す断面図である。
【図１３】従来の半導体装置１００を示す断面図である。
【図１４】従来の半導体装置２００を示す断面図である。
【符号の説明】
２，２ａ，２ｂ…配線基板
３…半導体チップ
４ａ，４ｂ，・・・・・，４ｊ…半田ボール
１０…絶縁基板
１１，１１ａ，１１ｂ…第１の配線層
１２，１２ａ，１２ｂ…第２の配線層
１３，１３ａ，１３ｂ，１３ｃ，・・・・・１３ｊ…第１の信号配線
１４ａ，１４ｂ，１４ｃ…高位電源配線
１５，１５ａ，１５ｂ…低位電源配線
１６ａ，１６ｂ，・・・・・１６ｍ…ランド
１７ａ，１７ｂ，・・・・・，１７ｊ…折れ曲がり部
１９ａ，１９ｂ，・・・・・１９ｖ…スルーホール
２０ａ，２０ｂ，・・・・・２０ｖ…第２の信号配線
２２…金属膜
２３ａ，２３ｂ，・・・・・２３ｌ…パッド部
２４…ソルダーレジスト膜
２５…ボンディングワイヤ
２６ａ，２６ｂ，・・・・・２６ｋ…ボンディングパッド
２７…ニッケル（Ｎｉ）膜
２８…金（Ａｕ）膜
３０…基板開口部
１００…半導体装置
１０１…配線基板
１０３…半導体チップ
１０４ａ，１０４ｂ，…半田ボール
１０５…ボンディングワイヤ
１１０ａ，１１０ｂ…絶縁基板
１１３ａ，１１３ｂ…チップ側表面配線
１１４…ＶＤＤ層
１１５…ＧＮＤ層
１１６ａ，１１６ｂ…ランド
２００…半導体装置
２０１ａ，２０１ｂ…配線基板
２０３…半導体チップ
２０４ａ，２０４ｂ，…半田ボール
２０５…ボンディングワイヤ
２０６…ボンディングパッド
２１０ａ，２１０ｂ…絶縁基板
２１１ａ、２１１ｂ…配線層
２１３ａ，２１３ｂ…第１の信号配線
２１４ａ，２１４ｂ，２１４ｃ…ＧＮＤ配線
２１５ａ，２１５ｂ，２１５ｃ…ＶＤＤ配線
２１６ａ，２１６ｂ，２１６ｃ，２１６ｄ…ランド

Claims (14)

  1. 絶縁基板と、
    前記絶縁基板の第１主面に配置された帯状の第１の信号配線と、
    前記第１の信号配線の長手方向に沿って、前記第１の信号配線の両側に一定の幅の溝を形成するように前記第１の信号配線から離間し、且つ前記第１の信号配線が存在しない前記第１主面の残余の領域を埋めて配置された第１の電源配線と、
    前記絶縁基板の第２主面に配置され、前記絶縁基板中に設けられたスルーホールを介して前記第１の信号配線と電気的に接続されたランドと、
    前記ランドから離間したパターンとし、且つ前記ランドが存在しない前記第２主面の残余の領域を埋めて配置された第２の電源配線
    とを備えることを特徴とする配線基板。
  2. 前記第２の電源配線が、前記ランドと前記ランドに接続された第２主面側の第２の信号配線と前記信号配線に接続された前記スルーホールとの周囲に一定の幅の溝を形成するように、前記ランド、前記第２の信号配線及び前記スルーホールから離間することを特徴とする請求項１に記載の配線基板。
  3. 複数枚の前記第１の電源配線が、前記第１主面の中心線に関して鏡映対称となるように配置されることを特徴とする請求項１又は２に記載の配線基板。
  4. 前記第１の電源配線が、前記第１の信号配線から３０μｍ〜１２０μｍに離間して配置されることを特徴とする請求項１〜３のいずれか１項に記載の配線基板。
  5. 前記第１及び第２の電源配線が互いに異なる電位であることを特徴とする請求項１〜４のいずれか１項に記載の配線基板。
  6. 前記第１の信号配線及び前記ランドが、前記絶縁基板を介して対向する位置を避けて配置されることを特徴とする請求項１〜５のいずれか１項に記載の配線基板。
  7. 前記第１の信号配線が、前記ランドの位置を避けるための折れ曲がり部を有することを特徴とする請求項１〜６のいずれか１項に記載の配線基板。
  8. 前記第１の信号配線が、前記第１の信号配線の前記スルーホール側の端部とは反対側の端部に、前記第１の電源配線から突出した配線パッド部を有することを特徴とする請求項１〜７のいずれか１項に記載の配線基板。
  9. 前記第１の電源配線が、前記配線パッド部と同一方向に、前記第１の電源配線から突出した電源パッド部を前記第１の電源配線の端部に有することを特徴とする請求項８に記載の配線基板。
  10. 絶縁基板と、
    前記絶縁基板の第１主面に配置された帯状の第１の信号配線と、
    前記第１の信号配線の長手方向に沿って、前記第１の信号配線の両側に一定の幅の溝を形成するように、前記第１の信号配線から離間し、且つ前記第１の信号配線が存在しない前記第１主面の残余の領域を埋めて配置された第１の電源配線と、
    前記絶縁基板の第２主面に配置され、前記絶縁基板中に設けられたスルーホールを介して前記第１の信号配線と電気的に接続されたランドと、
    前記ランドから離間したパターンとし、且つ前記ランドが存在しない前記第２主面の残余の領域を埋めて配置された第２の電源配線と、
    前記第１主面側に配置され、前記第１の信号配線及び前記第１の電源配線の端部に設けられたパッド部を介して電気的に接続された半導体チップ
    とを備えることを特徴とする半導体装置。
  11. 前記半導体チップは、離間して配置された２枚の前記第１の電源配線の間に配置されることを特徴とする請求項１０に記載の半導体装置。
  12. 前記第１の電源配線が、前記第１の信号配線から３０μｍ〜１２０μｍに離間して配置されることを特徴とする請求項１０又は１１に記載の半導体装置。
  13. 前記第１及び第２の電源配線が互いに異なる電位であることを特徴とする請求項１０〜１２のいずれか１項に記載の半導体装置。
  14. 前記第１の信号配線及び前記ランドが、前記絶縁基板を介して対向する位置を避けて配置されることを特徴とする請求項１０〜１３のいずれか１項に記載の半導体装置。
JP2002289220A 2002-10-01 2002-10-01 配線基板及び半導体装置 Expired - Fee Related JP3959330B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2002289220A JP3959330B2 (ja) 2002-10-01 2002-10-01 配線基板及び半導体装置
US10/676,732 US6995320B2 (en) 2002-10-01 2003-09-30 Wiring board and a packaging assembly using the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002289220A JP3959330B2 (ja) 2002-10-01 2002-10-01 配線基板及び半導体装置

Publications (2)

Publication Number Publication Date
JP2004128169A true JP2004128169A (ja) 2004-04-22
JP3959330B2 JP3959330B2 (ja) 2007-08-15

Family

ID=32281488

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002289220A Expired - Fee Related JP3959330B2 (ja) 2002-10-01 2002-10-01 配線基板及び半導体装置

Country Status (2)

Country Link
US (1) US6995320B2 (ja)
JP (1) JP3959330B2 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7569428B2 (en) 2005-09-28 2009-08-04 Elpida Memory, Inc. Method for manufacturing semiconductor device, semiconductor device and apparatus comprising same
JP2010199352A (ja) * 2009-02-26 2010-09-09 Sekisui Jushi Co Ltd 放熱パターンを備えた回路基板及び放熱パターン形成方法
JP2010219498A (ja) * 2009-02-20 2010-09-30 Elpida Memory Inc 半導体装置
CN102401846A (zh) * 2010-09-19 2012-04-04 旺矽科技股份有限公司 多电源电路板及其应用探针卡
JP2017045814A (ja) * 2015-08-26 2017-03-02 京セラ株式会社 配線基板

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060220191A1 (en) * 2005-04-01 2006-10-05 Honeywell International Inc. Electronic package with a stepped-pitch leadframe
JP2007095911A (ja) * 2005-09-28 2007-04-12 Elpida Memory Inc 半導体装置
JP2007199803A (ja) * 2006-01-24 2007-08-09 Toshiba Corp 半導体メモリカード
JP2009527121A (ja) * 2006-02-15 2009-07-23 エヌエックスピー ビー ヴィ 半導体パッケージの製造方法、パッケージ基板、および集積回路（ｉｃ）デバイス
KR20100084379A (ko) * 2009-01-16 2010-07-26 삼성전자주식회사 인쇄회로기판
JP2011014871A (ja) * 2009-06-01 2011-01-20 Elpida Memory Inc 半導体装置
WO2017079626A1 (en) * 2015-11-06 2017-05-11 Fci Americas Technology Llc Electrical connector including heat dissipation holes
US20230262874A1 (en) * 2022-02-16 2023-08-17 Qualcomm Incorporated Power delivery network noise isolation in a computing device

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11284007A (ja) * 1998-03-31 1999-10-15 Toshiba Corp 半導体装置及びその製造方法
JP3310617B2 (ja) * 1998-05-29 2002-08-05 シャープ株式会社 樹脂封止型半導体装置及びその製造方法
JP2001210744A (ja) * 2000-01-25 2001-08-03 Nec Corp 回路基板
US6507100B1 (en) * 2000-06-28 2003-01-14 Advanced Micro Devices, Inc. Cu-balanced substrate
JP2003109986A (ja) 2001-09-27 2003-04-11 Toshiba Corp 半導体装置

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7569428B2 (en) 2005-09-28 2009-08-04 Elpida Memory, Inc. Method for manufacturing semiconductor device, semiconductor device and apparatus comprising same
JP2010219498A (ja) * 2009-02-20 2010-09-30 Elpida Memory Inc 半導体装置
JP2010199352A (ja) * 2009-02-26 2010-09-09 Sekisui Jushi Co Ltd 放熱パターンを備えた回路基板及び放熱パターン形成方法
CN102401846A (zh) * 2010-09-19 2012-04-04 旺矽科技股份有限公司 多电源电路板及其应用探针卡
JP2017045814A (ja) * 2015-08-26 2017-03-02 京セラ株式会社 配線基板

Also Published As

Publication number Publication date
US20040104465A1 (en) 2004-06-03
US6995320B2 (en) 2006-02-07
JP3959330B2 (ja) 2007-08-15

Similar Documents

Publication Publication Date Title
US10354984B2 (en) Semiconductor assembly with electromagnetic shielding and thermally enhanced characteristics and method of making the same
KR100579621B1 (ko) 레드리스 멀티-다이 캐리어의 구조 및 제조방법
US20210407962A1 (en) Semiconductor package
JP4248761B2 (ja) 半導体パッケージ及びその製造方法並びに半導体装置
US8916976B2 (en) Semiconductor device and method of manufacturing the same
US20020041027A1 (en) Semiconductor device
JP5589601B2 (ja) 集積回路素子内蔵基板及び該集積回路素子内蔵基板に内蔵される集積回路素子
US7795072B2 (en) Structure and method of high performance two layer ball grid array substrate
US20170194300A1 (en) Thermally enhanced semiconductor assembly with three dimensional integration and method of making the same
JP3959330B2 (ja) 配線基板及び半導体装置
JP2003110084A (ja) 半導体装置
KR20210106588A (ko) 반도체 패키지
JP2006339232A (ja) 回路基板およびその製造方法、半導体装置およびその製造方法
US20230215799A1 (en) Semiconductor package
US20220278052A1 (en) Substrate structure including embedded semiconductor device and method of manufacturing the same
TW512503B (en) Integrated circuit package having partially exposed conductive layer
US20220310496A1 (en) Semiconductor package and method of fabricating the same
KR100713931B1 (ko) 고속 및 고성능의 반도체 패키지
CN116682802A (zh) 电子封装件及其制法
US6501175B2 (en) Semiconductor device with semiconductor chip on flexible tape
JP2021150363A (ja) 配線基板及び半導体装置
KR101795228B1 (ko) 반도체 디바이스 및 그 제조 방법
KR101905333B1 (ko) 반도체 디바이스
KR20230045977A (ko) 반도체 패키지
TWI240368B (en) Circuit carrier process

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20061002

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070123

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070326

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070424

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070514

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110518

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees