JP2004128168A

JP2004128168A - セラミック電子部品の外部電極形成方法およびセラミック電子部品

Info

Publication number: JP2004128168A
Application number: JP2002289218A
Authority: JP
Inventors: Hiromasa Katayama; 片山　大昌; Akira Mizoi; 溝井　明; Kazunori Ogoshi; 大越　一範; Kenichi Aoki; 青木　健一
Original assignee: Murata Manufacturing Co Ltd
Current assignee: Murata Manufacturing Co Ltd
Priority date: 2002-10-01
Filing date: 2002-10-01
Publication date: 2004-04-22
Anticipated expiration: 2022-10-01
Also published as: JP4341223B2

Abstract

【課題】素体との境界部分に発生する外部電極の三日月形状を抑制することができるセラミック電子部品およびその外部電極形成方法を提供する。
【解決手段】セラミック電子部品の素体を浸漬速度Ｖ１で導電性ペースト膜中に浸漬し、下死点Ｈ０に到達すると、直ちにセラミック電子部品の素体を引き上げ速度Ｖ２で引き上げる。そして、セラミック電子部品の素体の引上げ途中で（セラミック電子部品の素体の端部に付着している導電性ペーストと導電性ペースト膜が繋がった状態で）引き上げを一旦停止する。所定の停止時間Ｔ経過後、再びセラミック電子部品の素体を速度Ｖ３で引き上げ、導電性ペースト膜とセラミック電子部品の素体の端部に付着した導電性ペーストとが完全に離れた後、引き上げ速度Ｖ４で急激に引き上げる。
【選択図】　図５

Description

【０００１】
【発明の属する技術分野】
本発明は、セラミック電子部品の外部電極形成方法およびセラミック電子部品に関する。
【０００２】
【従来の技術】
この種のセラミック電子部品の外部電極形成方法として、セラミック電子部品の素体の端部を、定盤上に所定の厚さで均一に塗布した導電性ペースト膜中に浸漬して、端部に導電性ペーストを付着させた後、乾燥および焼付けして外部電極を形成する方法が知られている。図１１は、セラミック電子部品の素体の端部を導電性ペースト膜中に浸漬する際の、従来の浸漬プロファイルを示すグラフである。縦軸は、導電性ペースト膜の表面からセラミック電子部品の素体の下側端面までの距離を表示し、横軸は経過時間を表示している。
【０００３】
図１１に示すように、従来は、セラミック電子部品の素体を浸漬速度Ｖ１で導電性ペースト膜中に浸漬し、下死点Ｈ０に到達すると、その位置で一定時間（Ｔ秒間）保持させる（停止位置Ｈ１＝下死点Ｈ０）。次に、セラミック電子部品の素体を引き上げ速度Ｖ３で導電性ペースト膜からゆっくりと引き上げ、導電性ペースト膜とセラミック電子部品の素体が完全に離れた時点で、引き上げ速度Ｖ４で急激に引き上げる。この後、セラミック電子部品の素体の端部に付与された導電性ペーストを、乾燥および焼付けして外部電極を形成する。
【０００４】
ところで、図１１に示す従来の浸漬プロファイルを採用して得られる外部電極は、図１２に示すように、セラミック電子部品４の素体の表面に沿って弧を描くよう緩やかに中央に広がる形状（以下、三日月形状と記す）になることがある。
【０００５】
このように、外部電極２１とセラミック電子部品４の素体との境界部分が三日月形状になる理由として、主に以下の二つが考えられる。
【０００６】
（１）セラミック電子部品４を導電性ペースト膜中に浸漬した後、下死点Ｈ０で一定時間保持している間に、表面張力で導電性ペースト膜の表面が、セラミック電子部品４の素体表面に沿って三日月形状に塗れ上がる。
【０００７】
（２）セラミック電子部品４を導電性ペースト膜から引き上げた後、セラミック電子部品４の端部に付着した導電性ペーストが自身のもつ表面張力で球状になろうとするため、導電性ペーストがセラミック電子部品４の素体表面に沿って三日月形状に塗れ上がる。この現象は、セラミック電子部品４の端部に付着した導電性ペーストの量が多いほど顕著である。
【０００８】
この外部電極２１の三日月形状は、外部電極２１間の寸法をばらつかせ、耐電圧の低下やリフローはんだ付けによる外部電極２１間の短絡不良やプリント基板に対する接着不良を生ずることから信頼性の低下を招く。
【０００９】
そこで、この対策として、特許文献１に記載の方法が知られている。この方法は、セラミック電子部品の素体の端部に導電性ペーストを塗布した後、セラミック電子部品の素体と導電性ペーストとの境界部分が直線状になった時点で導電性ペーストを乾燥させて、この直線状境界の形状を固定する。
【００１０】
また、これとは別に、特許文献２に記載の方法も知られている。この方法は、導電性ペーストをセラミック電子部品の素体の端部に塗布する前に、素体面を疎にする温度で予熱乾燥処理を素体に施し、素体表面の残留溶剤や付着水分を除去する。この予熱乾燥処理後、保温状態のままで導電性ペーストを塗布することで、セラミック電子部品の素体と導電性ペーストとの境界部分を直線形状にすることができる。
【００１１】
なお、セラミック電子部品の素体の端部の端面から周面にわたってほぼ均等の厚さの外部電極を形成するため、特許文献３に記載の外部電極形成方法も知られている。この方法は、セラミック電子部品の素体の端部を導電性ペースト膜中に浸漬した後、導電性ペースト膜から一旦引き上げる。次に、再びセラミック電子部品の素体の端面を導電性ペースト膜の表面に接触させ、その状態を一時的に保持する。その結果、素体の端部の周面に付着した余分な導電性ペーストが表面張力により導電性ペースト膜に吸収され、ほぼ均等な膜厚となる。
【００１２】
【特許文献１】
特開平８−２３６３９１号公報
【特許文献２】
特開２００１−６０５３０号公報
【特許文献３】
特開昭６３−４５８１３号公報
【００１３】
【発明が解決しようとする課題】
しかしながら、特許文献１に記載された方法では、セラミック電子部品の素体を導電性ペースト膜中に浸漬している間に、導電性ペースト膜の表面が三日月形状に塗れ上がる現象を解消できない。
【００１４】
また、特許文献２に記載された方法では、セラミック電子部品の素体の予熱乾燥温度が１００℃程度と高温であるため、導電性ペースト膜に浸漬している間にも、セラミック電子部品の素体の端部に付与されている導電性ペーストの乾燥が進行してしまう。このため、セラミック電子部品の素体と導電性ペーストとの境界部分に発生する三日月形状は抑制されるが、素体の端面や周面に付着する導電性ペースト量が多くなる。この結果、外部電極は、外側に膨らんだ丸みを帯びた形状となり、リフローはんだ付け時に不具合が発生し易くなる。
【００１５】
そこで、本発明の目的は、セラミック電子部品の素体との境界部分に発生する外部電極の三日月形状を抑制することができる外部電極形成方法を提供することにある。
【００１６】
本発明の他の目的は、素体との境界部分に発生する外部電極の三日月形状を抑制したセラミック電子部品を提供することにある。
【００１７】
本発明のさらに他の目的は、半田付け等による実装性の向上したセラミック電子部品を提供することにある。
【００１８】
【課題を解決するための手段および作用】
前記目的を達成するため、本発明に係るセラミック電子部品の外部電極形成方法は、セラミック電子部品の素体の端部を所定の厚さの導電性ペースト膜に浸漬し、セラミック電子部品の素体が下死点に到達すると、直ちにセラミック電子部品の素体の引き上げ動作を開始することを特徴とする。
【００１９】
以上の方法により、導電性ペースト膜に浸漬しているセラミック電子部品の素体の端部に、導電性ペースト膜の表面が表面張力で三日月形状に塗れ上がる前に、セラミック電子部品の引き上げ動作が開始される。従って、セラミック電子部品の外部電極の三日月形状量が小さくなり、セラミック素体と導電性ペーストとの境界部分がほぼ直線状になる。
【００２０】
さらに、本発明に係るセラミック電子部品の外部電極形成方法は、セラミック電子部品の素体の引き上げ途中で引き上げを一旦停止し、一定時間経過後に引き上げ動作を再開することを特徴とする。このとき、セラミック電子部品の素体が下死点に到達後直ちに開始される引き上げの速度の方を、一定時間経過後における引き上げの速度より速く設定することが好ましい。また、引き上げを一旦停止したときのセラミック電子部品の素体の端面の最下点は、浸漬前の導電性ペースト膜の表面位置より高く、セラミック電子部品の素体の端部に付与されている導電性ペーストと前記導電性ペースト膜が繋がった状態である。あるいは、引き上げを一旦停止したときのセラミック電子部品の素体の端面の最下点は、導電性ペースト膜の表面位置より低く、導電性ペースト膜中である。
【００２１】
また、本発明に係るセラミック電子部品の外部電極形成方法は、セラミック電子部品の素体の引き上げ途中で引き上げ速度を変更し、セラミック電子部品の素体が下死点に到達後直ちに開始される引き上げの速度の方を、引き上げ速度変更後における引き上げの速度より速く設定することを特徴とする。
【００２２】
これにより、セラミック電子部品の素体の端部に付与されている導電性ペーストと導電性ペースト膜とが繋がった状態で、セラミック電子部品の素体の端部に付与されている導電性ペーストの塗れ上がり力が、セラミック電子部品の素体の端部に付与されている導電性ペーストの自重力と導電性ペースト膜の引張力（表面張力）とを合算した力、言い換えると、塗れ上がり力に抗する力以下になる。従って、セラミック電子部品の外部電極の三日月形状量が小さくなり、セラミック素体と導電性ペーストとの境界部分がほぼ直線状になる。
【００２３】
本発明に係るセラミック電子部品は、前述の外部電極形成方法を用いて、セラミック素体の端部に外部電極が形成されていることを特徴とする。
【００２４】
また、本発明に係るセラミック電子部品は、セラミック電子部品の素体の端部を導電性ペースト膜に浸漬することにより外部電極が形成されたセラミック電子部品であって、前記素体と前記導電性ペーストの境界部分における導電性ペーストの厚みが、前記素体の側面と端面との稜部における側面側の前記導電性ペーストの厚みの１／２以下であることを特徴とする。浸漬によって形成された導電性ペーストの厚みがこのような条件を満足することにより、半田付け等による実装性が向上する。
【００２５】
【発明の実施の形態】
以下、本発明に係るセラミック電子部品の外部電極形成方法の実施形態について添付図面を参照して説明する。
【００２６】
図１〜図４は、セラミック電子部品４の素体の端部に外部電極２１を形成する製造工程の一例を示す断面図であり、図５は、その浸漬プロファイルを示すグラフである。セラミック電子部品４としては、積層セラミックコンデンサ、抵抗器、インダクタ、積層セラミックＬＣフィルタ、サーミスタなどがある。
【００２７】
図１に示すように、定盤１の水平な上面に、導電性ペーストをスキージブレード法やドクターブレード法などの方法により、所定の厚さｈで均一に塗布し、導電性ペースト膜２を形成する。導電性ペースト膜２の厚さｈは、セラミック電子部品４の素体の端部４ａに形成する外部電極２１の折返し寸法Ｌ（図４参照）に対応して設定される。
【００２８】
導電性ペースト膜２は、Ａｇ，Ａｇ−Ｐｄ，Ｃｕなどの導電性金属を主成分とし、ガラスフリット、樹脂バインダおよび溶剤などを加えたものである。
【００２９】
導電性ペースト膜２の上方には、保持プレート１５に仮固定されたセラミック電子部品４の素体がセットされている。図示しない駆動装置で保持プレート１５を下降させることにより、セラミック電子部品４の素体の端部４ａを導電性ペースト膜２に浸漬して、その端部４ａに導電性ペーストを付着させる。
【００３０】
図２に示すように、セラミック電子部品４の素体の端面４ｂが定盤１の上面に到達すると、言い換えると、セラミック電子部品４の素体が下死点に到達すると、直ちにセラミック電子部品４の素体の引き上げ動作を開始する。「直ちに」の中には、駆動装置の駆動方向切り換えに伴う僅かな停止時間が含まれている。「直ちに」は、実質的に停止しないという意味である。
【００３１】
このように、下死点でのセラミック電子部品４の素体の保持時間を極少にし、導電性ペースト膜２への浸漬時間を極力短くする。これにより、導電性ペースト膜２に浸漬しているセラミック電子部品４の素体の端部４ａに、導電性ペースト膜２の表面２ｂが表面張力で三日月形状に塗れ上がる前に、セラミック電子部品４の素体の引き上げ動作が開始される。従って、セラミック電子部品４の素体を導電性ペースト膜２中に浸漬している間に、導電性ペースト膜２の表面２ｂが三日月形状に塗れ上がる現象を抑制することができ、セラミック素体と導電性ペーストとの境界部分がほぼ直線状になる。
【００３２】
次に、図３に示すように、セラミック電子部品４の素体の引上げ途中で引上げを一旦停止する。引上げを一旦停止したときのセラミック電子部品４の素体の端面４ｂの最下点は、浸漬前の導電性ペースト膜２の表面２ｂの位置より高く、セラミック電子部品４の素体の端部に付与されている導電性ペースト２ａと導電性ペースト膜２が繋がった状態の位置である。
【００３３】
これにより、セラミック電子部品４の素体の端部４ａに付与されている導電性ペースト２ａの塗れ上がり力が、導電性ペースト２ａの自重力と導電性ペースト膜２の引張力（表面張力）とを合算した力、言い換えると、塗れ上がり力に抗する力以下になる。従って、セラミック電子部品４の素体の端部４ａに付着した余分な導電性ペースト２ａが表面張力により導電性ペースト膜２に吸収される。このため、セラミック電子部品４の素体の端部４ａに付着した導電性ペースト２ａが適量となる。
【００３４】
図４に示すように、引き上げを一旦停止してから一定時間経過後、引き上げ動作を再開する。セラミック電子部品４の素体の端部４ａに付着した導電性ペースト２ａは、導電性ペースト膜２の表面２ｂから切り離される。導電性ペースト膜２から完全に引き上げられたセラミック電子部品４の素体の端部４ａに付着した導電性ペースト２ａは自身のもつ表面張力により球状になろうとするため、素体との境界部分に三日月形状を形成する。しかし、導電性ペースト２ａが適量であるため、三日月形状量を抑えることができ、セラミック素体と導電性ペーストとの境界部分がほぼ直線状になる。
【００３５】
この後、端部４ａに付着した導電性ペースト２ａを乾燥、焼付けて、三日月形状が抑制された外部電極２１を得る。さらに、セラミック電子部品４の素体の他端部に対して、前述の工程を実施することにより、外部電極２１がセラミック電子部品４の素体の両端部に形成される。
【００３６】
図５は、図１〜図４を参照して説明したセラミック電子部品４の浸漬プロファイルの一例を示すグラフである。セラミック電子部品４の素体を浸漬速度Ｖ１で導電性ペースト膜２中に浸漬し、下死点Ｈ０に到達すると、直ちにセラミック電子部品４の素体を引き上げ速度Ｖ２で引き上げる。そして、セラミック電子部品４の素体の引上げ途中で（セラミック電子部品４の素体の端部に付着している導電性ペースト２ａと導電性ペースト膜２が繋がった状態で）引き上げを一旦停止する。所定の停止時間Ｔ経過後、再びセラミック電子部品４の素体を速度Ｖ３で引き上げ、導電性ペースト膜２とセラミック電子部品４の素体の端部４ａに付着した導電性ペースト２ａとが完全に離れた後、引き上げ速度Ｖ４で急激に引き上げる。
【００３７】
なお、引き上げ速度Ｖ４は、素体の端部４ａに付着した導電性ペースト２ａの形状に影響するものではないので、必要に応じて任意に設定すればよい。
【００３８】
ここで、図６（Ａ），（Ｂ）に前記製造工程を経て得られたセラミック電子部品４を示す。図６（Ｂ）に明らかなように、セラミック電子部品４の素体と導電性ペースト２ａの境界部分Ｘにおける導電性ペースト２ａの厚みは、素体の側面と端面との稜部Ｙにおける側面側の導電性ペースト２ａの厚みの１／３〜１／２（１／２以下であることが好ましい）である。
【００３９】
比較のために、従来のセラミック電子部品４の端部に形成された導電性ペースト２ａ（外部電極２１）の厚みを図６（Ｃ）に示す。従来の浸漬プロファイルによると、境界部分Ｘにおける導電性ペーストの厚みが大きくなり、表面張力によって稜部Ｙの半径も大きくなる。稜部（コーナー部）Ｙの半径が大きくなると、半田付け等による実装時にセラミック電子部品４が立ち上がってしまうツームストーン現象が発生しやすくなる。しかし、本実施形態のごとく、導電性ペースト２ａの境界部分Ｘにおける厚みを小さくすると、稜部（コーナー部）Ｙの半径も小さくなり、実装時にツームストーン現象が抑止され、半田付け等による実装性が向上する。
【００４０】
［実施例１］
ここで、以下の表１に示すように、停止位置Ｈ１を種々変更させて、外部電極２１の三日月形状量Ｄ（図１２参照）を測定した。
【００４１】
停止位置Ｈ１は、導電性ペースト膜２の表面２ｂからセラミック電子部品４の素体の下側端面４ｂまでの距離（導電性ペースト膜２の表面２ｂの位置を０とする）を意味する。例えば、停止位置Ｈ１＝−５０は、セラミック電子部品４の素体の下側端面４ｂが、導電性ペースト膜２の表面２ｂより５０μｍ下側の位置に浸漬していることを意味する。この場合のセラミック電子部品４の浸漬プロファイルの一例を図７に示す。逆に、停止位置Ｈ１＝５０は、下側端面４ｂが導電性ペースト膜２の表面２ｂより５０μｍ上側に位置していることを意味する。
【００４２】
セラミック電子部品４として、長さ０．６ｍｍ×幅０．３ｍｍ×高さ０．３ｍｍの積層セラミックコンデンサを用いた。導電性ペーストには、粘度が２０Ｐａ・ｓ（Ｅ型、１ｒｐｍ）で、銅を主成分とする導電性ペーストを用いた。導電性ペースト膜２の厚さｈは、外部電極２１の折返し寸法Ｌ（図１２参照）に合わせて１５０μｍに設定した。各条件での評価サンプル数は３０個である。なお、表１の「条件１」が、図１１に示した従来の浸漬プロファイルである。
【００４３】
【表１】

【００４４】
以下の表２および図８に、外部電極２１の三日月形状量Ｄの評価結果を示す。従来の浸漬プロファイル条件（「条件１」）では、三日月形状量Ｄの平均値が４７．１μｍである。これに対して、下死点Ｈ０で停止しないで引上げ途中で一旦停止する浸漬プロファイル条件（「条件２」〜「条件１０」）では、三日月形状量Ｄが４４．８μｍ〜１３．９μｍと小さくなった。特に、「条件４」〜「条件８」のように、停止位置Ｈ１が−５０μｍ〜１００μｍの範囲では、三日月形状量Ｄを従来の１／２以下に抑えることができた。つまり、下死点Ｈ０で停止しないで、導電性ペースト膜２の厚さｈの−１／３〜２／３の位置で一旦引き上げ動作を停止することにより、三日月形状量Ｄを従来の１／２以下に抑えることができた。
【００４５】
【表２】

【００４６】
なお、通常の浸漬プロファイルにおいて完全に三日月形状量Ｄを抑制するためには、導電性ペースト膜２への浸漬時間を極少にすること、並びに、下死点Ｈ０で停止しないで引き上げ途中で一旦停止することの二つを、連続的に実施しなくてはならない。しかし、導電性ペーストの粘度や量産環境によっては、両者の効果に差が生じる可能性があり、その場合には、それぞれの動作を個別に行うなどの対応を行ってもよい。
【００４７】
また、導電性ペースト膜２への浸漬時間を極少にするために、適宜、エア噛みなどの不具合が発生しない範囲で、浸漬速度Ｖ１、引き上げ速度Ｖ２，Ｖ３を表１の数値より速くしてもよい。
【００４８】
［実施例２］
次に、前記実施例１（表２および図８）の評価結果に基づき、停止時間Ｔの影響を調べるため、以下の表３に示す浸漬プロファイル条件で評価を行った。なお、表３以外の条件は実施例１と同様である。
【００４９】
【表３】

【００５０】
以下の表４に、外部電極２１の三日月形状量Ｄの評価結果を示す。三日月形状量Ｄは、停止時間Ｔが１．０ｓｅｃの場合（「条件１１」および「条件１５」）で従来（「条件１」）の６０％以下となり、停止時間Ｔが３．０ｓｅｃ以上の場合（「条件１２」〜「条件１４」および「条件１６」〜「条件１８」）で従来の５０％以下となった。
【００５１】
【表４】

【００５２】
なお、停止時間Ｔは、導電性ペーストの粘度や量産環境によって変動する。例えば、導電性ペーストの粘度が高い場合には、導電性ペーストの流動性が低くなるため、セラミック電子部品４の素体の端部４ａに付着している導電性ペースト２ａの塗れ上がり力と、導電性ペースト２ａの自重力および導電性ペースト膜２の引張力（表面張力）を合算した力との間の差が小さくなる。従って、三日月形状量Ｄの削減に必要な停止時間Ｔは長くなる。
【００５３】
［実施例３］
次に、実施例３では、途中で引き上げ動作を一旦停止する代わりに、引上げ速度を極めて低速化した場合について調べた。以下の表５に示す浸漬プロファイル条件で評価を行った。
【００５４】
【表５】

【００５５】
この場合の浸漬プロファイルの一例を図９に示す。セラミック電子部品４の素体を浸漬速度Ｖ１で導電性ペースト膜２中に浸漬し、下死点Ｈ０に到達すると、直ちにセラミック電子部品４の素体を引上げ速度Ｖ２で引き上げる。そして、セラミック電子部品４の素体の引上げ途中（変速位置Ｈ２）で、引き上げ速度Ｖ３を低速にする。低速の引上げ速度Ｖ３で一定時間（一定時間の目安として、セラミック電子部品４の素体の端部４ａに付着した導電性ペースト２ａと導電性ペースト膜２とが完全に離れる時間）経過すると、高速の引上げ速度Ｖ４で引き上げる。なお、表５以外の条件は実施例１と同様である。
【００５６】
以下の表６に、外部電極２１の三日月形状量Ｄの評価結果を示す。「条件１９」〜「条件２７」の全てで三日月形状量Ｄが小さくなった。特に、引上げ速度Ｖ３が０．１ｍｍｓｅｃ以下の場合（「条件１９」、「条件２０」、「条件２２」、「条件２３」、「条件２５」、「条件２６」）、従来の略１／２以下となった。
【００５７】
【表６】

【００５８】
［実施例４］
実施例４は、セラミック電子部品４として、長さ１．０ｍｍ×幅０．５ｍｍ×高さ０．５ｍｍの積層セラミックコンデンサを用いた。導電性ペースト膜２の厚さｈは、外部電極２１の折返し寸法Ｌに合わせて２５０μｍに設定した。そして、以下の表７に示す浸漬プロファイル条件で評価を行った。なお、表７の「条件２８」が図１１に示した従来の浸漬プロファイルである。表７以外の条件は実施例１と同様である。
【００５９】
【表７】

【００６０】
以下の表８に外部電極２１の三日月形状量Ｄの評価結果を示す。従来の浸漬プロファイル条件（「条件２８」）では、三日月形状量Ｄの平均値が５４．４μｍである。これに対して、下死点Ｈ０で停止しないで引き上げ途中で一旦停止する浸漬プロファイル条件（「条件２９」）では、三日月形状量Ｄが１０．８μｍと小さくなった。従って、本発明は、セラミック電子部品４のサイズに関わらず、有効である。
【００６１】
【表８】

【００６２】
なお、本発明に係るセラミック電子部品の外部電極形成方法およびセラミック電子部品は、前記実施形態に限定するものではなく、その要旨の範囲内で種々に変更することができる。
【００６３】
例えば、図１０に示す浸漬プロファイルで外部電極２１を形成してもよい。この場合、セラミック電子部品４の素体を浸漬速度Ｖ１で導電性ペースト膜２中に浸漬し、下死点Ｈ０に到達すると、直ちにセラミック電子部品４の素体を引上げ速度Ｖ２で引き上げ、途中で一旦停止しない。この例では、浸漬速度Ｖ１＜引上げ速度Ｖ２に設定している。これにより、導電性ペースト膜２への浸漬時間を短くでき、導電性ペースト膜２の表面２ｂが表面張力により三日月形状に塗れ上がる現象を抑制することができ、セラミック素体と導電性ペーストとの境界部分がほぼ直線状になる。
【００６４】
【発明の効果】
以上の説明からも明らかなように、本発明によれば、浸漬時間を極少にすることにより、導電性ペースト膜に浸漬しているセラミック電子部品の素体の端部に、導電性ペースト膜の表面が表面張力で三日月形状に塗れ上がる前に、セラミック電子部品の引き上げ動作が開始される。従って、セラミック電子部品の外部電極の三日月形状量を小さくできる。
【００６５】
さらに、セラミック電子部品引上げ動作の途中で、一旦停止したり、引上げ速度を極低速化したりすることにより、セラミック電子部品の素体の端部に付与されている導電性ペーストと導電性ペースト膜とが繋がった状態で、セラミック電子部品の素体の端部に付与されている導電性ペーストの塗れ上がり力が、セラミック電子部品の素体の端部に付与されている導電性ペーストの自重力と導電性ペースト膜の引張力（表面張力）とを合算した力、言い換えると、塗れ上がり力に抗する力以下になる。従って、セラミック電子部品の外部電極の三日月形状量を小さくできる。
【００６６】
また、本発明によれば、セラミック電子部品の素体と外部電極である導電性ペーストの境界部分における導電性ペーストの厚みが、素体の側面と端面との稜部における側面側の導電性ペーストの厚みの１／２以下であるため、ツームストーン現象等が発生することを抑止し、実装性が向上する。
【図面の簡単な説明】
【図１】本発明に係るセラミック電子部品の外部電極形成方法の一実施形態を示す断面図。
【図２】図１に続く製造工程を示す断面図。
【図３】図２に続く製造工程を示す断面図。
【図４】図３に続く製造工程を示す断面図。
【図５】セラミック電子部品の浸漬プロファイルを示すグラフ。
【図６】（Ａ）は前記浸漬プロファイルを採用して外部電極を形成したセラミック電子部品を示す斜視図、（Ｂ）は（Ａ）の断面図、（Ｃ）は従来の浸漬プロファイルを採用して外部電極を形成したセラミック電子部品の要部を示す断面図。
【図７】セラミック電子部品の別の浸漬プロファイルを示すグラフ。
【図８】三日月形状量とセラミック電子部品の停止位置の関係を示すグラフ。
【図９】セラミック電子部品のさらに別の浸漬プロファイルを示すグラフ。
【図１０】セラミック電子部品のさらに別の浸漬プロファイルを示すグラフ。
【図１１】従来の浸漬プロファイルを示すグラフ。
【図１２】従来の浸漬プロファイルを採用して外部電極を形成したセラミック電子部品を示す平面図。
【符号の説明】
２…導電性ペースト膜
２ａ…導電性ペースト
２ｂ…導電性ペースト膜の表面
４…セラミック電子部品
４ａ…端部
４ｂ…端面
Ｖ１…浸漬速度
Ｖ２，Ｖ３，Ｖ４…引上げ速度
Ｈ０…下死点
Ｈ１…停止位置
Ｔ…停止時間

Claims

セラミック電子部品の素体の端部を所定の厚さの導電性ペースト膜に浸漬し、前記セラミック電子部品の素体が下死点に到達すると、直ちに前記セラミック電子部品の素体の引き上げ動作を開始することを特徴とするセラミック電子部品の外部電極形成方法。
前記セラミック電子部品の素体の引き上げ途中で引き上げを一旦停止し、一定時間経過後に引き上げ動作を再開することを特徴とする請求項１に記載のセラミック電子部品の外部電極形成方法。
前記セラミック電子部品の素体が下死点に到達後直ちに開始される引き上げの速度の方が、一定時間経過後における引き上げの速度より速いことを特徴とする請求項２に記載のセラミック電子部品の外部電極形成方法。
引き上げを一旦停止したときの前記セラミック電子部品の素体の端面の最下点は、浸漬前の導電性ペースト膜の表面位置より高く、前記セラミック電子部品の素体の端部に付与されている導電性ペーストと前記導電性ペースト膜が繋がった状態であることを特徴とする請求項２に記載のセラミック電子部品の外部電極形成方法。
引き上げを一旦停止したときの前記セラミック電子部品の素体の端面の最下点は、導電性ペースト膜の表面位置より低く、導電性ペースト膜中であることを特徴とする請求項２に記載のセラミック電子部品の外部電極形成方法。
前記セラミック電子部品の素体の引き上げ途中で引き上げ速度を変更し、前記セラミック電子部品の素体が下死点に到達後直ちに開始される引き上げの速度の方を、引き上げ速度変更後における引き上げの速度より速く設定することを特徴とする請求項１に記載のセラミック電子部品の外部電極形成方法。
請求項１から請求項６のいずれかに記載のセラミック電子部品の外部電極形成方法を用いて、前記セラミック素体の端部に外部電極が形成されていることを特徴とするセラミック電子部品。
セラミック電子部品の素体の端部を導電性ペースト膜に浸漬することにより外部電極が形成されたセラミック電子部品であって、前記素体と前記導電性ペーストの境界部分における導電性ペーストの厚みが、前記素体の側面と端面との稜部における側面側の前記導電性ペーストの厚みの１／２以下であることを特徴とするセラミック電子部品。