JP2004119598A - 多層基板の実装構造、その多層基板の実装構造を用いたクロック変換器およびそのクロック変換器を備えた電子機器 - Google Patents
多層基板の実装構造、その多層基板の実装構造を用いたクロック変換器およびそのクロック変換器を備えた電子機器 Download PDFInfo
- Publication number
- JP2004119598A JP2004119598A JP2002279286A JP2002279286A JP2004119598A JP 2004119598 A JP2004119598 A JP 2004119598A JP 2002279286 A JP2002279286 A JP 2002279286A JP 2002279286 A JP2002279286 A JP 2002279286A JP 2004119598 A JP2004119598 A JP 2004119598A
- Authority
- JP
- Japan
- Prior art keywords
- ground
- layer
- clock converter
- functional group
- clock
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
- Oscillators With Electromechanical Resonators (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
【課題】多層基板構造を工夫して各機能グループのグランドの電位を安定化させ、かつ、ノイズを生じさせないようにして、ジッタの少ないクロック変換器を実現する。
【解決手段】各機能グループとして分離されたＡグループ１、Ｂグループ２、Ｃグループ３、Ｄグループ４中の回路部品は、それぞれ対応して設けられている第１層のグランドパターンに接続され、かつスルーホールを通して第３層の電源層に接続されている。各グランド層は共通化または分離される。各機能グループの第１層のグランドパターンは他の機能グループのグランドパターンから共通化または分離されているので、その電位は常に安定している。また、各機能グループ中の部品は第２層の第１グランド層、第４層の第２グランド層から離れているのでノイズの影響を受けない。
【選択図】 図５
【解決手段】各機能グループとして分離されたＡグループ１、Ｂグループ２、Ｃグループ３、Ｄグループ４中の回路部品は、それぞれ対応して設けられている第１層のグランドパターンに接続され、かつスルーホールを通して第３層の電源層に接続されている。各グランド層は共通化または分離される。各機能グループの第１層のグランドパターンは他の機能グループのグランドパターンから共通化または分離されているので、その電位は常に安定している。また、各機能グループ中の部品は第２層の第１グランド層、第４層の第２グランド層から離れているのでノイズの影響を受けない。
【選択図】 図５
Description
【０００１】
【発明の属する技術分野】
本発明は、ノイズマージンの高い実装構造を有する多層基板、ノイズマージンの高い実装構造を有する多層基板を備えたクロック変換器およびそのクロック変換器を備えた電子機器に関するものである。
【０００２】
【従来の技術】
従来より、固定電話機、携帯電話機、ＦＡＸ、およびパソコンなどの通信機器では、通信データの送受信にクロック変換器が用いられている。近年、通信ネットワークのブロードバンド化が進み、市場の要求が４００ＭＨｚを超えた高周波帯域におけるデータの送受信が行われるようになってきている。このような通信速度の高速化に対応するためのクロック変換器は、高周波帯域において周波数安定度が高いこと、通信機器の使用温度範囲において発振周波数が温度補償されていること、発振回路から出力されるクロック信号のジッタが少ないこと、などが要求されている。
【０００３】
さらに、近年は通信機器やそのシステムの小型化も要請され、それらに使用される部品に対しても超小型化の要請が強まってきている。たとえば、クロック変換器に搭載される基板の大きさは、従来、２０ｍｍ×３０ｍｍ程度であったものが、今日では１５ｍｍ×１５ｍｍとほぼ半減する程度まで小型化されてきている。このような超小型化に伴ってノイズマージン対策も重要な課題となってきている。しかし、一般的には、基板の小型化によるパターン配線の狭小化とノイズマージンとはトレイドオフの関係にあるので、基板の小型化と高いノイズマージンの確保を両立させることがさらに重要な課題となっている。
【０００４】
図９は、実装を考慮した従来のクロック変換器の回路図である。従来のクロック変換器において、入力端子Ｔ１，Ｔ２から、たとえば１５５．５２ＭＨｚの外部クロック信号ＣＫ＋，ＣＫ−が入力されると、出力端子Ｔ３，Ｔ４から、たとえば、６２２．０８ＭＨｚの高周波に変換されたクロック信号ＯＵＴ＋，ＯＵＴ−が出力される。また、ＶＣＸＯ（Ｖｏｌｔａｇｅ Ｃｏｎｔｒｏｌｌｅｄ Ｘ’ｔａｌ Ｏｓｃｉｌｌａｔｏｒ：電圧制御型水晶発振器）３３からの出力信号は、外部へクロック信号ＯＵＴ＋，ＯＵＴ−を出力する経路と、位相比較部３１へＰＬＬ（Ｐｈａｓｅ Ｌｏｃｋｅｄ Ｌｏｏｐ）信号ＬＰ＋，ＬＰ−を帰還するＰＬＬ帰還ループの経路とが兼用されている。このため、出力バッファ３４を付加して、出力端子Ｔ３，Ｔ４に接続される負荷回路とＰＬＬ帰還ループとの相互の影響を防止している。
【０００５】
また、位相比較部３１とＶＣＸＯ３３に供給される電源電圧Ｖｃｃは、別々の入力端子Ｖｃｃ１，Ｖｃｃ２を通じて供給される。図９において、グランド系に関しては図に太線で表わし、基板表面に形成されたグランドパターンまたは基板裏面の全面に形成されたベタパターンが共通に使用され、グランド端子Ｔ６に接続して接地（Ｇ）されている。なお、図９に示すクロック変換器は周知の技術であるので、その動作についての説明は省略する。
【０００６】
本願発明に関連する先行技術文献としては、特許文献１、２が挙げられる。
【０００７】
【特許文献１】
特開平６−１５２２４０号公報
【特許文献２】
特開平７−３０７６６６号公報
【０００８】
【発明が解決しようとする課題】
しかしながら、図９に示すような従来のクロック変換器においては、ＶＣＸＯ３３からの出力は、差動変換回路を介して、外部へクロック信号ＯＵＴ＋，ＯＵＴ−を出力する経路と、ＰＬＬ帰還ループ用出力信号ＬＰ＋，ＬＰ−を帰還するＰＬＬ帰還ループの経路とを兼用させている。したがって、相互の影響を緩和させるために出力バッファ３４を付加し、外部へクロック信号ＯＵＴ＋，ＯＵＴ−を出力する経路とＰＬＬ帰還ループの経路とを分岐しなければならない。このように、出力バッファ３４を付加することによってクロック変換器が大きくなり、電子機器の小型化やそれに使用される部品の小型化という要請にこたえられない。
【０００９】
また、基板面積が小スペースであるため、出力バッファ３４が付加されることにより益々部品間のアイソレーションがとれなくなり、基板内の各配線パターンを伝送する信号同士が電磁誘導結合してノイズとなり、外部へ送出されるクロック信号ＯＵＴ＋，ＯＵＴ−のジッタを増大させることもある。
【００１０】
さらに、位相比較部（位相比較手段）３１、ループフィルタ３２、ＶＣＸＯ３３、および出力バッファ３４などの各機能グループにおける電源ライン及びグランドラインはそれぞれ共通で使用され、かつ、これらのラインは低いインピーダンスを有する。このため、電流駆動の大きい機能グループで電流の変動が生じた場合は、電源ラインやグランドラインの電位が変動したりノイズが重畳されたりするため、外部へ送出されるクロック信号ＯＵＴ＋，ＯＵＴ−のジッタが増大するという不具合もある。たとえば、位相比較部３１の動作時に発生するスイッチングノイズが電源ラインやグランドラインを介してＶＣＸＯ３３や出力バッファ３４などの機能グループへ伝播することもある。また、電源ラインやグランドラインの電位の変動により、出力バッファ３４の差動増幅器の出力端に付加された抵抗Ｒ１，Ｒ２の電流（つまり、出力バッファ３４の最終段トランジスタのエミッタ電流）の変動が大きくなり、クロック信号の振幅が変動することもある。
【００１１】
本発明は、上述の課題に鑑みてなされたもので、その目的とするところは、多層基板の実装構造を工夫することにより、各機能グループの電位を安定化させると共にノイズの相互干渉を生じさせない多層基板の実装構造を提供すると共に、そのような多層基板の実装構造を用いたジッタの少ないクロック変換器を実現することにある。
さらに、本発明は、自己に起因するジッタが非常に少ない、小型化、低コスト化が図られたクロック変換器を備えた電子機器、たとえば、光ネットワーク用通信機器を得ることも目的とする。
【００１２】
【課題を解決するための手段】
上記の目的を達成するため、本第１の発明は、回路部品が複数の機能グループに分割されて実装されている多層基板の実装構造であって、前記多層基板は、前記複数の機能グループに対応して前記多層基板の表面層（第１層）に形成されているグランドパターンと、前記グランドパターンが形成された表面層とは異なる１以上のグランド層とを有しており、前記グランドパターンは前記グランド層の少なくとも１つに接続されることを特徴とする。
【００１３】
上述の本第１の発明の多層基板の実装構造によれば、回路部品を複数の機能グループに分割して各機能グループに対応させて多層基板の表面層にグランドパターンを設けている。さらに、各機能グループのグランドパターンは、そのグランドパターンを設けている表面層とは異なるグランド層に接続される。これにより、各機能グループ中の部品が同時に動作した場合でも、各機能グループのグランド電流が他の機能グループのグランドパターンに流れることはなくなる。したがって、各機能グループのグランド電位が他の機能グループの動作電流によって変動することはなくなる。また、各機能グループのグランド電流が流れるグランド層と各機能グループ中の回路部品とは物理的に充分な距離が確保されているので、回路部品の動作がグランド層に流れる電流によって干渉されることもなくなる。よって、このような効果が相乗してジッタの少ない安定した回路部品を設ける多層基板の実装構造を提供することができる。
【００１４】
また、本第２の発明の多層基板の実装構造は、さらに、複数の機能グループ中の回路部品に電源電圧を供給する１以上の電源層を有し、前記電源層は前記グランド層間に設けられることを特徴とする。
上述の第２の発明における多層基板の実装構造によれば、１以上の電源層を有し、前記電源層は前記グランド層間に設けられるので、電源に含まれるノイズの影響が前記多層基板の表面に実装された回路部品に影響を及ぼさないようにすることができる。
【００１５】
また、本第３の発明の多層基板の実装構造における前記多層基板は、第２ｎ（ｎ＝１，２，３…）層が前記グランド層として形成され、少なくとも１つのグランド層はスルーホールを通して他のグランド層のいずれかに接続されると共に、第２ｎ＋１（ｎ＝１，２，３…）層が前記電源層として形成され、スルーホールを通して前記複数の機能グループ中の回路部品のいずれかに接続されることを特徴とする。
【００１６】
上述の本第３の発明の多層基板の実装構造によれば、各機能グループに対応するグランド層を異ならせることができるので、他の機能グループのグランド電流によって各機能グループに対応するグランド電位が不安定になることはなくなる。また、ある機能グループのグランド電流が流れるグランド層と他の機能グループ中の回路部品とは物理的に充分な距離が確保されているので、回路部品の動作がグランド層に流れる電流による干渉もなくなる。
【００１７】
また、本第４の発明の多層基板の実装構造は、前記グランド層が、ベタパターンとして形成されることを特徴とする。
上述の本第４の多層基板の実装構造によれば、グランド層の面積を広くとることによりグランド電位を安定化させることができると共に、グランド層に挟まれた電源層をより効果的にシールドすることができる。これによって、グランド層の電位が安定するので、グランド層の電位の変化による各機能グループ中の部品に影響を与えない多層基板の実装構造を提供することができる。
【００１８】
また、本第５の発明のクロック変換器は、少なくとも、圧電振動子と、前記圧電振動子の出力を増幅する第１の差動増幅器と、前記第１の差動増幅器からの信号を増幅し、複数の出力端子を備え、第１の出力端子から前記圧電振動子に正帰還ループ信号を供給すると共に、第２の出力端子より位相比較手段に供給するＰＬＬ帰還信号を出力する第２の差動増幅器と、前記ＰＬＬ帰還信号に基づいて前記位相比較手段で生成された制御電圧に基づいて前記圧電振動子に供給する信号の位相をシフトする電圧制御移相回路とを有する電圧制御発振手段を備え、
前記電圧制御発振手段は、前記クロック変換器中で第１の機能グループを構成し、この第１の機能グループのグランドパターンが接続されるグランド層は他の機能グループのグランドパターンが接続されるグランド層と共通に接続されることを特徴とする。
【００１９】
上述の本第５の発明のクロック変換器によれば、電圧制御発振手段に含まれる帰還ループ用差動増幅器の２つの出力信号のうち、一方をＰＬＬ帰還ループ用の出力信号として供給し、他方を正帰還ループ用の出力信号として供給する。前記電圧制御発振手段は、クロック変換器中で第１の機能グループを構成し、この第１の機能グループのグランドパターンが接続されるグランド層は他の機能グループのグランドパターンが接続されるグランド層と共通に接続される。したがって、クロック変換器の出力側の負荷回路からＰＬＬ帰還ループをとる必要がなくなるので、ＰＬＬ帰還ループの信号が負荷によって変動することはなくなる。さらに、従来のクロック変換器のような出力バッファが不要になるので基板を小型化することができる。また、前記電圧制御発振手段が、他の機能グループに接続されるグランドパターンからの影響を受けることが少なくなるので、結果的に、ジッタの少ないクロック信号を出力することができるクロック変換器を提供することができる。
【００２０】
また、本第６の発明のクロック変換器は、前記第２の差動増幅器からの前記ＰＬＬ帰還信号と入力クロック信号との位相比較を行い、その位相比較結果によって、前記電圧制御発振手段中の電圧制御移相回路に供給される信号の位相を制御する制御信号を出力する位相比較手段を備え、
前記位相比較手段は、前記クロック変換器中で第２の機能グループを構成し、この第２の機能グループのグランドパターンが接続されるグランド層は前記第１の機能グループのグランドパターンが接続されるグランド層と共通に接続されることを特徴とする。
【００２１】
上述の本第６の発明のクロック変換器によれば、位相比較手段に対応するグランドパターンが接続されるグランド層が、他のグループに対応するグランドパターンが接続されるグランド層と共通に接続される。このため、前記位相比較手段中の回路部品は、他の機能グループのグランドパターンが接続されるグランド層からの影響を受けることが少なくなり、ジッタの少ないクロック信号を出力することができる。
【００２２】
また、本第７の発明のクロック変換器は、少なくとも、圧電振動子と、前記圧電振動子の出力を増幅する第１の差動増幅器と、前記第１の差動増幅器からの信号を増幅し、複数の出力端子を備え、第１の出力端子から前記圧電振動子に正帰還ループ信号を供給すると共に、第２の出力端子より位相比較手段に供給するＰＬＬ帰還信号を出力する第２の差動増幅器と、前記ＰＬＬ帰還信号に基づいて前記位相比較手段で生成された制御電圧に基づいて前記圧電振動子に供給する信号の位相をシフトする電圧制御移相回路とを有する電圧制御発振手段を備え、
前記電圧制御発振手段は、前記クロック変換器中で第１の機能グループを構成し、この第１の機能グループのグランドパターンが接続されるグランド層は他の機能グループのグランドパターンが接続されるグランド層から分離されることを特徴とする。
【００２３】
上述の本第７の発明のクロック変換器によれば、電圧制御発振手段に含まれる帰還ループ用差動増幅器の２つの出力信号のうち、一方をＰＬＬ帰還ループ用の出力信号として供給し、他方を正帰還ループ用の出力信号として供給する。前記電圧制御発振手段は、クロック変換器中で第１の機能グループを構成し、この第１の機能グループのグランドパターンが接続されるグランド層は他の機能グループのグランドパターンが接続されるグランド層から分離される。したがって、クロック変換器の出力側の負荷回路からＰＬＬ帰還ループをとる必要がなくなるので、ＰＬＬ帰還ループの信号が負荷によって変動することはなくなる。さらに、従来のクロック変換器のような出力バッファが不要になるので基板を小型化することができる。また、前記電圧制御発振手段が、他の機能グループのグランドパターンが接続されるグランド層からの影響を受けなくなり、ジッタの少ないクロック信号を出力することができ、かつ小型化されたクロック変換器を提供することができる。
【００２４】
また、本第８の発明のクロック変換器は、前記第２の差動増幅器からの前記ＰＬＬ帰還信号と入力クロック信号との位相比較を行い、その位相比較結果によって、前記電圧制御発振手段中の電圧制御移相回路に供給する制御電圧を出力する前記位相比較手段を備え、
前記位相比較手段は、前記クロック変換器中で第２の機能グループを構成し、この第２の機能グループのグランドパターンが接続されるグランド層は他の機能グループのグランドパターンが接続されるグランド層から分離されることを特徴とする。
【００２５】
上述の本第８の発明のクロック変換器によれば、位相比較手段のグランドパターンが接続されるグランド層が、他のグループのグランドパターンが接続されるグランド層から分離されるので、前記位相比較手段中の回路部品は、他の機能グループに接続されるグランドパターンからの影響が少なくなり、ジッタの少ないクロック信号を出力することができる。
【００２６】
また、本第９の発明のクロック変換器は、前記圧電振動子がＳＡＷ共振子であることを特徴とする。
上述の本第９の発明のクロック変換器構成によれば、圧電振動子として、ＳＡＷ共振子を使用すれば、このＳＡＷ共振子は所定の周波数以外に共振点が存在しないので、ＳＡＷ共振子自身からは不要な雑音が発生せず、これに起因するジッタを発生することがないという効果が得られる。
【００２７】
また、本第１０の発明の電子機器は、上記のクロック変換器を備えたことを特徴とする。
つまり、本第１０の発明の電子機器によれば、電源層やグランド層が相互干渉しないように形成された多層基板を搭載したクロック変換器を用いている。これにより、多重化部において送信データとクロック信号との間におけるタイミングマージンが確保されるので、光トランシーバ用モジュールなどの電子機器を安定して動作させることができる。さらに、クロック変換器に搭載される多層基板上の部品間の距離を低減することができるので、クロック変換器を小型化することができ、小型化された光トランシーバ用モジュールなどの電子機器を提供することができる。
【００２８】
【発明の実施の形態】
以下、図面を用いて、本発明におけるクロック変換器の実施の形態を詳細に説明する。先ず、本発明におけるクロック変換器の概要について述べる。本発明におけるクロック変換器においては、圧電振動子として、弾性表面波を利用したＳＡＷ（Ｓｕｒｆａｃｅ Ａｃｏｕｓｔｉｃ Ｗａｖｅ）共振子を搭載したＶＣＳＯ（Ｖｏｌｔａｇｅ Ｃｏｎｔｒｏｌｌｅｄ ＳＡＷ Ｏｓｃｉｌｌａｔｏｒ：電圧制御型ＳＡＷ発振器：電圧制御発振手段）を一実施例として説明する。このＶＣＳＯを構成する正帰還ループ用差動増幅器（第２の差動増幅器）の２つの出力端子のうち、一方の出力端子（第１の出力端子）が正帰還ループ用の出力信号を出力する端子として使用され、他方の出力端子（第２の出力端子）がＰＬＬ帰還ループ用の出力信号を出力する端子として使用される。
【００２９】
ここで、電圧制御型ＳＡＷ発振器（ＶＣＳＯ）で使用されるＳＡＷ共振子について、説明する。
ＳＡＷ共振子は、圧電基板上にすだれ状の励振電極と梯子状の反射器を配置し、励振電極で励振された表面波を反射器で反射させることで定在波を発生させ、共振子として機能するものである。そして、ＳＡＷ共振子は、振動エネルギーがＳＡＷ共振子表面に局在し主振動以外の副振動と結合しにくいため、ＡＴカット型水晶振動子と比較すると、所定の周波数以外には共振点は存在しないという大きな利点を有する。従って、所定の周波数以外に共振点が存在しないので、ＳＡＷ共振子からは不要な雑音が発生せず、これに起因するジッタを発生することがないという効果がある。ＳＡＷ共振子の共振周波数は数１００ＭＨｚ〜数ＧＨｚであり、高周波発振回路に用いられる。
【００３０】
本発明におけるクロック変換器の第１の特徴は、クロック変換器を構成する各機能グループを、たとえば、４つのグループに分けて基板に実装し、基板の第１層（表面層）目でグランドパターンを各機能グループに対応して分離独立させ、これらの各グランドパターン間で各機能グループの電流が相互に流れないようにしていることである。
さらに、第２の特徴は、基板を多層基板構成にして、たとえば、第２層と第４層（または第２層と第４層と第６層）を各機能グループ共通の電位レベルとなる共通グランド層とし、各機能グループの電流が相互に流れる共通グランド層と各機能グループ中の回路部品との距離を充分に確保すると共に、共通グランド層の面積を広く確保していることである。
また、第３の特徴は、多層基板の、たとえば、第２層と第４層で挟まれた第３層（または、第２層と第４層で挟まれた第３層および第４層と第６層で挟まれた第５層）を電源層とし、これらの電源層を第２層と第４層の共通グランド層（または、第２層と第４層と第６層の共通グランド層）によってシールドしていることである。
【００３１】
図１は、実装を考慮した本発明におけるクロック変換器の回路図である。このクロック変換器においては、各機能ブロックは、たとえば、Ａグループ１、Ｂグループ２、Ｃグループ３、およびＤグループ４の４つの機能グループに分けられ、各機能グループ中の部品は部品実装面に実装される。そして、図１の太線で示すように、機能グループごとにグランドパターンがそれぞれ分離独立している。
【００３２】
Ａグループ１は、ＶＣＳＯ６内における差動バッファ７の出力バッファ用として使用される差動増幅器２２の出力端トランジスタ（図示せず）のエミッタに接続される抵抗Ｒ３，Ｒ４の部品グループである。Ａグループ１のパターンは、外部に接続される負荷回路を駆動する役割を担うため、比較的大きな電流が流れる。たとえば、抵抗Ｒ３，Ｒ４がそれぞれ２００Ωのとき、出力電流は約１０ｍＡ流れる。
【００３３】
Ｂグループ２は、差動バッファ７の正帰還ループとＰＬＬ帰還ループのバッファ用に使用される差動増幅器（第２の差動増幅器）２３の出力端トランジスタ（図示せず）の各エミッタに接続される抵抗Ｒ１，Ｒ２の部品グループである。Ｂグループ２の抵抗Ｒ１，Ｒ２は、差動増幅器２３から、ＳＡＷ共振子１２を経由して電圧制御移相回路１３へ正帰還ループの発振信号を帰還させる部分、または位相比較部（位相比較手段）５へＰＬＬ帰還ループの発振信号を帰還させる部分に接続される比較的大きな電流が流れる部品である。
【００３４】
図２は、図１の差動バッファ７における差動増幅器（第１の差動増幅器）２１、差動増幅器２２および差動増幅器２３の具体的な回路の一例を示す図である。つまり、差動増幅器２２，２３は何れも同じエミッタ開放型の差動増幅回路によって構成されているので、出力段における各トランジスタＴｒ３、Ｔｒ４のエミッタに抵抗Ｒ１，Ｒ２（または、Ｒ３，Ｒ４）が外付けされている。
【００３５】
図２に示す差動増幅回路は、一般的な回路であるので詳細な動作説明は省略するが、１８０°位相の異なる入力信号（ＩＮ＋、ＩＮ−）によってトランジスタＴｒ１、Ｔｒ２が差動反転動作を繰り返し、トランジスタＴｒ３のＯＵＴ−およびＴｒ４のＯＵＴ＋より増幅並びに波形整形された差動信号を取り出すことができる。なお、トランジスタＴｒ５は発振信号のバイアスレベルを可変設定するためのトランジスタである。このような差動増幅器２３によって、たとえば、抵抗Ｒ１，Ｒ２がそれぞれ６００Ωのとき、Ｂグループ２の出力電流は約５ｍＡ流れる。
【００３６】
図１に戻って、Ｃグループ（第２の機能グループ）３は、位相比較器８、入力分周回路９、および帰還分周回路１０からなる位相比較部５とループフィルタ１１とによって構成されている機能グループである。なお、図３（ａ）はループフィルタとその入出力回路のブロック図を示し、（ｂ）はループフィルタの周波数伝達特性図を示す。図１のＣグループ３または図３（ａ）に示すような回路構成において、位相比較器８は、入力分周回路９からの入力クロック信号ＣＫ＋，ＣＫ−と帰還分周回路１０からのＰＬＬ帰還信号との位相差に応じた制御電圧Ｖｃを生成する。そして、ループフィルタ１１によって高周波ノイズの除去された制御電圧ＶｃがＶＣＳＯ６中の電圧制御移相回路１３へ印加される。つまり、ループフィルタ１１は、図３（ｂ）に示すような周波数伝達特性を有しているので、所定のカットオフ周波数ｆｃ以上の高周波雑音を除去し、低周波信号のみをＶＣＳＯ６へ伝達する。
【００３７】
Ｄグループ（第１の機能グループ）４は、伸長コイルＬｖ、ＳＡＷ共振子１２、電圧制御移相回路１３、インピーダンス回路１４、コンデンサＣ１、および差動バッファ７からなるＶＣＳＯ６の正帰還ループ系によって構成されている。なお、差動バッファ７は３個の差動増幅器２１、２２，２３によって構成されており、差動増幅器２１，２２，２３はそれぞれ、図２に示すような回路構成になっている。
【００３８】
図４は電圧制御移相回路の具体的な回路図である。この電圧制御移相回路１３は可変容量ダイオード（バリキャップ）で構成されており、図１に示す位相比較器８から入力された制御電圧Ｖｃによって可変容量ダイオードＣｖのキャパシタンスを可変させ、伸長コイルＬｖ、可変容量ダイオードＣｖ、差動増幅器２１，２３およびＳＡＷ共振子１２からなる電圧制御ＳＡＷ発振器の発振周波数を変化させている。このようにして生成された発振信号は、図１の差動バッファ７の差動増幅器２１，２２を介して出力端子Ｔ３，Ｔ４より出力クロック信号ＯＵＴ＋，ＯＵＴ−として送出される。また、差動バッファ７の差動増幅器２３の一方の出力端子から端子Ｑ１を通して位相比較部５へＰＬＬ帰還信号が送出され、差動増幅器２３の他方の出力端子から端子Ｑ２を通してＳＡＷ共振子１２へ正帰還ループ信号が送出される。
【００３９】
図１に示すようなＡ，Ｂ，Ｃ，Ｄグループからなるクロック発振器は、入力端子Ｔ１，Ｔ２から、たとえば１５５．５２ＭＨｚの外部クロック信号ＣＫ＋，ＣＫ−を入力すると、出力端子Ｔ３，Ｔ４から、たとえば、６２２．０８ＭＨｚの高周波に変換されたクロック信号ＯＵＴ＋，ＯＵＴ−が出力される。次に、本発明の特徴である、図１のＡ，Ｂ，Ｃ，Ｄグループを多層基板に実装する場合の実施の形態の幾つかを以下に説明する。
【００４０】
第１の実施の形態
図５は、図１に示すクロック変換器を４層基板に実装した第１の実施の形態の基板の断面図である。また、図６は、図５に示す４層基板の外観斜視図である。
【００４１】
図５において、多層基板の実装表面には、Ａグループ１、Ｂグループ２、Ｃグループ３、およびＤグループ４に含まれる各部品が分離されて配置され、それぞれの部品は図示しない所定の回路パターンにより配線されている。また、多層基板の実装表面に設けられたＡ，Ｂ，Ｃ，Ｄグループの回路パターンに対応してそれぞれグランドパターンが第１層に設けられている。つまり、図６に示すように、実装表面に設けられたＡグループ１、Ｂグループ２、Ｃグループ３、およびＤグループ４に含まれる各部品の周囲を取り巻くように、各グランドパターンが第１層にそれぞれ分離独立して形成され、各部品はそれぞれ対応するグランドパターンに接地されている。
【００４２】
さらに、第２層と第４層には、ベタパターンのように広い面積を有する第１グランド層と第２グランド層が共通層として形成され、かつ、第３層には電源層が形成されている。各機能グループの部品は、スルーホールを通して第１層、第２層、第３層、および第４層の所定の層と相互に接続されている。さらに、各グランド層も、スルーホールを通して相互に他のグランド層と接続されている。
【００４３】
具体的に説明すると、図５に示すように、Ａグループ１、Ｂグループ２、Ｃグループ３、およびＤグループ４の各機能グループの該当部品の接地部分それぞれが対応する第１層のグランドパターンに接続され、かつ各機能グループの部品の電源部分がスルーホールを通して第３層の電源層に接続されている。
【００４４】
また、Ａグループ１、Ｂグループ２、Ｃグループ３、およびＤグループ４に対応するそれぞれのグランドパターンは、第２層に形成されたベタパターンである第１グランド層に接続され、さらに、第１グランド層からスルーホールを通して第４層に形成されたベタパターンである第２グランド層に共通に接続されている。このようにして、各グループＡ，Ｂ，Ｃ，Ｄで分離独立されているグランドパターン、第２層の第１グランド層および第４層の第２グランド層に共通接続され、最終的に第１グランド層または第２グランド層においてグランド端子（Ｇ）を介して外部と接地される。
【００４５】
このように、第１層において、機能グループごとにグランドパターンを分離独立させることにより、相互の機能グループ間でグランドパターンを介して電流が流れることがなくなり、相互の機能グループ間のグランド電流は第２層または第４層のグランド層を介して流れる。このため、そのグランド電流によって各機能グループのグランドレベルが変動することが少なくなる。すなわち、たとえば、クロック信号の発生源であるＣグループ３やＤグループ４それぞれのグランドパターンが、Ａグループ１やＢグループ２のような比較的大きい動作電流によって影響を受けることが少なくなる。この結果、Ｃグループ３やＤグループ４それぞれのグランドパターンのグランド電位を安定化させることができるので、クロック信号のジッタを低減させることができる。
【００４６】
また、多層基板の表面に実装されたＡ，Ｂ，Ｃ，Ｄグループの各部品は、第２層の第１グランド層や第４層の第２グランド層から充分にアイソレーションが確保されている。したがって、第２層の第１グランド層や第４層の第２グランド層を通して流れる各機能グループの電流が実装表面に形成された部品に影響を及ぼすことがなくなる。つまり、第１グランド層や第２グランド層に流れる電流が各機能グループの部品中を伝送する信号との間で電磁結合することがなくなるので、クロック信号のジッタを少なくすることができる。
【００４７】
さらに、第３層の電源層が、第２層の第１グランド層と第４層の第２グランド層とによって挟まれてシールドされているので、電源層（つまり電源ライン）に外来ノイズが侵入したり、電源層（電源ライン）から外部へノイズを放射することもなくなる。これによって、電源ラインに含まれるノイズによって各機能グループが直接的な影響を受けることはなくなるので、クロック信号のジッタを低減させることができる。
【００４８】
また、図５のパターン構成で示すように、クロック信号の位相比較を行う機能を有するＣグループ３と、クロック信号を生成する機能を有するＤグループ４とを、大きく分離して実装することにより、クロック信号を扱う相互の機能グループの影響を低減させることができる。特に、Ｃグループ３とＤグループ４を大きく分離することにより、Ｃグループ３の位相比較部５内の位相比較器８のスイッチングノイズが、Ｄグループ４の差動バッファ７の基準電圧ＶＢＢに影響を与えないようにすることができる。すなわち、差動バッファ７の基準電圧ＶＢＢがノイズによってレベル変動し差動増幅器２１にジッタが発生するのを防止することができる。なお、外来ノイズなどによって差動バッファ７の基準電圧ＶＢＢが影響されないようにするために、基準電圧ＶＢＢの端子にはさらに高周波ノイズ除去用のコンデンサＣ１が接続されている。
【００４９】
第２の実施の形態
図７は、図１に示すクロック変換器を６層基板に実装した第２の実施の形態の多層基板の断面図である。第２の実施の形態では、６層基板によってグランド層と電源層が６層に構成されている。つまり、図７に示す第２の実施の形態における第１層から第４層までの構成は、図５に示す第１の実施の形態の構成と全く同じである。第２の実施の形態では、第１の実施の形態の多層基板に対して、第１電源層である第３層と、第２電源層である第５層と第３グランド層である第６層とを追加した構成となっている。
【００５０】
図７に示す第２の実施の形態の６層パターンにおける、Ａグループ１、Ｂグループ２、およびＣグループ３の第１層から第４層までのパターン構成は第１の実施の形態の構成と全く同じである。第２の実施の形態である６層パターンの特徴は、Ｄグループ４の電源ラインがスルーホールを通して第５層の第２電源層に接続され、第１層で分離独立されたＤグループのグランドパターンはスルーホールを通して第６層の第３グランド層に接続されていることである。
【００５１】
このようにして、最も重要なクロック信号の発振源であるＶＣＳＯ６を備えるＤグループ４の第５層の電源層（第２電源層）および第６層の第３グランド層を、他の機能グループ（Ａ，Ｂ，Ｃグループ）の電源層および共通グランド層から分離独立させることにより、Ｄグループ４の第５層の第２電源層および第６層の第３グランド層の電位レベルが、Ａ，Ｂ，Ｃグループからの影響を全く受けないようにすることができる。さらに、Ｄグループ４の第２電源層は、第２グランド層と第３グランド層とに挟まれてシールドされているので、他の機能グループの電源電圧の変動によるノイズ干渉を受けることはなくなる。
【００５２】
第３の実施の形態
次に、上記の第１および第２の実施の形態によって実現された多層基板の実装構造を用いたクロック変換器の電子機器への応用例について説明する。図８は、本発明のクロック変換器を用いた１０ギガビットの光インタフェースにおける光トランシーバ用モジュールの概略構成図である。光ネットワーク向けの光トランシーバ用モジュール１００は、たとえば、サーバ用コンピュータと光ネットワークとの間で、光／電気変換及び電気／光変換と多重化及び分離化のためのインタフェース機能を実現するモジュールである。この光トランシーバ用モジュール１００は、クロック変換器１０３で生成された高周波のクロック信号が多重化部（ＭＵＸ）１０１の基準クロック信号として用いられている。
【００５３】
各ブロックはそれぞれ次のような機能を備えている。多重化部（ＭＵＸ）１０１は、下位のシステムから受信した複数の送信低速データ（ＴｘＤＡＴＡ×Ｎ）を多重化する。ここで、Ｎは整数であって、たとえばＮ＝１６である。電気／光変換部（ＴｘＥ−Ｏ）１０２は電気信号を光信号（ＯＰＯＵＴ）に変換して光伝送路に送出し、光／電気変換部（ＲｘＯ−Ｅ）１０５は光伝送路から受信した光信号（ＯＰＩＮ）を電気信号に変換する。分離化部（ＤｅＭＵＸ／ＣＤＲ）１０４は、光／電気変換部（ＲｘＯ−Ｅ）１０５によって電気信号に変換された受信データを複数の受信低速データ（ＲｘＤＡＴＡ×Ｎ）に分離する。クロック変換器１０３は低周波のクロック信号を逓倍し、高周波数の基準クロック信号を多重化部（ＭＵＸ）１０１へ供給する。選択部１０６は、低周波数の外部クロック信号（ＴｘＲＥＦ）または分離化部（ＤｅＭＵＸ／ＣＤＲ）１０４からのクロック信号ＲｘＣＬＫのいずれかのクロック信号を選択してクロック変換器１０３へ供給する。
【００５４】
次に、光トランシーバ用モジュール１００の動作について説明する。クロック変換器１０３は、選択部１０６によって選択された低周波数の外部クロック信号（ＴｘＲＥＦ）を高周波数のクロック信号に変換する。たとえば、選択部１０６が６４ＫＨｚ〜１５５．５２ＭＨｚの低周波数の外部クロック信号（ＴｘＲＥＦ）を選択してクロック変換器１０３へ供給すると、クロック変換器１０３は、６００ＭＨｚ帯の６２２．０８ＭＨｚの高周波数のクロック信号に変換して多重化部（ＭＵＸ）１０１へ供給する。これによって、電気／光変換部（ＴｘＥ−Ｏ）１０２において６２２．０８ＭＨｚの電気信号が光信号（ＯＰＯＵＴ）に変換されて光伝送路へ送出される。
【００５５】
また、分離化部（ＤｅＭＵＸ／ＣＤＲ）１０４は、ＣＤＲ（Ｃｌｏｃｋ ａｎｄ Ｄａｔａ Ｒｅｃｏｖｅｒｙ）機能により、光／電気変換部（ＲｘＯ−Ｅ）１０５から受信した光信号（ＯＰＩＮ）のデータから高周波数のクロック信号を抽出する。選択部１０６が、クロック信号（ＲＣＬＫ）を選択した場合は、ジッタが多く含まれたクロック信号（ＲＣＬＫ）のジッタがクロック変換器１０３で低減され、ジッタの少ない高周波数のクロック信号として多重化部（ＭＵＸ）１０１へ供給される。
【００５６】
つまり、本発明のクロック変換器１０３を光トランシーバ用モジュール１００に適用することによって、外部から供給されたクロック信号を使用する場合、クロック変換器１０３に接続された周辺の回路からの影響を受けることなく、クロック変換器１０３はジッタの少ない高周波数のクロック信号を生成して多重化部（ＭＵＸ）１０１へ供給することができる。これによって、多重化部（ＭＵＸ）１０１において多重化する送信データ（ＴｘＤＡＴＡ×Ｎ）とクロック信号との間におけるタイミングマージンが確保されるので、多重化部ＭＵＸ１０１の送信データの誤動作を防止することができる。
【００５７】
また、クロック変換器１０３は、前述のように、基板上において配線パターンの微細化や部品の削減が図られて小スペ−ス化されている。したがって、このようなクロック変換器１０３を用いることによって、光トランシーバ用モジュール１００の小型化、低コスト化を実現することができる。また、本発明のクロック変換器１０３を用いることにより、動画像のような大量のデータが伝送できる１０ギガビットイーサネット（登録商標）に代表されるような高速なネットワークシステムにおいても、安定した動作を容易に確保することができる。
【００５８】
また、本発明のクロック変換器１０３に使用される基板は、電源ラインやグランドラインが相互干渉しないような多層構造になっているので、クロック変換器１０３に接続された周辺回路からの影響を受けることなく、ジッタの少ない高周波クロック信号を生成することができる。これによって、多重化部（ＭＵＸ）１０１において送信データとクロック信号との間におけるタイミングマージンが確保されるので、光トランシーバ用モジュール１００を安定して動作させることができる。さらに、本発明におけるクロック変換器１０３の基板においては、各ブロック間の物理的な距離を低減することができるので、クロック変換器１０３を小型化することができ、結果的に、小型化された光トランシーバ用モジュール１００を提供することができる。
【００５９】
以上述べた実施の形態は本発明を説明するための一例であり、本発明は、上記の実施の形態に限定されるものではなく、発明の要旨の範囲で種々の変形が可能である。
（第１変形例）
以上述べた実施の形態では、４層基板および６層基板について述べたがこれに限るものではない。たとえば、電源ラインのノイズ対策が充分に行われれば、電源層をグランド層によって挟んでシールドする構成にしなくてもよい。さらに、上記の実施の形態では６層基板までについて述べたが、さらに多層の基板を構成しても上記の実施の形態と同様な効果が得られることはいうまでもない。
（第２変形例）
又、基準クロック源として、ＳＡＷ共振子、いわゆる弾性表面波素子を用いて、クロック変換器を説明したが、それに代えてＡＴカット型水晶振動子を用いた構成としてもよい。
（第３変形例）
水晶振動子、セラミック振動子やＳＡＷ共振子等の圧電振動子を構成する圧電材料について、水晶の他、他の圧電材料としてランガサイトや四ほう酸リチウムを用いた構成としてもよい。
【００６０】
【発明の効果】
以上説明したように、本発明のクロック変換器によれば、クロック変換器を幾つかの機能グループに分け、各機能グループ中の部品を多層基板の実装表面に実装し、さらに、それぞれの機能グループごとにグランドパターンを設けている。また、機能グループごとのグランドパターンは、たとえば、第２層や第４層に形成されたグランド層にスルーホールなどによって共通に接続され、またはそれぞれの機能グループのグランドパターンに対応して接続されたグランド層は互いに分離される。これによって、各グランド層が共通に接続された場合には、各グランド層の電位は安定し、各グランド層が他の機能グループ中の部品に影響を与えることが少なくなり、また各グランド層が互いに分離された場合には、各グランド層が他の機能グループ中の部品に影響を与えることがなくなる。
【００６１】
また、各機能グループ中の部品は、第２層や第４層の共通グランド層からは物理的な距離が充分に確保されているので、それらの部品が共通グランド層を流れる電流によって干渉されることもなくなる。さらに、第２層や第４層は広いグランド面を形成しているのでグランド電位が不安定になることもなくなる。このような効果が相乗してジッタの少ない安定したクロック信号を出力することのできるクロック変換器およびこれを用いた電子機器を提供することができる。
【図面の簡単な説明】
【図１】実装を考慮した本発明におけるクロック変換器の回路図である。
【図２】図１の差動バッファ７における差動増幅器２１、差動増幅器２２および差動増幅器２３の具体的な回路図である。
【図３】（ａ）はループフィルタとその入出力回路のブロック図、（ｂ）はループフィルタの周波数伝達特性図である。
【図４】電圧制御移相回路の具体的な回路図である。
【図５】図１に示すクロック変換器を４層基板に実装した第１の実施の形態の基板の断面図である。
【図６】図５に示す４層基板の外観斜視図である。
【図７】図１に示すクロック変換器を６層基板に実装した第２の実施の形態の基板の断面図である。
【図８】本発明のクロック変換器を用いた１０ギガビットの光インタフェースにおける光トランシーバ用モジュールの概略構成図である。
【図９】実装を考慮した従来のクロック変換器の回路図である。
【符号の説明】
１…Ａグループ ２…Ｂグループ ３…Ｃグループ ４…Ｄグループ
５，３１…位相比較部 ６…ＶＣＳＯ ７…差動バッファ
８…位相比較器 ９…入力分周回路 １０…帰還分周回路
１１，３２…ループフィルタ １２…ＳＡＷ共振子 １３…電圧制御移相回路
１４…インピーダンス回路 ２１，２２，２３…差動増幅器
３３…ＶＣＸＯ ３４…出力バッファ １００…光トランシーバ用モジュール
１０１…多重化部（ＭＵＸ） １０２…電気／光変換部（ＴｘＥ−Ｏ）
１０３…クロック変換器 １０４…分離化部（ＤｅＭＵＸ／ＣＤＲ）
１０５…光／電気変換部（ＲｘＯ−Ｅ） １０６…選択部
【発明の属する技術分野】
本発明は、ノイズマージンの高い実装構造を有する多層基板、ノイズマージンの高い実装構造を有する多層基板を備えたクロック変換器およびそのクロック変換器を備えた電子機器に関するものである。
【０００２】
【従来の技術】
従来より、固定電話機、携帯電話機、ＦＡＸ、およびパソコンなどの通信機器では、通信データの送受信にクロック変換器が用いられている。近年、通信ネットワークのブロードバンド化が進み、市場の要求が４００ＭＨｚを超えた高周波帯域におけるデータの送受信が行われるようになってきている。このような通信速度の高速化に対応するためのクロック変換器は、高周波帯域において周波数安定度が高いこと、通信機器の使用温度範囲において発振周波数が温度補償されていること、発振回路から出力されるクロック信号のジッタが少ないこと、などが要求されている。
【０００３】
さらに、近年は通信機器やそのシステムの小型化も要請され、それらに使用される部品に対しても超小型化の要請が強まってきている。たとえば、クロック変換器に搭載される基板の大きさは、従来、２０ｍｍ×３０ｍｍ程度であったものが、今日では１５ｍｍ×１５ｍｍとほぼ半減する程度まで小型化されてきている。このような超小型化に伴ってノイズマージン対策も重要な課題となってきている。しかし、一般的には、基板の小型化によるパターン配線の狭小化とノイズマージンとはトレイドオフの関係にあるので、基板の小型化と高いノイズマージンの確保を両立させることがさらに重要な課題となっている。
【０００４】
図９は、実装を考慮した従来のクロック変換器の回路図である。従来のクロック変換器において、入力端子Ｔ１，Ｔ２から、たとえば１５５．５２ＭＨｚの外部クロック信号ＣＫ＋，ＣＫ−が入力されると、出力端子Ｔ３，Ｔ４から、たとえば、６２２．０８ＭＨｚの高周波に変換されたクロック信号ＯＵＴ＋，ＯＵＴ−が出力される。また、ＶＣＸＯ（Ｖｏｌｔａｇｅ Ｃｏｎｔｒｏｌｌｅｄ Ｘ’ｔａｌ Ｏｓｃｉｌｌａｔｏｒ：電圧制御型水晶発振器）３３からの出力信号は、外部へクロック信号ＯＵＴ＋，ＯＵＴ−を出力する経路と、位相比較部３１へＰＬＬ（Ｐｈａｓｅ Ｌｏｃｋｅｄ Ｌｏｏｐ）信号ＬＰ＋，ＬＰ−を帰還するＰＬＬ帰還ループの経路とが兼用されている。このため、出力バッファ３４を付加して、出力端子Ｔ３，Ｔ４に接続される負荷回路とＰＬＬ帰還ループとの相互の影響を防止している。
【０００５】
また、位相比較部３１とＶＣＸＯ３３に供給される電源電圧Ｖｃｃは、別々の入力端子Ｖｃｃ１，Ｖｃｃ２を通じて供給される。図９において、グランド系に関しては図に太線で表わし、基板表面に形成されたグランドパターンまたは基板裏面の全面に形成されたベタパターンが共通に使用され、グランド端子Ｔ６に接続して接地（Ｇ）されている。なお、図９に示すクロック変換器は周知の技術であるので、その動作についての説明は省略する。
【０００６】
本願発明に関連する先行技術文献としては、特許文献１、２が挙げられる。
【０００７】
【特許文献１】
特開平６−１５２２４０号公報
【特許文献２】
特開平７−３０７６６６号公報
【０００８】
【発明が解決しようとする課題】
しかしながら、図９に示すような従来のクロック変換器においては、ＶＣＸＯ３３からの出力は、差動変換回路を介して、外部へクロック信号ＯＵＴ＋，ＯＵＴ−を出力する経路と、ＰＬＬ帰還ループ用出力信号ＬＰ＋，ＬＰ−を帰還するＰＬＬ帰還ループの経路とを兼用させている。したがって、相互の影響を緩和させるために出力バッファ３４を付加し、外部へクロック信号ＯＵＴ＋，ＯＵＴ−を出力する経路とＰＬＬ帰還ループの経路とを分岐しなければならない。このように、出力バッファ３４を付加することによってクロック変換器が大きくなり、電子機器の小型化やそれに使用される部品の小型化という要請にこたえられない。
【０００９】
また、基板面積が小スペースであるため、出力バッファ３４が付加されることにより益々部品間のアイソレーションがとれなくなり、基板内の各配線パターンを伝送する信号同士が電磁誘導結合してノイズとなり、外部へ送出されるクロック信号ＯＵＴ＋，ＯＵＴ−のジッタを増大させることもある。
【００１０】
さらに、位相比較部（位相比較手段）３１、ループフィルタ３２、ＶＣＸＯ３３、および出力バッファ３４などの各機能グループにおける電源ライン及びグランドラインはそれぞれ共通で使用され、かつ、これらのラインは低いインピーダンスを有する。このため、電流駆動の大きい機能グループで電流の変動が生じた場合は、電源ラインやグランドラインの電位が変動したりノイズが重畳されたりするため、外部へ送出されるクロック信号ＯＵＴ＋，ＯＵＴ−のジッタが増大するという不具合もある。たとえば、位相比較部３１の動作時に発生するスイッチングノイズが電源ラインやグランドラインを介してＶＣＸＯ３３や出力バッファ３４などの機能グループへ伝播することもある。また、電源ラインやグランドラインの電位の変動により、出力バッファ３４の差動増幅器の出力端に付加された抵抗Ｒ１，Ｒ２の電流（つまり、出力バッファ３４の最終段トランジスタのエミッタ電流）の変動が大きくなり、クロック信号の振幅が変動することもある。
【００１１】
本発明は、上述の課題に鑑みてなされたもので、その目的とするところは、多層基板の実装構造を工夫することにより、各機能グループの電位を安定化させると共にノイズの相互干渉を生じさせない多層基板の実装構造を提供すると共に、そのような多層基板の実装構造を用いたジッタの少ないクロック変換器を実現することにある。
さらに、本発明は、自己に起因するジッタが非常に少ない、小型化、低コスト化が図られたクロック変換器を備えた電子機器、たとえば、光ネットワーク用通信機器を得ることも目的とする。
【００１２】
【課題を解決するための手段】
上記の目的を達成するため、本第１の発明は、回路部品が複数の機能グループに分割されて実装されている多層基板の実装構造であって、前記多層基板は、前記複数の機能グループに対応して前記多層基板の表面層（第１層）に形成されているグランドパターンと、前記グランドパターンが形成された表面層とは異なる１以上のグランド層とを有しており、前記グランドパターンは前記グランド層の少なくとも１つに接続されることを特徴とする。
【００１３】
上述の本第１の発明の多層基板の実装構造によれば、回路部品を複数の機能グループに分割して各機能グループに対応させて多層基板の表面層にグランドパターンを設けている。さらに、各機能グループのグランドパターンは、そのグランドパターンを設けている表面層とは異なるグランド層に接続される。これにより、各機能グループ中の部品が同時に動作した場合でも、各機能グループのグランド電流が他の機能グループのグランドパターンに流れることはなくなる。したがって、各機能グループのグランド電位が他の機能グループの動作電流によって変動することはなくなる。また、各機能グループのグランド電流が流れるグランド層と各機能グループ中の回路部品とは物理的に充分な距離が確保されているので、回路部品の動作がグランド層に流れる電流によって干渉されることもなくなる。よって、このような効果が相乗してジッタの少ない安定した回路部品を設ける多層基板の実装構造を提供することができる。
【００１４】
また、本第２の発明の多層基板の実装構造は、さらに、複数の機能グループ中の回路部品に電源電圧を供給する１以上の電源層を有し、前記電源層は前記グランド層間に設けられることを特徴とする。
上述の第２の発明における多層基板の実装構造によれば、１以上の電源層を有し、前記電源層は前記グランド層間に設けられるので、電源に含まれるノイズの影響が前記多層基板の表面に実装された回路部品に影響を及ぼさないようにすることができる。
【００１５】
また、本第３の発明の多層基板の実装構造における前記多層基板は、第２ｎ（ｎ＝１，２，３…）層が前記グランド層として形成され、少なくとも１つのグランド層はスルーホールを通して他のグランド層のいずれかに接続されると共に、第２ｎ＋１（ｎ＝１，２，３…）層が前記電源層として形成され、スルーホールを通して前記複数の機能グループ中の回路部品のいずれかに接続されることを特徴とする。
【００１６】
上述の本第３の発明の多層基板の実装構造によれば、各機能グループに対応するグランド層を異ならせることができるので、他の機能グループのグランド電流によって各機能グループに対応するグランド電位が不安定になることはなくなる。また、ある機能グループのグランド電流が流れるグランド層と他の機能グループ中の回路部品とは物理的に充分な距離が確保されているので、回路部品の動作がグランド層に流れる電流による干渉もなくなる。
【００１７】
また、本第４の発明の多層基板の実装構造は、前記グランド層が、ベタパターンとして形成されることを特徴とする。
上述の本第４の多層基板の実装構造によれば、グランド層の面積を広くとることによりグランド電位を安定化させることができると共に、グランド層に挟まれた電源層をより効果的にシールドすることができる。これによって、グランド層の電位が安定するので、グランド層の電位の変化による各機能グループ中の部品に影響を与えない多層基板の実装構造を提供することができる。
【００１８】
また、本第５の発明のクロック変換器は、少なくとも、圧電振動子と、前記圧電振動子の出力を増幅する第１の差動増幅器と、前記第１の差動増幅器からの信号を増幅し、複数の出力端子を備え、第１の出力端子から前記圧電振動子に正帰還ループ信号を供給すると共に、第２の出力端子より位相比較手段に供給するＰＬＬ帰還信号を出力する第２の差動増幅器と、前記ＰＬＬ帰還信号に基づいて前記位相比較手段で生成された制御電圧に基づいて前記圧電振動子に供給する信号の位相をシフトする電圧制御移相回路とを有する電圧制御発振手段を備え、
前記電圧制御発振手段は、前記クロック変換器中で第１の機能グループを構成し、この第１の機能グループのグランドパターンが接続されるグランド層は他の機能グループのグランドパターンが接続されるグランド層と共通に接続されることを特徴とする。
【００１９】
上述の本第５の発明のクロック変換器によれば、電圧制御発振手段に含まれる帰還ループ用差動増幅器の２つの出力信号のうち、一方をＰＬＬ帰還ループ用の出力信号として供給し、他方を正帰還ループ用の出力信号として供給する。前記電圧制御発振手段は、クロック変換器中で第１の機能グループを構成し、この第１の機能グループのグランドパターンが接続されるグランド層は他の機能グループのグランドパターンが接続されるグランド層と共通に接続される。したがって、クロック変換器の出力側の負荷回路からＰＬＬ帰還ループをとる必要がなくなるので、ＰＬＬ帰還ループの信号が負荷によって変動することはなくなる。さらに、従来のクロック変換器のような出力バッファが不要になるので基板を小型化することができる。また、前記電圧制御発振手段が、他の機能グループに接続されるグランドパターンからの影響を受けることが少なくなるので、結果的に、ジッタの少ないクロック信号を出力することができるクロック変換器を提供することができる。
【００２０】
また、本第６の発明のクロック変換器は、前記第２の差動増幅器からの前記ＰＬＬ帰還信号と入力クロック信号との位相比較を行い、その位相比較結果によって、前記電圧制御発振手段中の電圧制御移相回路に供給される信号の位相を制御する制御信号を出力する位相比較手段を備え、
前記位相比較手段は、前記クロック変換器中で第２の機能グループを構成し、この第２の機能グループのグランドパターンが接続されるグランド層は前記第１の機能グループのグランドパターンが接続されるグランド層と共通に接続されることを特徴とする。
【００２１】
上述の本第６の発明のクロック変換器によれば、位相比較手段に対応するグランドパターンが接続されるグランド層が、他のグループに対応するグランドパターンが接続されるグランド層と共通に接続される。このため、前記位相比較手段中の回路部品は、他の機能グループのグランドパターンが接続されるグランド層からの影響を受けることが少なくなり、ジッタの少ないクロック信号を出力することができる。
【００２２】
また、本第７の発明のクロック変換器は、少なくとも、圧電振動子と、前記圧電振動子の出力を増幅する第１の差動増幅器と、前記第１の差動増幅器からの信号を増幅し、複数の出力端子を備え、第１の出力端子から前記圧電振動子に正帰還ループ信号を供給すると共に、第２の出力端子より位相比較手段に供給するＰＬＬ帰還信号を出力する第２の差動増幅器と、前記ＰＬＬ帰還信号に基づいて前記位相比較手段で生成された制御電圧に基づいて前記圧電振動子に供給する信号の位相をシフトする電圧制御移相回路とを有する電圧制御発振手段を備え、
前記電圧制御発振手段は、前記クロック変換器中で第１の機能グループを構成し、この第１の機能グループのグランドパターンが接続されるグランド層は他の機能グループのグランドパターンが接続されるグランド層から分離されることを特徴とする。
【００２３】
上述の本第７の発明のクロック変換器によれば、電圧制御発振手段に含まれる帰還ループ用差動増幅器の２つの出力信号のうち、一方をＰＬＬ帰還ループ用の出力信号として供給し、他方を正帰還ループ用の出力信号として供給する。前記電圧制御発振手段は、クロック変換器中で第１の機能グループを構成し、この第１の機能グループのグランドパターンが接続されるグランド層は他の機能グループのグランドパターンが接続されるグランド層から分離される。したがって、クロック変換器の出力側の負荷回路からＰＬＬ帰還ループをとる必要がなくなるので、ＰＬＬ帰還ループの信号が負荷によって変動することはなくなる。さらに、従来のクロック変換器のような出力バッファが不要になるので基板を小型化することができる。また、前記電圧制御発振手段が、他の機能グループのグランドパターンが接続されるグランド層からの影響を受けなくなり、ジッタの少ないクロック信号を出力することができ、かつ小型化されたクロック変換器を提供することができる。
【００２４】
また、本第８の発明のクロック変換器は、前記第２の差動増幅器からの前記ＰＬＬ帰還信号と入力クロック信号との位相比較を行い、その位相比較結果によって、前記電圧制御発振手段中の電圧制御移相回路に供給する制御電圧を出力する前記位相比較手段を備え、
前記位相比較手段は、前記クロック変換器中で第２の機能グループを構成し、この第２の機能グループのグランドパターンが接続されるグランド層は他の機能グループのグランドパターンが接続されるグランド層から分離されることを特徴とする。
【００２５】
上述の本第８の発明のクロック変換器によれば、位相比較手段のグランドパターンが接続されるグランド層が、他のグループのグランドパターンが接続されるグランド層から分離されるので、前記位相比較手段中の回路部品は、他の機能グループに接続されるグランドパターンからの影響が少なくなり、ジッタの少ないクロック信号を出力することができる。
【００２６】
また、本第９の発明のクロック変換器は、前記圧電振動子がＳＡＷ共振子であることを特徴とする。
上述の本第９の発明のクロック変換器構成によれば、圧電振動子として、ＳＡＷ共振子を使用すれば、このＳＡＷ共振子は所定の周波数以外に共振点が存在しないので、ＳＡＷ共振子自身からは不要な雑音が発生せず、これに起因するジッタを発生することがないという効果が得られる。
【００２７】
また、本第１０の発明の電子機器は、上記のクロック変換器を備えたことを特徴とする。
つまり、本第１０の発明の電子機器によれば、電源層やグランド層が相互干渉しないように形成された多層基板を搭載したクロック変換器を用いている。これにより、多重化部において送信データとクロック信号との間におけるタイミングマージンが確保されるので、光トランシーバ用モジュールなどの電子機器を安定して動作させることができる。さらに、クロック変換器に搭載される多層基板上の部品間の距離を低減することができるので、クロック変換器を小型化することができ、小型化された光トランシーバ用モジュールなどの電子機器を提供することができる。
【００２８】
【発明の実施の形態】
以下、図面を用いて、本発明におけるクロック変換器の実施の形態を詳細に説明する。先ず、本発明におけるクロック変換器の概要について述べる。本発明におけるクロック変換器においては、圧電振動子として、弾性表面波を利用したＳＡＷ（Ｓｕｒｆａｃｅ Ａｃｏｕｓｔｉｃ Ｗａｖｅ）共振子を搭載したＶＣＳＯ（Ｖｏｌｔａｇｅ Ｃｏｎｔｒｏｌｌｅｄ ＳＡＷ Ｏｓｃｉｌｌａｔｏｒ：電圧制御型ＳＡＷ発振器：電圧制御発振手段）を一実施例として説明する。このＶＣＳＯを構成する正帰還ループ用差動増幅器（第２の差動増幅器）の２つの出力端子のうち、一方の出力端子（第１の出力端子）が正帰還ループ用の出力信号を出力する端子として使用され、他方の出力端子（第２の出力端子）がＰＬＬ帰還ループ用の出力信号を出力する端子として使用される。
【００２９】
ここで、電圧制御型ＳＡＷ発振器（ＶＣＳＯ）で使用されるＳＡＷ共振子について、説明する。
ＳＡＷ共振子は、圧電基板上にすだれ状の励振電極と梯子状の反射器を配置し、励振電極で励振された表面波を反射器で反射させることで定在波を発生させ、共振子として機能するものである。そして、ＳＡＷ共振子は、振動エネルギーがＳＡＷ共振子表面に局在し主振動以外の副振動と結合しにくいため、ＡＴカット型水晶振動子と比較すると、所定の周波数以外には共振点は存在しないという大きな利点を有する。従って、所定の周波数以外に共振点が存在しないので、ＳＡＷ共振子からは不要な雑音が発生せず、これに起因するジッタを発生することがないという効果がある。ＳＡＷ共振子の共振周波数は数１００ＭＨｚ〜数ＧＨｚであり、高周波発振回路に用いられる。
【００３０】
本発明におけるクロック変換器の第１の特徴は、クロック変換器を構成する各機能グループを、たとえば、４つのグループに分けて基板に実装し、基板の第１層（表面層）目でグランドパターンを各機能グループに対応して分離独立させ、これらの各グランドパターン間で各機能グループの電流が相互に流れないようにしていることである。
さらに、第２の特徴は、基板を多層基板構成にして、たとえば、第２層と第４層（または第２層と第４層と第６層）を各機能グループ共通の電位レベルとなる共通グランド層とし、各機能グループの電流が相互に流れる共通グランド層と各機能グループ中の回路部品との距離を充分に確保すると共に、共通グランド層の面積を広く確保していることである。
また、第３の特徴は、多層基板の、たとえば、第２層と第４層で挟まれた第３層（または、第２層と第４層で挟まれた第３層および第４層と第６層で挟まれた第５層）を電源層とし、これらの電源層を第２層と第４層の共通グランド層（または、第２層と第４層と第６層の共通グランド層）によってシールドしていることである。
【００３１】
図１は、実装を考慮した本発明におけるクロック変換器の回路図である。このクロック変換器においては、各機能ブロックは、たとえば、Ａグループ１、Ｂグループ２、Ｃグループ３、およびＤグループ４の４つの機能グループに分けられ、各機能グループ中の部品は部品実装面に実装される。そして、図１の太線で示すように、機能グループごとにグランドパターンがそれぞれ分離独立している。
【００３２】
Ａグループ１は、ＶＣＳＯ６内における差動バッファ７の出力バッファ用として使用される差動増幅器２２の出力端トランジスタ（図示せず）のエミッタに接続される抵抗Ｒ３，Ｒ４の部品グループである。Ａグループ１のパターンは、外部に接続される負荷回路を駆動する役割を担うため、比較的大きな電流が流れる。たとえば、抵抗Ｒ３，Ｒ４がそれぞれ２００Ωのとき、出力電流は約１０ｍＡ流れる。
【００３３】
Ｂグループ２は、差動バッファ７の正帰還ループとＰＬＬ帰還ループのバッファ用に使用される差動増幅器（第２の差動増幅器）２３の出力端トランジスタ（図示せず）の各エミッタに接続される抵抗Ｒ１，Ｒ２の部品グループである。Ｂグループ２の抵抗Ｒ１，Ｒ２は、差動増幅器２３から、ＳＡＷ共振子１２を経由して電圧制御移相回路１３へ正帰還ループの発振信号を帰還させる部分、または位相比較部（位相比較手段）５へＰＬＬ帰還ループの発振信号を帰還させる部分に接続される比較的大きな電流が流れる部品である。
【００３４】
図２は、図１の差動バッファ７における差動増幅器（第１の差動増幅器）２１、差動増幅器２２および差動増幅器２３の具体的な回路の一例を示す図である。つまり、差動増幅器２２，２３は何れも同じエミッタ開放型の差動増幅回路によって構成されているので、出力段における各トランジスタＴｒ３、Ｔｒ４のエミッタに抵抗Ｒ１，Ｒ２（または、Ｒ３，Ｒ４）が外付けされている。
【００３５】
図２に示す差動増幅回路は、一般的な回路であるので詳細な動作説明は省略するが、１８０°位相の異なる入力信号（ＩＮ＋、ＩＮ−）によってトランジスタＴｒ１、Ｔｒ２が差動反転動作を繰り返し、トランジスタＴｒ３のＯＵＴ−およびＴｒ４のＯＵＴ＋より増幅並びに波形整形された差動信号を取り出すことができる。なお、トランジスタＴｒ５は発振信号のバイアスレベルを可変設定するためのトランジスタである。このような差動増幅器２３によって、たとえば、抵抗Ｒ１，Ｒ２がそれぞれ６００Ωのとき、Ｂグループ２の出力電流は約５ｍＡ流れる。
【００３６】
図１に戻って、Ｃグループ（第２の機能グループ）３は、位相比較器８、入力分周回路９、および帰還分周回路１０からなる位相比較部５とループフィルタ１１とによって構成されている機能グループである。なお、図３（ａ）はループフィルタとその入出力回路のブロック図を示し、（ｂ）はループフィルタの周波数伝達特性図を示す。図１のＣグループ３または図３（ａ）に示すような回路構成において、位相比較器８は、入力分周回路９からの入力クロック信号ＣＫ＋，ＣＫ−と帰還分周回路１０からのＰＬＬ帰還信号との位相差に応じた制御電圧Ｖｃを生成する。そして、ループフィルタ１１によって高周波ノイズの除去された制御電圧ＶｃがＶＣＳＯ６中の電圧制御移相回路１３へ印加される。つまり、ループフィルタ１１は、図３（ｂ）に示すような周波数伝達特性を有しているので、所定のカットオフ周波数ｆｃ以上の高周波雑音を除去し、低周波信号のみをＶＣＳＯ６へ伝達する。
【００３７】
Ｄグループ（第１の機能グループ）４は、伸長コイルＬｖ、ＳＡＷ共振子１２、電圧制御移相回路１３、インピーダンス回路１４、コンデンサＣ１、および差動バッファ７からなるＶＣＳＯ６の正帰還ループ系によって構成されている。なお、差動バッファ７は３個の差動増幅器２１、２２，２３によって構成されており、差動増幅器２１，２２，２３はそれぞれ、図２に示すような回路構成になっている。
【００３８】
図４は電圧制御移相回路の具体的な回路図である。この電圧制御移相回路１３は可変容量ダイオード（バリキャップ）で構成されており、図１に示す位相比較器８から入力された制御電圧Ｖｃによって可変容量ダイオードＣｖのキャパシタンスを可変させ、伸長コイルＬｖ、可変容量ダイオードＣｖ、差動増幅器２１，２３およびＳＡＷ共振子１２からなる電圧制御ＳＡＷ発振器の発振周波数を変化させている。このようにして生成された発振信号は、図１の差動バッファ７の差動増幅器２１，２２を介して出力端子Ｔ３，Ｔ４より出力クロック信号ＯＵＴ＋，ＯＵＴ−として送出される。また、差動バッファ７の差動増幅器２３の一方の出力端子から端子Ｑ１を通して位相比較部５へＰＬＬ帰還信号が送出され、差動増幅器２３の他方の出力端子から端子Ｑ２を通してＳＡＷ共振子１２へ正帰還ループ信号が送出される。
【００３９】
図１に示すようなＡ，Ｂ，Ｃ，Ｄグループからなるクロック発振器は、入力端子Ｔ１，Ｔ２から、たとえば１５５．５２ＭＨｚの外部クロック信号ＣＫ＋，ＣＫ−を入力すると、出力端子Ｔ３，Ｔ４から、たとえば、６２２．０８ＭＨｚの高周波に変換されたクロック信号ＯＵＴ＋，ＯＵＴ−が出力される。次に、本発明の特徴である、図１のＡ，Ｂ，Ｃ，Ｄグループを多層基板に実装する場合の実施の形態の幾つかを以下に説明する。
【００４０】
第１の実施の形態
図５は、図１に示すクロック変換器を４層基板に実装した第１の実施の形態の基板の断面図である。また、図６は、図５に示す４層基板の外観斜視図である。
【００４１】
図５において、多層基板の実装表面には、Ａグループ１、Ｂグループ２、Ｃグループ３、およびＤグループ４に含まれる各部品が分離されて配置され、それぞれの部品は図示しない所定の回路パターンにより配線されている。また、多層基板の実装表面に設けられたＡ，Ｂ，Ｃ，Ｄグループの回路パターンに対応してそれぞれグランドパターンが第１層に設けられている。つまり、図６に示すように、実装表面に設けられたＡグループ１、Ｂグループ２、Ｃグループ３、およびＤグループ４に含まれる各部品の周囲を取り巻くように、各グランドパターンが第１層にそれぞれ分離独立して形成され、各部品はそれぞれ対応するグランドパターンに接地されている。
【００４２】
さらに、第２層と第４層には、ベタパターンのように広い面積を有する第１グランド層と第２グランド層が共通層として形成され、かつ、第３層には電源層が形成されている。各機能グループの部品は、スルーホールを通して第１層、第２層、第３層、および第４層の所定の層と相互に接続されている。さらに、各グランド層も、スルーホールを通して相互に他のグランド層と接続されている。
【００４３】
具体的に説明すると、図５に示すように、Ａグループ１、Ｂグループ２、Ｃグループ３、およびＤグループ４の各機能グループの該当部品の接地部分それぞれが対応する第１層のグランドパターンに接続され、かつ各機能グループの部品の電源部分がスルーホールを通して第３層の電源層に接続されている。
【００４４】
また、Ａグループ１、Ｂグループ２、Ｃグループ３、およびＤグループ４に対応するそれぞれのグランドパターンは、第２層に形成されたベタパターンである第１グランド層に接続され、さらに、第１グランド層からスルーホールを通して第４層に形成されたベタパターンである第２グランド層に共通に接続されている。このようにして、各グループＡ，Ｂ，Ｃ，Ｄで分離独立されているグランドパターン、第２層の第１グランド層および第４層の第２グランド層に共通接続され、最終的に第１グランド層または第２グランド層においてグランド端子（Ｇ）を介して外部と接地される。
【００４５】
このように、第１層において、機能グループごとにグランドパターンを分離独立させることにより、相互の機能グループ間でグランドパターンを介して電流が流れることがなくなり、相互の機能グループ間のグランド電流は第２層または第４層のグランド層を介して流れる。このため、そのグランド電流によって各機能グループのグランドレベルが変動することが少なくなる。すなわち、たとえば、クロック信号の発生源であるＣグループ３やＤグループ４それぞれのグランドパターンが、Ａグループ１やＢグループ２のような比較的大きい動作電流によって影響を受けることが少なくなる。この結果、Ｃグループ３やＤグループ４それぞれのグランドパターンのグランド電位を安定化させることができるので、クロック信号のジッタを低減させることができる。
【００４６】
また、多層基板の表面に実装されたＡ，Ｂ，Ｃ，Ｄグループの各部品は、第２層の第１グランド層や第４層の第２グランド層から充分にアイソレーションが確保されている。したがって、第２層の第１グランド層や第４層の第２グランド層を通して流れる各機能グループの電流が実装表面に形成された部品に影響を及ぼすことがなくなる。つまり、第１グランド層や第２グランド層に流れる電流が各機能グループの部品中を伝送する信号との間で電磁結合することがなくなるので、クロック信号のジッタを少なくすることができる。
【００４７】
さらに、第３層の電源層が、第２層の第１グランド層と第４層の第２グランド層とによって挟まれてシールドされているので、電源層（つまり電源ライン）に外来ノイズが侵入したり、電源層（電源ライン）から外部へノイズを放射することもなくなる。これによって、電源ラインに含まれるノイズによって各機能グループが直接的な影響を受けることはなくなるので、クロック信号のジッタを低減させることができる。
【００４８】
また、図５のパターン構成で示すように、クロック信号の位相比較を行う機能を有するＣグループ３と、クロック信号を生成する機能を有するＤグループ４とを、大きく分離して実装することにより、クロック信号を扱う相互の機能グループの影響を低減させることができる。特に、Ｃグループ３とＤグループ４を大きく分離することにより、Ｃグループ３の位相比較部５内の位相比較器８のスイッチングノイズが、Ｄグループ４の差動バッファ７の基準電圧ＶＢＢに影響を与えないようにすることができる。すなわち、差動バッファ７の基準電圧ＶＢＢがノイズによってレベル変動し差動増幅器２１にジッタが発生するのを防止することができる。なお、外来ノイズなどによって差動バッファ７の基準電圧ＶＢＢが影響されないようにするために、基準電圧ＶＢＢの端子にはさらに高周波ノイズ除去用のコンデンサＣ１が接続されている。
【００４９】
第２の実施の形態
図７は、図１に示すクロック変換器を６層基板に実装した第２の実施の形態の多層基板の断面図である。第２の実施の形態では、６層基板によってグランド層と電源層が６層に構成されている。つまり、図７に示す第２の実施の形態における第１層から第４層までの構成は、図５に示す第１の実施の形態の構成と全く同じである。第２の実施の形態では、第１の実施の形態の多層基板に対して、第１電源層である第３層と、第２電源層である第５層と第３グランド層である第６層とを追加した構成となっている。
【００５０】
図７に示す第２の実施の形態の６層パターンにおける、Ａグループ１、Ｂグループ２、およびＣグループ３の第１層から第４層までのパターン構成は第１の実施の形態の構成と全く同じである。第２の実施の形態である６層パターンの特徴は、Ｄグループ４の電源ラインがスルーホールを通して第５層の第２電源層に接続され、第１層で分離独立されたＤグループのグランドパターンはスルーホールを通して第６層の第３グランド層に接続されていることである。
【００５１】
このようにして、最も重要なクロック信号の発振源であるＶＣＳＯ６を備えるＤグループ４の第５層の電源層（第２電源層）および第６層の第３グランド層を、他の機能グループ（Ａ，Ｂ，Ｃグループ）の電源層および共通グランド層から分離独立させることにより、Ｄグループ４の第５層の第２電源層および第６層の第３グランド層の電位レベルが、Ａ，Ｂ，Ｃグループからの影響を全く受けないようにすることができる。さらに、Ｄグループ４の第２電源層は、第２グランド層と第３グランド層とに挟まれてシールドされているので、他の機能グループの電源電圧の変動によるノイズ干渉を受けることはなくなる。
【００５２】
第３の実施の形態
次に、上記の第１および第２の実施の形態によって実現された多層基板の実装構造を用いたクロック変換器の電子機器への応用例について説明する。図８は、本発明のクロック変換器を用いた１０ギガビットの光インタフェースにおける光トランシーバ用モジュールの概略構成図である。光ネットワーク向けの光トランシーバ用モジュール１００は、たとえば、サーバ用コンピュータと光ネットワークとの間で、光／電気変換及び電気／光変換と多重化及び分離化のためのインタフェース機能を実現するモジュールである。この光トランシーバ用モジュール１００は、クロック変換器１０３で生成された高周波のクロック信号が多重化部（ＭＵＸ）１０１の基準クロック信号として用いられている。
【００５３】
各ブロックはそれぞれ次のような機能を備えている。多重化部（ＭＵＸ）１０１は、下位のシステムから受信した複数の送信低速データ（ＴｘＤＡＴＡ×Ｎ）を多重化する。ここで、Ｎは整数であって、たとえばＮ＝１６である。電気／光変換部（ＴｘＥ−Ｏ）１０２は電気信号を光信号（ＯＰＯＵＴ）に変換して光伝送路に送出し、光／電気変換部（ＲｘＯ−Ｅ）１０５は光伝送路から受信した光信号（ＯＰＩＮ）を電気信号に変換する。分離化部（ＤｅＭＵＸ／ＣＤＲ）１０４は、光／電気変換部（ＲｘＯ−Ｅ）１０５によって電気信号に変換された受信データを複数の受信低速データ（ＲｘＤＡＴＡ×Ｎ）に分離する。クロック変換器１０３は低周波のクロック信号を逓倍し、高周波数の基準クロック信号を多重化部（ＭＵＸ）１０１へ供給する。選択部１０６は、低周波数の外部クロック信号（ＴｘＲＥＦ）または分離化部（ＤｅＭＵＸ／ＣＤＲ）１０４からのクロック信号ＲｘＣＬＫのいずれかのクロック信号を選択してクロック変換器１０３へ供給する。
【００５４】
次に、光トランシーバ用モジュール１００の動作について説明する。クロック変換器１０３は、選択部１０６によって選択された低周波数の外部クロック信号（ＴｘＲＥＦ）を高周波数のクロック信号に変換する。たとえば、選択部１０６が６４ＫＨｚ〜１５５．５２ＭＨｚの低周波数の外部クロック信号（ＴｘＲＥＦ）を選択してクロック変換器１０３へ供給すると、クロック変換器１０３は、６００ＭＨｚ帯の６２２．０８ＭＨｚの高周波数のクロック信号に変換して多重化部（ＭＵＸ）１０１へ供給する。これによって、電気／光変換部（ＴｘＥ−Ｏ）１０２において６２２．０８ＭＨｚの電気信号が光信号（ＯＰＯＵＴ）に変換されて光伝送路へ送出される。
【００５５】
また、分離化部（ＤｅＭＵＸ／ＣＤＲ）１０４は、ＣＤＲ（Ｃｌｏｃｋ ａｎｄ Ｄａｔａ Ｒｅｃｏｖｅｒｙ）機能により、光／電気変換部（ＲｘＯ−Ｅ）１０５から受信した光信号（ＯＰＩＮ）のデータから高周波数のクロック信号を抽出する。選択部１０６が、クロック信号（ＲＣＬＫ）を選択した場合は、ジッタが多く含まれたクロック信号（ＲＣＬＫ）のジッタがクロック変換器１０３で低減され、ジッタの少ない高周波数のクロック信号として多重化部（ＭＵＸ）１０１へ供給される。
【００５６】
つまり、本発明のクロック変換器１０３を光トランシーバ用モジュール１００に適用することによって、外部から供給されたクロック信号を使用する場合、クロック変換器１０３に接続された周辺の回路からの影響を受けることなく、クロック変換器１０３はジッタの少ない高周波数のクロック信号を生成して多重化部（ＭＵＸ）１０１へ供給することができる。これによって、多重化部（ＭＵＸ）１０１において多重化する送信データ（ＴｘＤＡＴＡ×Ｎ）とクロック信号との間におけるタイミングマージンが確保されるので、多重化部ＭＵＸ１０１の送信データの誤動作を防止することができる。
【００５７】
また、クロック変換器１０３は、前述のように、基板上において配線パターンの微細化や部品の削減が図られて小スペ−ス化されている。したがって、このようなクロック変換器１０３を用いることによって、光トランシーバ用モジュール１００の小型化、低コスト化を実現することができる。また、本発明のクロック変換器１０３を用いることにより、動画像のような大量のデータが伝送できる１０ギガビットイーサネット（登録商標）に代表されるような高速なネットワークシステムにおいても、安定した動作を容易に確保することができる。
【００５８】
また、本発明のクロック変換器１０３に使用される基板は、電源ラインやグランドラインが相互干渉しないような多層構造になっているので、クロック変換器１０３に接続された周辺回路からの影響を受けることなく、ジッタの少ない高周波クロック信号を生成することができる。これによって、多重化部（ＭＵＸ）１０１において送信データとクロック信号との間におけるタイミングマージンが確保されるので、光トランシーバ用モジュール１００を安定して動作させることができる。さらに、本発明におけるクロック変換器１０３の基板においては、各ブロック間の物理的な距離を低減することができるので、クロック変換器１０３を小型化することができ、結果的に、小型化された光トランシーバ用モジュール１００を提供することができる。
【００５９】
以上述べた実施の形態は本発明を説明するための一例であり、本発明は、上記の実施の形態に限定されるものではなく、発明の要旨の範囲で種々の変形が可能である。
（第１変形例）
以上述べた実施の形態では、４層基板および６層基板について述べたがこれに限るものではない。たとえば、電源ラインのノイズ対策が充分に行われれば、電源層をグランド層によって挟んでシールドする構成にしなくてもよい。さらに、上記の実施の形態では６層基板までについて述べたが、さらに多層の基板を構成しても上記の実施の形態と同様な効果が得られることはいうまでもない。
（第２変形例）
又、基準クロック源として、ＳＡＷ共振子、いわゆる弾性表面波素子を用いて、クロック変換器を説明したが、それに代えてＡＴカット型水晶振動子を用いた構成としてもよい。
（第３変形例）
水晶振動子、セラミック振動子やＳＡＷ共振子等の圧電振動子を構成する圧電材料について、水晶の他、他の圧電材料としてランガサイトや四ほう酸リチウムを用いた構成としてもよい。
【００６０】
【発明の効果】
以上説明したように、本発明のクロック変換器によれば、クロック変換器を幾つかの機能グループに分け、各機能グループ中の部品を多層基板の実装表面に実装し、さらに、それぞれの機能グループごとにグランドパターンを設けている。また、機能グループごとのグランドパターンは、たとえば、第２層や第４層に形成されたグランド層にスルーホールなどによって共通に接続され、またはそれぞれの機能グループのグランドパターンに対応して接続されたグランド層は互いに分離される。これによって、各グランド層が共通に接続された場合には、各グランド層の電位は安定し、各グランド層が他の機能グループ中の部品に影響を与えることが少なくなり、また各グランド層が互いに分離された場合には、各グランド層が他の機能グループ中の部品に影響を与えることがなくなる。
【００６１】
また、各機能グループ中の部品は、第２層や第４層の共通グランド層からは物理的な距離が充分に確保されているので、それらの部品が共通グランド層を流れる電流によって干渉されることもなくなる。さらに、第２層や第４層は広いグランド面を形成しているのでグランド電位が不安定になることもなくなる。このような効果が相乗してジッタの少ない安定したクロック信号を出力することのできるクロック変換器およびこれを用いた電子機器を提供することができる。
【図面の簡単な説明】
【図１】実装を考慮した本発明におけるクロック変換器の回路図である。
【図２】図１の差動バッファ７における差動増幅器２１、差動増幅器２２および差動増幅器２３の具体的な回路図である。
【図３】（ａ）はループフィルタとその入出力回路のブロック図、（ｂ）はループフィルタの周波数伝達特性図である。
【図４】電圧制御移相回路の具体的な回路図である。
【図５】図１に示すクロック変換器を４層基板に実装した第１の実施の形態の基板の断面図である。
【図６】図５に示す４層基板の外観斜視図である。
【図７】図１に示すクロック変換器を６層基板に実装した第２の実施の形態の基板の断面図である。
【図８】本発明のクロック変換器を用いた１０ギガビットの光インタフェースにおける光トランシーバ用モジュールの概略構成図である。
【図９】実装を考慮した従来のクロック変換器の回路図である。
【符号の説明】
１…Ａグループ ２…Ｂグループ ３…Ｃグループ ４…Ｄグループ
５，３１…位相比較部 ６…ＶＣＳＯ ７…差動バッファ
８…位相比較器 ９…入力分周回路 １０…帰還分周回路
１１，３２…ループフィルタ １２…ＳＡＷ共振子 １３…電圧制御移相回路
１４…インピーダンス回路 ２１，２２，２３…差動増幅器
３３…ＶＣＸＯ ３４…出力バッファ １００…光トランシーバ用モジュール
１０１…多重化部（ＭＵＸ） １０２…電気／光変換部（ＴｘＥ−Ｏ）
１０３…クロック変換器 １０４…分離化部（ＤｅＭＵＸ／ＣＤＲ）
１０５…光／電気変換部（ＲｘＯ−Ｅ） １０６…選択部
Claims (10)
- 回路部品が複数の機能グループに分割されて実装される多層基板の実装構造であって、
前記多層基板は、
前記複数の機能グループに対応して前記多層基板の表面層（第１層）に分離し形成されているグランドパターンと、
前記グランドパターンが形成された前記表面層とは異なる１以上のグランド層とを有し、
前記グランドパターンは前記グランド層の少なくとも１つと接続される
ことを特徴とする多層基板の実装構造。 - 前記多層基板は、さらに
前記複数の機能グループ中の回路部品に電源電圧を供給する１以上の電源層を有し、前記電源層は前記グランド層間に設けられる
ことを特徴とする請求項１に記載の多層基板の実装構造。 - 前記多層基板において、
第２ｎ（ｎ＝１，２，３…）層は前記グランド層として形成され、少なくとも１つのグランド層はスルーホールを通して他のグランド層のいずれかに接続されると共に、
第２ｎ＋１（ｎ＝１，２，３…）層は前記電源層として形成され、スルーホールを通して前記複数の機能グループ中の回路部品のいずれかに接続される
ことを特徴とする請求項２に記載の多層基板の実装構造。 - 前記グランド層は、ベタパターンとして形成されることを特徴とする請求項１乃至請求項３の何れかに記載の多層基板の実装構造。
- 少なくとも、圧電振動子と、前記圧電振動子の出力を増幅する第１の差動増幅器と、前記第１の差動増幅器からの信号を増幅し、複数の出力端子を備え、第１の出力端子から前記圧電振動子に正帰還ループ信号を供給すると共に、第２の出力端子より位相比較手段に供給するＰＬＬ帰還信号を出力する第２の差動増幅器と、前記ＰＬＬ帰還信号に基づいて前記位相比較手段で生成された制御電圧に基づいて前記圧電振動子に供給する信号の位相をシフトする電圧制御移相回路とを有する電圧制御発振手段を備えたクロック変換器であって、
前記電圧制御発振手段は、前記クロック変換器中で第１の機能グループを構成し、この第１の機能グループのグランドパターンが接続されるグランド層は他の機能グループのグランドパターンが接続されるグランド層と共通に接続される
ことを特徴とする請求項１乃至請求項４の何れかに記載の多層基板の実装構造を用いたクロック変換器。 - 前記位相比較手段は、前記第２の差動増幅器からの前記ＰＬＬ帰還信号と入力クロック信号との位相比較を行い、その位相比較結果によって、前記電圧制御発振手段中の電圧制御移相回路に供給される信号の位相を制御する制御電圧を出力し、
前記位相比較手段は、前記クロック変換器中で第２の機能グループを構成し、この第２の機能グループのグランドパターンが接続されるグランド層は他の機能グループのグランドパターンが接続されるグランド層と共通に接続される
ことを特徴とする請求項５に記載のクロック変換器。 - 少なくとも、圧電振動子と、前記圧電振動子の出力を増幅する第１の差動増幅器と、前記第１の差動増幅器からの信号を増幅し、複数の出力端子を備え、第１の出力端子から前記圧電振動子に正帰還ループ信号を供給すると共に、第２の出力端子より位相比較手段に供給するＰＬＬ帰還信号を出力する第２の差動増幅器と、前記ＰＬＬ帰還信号に基づいて前記位相比較手段で生成された制御電圧に基づいて前記圧電振動子に供給する信号の位相をシフトする電圧制御移相回路とを有する電圧制御発振手段を備えたクロック変換器であって、
前記電圧制御発振手段は、前記クロック変換器中で第１の機能グループを構成し、この第１の機能グループのグランドパターンが接続されるグランド層は他の機能グループのグランドパターンが接続されるグランド層から分離される
ことを特徴とする請求項１乃至請求項４の何れかに記載の多層基板の実装構造を用いたクロック変換器。 - 前記位相比較手段は、前記第２の差動増幅器からの前記ＰＬＬ帰還信号と入力クロック信号との位相比較を行い、その位相比較結果によって、前記電圧制御発振手段中の電圧制御移相回路に供給する制御電圧を出力し、
前記位相比較手段は、前記クロック変換器中で第２の機能グループを構成し、この第２の機能グループのグランドパターンが接続されるグランド層は他の機能グループのグランドパターンが接続されるグランド層から分離される
ことを特徴とする請求項７に記載のクロック変換器。 - 前記圧電振動子はＳＡＷ共振子である
ことを特徴とする請求項５乃至請求項８のいずれかに記載のクロック変換器。 - 請求項５乃至９に記載のクロック変換器を備えた電子機器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002279286A JP2004119598A (ja) | 2002-09-25 | 2002-09-25 | 多層基板の実装構造、その多層基板の実装構造を用いたクロック変換器およびそのクロック変換器を備えた電子機器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002279286A JP2004119598A (ja) | 2002-09-25 | 2002-09-25 | 多層基板の実装構造、その多層基板の実装構造を用いたクロック変換器およびそのクロック変換器を備えた電子機器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2004119598A true JP2004119598A (ja) | 2004-04-15 |
Family
ID=32274339
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002279286A Withdrawn JP2004119598A (ja) | 2002-09-25 | 2002-09-25 | 多層基板の実装構造、その多層基板の実装構造を用いたクロック変換器およびそのクロック変換器を備えた電子機器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2004119598A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006319512A (ja) * | 2005-05-11 | 2006-11-24 | Murata Mfg Co Ltd | 多層配線基板装置 |
| JP2010206502A (ja) * | 2009-03-03 | 2010-09-16 | Murata Mfg Co Ltd | 高周波モジュール |
| JP2013157436A (ja) * | 2012-01-30 | 2013-08-15 | Fujitsu Semiconductor Ltd | 集積回路装置及び試験方法 |
| JP2015056420A (ja) * | 2013-09-10 | 2015-03-23 | 株式会社メガチップス | Ｅｓｄ保護回路 |
| JP2016171220A (ja) * | 2015-03-13 | 2016-09-23 | 本田技研工業株式会社 | 回路部品間の干渉を防止し得る回路基板、及び当該回路基板備える電子装置 |
-
2002
- 2002-09-25 JP JP2002279286A patent/JP2004119598A/ja not_active Withdrawn
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006319512A (ja) * | 2005-05-11 | 2006-11-24 | Murata Mfg Co Ltd | 多層配線基板装置 |
| JP2010206502A (ja) * | 2009-03-03 | 2010-09-16 | Murata Mfg Co Ltd | 高周波モジュール |
| JP2013157436A (ja) * | 2012-01-30 | 2013-08-15 | Fujitsu Semiconductor Ltd | 集積回路装置及び試験方法 |
| JP2015056420A (ja) * | 2013-09-10 | 2015-03-23 | 株式会社メガチップス | Ｅｓｄ保護回路 |
| JP2016171220A (ja) * | 2015-03-13 | 2016-09-23 | 本田技研工業株式会社 | 回路部品間の干渉を防止し得る回路基板、及び当該回路基板備える電子装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4306458B2 (ja) | 電圧制御型発振器、クロック変換器及び電子機器 | |
| EP3098967B1 (en) | Crystal-based oscillator for use in synchronized system | |
| JP4138424B2 (ja) | クロック変換器およびそのクロック変換器を備えた電子機器 | |
| US6703877B2 (en) | Clock shaping circuit and electronic equipment | |
| US6794948B2 (en) | Oscillation circuit and electronics using the same | |
| US6608529B2 (en) | Frequency synthesis apparatus, systems, and methods | |
| JP4228660B2 (ja) | 電圧制御型発振器とこれを用いた電子機器 | |
| JP4920421B2 (ja) | 集積型低ノイズ・マイクロ波広帯域プッシュプッシュ電圧制御発振器 | |
| US20050275480A1 (en) | Frequency selective oscillator, electronic instrument implementing the same, and method of adjusting frequency control characteristics | |
| US7564316B2 (en) | Variable-frequency oscillator incorporating thin-film bulk acoustic resonators | |
| JP2004119598A (ja) | 多層基板の実装構造、その多層基板の実装構造を用いたクロック変換器およびそのクロック変換器を備えた電子機器 | |
| JP3900911B2 (ja) | 発振回路および電子機器 | |
| US9825588B2 (en) | Oscillator, electronic apparatus, and moving object | |
| US6987424B1 (en) | Narrow band clock multiplier unit | |
| JP2004040509A (ja) | 発振回路及びこの発振回路を用いた電子機器 | |
| JP2004120353A (ja) | 電圧制御型発振器、その電圧制御型発振器を用いたクロック変換器およびこのクロック変換器を用いた電子機器 | |
| JP2016066877A (ja) | 発振器、電子機器および移動体 | |
| JP2004120352A (ja) | クロック変換回路とこれを用いた電子機器 | |
| JP2004096449A (ja) | 発振回路とこれを用いた電子機器 | |
| JP4399782B2 (ja) | 周波数選択型発振器およびこれを備えた電子機器 | |
| JP2003198250A (ja) | 発振回路およびこれを用いた電子機器 | |
| JP2005026828A (ja) | 発振器とこれを用いた電子機器 | |
| JP3786558B2 (ja) | 半導体集積回路及び無線通信機器 | |
| JP4228302B2 (ja) | 電圧制御型発振器 | |
| JP2005277880A (ja) | クロック整形器およびこれを用いた電子機器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050905 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20070402 |
|
| A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20070802 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070810 |