JP2004119514A - パターン形成方法及び半導体装置の製造方法 - Google Patents
パターン形成方法及び半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2004119514A JP2004119514A JP2002278089A JP2002278089A JP2004119514A JP 2004119514 A JP2004119514 A JP 2004119514A JP 2002278089 A JP2002278089 A JP 2002278089A JP 2002278089 A JP2002278089 A JP 2002278089A JP 2004119514 A JP2004119514 A JP 2004119514A
- Authority
- JP
- Japan
- Prior art keywords
- pattern
- mask material
- etching
- light
- pattern width
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 46
- 239000004065 semiconductor Substances 0.000 title claims description 39
- 238000004519 manufacturing process Methods 0.000 title claims description 9
- 238000005530 etching Methods 0.000 claims abstract description 39
- 230000003595 spectral effect Effects 0.000 claims abstract description 38
- 239000000463 material Substances 0.000 claims description 44
- 239000000758 substrate Substances 0.000 claims description 28
- 238000012545 processing Methods 0.000 claims description 16
- 230000001678 irradiating effect Effects 0.000 claims description 5
- 230000007261 regionalization Effects 0.000 claims 1
- 239000010408 film Substances 0.000 description 61
- 238000001020 plasma etching Methods 0.000 description 28
- 239000010410 layer Substances 0.000 description 19
- 238000005259 measurement Methods 0.000 description 11
- 238000011946 reduction process Methods 0.000 description 11
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 10
- 229920005591 polysilicon Polymers 0.000 description 10
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 7
- 239000013307 optical fiber Substances 0.000 description 6
- 229910052814 silicon oxide Inorganic materials 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
- 238000012986 modification Methods 0.000 description 5
- 230000004048 modification Effects 0.000 description 5
- 239000007789 gas Substances 0.000 description 4
- 230000003287 optical effect Effects 0.000 description 4
- 239000010409 thin film Substances 0.000 description 4
- 229910004298 SiO 2 Inorganic materials 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 230000001186 cumulative effect Effects 0.000 description 3
- 230000010287 polarization Effects 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 150000001875 compounds Chemical class 0.000 description 2
- 238000001514 detection method Methods 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 230000000737 periodic effect Effects 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 229920001296 polysiloxane Polymers 0.000 description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 239000010937 tungsten Substances 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 229910008484 TiSi Inorganic materials 0.000 description 1
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- IVHJCRXBQPGLOV-UHFFFAOYSA-N azanylidynetungsten Chemical compound [W]#N IVHJCRXBQPGLOV-UHFFFAOYSA-N 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 239000005380 borophosphosilicate glass Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000011065 in-situ storage Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 150000002736 metal compounds Chemical class 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 239000009719 polyimide resin Substances 0.000 description 1
- -1 polysiloxane Polymers 0.000 description 1
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229920002050 silicone resin Polymers 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 238000004611 spectroscopical analysis Methods 0.000 description 1
- 238000001228 spectrum Methods 0.000 description 1
- 229910021341 titanium silicide Inorganic materials 0.000 description 1
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 description 1
- 229910021342 tungsten silicide Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
- H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
- H01L21/28123—Lithography-related aspects, e.g. sub-lithography lengths; Isolation-related aspects, e.g. to solve problems arising at the crossing with the side of the device isolation; Planarisation aspects
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31127—Etching organic layers
- H01L21/31133—Etching organic layers by chemical means
- H01L21/31138—Etching organic layers by chemical means by dry-etching
Landscapes
- Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- General Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Chemical & Material Sciences (AREA)
- Drying Of Semiconductors (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
Abstract
【課題】レジストマスクのパターン幅を測定しながら縮小する、制御性及び再現性の良いパターン形成方法を提供する。
【解決手段】下地層上に、少なくとも一部の領域でパターンを有するレジストマスク３４ａ〜３４ｃを形成する。レジストマスク３４ａ〜３４ｃをエッチングして、レジストマスク３４ａ〜３４ｃに光を照射し、反射干渉分光波形を得る。得られた反射干渉分光波形に基づいて、レジストマスク３４ａ〜３４ｃのパターンの周期より大きい波長領域でエッチングされたレジストマスク３４ａ〜３４ｃのパターン幅を算出し、算出結果に基づいてエッチングのエンドポイントを決定するようにしてレジストマスク３４ａ〜３４ｃを縮小する。
【選択図】 図２
【解決手段】下地層上に、少なくとも一部の領域でパターンを有するレジストマスク３４ａ〜３４ｃを形成する。レジストマスク３４ａ〜３４ｃをエッチングして、レジストマスク３４ａ〜３４ｃに光を照射し、反射干渉分光波形を得る。得られた反射干渉分光波形に基づいて、レジストマスク３４ａ〜３４ｃのパターンの周期より大きい波長領域でエッチングされたレジストマスク３４ａ〜３４ｃのパターン幅を算出し、算出結果に基づいてエッチングのエンドポイントを決定するようにしてレジストマスク３４ａ〜３４ｃを縮小する。
【選択図】 図２
Description
【０００１】
【発明の属する技術分野】
本発明は、パターン形成方法に関する。さらには、そのパターン形成方法を用いた半導体装置の製造方法に関する。
【０００２】
【従来の技術】
従来より、金属・酸化膜・半導体（ＭＯＳ）トランジスタのゲート構造は次のような方法で形成されている。まず、例えば、ｐ型シリコン（Ｓｉ）基板の上に薄いゲート酸化膜が形成され、更にゲート酸化膜上にポリシリコン薄膜が堆積される。次いで、ポリシリコン薄膜上にフォトレジストが塗布され、フォトリソグラフィ技術を用いてゲートレジストマスクが形成される。次に、このゲートレジストマスクを用いてポリシリコン薄膜及びゲート酸化膜が反応性イオンエッチング（ＲＩＥ）により選択的にエッチングされ、ゲート構造が加工形成される。ＲＩＥは指向性エッチングであるので、ポリシリコン薄膜及びゲート酸化膜がエッチングマスクに対して垂直に加工され、ゲートレジストマスクのパターン寸法でゲート構造が形成される。
【０００３】
しかしながら、近年の半導体装置の高集積化、高速化に伴い、ゲート幅は益々狭小化が要求され、上述したフォトリソグラフィ技術のみでは、露光装置の光源の波長に起因する解像度の制限から、微細化の実現が不可能な状況に追い込まれてきている。このため、従来の方法で一旦レジストマスクを形成しておき、その後プラズマ等の反応活性ガス種を用いた等方性エッチングによって、レジストマスクのパターン幅を縮小するパターン形成方法が用いられるようになってきた。ところが、このパターン縮小工程ではレジストマスクのパターン幅の制御は、通常そのエッチング時間を管理することで制御されている。具体的には、数回の予備実験から、エッチング速度をあらかじめ算出し、得られたエッチング速度を用いたエッチング時間制御によって、パターンの縮小幅を定めている。したがって、パターン縮小工程でのエッチング状態の予期せぬ変動等によって、その制御性、再現性が低下し、ゲート構造のパターン幅のバラツキが生じてしまうという問題点がある。
【０００４】
また、微細なレジストマスクのパターン幅の測定方法には、通常は走査型電子顕微鏡（ＳＥＭ）が用いられる。ＳＥＭによる測定では、半導体基板を真空引きされたＳＥＭ試料室に搭載する必要があり、簡便ではない。更に、ＳＥＭでは高エネルギビームを使用するため、レジストマスクにダメージを与えてしまう。このような見地から、パターン幅測定には光学的な方法が望ましい。一方、レジストマスクを用いて絶縁膜の溝を形成する工程において、溝の深さを光学的に測定する方法が開示されている。例えば、下層の配線構造のパターン間隔の２倍以上の波長領域において、反射干渉分光波形強度に基づき溝の深さをパラメータフィッティングにより求めるものである（例えば、特許文献１参照）。
【０００５】
【特許文献１】
特開２００２−９３８７０号公報
【０００６】
【発明が解決しようとする課題】
上述したように、従来のゲート構造等のレジストマスクのパターン縮小工程では、エッチング時間の管理によってパターン縮小幅を制御している。このため、パターン縮小幅の制御性、再現性あるいはパターン縮小工程の生産性を向上させることが困難である。また、特許文献１においては、光学的に深さを測定する方法が提案されているが、パターン幅の光学的な測定方法は開示されていない。
【０００７】
本発明は、このような課題を解決し、パターン幅縮小工程において、パターン幅を光学的に測定しながら縮小する、制御性及び再現性の良いパターン形成方法を提供することを目的とする。
【０００８】
本発明の他の目的は、マスク材のパターン幅を光学的に測定しながら縮小する、制御性及び再現性の良いパターン形成方法を用いた半導体装置の製造方法を提供することである。
【０００９】
【課題を解決するための手段】
上記課題を解決するため、本発明の第１の態様は、（イ）下地層の少なくとも一部の領域の上にマスク材を形成する工程と、（ロ）マスク材をエッチングする工程と、（ハ）エッチングが行われたマスク材に光を照射し、マスク材を実質的に透過した後に反射された光の反射光を検知し、反射干渉分光波形を得る工程と、（ニ）マスク材が有するパターンのピッチより大きい波長領域の反射干渉分光波形のデータを用いて、マスク材のパターン幅を算出する工程とを含むパターン形成方法であることを要旨とする。
【００１０】
本発明の第２の特徴は、（イ）半導体基板上に下地層を形成する工程と、（ロ）下地層の少なくとも一部の領域の上にマスク材を形成する工程と、（ハ）マスク材をエッチングする工程と、（ニ）エッチングが行われたマスク材に光を照射し、マスク材を実質的に透過した後に反射された光の反射光を検知し、反射干渉分光波形を得る工程と、（ホ）マスク材が有するパターンのピッチより大きい波長領域の反射干渉分光波形のデータを用いて、マスク材のパターン幅を算出する工程と、（ヘ）所望のパターン幅となるまでエッチングされたマスク材を用いて、下地層を選択的に加工する工程とを含む半導体装置の製造方法であることを要旨とする。
【００１１】
【発明の実施の形態】
本発明の実施の形態においては、マスク材のパターン幅の算出が、反射干渉分光波形のエッチングに起因する変化を数値化して行われてもよい。また、マスク材のエッチングが、下地層に対して選択的に行われることが好ましい。シリコン酸化膜等やポリシリコン膜等の下地膜に対して、マスク材としてレジストを用いる場合、マスク材の選択エッチングは、例えば、酸素プラズマを用いて実施される。また、反射干渉分光波形を得る工程が、エッチングを実施するパターン縮小加工チャンバ内に光を導入して行われることが好ましい。また、検知される反射光が、偏光光で、マスク材に照射される偏光光の方向が、マスクのパターンの長手方向に対して略平行とされることが好ましい。また、縮小されたマスク材を用いて、下地層を選択的に加工する工程を、更に含むことが好ましい。
【００１２】
以下図面を参照して、本発明の第１及び第２の実施の形態について説明する。以下の図面の記載において、同一または類似の部分には同一または類似の符号が付してある。但し、図面は模式的なものであり、厚みと平面寸法との関係、各層の厚みの比率等は現実のものとは異なることに留意すべきである。したがって、具体的な厚みや寸法は以下の説明を参酌して判断すべきものである。また図面相互間においても互いの寸法の関係や比率が異なる部分が含まれていることは勿論である。
【００１３】
（第１の実施の形態）
図１に示すように、本発明の第１の実施の形態に係るパターン幅測定装置１０は、可視光領域から赤外領域にかけて連続スペクトル分布を有するタングステンランプからなる光源１２と、光源１２からの入射光を縮小光学系により縮小して、表面にレジスト等の入射光が実質的に透過される膜パターンからなるマスク材を有する半導体基板１６に照射するレンズ１４と、レンズ１４と半導体基板の間に挿入されて入射光を偏光光とする偏光板４８と、半導体基板１６からの反射光を分配するビームスプリッタ１８と、ビームスプリッタ１８から分配された反射光を導入する光ファイバ２０と、光ファイバ２０から導入された反射光を分光する分光器２２と、分光された反射光の波長ごとの反射強度を検出して反射干渉分光波形を出力する検出器２４と、反射干渉分光波形に基づきマスク材のパターン幅を算出する算出部２６とを備えている。
【００１４】
本発明の第１の実施の形態において、半導体基板１６上に形成された下地層の少なくとも一部の領域上でラインアンドスペース（Ｌ／Ｓ）パターンを有するレジストマスクを例として説明する。ここで、入射光は、偏光板４８によりＬ／Ｓパターンの長手方向に略平行な偏光光とされている。偏光光が照射されるレジストマスクのＬ／Ｓパターン層は、Ｌ／Ｓパターンの周期（ピッチ）より大きい波長領域の照射光に対しては、レジストマスクのレジスト膜と真空の混合比に対応した平均的な有効屈折率を持つ混合層とみなすことができる（例えば、菊田久雄、オー・プラス・イー（Ｏ Ｐｌｕｓ Ｅ．）、第２１巻、第５号 ５４３頁参照）。したがって、この混合層と下地層からなる多層膜に対して、レジスト膜と真空の混合比、及びレジストマスクの厚さをパラメータとして、測定された反射干渉分光波形と理論波形とのパラメータフィッティングを行うことによりレジストマスクのパターン幅が算出できる。パターン幅の算出は、算出部２６によって実行される。算出部２６は、例えば、コンピュータにインストールされたソフトウェアや、ハードウェア化されたプログラム等によって実現される。
【００１５】
次に、図２を用いて、本発明の第１の実施の形態に係るパターン形成方法を説明する。図２（ａ）に示すように、第１の実施の形態に係るパターン形成方法に用いるシリコン（Ｓｉ）等からなる半導体基板１６の主面上には下地層として、シリコン酸化膜（ＳｉＯ２）等の絶縁膜３０、およびポリシリコン膜等の導電膜３２が順次堆積されている。導電膜３２上には、レジストマスク３４ａ〜３４ｃが配置されている。本発明の第１の実施の形態において、絶縁膜３０は、厚さ２ｎｍのシリコン酸化膜、導電膜３２は、厚さ１７５ｎｍのポリシリコン膜である。また、レジストマスク３４ａ〜３４ｃは、パターン幅１１０ｎｍ、周期Ｐｒ２００ｎｍ、厚さ３００ｎｍのＬ／Ｓパターンである。
【００１６】
図２（ａ）に示す半導体基板１６がプラズマエッチング装置に設置される。そして、プラズマエッチングによるレジストマスクのパターン縮小工程が実施される。プラズマエッチングには酸素（Ｏ２）ガスが用いられるが、下地層に対してレジストマスク３４ａ〜３４ｃを選択的にエッチングできるガスであれば、どのようなガスでもよいことは、勿論である。
【００１７】
パターン縮小工程の途中でパターン幅測定を行う。即ち、いったんプラズマエッチング装置から取り出された半導体基板１６が、パターン幅測定装置に設置される。光源１２からの入射光が、レンズ１４及び偏光板４８により縮小偏光されて半導体基板１６の表面に照射される。半導体基板１６からの反射光は、ビームスプリッタ１８及び光ファイバ２０を通って分光器２２に導入される。分光器２２により分光された反射光は検出器２４に出力され、波長ごとの反射光強度が検出される。検出器２４の検出結果の反射干渉分光波形が算出部２６に出力され、算出部２６で半導体基板１６上のレジストマスク３４ａ〜３４ｃのパターン幅が算出される。
【００１８】
４００ｎｍから８００ｎｍの波長範囲で反射干渉分光波形を測定すると、図３に示すように、レジストマスク３４ａ〜３４ｃのパターン幅の変化（縮小）に従い反射干渉分光波形が変化する。図３は、一定時間のプラズマエッチング毎に反射干渉分光強度を測定した例である。一定時間のプラズマエッチングにより、パターン幅が５ｎｍ縮小していることがわかる。
【００１９】
ここで、レジストマスク３４ａ〜３４ｃのＬ／Ｓパターンの周期Ｐｒが２００ｎｍであるのに対して、測定波長領域が４００ｎｍから８００ｎｍと周期Ｐｒよりも大きい。したがって、レジストマスク３４ａ〜３４ｃのＬ／Ｓパターン層はレジストと真空の平均的な有効屈折率ｎｐを持った一様な混合層と見なすことができる。
【００２０】
Ｌ／Ｓパターンの混合比は、ライン部に相当するレジストマスク３４ａ〜３４ｃのレジスト膜の体積比ｔで表わされる。混合層の有効屈折率ｎｐは、波長λでのレジスト膜の屈折率をｎ（λ）とすると、真空の屈折率は１であるから、
ｎｐ ＝ ｛ｔ・ｎ（λ）２ ＋ （１−ｔ）｝１／２ ・・・（１）
で与えられる。また、パターン幅をＷとすると、混合比ｔとＬ／Ｓパターンの周期Ｐｒにより、
Ｗ ＝ ｔ・Ｐｒ ・・・（２）
と求めることができる。
【００２１】
したがって、有効屈折率ｎｐを持った混合層の単層膜として、反射干渉分光波形が、混合層の混合比ｔとレジスト膜厚をパラメータとして理論波形にフィッティングされる。フィッティングより得られた混合比から、式（２）を用いてレジストマスクのパターン幅Ｗが算出される。
【００２２】
上記したように算出部２６で算出された結果に基づき、パターン縮小工程のプラズマエッチングのエンドポイントが決定される。パターン縮小工程により、レジストマスク３４ａ〜３４ｃは、図２（ｂ）に示すように、パターン幅及び厚さが減少して縮小レジストマスク３５ａ〜３５ｃとなる。最終的に、縮小レジストマスク３５ａ〜３５ｃは、パターン幅が７０ｎｍまで縮小され、このときレジスト膜厚は２００ｎｍまで減少している。
【００２３】
本発明の第１の実施の形態に係るパターン形成方法によれば、レジストマスクのパターン幅を光学的に測定しながら、制御性及び再現性よく縮小することができる。
【００２４】
上述した例では、パターン縮小工程のプラズマエッチングは一定時間で繰り返し行っている。この方法では、パターン幅の縮小は制御性、再現性良く行えるが、長時間を要する。したがって、実際のパターン縮小工程においては、プラズマエッチング条件の変動を見越して、例えば、目標パターン縮小幅の８０％程度を一回でプラズマエッチングし、その後、第１の実施の形態に係るパターン形成方法を適用して、パターン幅の微調整を行えばよい。
【００２５】
また、本発明の第１の実施の形態に係るパターン幅測定装置１０においては、偏光板４８はレンズ１４と半導体基板１６の間に設置されているが、偏光板４８は他の位置に設置してもよい。例えば、ビームスプリッタ１８とレンズ１４の間に偏光板４８を設置してもよい。また、図４に示すパターン幅測定装置１０ａのように、偏光板４８を光源１２とビームスプリッタ１８の間に設置して、半導体基板１６からの反射光が偏光板４８を通過しないようにすることができる。あるいは、半導体基板１６への入射光を偏光光とするのではなく、例えば、図５に示すパターン幅測定装置１０ｂのように、偏光板４８をビームスプリッタ１８と光ファイバ２０の間に設置して、反射光の所望の偏光成分だけを検知するようにしてもよい。更に、図６に示すパターン幅測定装置１０ｃのように、ビームスプリッタ１８に代えて偏光ビームスプリッタ１８ａを用い、反射光の所望の偏光成分だけを反射させて光ファイバ２０に導くようにしてもよい。
【００２６】
また、本発明の第１の実施の形態において、入射光は、Ｌ／Ｓパターンの長手方向に略平行に偏光されているが、Ｌ／Ｓパターンの長手方向に略垂直に偏光させてもよい。この場合は、混合層の有効屈折率ｎｖは、
ｎｖ ＝ ｛１／［ｔ／ｎ（λ）２ ＋ （１ − ｔ）］｝１／２ （３）
で与えられる。
【００２７】
また、本発明の第１の実施の形態においては、レジストマスク３４ａ〜３４ｃのパターン幅と間隔は、等間隔としているが、レジストマスク３４ａ〜３４ｃのパターン幅と間隔は相違してもよい。その場合、レジストマスク３４ａ〜３４ｃの最大の周期Ｐｒ以上の波長領域を用いればよい。
【００２８】
（変形例）
本発明の第１の実施の形態の変形例に係るパターン形成方法においては、複雑な理論波形を用いずに、レジストマスク３４ａ〜３４ｃのパターン幅及びレジスト膜厚の変化に起因する測定反射干渉分光波形の変化を数値化し、その数値に基づいてレジストマスク３４ａ〜３４ｃのパターン幅を求める点に特徴がある。他は第１の実施の形態と同様であるので、重複した記載を省略する。
【００２９】
測定した反射干渉分光波形は、例えば、図３に示すように変化する。反射干渉分光波形の変化を数値化するのに、波形の極小値の波長依存性を用いる方法がある。あるいは、強度の差分を用いて数値化することもできる。第１の実施の形態の変形例においては、反射干渉分光強度の差分を用いた例を説明するが、波形極小値の波長依存性等を用いてもよいことは、勿論である。
【００３０】
図３に示されているように、ある波長での反射干渉分光波形の変化は、単調な変化を示すとは限らないため、一波長の反射干渉分光強度の差分を用いたのでは、パターン幅の決定は不確定となることもある。第１の実施の形態の変形例では、測定波長領域４００ｎｍから８００ｎｍ全体で、測定反射干渉分光強度と初期の測定反射干渉分光強度の各波長での差分をとり、その差分の和を累積強度差分とする。図７に示すように、累積強度差分と縮小レジストマスク３５ａ〜３５ｃのパターンの縮小幅の関係は単調な依存性を示す。このようにして数値化したデータをパターン幅測定装置１０の算出部２６に格納しておく。そして、パターン縮小工程で測定される反射干渉分光波形から、算出部２６において累積強度差分が算出される。算出された累積強度差分から、数値化されたデータを参照することにより、パターン幅が簡便に精度よく求まる。
【００３１】
本発明の第１の実施の形態の変形例によれば、レジストマスクのパターン幅を光学的に測定しながら、簡便に、且つ制御性及び再現性よく縮小することができる。なお、このように測定反射干渉分光波形の変化を数値化し数値化されたデータを参照すれば、レジストマスクのパターン幅だけでなくレジストの厚さについても算出できることは明らかであり、その他一般的な反射干渉分光波形に基づく厚さ、深さ等の光学的な寸法測定に広く応用されて、複雑な理論波形とのフィッティングを省略することができる。
【００３２】
（第２の実施の形態）
本発明の第２の実施の形態に係るパターン幅測定装置１０ｄは、図８に示すように、プラズマエッチング装置に、上述の第１の実施の形態に係るパターン幅測定装置１０を設けたものである。プラズマエッチング装置には、パターン縮小加工チャンバ５０内に下部電極５２が配置されている。下部電極５２の上面には、エッチングされる半導体基板１６が載置される。パターン縮小加工チャンバ５０の上部には、例えば石英ガラスから成る計測窓５４が配置されている。この計測窓５４を介して、半導体基板１６への入射光がパターン縮小加工チャンバ５０内に導入され、また半導体基板１６からの反射光がパターン縮小加工チャンバ５０内から取り出されることになる。
【００３３】
プラズマエッチング装置にパターン幅測定装置１０ｄを設置することにより、パターン縮小工程でのプラズマエッチングによるパターン幅の縮小を「その場」（ｉｎ−ｓｉｔｕ）で測定することができる。さらに、パターン幅測定装置１０ｄによるパターン幅測定結果をプラズマエッチング装置にリアルタイムでフィードバックすることで、パターン縮小工程でのプラズマエッチングを高精度に制御することが可能となる。特に、パターン縮小工程によって微細なゲート構造を加工形成する場合に好適である。
【００３４】
本発明の第２の実施の形態に係るパターン形成方法は、パターン幅測定装置１０ｄをプラズマエッチング装置に設置して、パターン縮小工程でのプラズマエッチング中に、その場でパターン幅の測定を行いながらパターン縮小工程を制御する点が第１の実施の形態と相違する。他は、第１の実施の形態と同様であり、重複した説明は省略する。
【００３５】
また、図８に示すように、パターン幅測定装置１０ｄには、第１の実施の形態に係るパターン幅測定装置１０を用いた例を示しているが、パターン幅測定装置１０に替えて、上記の第１の実施の形態に係る他のパターン幅測定装置１０ａ〜１０ｃを用いても良いことはもちろんである。
【００３６】
次に、図９を用いて、本発明の第２の実施の形態に係るパターン形成方法を用いたゲート構造加工について説明する。
【００３７】
（イ）まず、下地層を表面に有する、Ｓｉ等からなる半導体基板１６を用意する。図９（ａ）に示すように、半導体基板１６の主面上には、下地層としてＳｉＯ２膜等の絶縁膜６０、及びポリシリコン膜等の導電膜６２が順次堆積されている。導電膜６２上には、フォトリソグラフィによりゲートレジストマスク７４とモニタレジストマスク６４ａ〜６４ｃが形成されている。ここで、絶縁膜６０は、厚さ２ｎｍのシリコン酸化膜、導電膜６２は、厚さ１７５ｎｍのポリシリコン膜である。ゲートレジストマスク７４は、ゲート構造を形成するための孤立したレジストパターンである。ゲートレジストマスク７４のパターン幅は１１０ｎｍで、厚さは３００ｎｍである。一方、モニタレジストマスク６４ａ〜６４ｃは、パターン幅１１０ｎｍ、周期Ｐｒ２００ｎｍ、厚さ３００ｎｍの周期的なＬ／Ｓパターンである。
【００３８】
（ロ）図９（ａ）に示す半導体基板１６をパターン縮小加工チャンバ５０内の下部電極５２上に載置する。次に、パターン縮小加工チャンバ５０内を真空排気する。その後、エッチングガスを導入し、高周波電力の印加によりプラズマエッチングを行い、パターン縮小工程が進められる。プラズマエッチングを開始する直前から、パターン幅測定装置１０ｄによりモニタレジストマスク６４ａ〜６４ｃに光が照射され、４００ｎｍから８００ｎｍの波長範囲で初期反射干渉分光波形が測定される。その後、反射干渉分光波形の測定を行いながら、ゲートレジストマスク７４のパターン縮小工程が実施される。パターン縮小工程により、ゲートレジストマスク７４及びモニタレジストマスク６４ａ〜６４ｃは、図９（ｂ）に示すように、幅及び厚さが減少して縮小ゲートレジストマスク７５及び縮小モニタレジストマスク６５ａ〜６５ｃとなる。算出部２６は、４００ｎｍから８００ｎｍの波長領域において縮小モニタレジストマスク６５ａ〜６５ｃからの反射干渉分光波形に基づいて、縮小モニタレジストマスク６５ａ〜６５ｃの縮小パターン幅を算出する。算出された結果は、プラズマエッチングを制御するエッチング制御部（図示省略）にフィードバックされる。縮小パターン幅を一定時間ごとに測定し、パターン縮小工程のプラズマエッチングのエンドポイントを決定するようにして、所望の縮小モニタレジストマスクのパターン幅、例えば７０ｎｍになるまでプラズマエッチングを行う。この結果、縮小ゲートレジストマスク７５も所望の７０ｎｍまで縮小される。
【００３９】
（ハ）パターン縮小工程終了後、半導体基板１６をパターン縮小加工チャンバ５０より取り出し、ＲＩＥ装置に設置する。縮小ゲートレジストマスク７５及び縮小モニタレジストマスク６５ａ〜６５ｃをエッチングマスクとして、導電膜６２及び絶縁膜６０をＲＩＥにより選択的にエッチングする。図９（ｃ）に示すように、ゲート電極７８とゲート絶縁膜７６からなるゲート構造と、モニタ導電膜６８ａ〜６８ｃとモニタ絶縁膜６６ａ〜６６ｃからなるモニタパターンが加工形成される。
【００４０】
第２の実施の形態に係るパターン形成方法によれば、パターン縮小工程のプラズマエッチング処理中であっても、パターン縮小加工チャンバ５０内で縮小モニタレジストマスク６５ａ〜６５ｃの縮小パターン幅をリアルタイムに測定することができる。このため、エッチング時間を含めたエッチング条件の調整をその場で行なうことが可能となり、所望の縮小パターン幅が精度よく達成できるようになる。それにより、従来の時間管理のようにエッチング状態の変動等に何ら影響を受けることなく、縮小パターン幅を制御することができる。
【００４１】
（その他の実施の形態）
上記のように、本発明を第１及び第２の実施の形態によって記載したが、この開示の一部をなす論述及び図面はこの発明を限定するものであると理解すべきではない。この開示から当業者にはさまざまな代替実施の形態、実施例及び運用技術が明らかとなろう。
【００４２】
本発明の第１及び第２の実施の形態においては、説明の便宜上、反射干渉分光波形を測定するレジストパターンは、周期的なＬ／Ｓパターンとしたが、パターン間隔及び、レジスト膜と真空との混合層の混合比が判れば、任意のパターンでもよいのは勿論である。実際には、レジストマスクパターン形成用のマスクパターンデータをもとに、予めパターン間隔及び、レジストと真空との面積比を求めておけばよいので、複雑なパターンであっても問題はない。また、半導体基板の半導体素子が形成されない領域に、レジストパターンのダミーパターン、例えば図２に示したような単純なＬ／Ｓパターンを設けて、測定領域としてもよいことは勿論である。
【００４３】
また、下地層の絶縁膜として、ＳｉＯ２膜を用いて説明したが、他の絶縁膜、例えば、シリコン窒化膜（Ｓｉ３Ｎ４）、シリコン酸化窒化膜（ＳｉＯｘＮｙ）、燐あるいは燐とボロンを拡散したシリコン酸化膜（ＰＳＧあるいはＢＰＳＧ）、シリコーン系樹脂によるスピン・オン・グラス膜（ＳＯＧ）、ポリイミド樹脂膜、フッ素添加シリコン酸化膜、オルガノポリシロキサン系化合物膜、無機ポリシロキサン系化合物膜等が使用できることも明らかである。
【００４４】
また、下地層の導電膜として、ポリシリコン膜を用いて説明したが、他の導電膜、例えば、アルミニウム（Ａｌ）、タングステン（Ｗ）等の金属膜、タングステンシリサイド（ＷＳｉ２）、チタンシリサイド（ＴｉＳｉ２）等の金属シリサイド膜や、窒化タングステン（ＷＮ２）、窒化チタン（ＴｉＮ）等の窒化金属等の金属化合物膜等が使用できることは、勿論である。
【００４５】
このように、本発明はここでは記載していないさまざまな実施の形態等を含むことは勿論である。したがって、本発明の技術的範囲は上記の説明から妥当な特許請求の範囲に係わる発明特定事項によってのみ定められるものである。
【００４６】
【発明の効果】
本発明によれば、マスク材のパターン幅を光学的に測定しながら縮小する、制御性及び再現性の良いパターン形成方法を提供することができる。
【００４７】
また、本発明によれば、マスク材のパターン幅を光学的に測定しながら縮小する、制御性及び再現性の良いパターン形成方法を用いた半導体装置の製造方法を提供することができる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態に係るパターン幅測定装置の概略構成図である。
【図２】本発明の第１の実施の形態に係るパターン形成方法の説明に用いる半導体基板の一例を示す断面図である。
【図３】本発明の第１の実施の形態に係るパターン幅測定装置によって得られる、半導体基板の反射干渉分光波形の一例を示すグラフである。
【図４】本発明の第１の実施の形態に係るパターン幅測定装置の一例を示す概略構成図（その１）である。
【図５】本発明の第１の実施の形態に係るパターン幅測定装置の一例を示す概略構成図（その２）である。
【図６】本発明の第１の実施の形態に係るパターン幅測定装置の一例を示す概略構成図（その３）である。
【図７】本発明の第１の実施の形態に係るパターン幅測定装置によって得られる、半導体基板の反射干渉分光波形の累積強度差分と縮小幅の関係を示すグラフである。
【図８】本発明の第２の実施の形態に係るパターン幅測定装置の概略構成図である。
【図９】本発明の第２の実施の形態に係わるゲート構造加工を説明するための工程断面図である。
【符号の説明】
１０、１０ａ〜１０ｄ パターン幅測定装置
１２ 光源
１４ レンズ
１６ 半導体基板
１８ ビームスプリッタ
１８ａ 偏光ビームスプリッタ
２０ 光ファイバ
２２ 分光器
２４ 検出器
２６ 算出部
３０、６０ 絶縁膜
３２、６２ 導電膜
３４ａ〜３４ｃ レジストマスク
３５ａ〜３５ｃ 縮小レジストマスク
４８ 偏光板
５０ パターン縮小加工チャンバ
５２ 下部電極
５４ 計測窓
６４ａ〜６４ｃ モニタレジストマスク
６５ａ〜６５ｃ 縮小モニタレジストマスク
６６ａ〜６６ｃ モニタ絶縁膜
６８ａ〜６８ｃ モニタ導電膜
７４ ゲートレジストマスク
７５ 縮小ゲートレジストマスク
７６ ゲート絶縁膜
７８ ゲート電極
【発明の属する技術分野】
本発明は、パターン形成方法に関する。さらには、そのパターン形成方法を用いた半導体装置の製造方法に関する。
【０００２】
【従来の技術】
従来より、金属・酸化膜・半導体（ＭＯＳ）トランジスタのゲート構造は次のような方法で形成されている。まず、例えば、ｐ型シリコン（Ｓｉ）基板の上に薄いゲート酸化膜が形成され、更にゲート酸化膜上にポリシリコン薄膜が堆積される。次いで、ポリシリコン薄膜上にフォトレジストが塗布され、フォトリソグラフィ技術を用いてゲートレジストマスクが形成される。次に、このゲートレジストマスクを用いてポリシリコン薄膜及びゲート酸化膜が反応性イオンエッチング（ＲＩＥ）により選択的にエッチングされ、ゲート構造が加工形成される。ＲＩＥは指向性エッチングであるので、ポリシリコン薄膜及びゲート酸化膜がエッチングマスクに対して垂直に加工され、ゲートレジストマスクのパターン寸法でゲート構造が形成される。
【０００３】
しかしながら、近年の半導体装置の高集積化、高速化に伴い、ゲート幅は益々狭小化が要求され、上述したフォトリソグラフィ技術のみでは、露光装置の光源の波長に起因する解像度の制限から、微細化の実現が不可能な状況に追い込まれてきている。このため、従来の方法で一旦レジストマスクを形成しておき、その後プラズマ等の反応活性ガス種を用いた等方性エッチングによって、レジストマスクのパターン幅を縮小するパターン形成方法が用いられるようになってきた。ところが、このパターン縮小工程ではレジストマスクのパターン幅の制御は、通常そのエッチング時間を管理することで制御されている。具体的には、数回の予備実験から、エッチング速度をあらかじめ算出し、得られたエッチング速度を用いたエッチング時間制御によって、パターンの縮小幅を定めている。したがって、パターン縮小工程でのエッチング状態の予期せぬ変動等によって、その制御性、再現性が低下し、ゲート構造のパターン幅のバラツキが生じてしまうという問題点がある。
【０００４】
また、微細なレジストマスクのパターン幅の測定方法には、通常は走査型電子顕微鏡（ＳＥＭ）が用いられる。ＳＥＭによる測定では、半導体基板を真空引きされたＳＥＭ試料室に搭載する必要があり、簡便ではない。更に、ＳＥＭでは高エネルギビームを使用するため、レジストマスクにダメージを与えてしまう。このような見地から、パターン幅測定には光学的な方法が望ましい。一方、レジストマスクを用いて絶縁膜の溝を形成する工程において、溝の深さを光学的に測定する方法が開示されている。例えば、下層の配線構造のパターン間隔の２倍以上の波長領域において、反射干渉分光波形強度に基づき溝の深さをパラメータフィッティングにより求めるものである（例えば、特許文献１参照）。
【０００５】
【特許文献１】
特開２００２−９３８７０号公報
【０００６】
【発明が解決しようとする課題】
上述したように、従来のゲート構造等のレジストマスクのパターン縮小工程では、エッチング時間の管理によってパターン縮小幅を制御している。このため、パターン縮小幅の制御性、再現性あるいはパターン縮小工程の生産性を向上させることが困難である。また、特許文献１においては、光学的に深さを測定する方法が提案されているが、パターン幅の光学的な測定方法は開示されていない。
【０００７】
本発明は、このような課題を解決し、パターン幅縮小工程において、パターン幅を光学的に測定しながら縮小する、制御性及び再現性の良いパターン形成方法を提供することを目的とする。
【０００８】
本発明の他の目的は、マスク材のパターン幅を光学的に測定しながら縮小する、制御性及び再現性の良いパターン形成方法を用いた半導体装置の製造方法を提供することである。
【０００９】
【課題を解決するための手段】
上記課題を解決するため、本発明の第１の態様は、（イ）下地層の少なくとも一部の領域の上にマスク材を形成する工程と、（ロ）マスク材をエッチングする工程と、（ハ）エッチングが行われたマスク材に光を照射し、マスク材を実質的に透過した後に反射された光の反射光を検知し、反射干渉分光波形を得る工程と、（ニ）マスク材が有するパターンのピッチより大きい波長領域の反射干渉分光波形のデータを用いて、マスク材のパターン幅を算出する工程とを含むパターン形成方法であることを要旨とする。
【００１０】
本発明の第２の特徴は、（イ）半導体基板上に下地層を形成する工程と、（ロ）下地層の少なくとも一部の領域の上にマスク材を形成する工程と、（ハ）マスク材をエッチングする工程と、（ニ）エッチングが行われたマスク材に光を照射し、マスク材を実質的に透過した後に反射された光の反射光を検知し、反射干渉分光波形を得る工程と、（ホ）マスク材が有するパターンのピッチより大きい波長領域の反射干渉分光波形のデータを用いて、マスク材のパターン幅を算出する工程と、（ヘ）所望のパターン幅となるまでエッチングされたマスク材を用いて、下地層を選択的に加工する工程とを含む半導体装置の製造方法であることを要旨とする。
【００１１】
【発明の実施の形態】
本発明の実施の形態においては、マスク材のパターン幅の算出が、反射干渉分光波形のエッチングに起因する変化を数値化して行われてもよい。また、マスク材のエッチングが、下地層に対して選択的に行われることが好ましい。シリコン酸化膜等やポリシリコン膜等の下地膜に対して、マスク材としてレジストを用いる場合、マスク材の選択エッチングは、例えば、酸素プラズマを用いて実施される。また、反射干渉分光波形を得る工程が、エッチングを実施するパターン縮小加工チャンバ内に光を導入して行われることが好ましい。また、検知される反射光が、偏光光で、マスク材に照射される偏光光の方向が、マスクのパターンの長手方向に対して略平行とされることが好ましい。また、縮小されたマスク材を用いて、下地層を選択的に加工する工程を、更に含むことが好ましい。
【００１２】
以下図面を参照して、本発明の第１及び第２の実施の形態について説明する。以下の図面の記載において、同一または類似の部分には同一または類似の符号が付してある。但し、図面は模式的なものであり、厚みと平面寸法との関係、各層の厚みの比率等は現実のものとは異なることに留意すべきである。したがって、具体的な厚みや寸法は以下の説明を参酌して判断すべきものである。また図面相互間においても互いの寸法の関係や比率が異なる部分が含まれていることは勿論である。
【００１３】
（第１の実施の形態）
図１に示すように、本発明の第１の実施の形態に係るパターン幅測定装置１０は、可視光領域から赤外領域にかけて連続スペクトル分布を有するタングステンランプからなる光源１２と、光源１２からの入射光を縮小光学系により縮小して、表面にレジスト等の入射光が実質的に透過される膜パターンからなるマスク材を有する半導体基板１６に照射するレンズ１４と、レンズ１４と半導体基板の間に挿入されて入射光を偏光光とする偏光板４８と、半導体基板１６からの反射光を分配するビームスプリッタ１８と、ビームスプリッタ１８から分配された反射光を導入する光ファイバ２０と、光ファイバ２０から導入された反射光を分光する分光器２２と、分光された反射光の波長ごとの反射強度を検出して反射干渉分光波形を出力する検出器２４と、反射干渉分光波形に基づきマスク材のパターン幅を算出する算出部２６とを備えている。
【００１４】
本発明の第１の実施の形態において、半導体基板１６上に形成された下地層の少なくとも一部の領域上でラインアンドスペース（Ｌ／Ｓ）パターンを有するレジストマスクを例として説明する。ここで、入射光は、偏光板４８によりＬ／Ｓパターンの長手方向に略平行な偏光光とされている。偏光光が照射されるレジストマスクのＬ／Ｓパターン層は、Ｌ／Ｓパターンの周期（ピッチ）より大きい波長領域の照射光に対しては、レジストマスクのレジスト膜と真空の混合比に対応した平均的な有効屈折率を持つ混合層とみなすことができる（例えば、菊田久雄、オー・プラス・イー（Ｏ Ｐｌｕｓ Ｅ．）、第２１巻、第５号 ５４３頁参照）。したがって、この混合層と下地層からなる多層膜に対して、レジスト膜と真空の混合比、及びレジストマスクの厚さをパラメータとして、測定された反射干渉分光波形と理論波形とのパラメータフィッティングを行うことによりレジストマスクのパターン幅が算出できる。パターン幅の算出は、算出部２６によって実行される。算出部２６は、例えば、コンピュータにインストールされたソフトウェアや、ハードウェア化されたプログラム等によって実現される。
【００１５】
次に、図２を用いて、本発明の第１の実施の形態に係るパターン形成方法を説明する。図２（ａ）に示すように、第１の実施の形態に係るパターン形成方法に用いるシリコン（Ｓｉ）等からなる半導体基板１６の主面上には下地層として、シリコン酸化膜（ＳｉＯ２）等の絶縁膜３０、およびポリシリコン膜等の導電膜３２が順次堆積されている。導電膜３２上には、レジストマスク３４ａ〜３４ｃが配置されている。本発明の第１の実施の形態において、絶縁膜３０は、厚さ２ｎｍのシリコン酸化膜、導電膜３２は、厚さ１７５ｎｍのポリシリコン膜である。また、レジストマスク３４ａ〜３４ｃは、パターン幅１１０ｎｍ、周期Ｐｒ２００ｎｍ、厚さ３００ｎｍのＬ／Ｓパターンである。
【００１６】
図２（ａ）に示す半導体基板１６がプラズマエッチング装置に設置される。そして、プラズマエッチングによるレジストマスクのパターン縮小工程が実施される。プラズマエッチングには酸素（Ｏ２）ガスが用いられるが、下地層に対してレジストマスク３４ａ〜３４ｃを選択的にエッチングできるガスであれば、どのようなガスでもよいことは、勿論である。
【００１７】
パターン縮小工程の途中でパターン幅測定を行う。即ち、いったんプラズマエッチング装置から取り出された半導体基板１６が、パターン幅測定装置に設置される。光源１２からの入射光が、レンズ１４及び偏光板４８により縮小偏光されて半導体基板１６の表面に照射される。半導体基板１６からの反射光は、ビームスプリッタ１８及び光ファイバ２０を通って分光器２２に導入される。分光器２２により分光された反射光は検出器２４に出力され、波長ごとの反射光強度が検出される。検出器２４の検出結果の反射干渉分光波形が算出部２６に出力され、算出部２６で半導体基板１６上のレジストマスク３４ａ〜３４ｃのパターン幅が算出される。
【００１８】
４００ｎｍから８００ｎｍの波長範囲で反射干渉分光波形を測定すると、図３に示すように、レジストマスク３４ａ〜３４ｃのパターン幅の変化（縮小）に従い反射干渉分光波形が変化する。図３は、一定時間のプラズマエッチング毎に反射干渉分光強度を測定した例である。一定時間のプラズマエッチングにより、パターン幅が５ｎｍ縮小していることがわかる。
【００１９】
ここで、レジストマスク３４ａ〜３４ｃのＬ／Ｓパターンの周期Ｐｒが２００ｎｍであるのに対して、測定波長領域が４００ｎｍから８００ｎｍと周期Ｐｒよりも大きい。したがって、レジストマスク３４ａ〜３４ｃのＬ／Ｓパターン層はレジストと真空の平均的な有効屈折率ｎｐを持った一様な混合層と見なすことができる。
【００２０】
Ｌ／Ｓパターンの混合比は、ライン部に相当するレジストマスク３４ａ〜３４ｃのレジスト膜の体積比ｔで表わされる。混合層の有効屈折率ｎｐは、波長λでのレジスト膜の屈折率をｎ（λ）とすると、真空の屈折率は１であるから、
ｎｐ ＝ ｛ｔ・ｎ（λ）２ ＋ （１−ｔ）｝１／２ ・・・（１）
で与えられる。また、パターン幅をＷとすると、混合比ｔとＬ／Ｓパターンの周期Ｐｒにより、
Ｗ ＝ ｔ・Ｐｒ ・・・（２）
と求めることができる。
【００２１】
したがって、有効屈折率ｎｐを持った混合層の単層膜として、反射干渉分光波形が、混合層の混合比ｔとレジスト膜厚をパラメータとして理論波形にフィッティングされる。フィッティングより得られた混合比から、式（２）を用いてレジストマスクのパターン幅Ｗが算出される。
【００２２】
上記したように算出部２６で算出された結果に基づき、パターン縮小工程のプラズマエッチングのエンドポイントが決定される。パターン縮小工程により、レジストマスク３４ａ〜３４ｃは、図２（ｂ）に示すように、パターン幅及び厚さが減少して縮小レジストマスク３５ａ〜３５ｃとなる。最終的に、縮小レジストマスク３５ａ〜３５ｃは、パターン幅が７０ｎｍまで縮小され、このときレジスト膜厚は２００ｎｍまで減少している。
【００２３】
本発明の第１の実施の形態に係るパターン形成方法によれば、レジストマスクのパターン幅を光学的に測定しながら、制御性及び再現性よく縮小することができる。
【００２４】
上述した例では、パターン縮小工程のプラズマエッチングは一定時間で繰り返し行っている。この方法では、パターン幅の縮小は制御性、再現性良く行えるが、長時間を要する。したがって、実際のパターン縮小工程においては、プラズマエッチング条件の変動を見越して、例えば、目標パターン縮小幅の８０％程度を一回でプラズマエッチングし、その後、第１の実施の形態に係るパターン形成方法を適用して、パターン幅の微調整を行えばよい。
【００２５】
また、本発明の第１の実施の形態に係るパターン幅測定装置１０においては、偏光板４８はレンズ１４と半導体基板１６の間に設置されているが、偏光板４８は他の位置に設置してもよい。例えば、ビームスプリッタ１８とレンズ１４の間に偏光板４８を設置してもよい。また、図４に示すパターン幅測定装置１０ａのように、偏光板４８を光源１２とビームスプリッタ１８の間に設置して、半導体基板１６からの反射光が偏光板４８を通過しないようにすることができる。あるいは、半導体基板１６への入射光を偏光光とするのではなく、例えば、図５に示すパターン幅測定装置１０ｂのように、偏光板４８をビームスプリッタ１８と光ファイバ２０の間に設置して、反射光の所望の偏光成分だけを検知するようにしてもよい。更に、図６に示すパターン幅測定装置１０ｃのように、ビームスプリッタ１８に代えて偏光ビームスプリッタ１８ａを用い、反射光の所望の偏光成分だけを反射させて光ファイバ２０に導くようにしてもよい。
【００２６】
また、本発明の第１の実施の形態において、入射光は、Ｌ／Ｓパターンの長手方向に略平行に偏光されているが、Ｌ／Ｓパターンの長手方向に略垂直に偏光させてもよい。この場合は、混合層の有効屈折率ｎｖは、
ｎｖ ＝ ｛１／［ｔ／ｎ（λ）２ ＋ （１ − ｔ）］｝１／２ （３）
で与えられる。
【００２７】
また、本発明の第１の実施の形態においては、レジストマスク３４ａ〜３４ｃのパターン幅と間隔は、等間隔としているが、レジストマスク３４ａ〜３４ｃのパターン幅と間隔は相違してもよい。その場合、レジストマスク３４ａ〜３４ｃの最大の周期Ｐｒ以上の波長領域を用いればよい。
【００２８】
（変形例）
本発明の第１の実施の形態の変形例に係るパターン形成方法においては、複雑な理論波形を用いずに、レジストマスク３４ａ〜３４ｃのパターン幅及びレジスト膜厚の変化に起因する測定反射干渉分光波形の変化を数値化し、その数値に基づいてレジストマスク３４ａ〜３４ｃのパターン幅を求める点に特徴がある。他は第１の実施の形態と同様であるので、重複した記載を省略する。
【００２９】
測定した反射干渉分光波形は、例えば、図３に示すように変化する。反射干渉分光波形の変化を数値化するのに、波形の極小値の波長依存性を用いる方法がある。あるいは、強度の差分を用いて数値化することもできる。第１の実施の形態の変形例においては、反射干渉分光強度の差分を用いた例を説明するが、波形極小値の波長依存性等を用いてもよいことは、勿論である。
【００３０】
図３に示されているように、ある波長での反射干渉分光波形の変化は、単調な変化を示すとは限らないため、一波長の反射干渉分光強度の差分を用いたのでは、パターン幅の決定は不確定となることもある。第１の実施の形態の変形例では、測定波長領域４００ｎｍから８００ｎｍ全体で、測定反射干渉分光強度と初期の測定反射干渉分光強度の各波長での差分をとり、その差分の和を累積強度差分とする。図７に示すように、累積強度差分と縮小レジストマスク３５ａ〜３５ｃのパターンの縮小幅の関係は単調な依存性を示す。このようにして数値化したデータをパターン幅測定装置１０の算出部２６に格納しておく。そして、パターン縮小工程で測定される反射干渉分光波形から、算出部２６において累積強度差分が算出される。算出された累積強度差分から、数値化されたデータを参照することにより、パターン幅が簡便に精度よく求まる。
【００３１】
本発明の第１の実施の形態の変形例によれば、レジストマスクのパターン幅を光学的に測定しながら、簡便に、且つ制御性及び再現性よく縮小することができる。なお、このように測定反射干渉分光波形の変化を数値化し数値化されたデータを参照すれば、レジストマスクのパターン幅だけでなくレジストの厚さについても算出できることは明らかであり、その他一般的な反射干渉分光波形に基づく厚さ、深さ等の光学的な寸法測定に広く応用されて、複雑な理論波形とのフィッティングを省略することができる。
【００３２】
（第２の実施の形態）
本発明の第２の実施の形態に係るパターン幅測定装置１０ｄは、図８に示すように、プラズマエッチング装置に、上述の第１の実施の形態に係るパターン幅測定装置１０を設けたものである。プラズマエッチング装置には、パターン縮小加工チャンバ５０内に下部電極５２が配置されている。下部電極５２の上面には、エッチングされる半導体基板１６が載置される。パターン縮小加工チャンバ５０の上部には、例えば石英ガラスから成る計測窓５４が配置されている。この計測窓５４を介して、半導体基板１６への入射光がパターン縮小加工チャンバ５０内に導入され、また半導体基板１６からの反射光がパターン縮小加工チャンバ５０内から取り出されることになる。
【００３３】
プラズマエッチング装置にパターン幅測定装置１０ｄを設置することにより、パターン縮小工程でのプラズマエッチングによるパターン幅の縮小を「その場」（ｉｎ−ｓｉｔｕ）で測定することができる。さらに、パターン幅測定装置１０ｄによるパターン幅測定結果をプラズマエッチング装置にリアルタイムでフィードバックすることで、パターン縮小工程でのプラズマエッチングを高精度に制御することが可能となる。特に、パターン縮小工程によって微細なゲート構造を加工形成する場合に好適である。
【００３４】
本発明の第２の実施の形態に係るパターン形成方法は、パターン幅測定装置１０ｄをプラズマエッチング装置に設置して、パターン縮小工程でのプラズマエッチング中に、その場でパターン幅の測定を行いながらパターン縮小工程を制御する点が第１の実施の形態と相違する。他は、第１の実施の形態と同様であり、重複した説明は省略する。
【００３５】
また、図８に示すように、パターン幅測定装置１０ｄには、第１の実施の形態に係るパターン幅測定装置１０を用いた例を示しているが、パターン幅測定装置１０に替えて、上記の第１の実施の形態に係る他のパターン幅測定装置１０ａ〜１０ｃを用いても良いことはもちろんである。
【００３６】
次に、図９を用いて、本発明の第２の実施の形態に係るパターン形成方法を用いたゲート構造加工について説明する。
【００３７】
（イ）まず、下地層を表面に有する、Ｓｉ等からなる半導体基板１６を用意する。図９（ａ）に示すように、半導体基板１６の主面上には、下地層としてＳｉＯ２膜等の絶縁膜６０、及びポリシリコン膜等の導電膜６２が順次堆積されている。導電膜６２上には、フォトリソグラフィによりゲートレジストマスク７４とモニタレジストマスク６４ａ〜６４ｃが形成されている。ここで、絶縁膜６０は、厚さ２ｎｍのシリコン酸化膜、導電膜６２は、厚さ１７５ｎｍのポリシリコン膜である。ゲートレジストマスク７４は、ゲート構造を形成するための孤立したレジストパターンである。ゲートレジストマスク７４のパターン幅は１１０ｎｍで、厚さは３００ｎｍである。一方、モニタレジストマスク６４ａ〜６４ｃは、パターン幅１１０ｎｍ、周期Ｐｒ２００ｎｍ、厚さ３００ｎｍの周期的なＬ／Ｓパターンである。
【００３８】
（ロ）図９（ａ）に示す半導体基板１６をパターン縮小加工チャンバ５０内の下部電極５２上に載置する。次に、パターン縮小加工チャンバ５０内を真空排気する。その後、エッチングガスを導入し、高周波電力の印加によりプラズマエッチングを行い、パターン縮小工程が進められる。プラズマエッチングを開始する直前から、パターン幅測定装置１０ｄによりモニタレジストマスク６４ａ〜６４ｃに光が照射され、４００ｎｍから８００ｎｍの波長範囲で初期反射干渉分光波形が測定される。その後、反射干渉分光波形の測定を行いながら、ゲートレジストマスク７４のパターン縮小工程が実施される。パターン縮小工程により、ゲートレジストマスク７４及びモニタレジストマスク６４ａ〜６４ｃは、図９（ｂ）に示すように、幅及び厚さが減少して縮小ゲートレジストマスク７５及び縮小モニタレジストマスク６５ａ〜６５ｃとなる。算出部２６は、４００ｎｍから８００ｎｍの波長領域において縮小モニタレジストマスク６５ａ〜６５ｃからの反射干渉分光波形に基づいて、縮小モニタレジストマスク６５ａ〜６５ｃの縮小パターン幅を算出する。算出された結果は、プラズマエッチングを制御するエッチング制御部（図示省略）にフィードバックされる。縮小パターン幅を一定時間ごとに測定し、パターン縮小工程のプラズマエッチングのエンドポイントを決定するようにして、所望の縮小モニタレジストマスクのパターン幅、例えば７０ｎｍになるまでプラズマエッチングを行う。この結果、縮小ゲートレジストマスク７５も所望の７０ｎｍまで縮小される。
【００３９】
（ハ）パターン縮小工程終了後、半導体基板１６をパターン縮小加工チャンバ５０より取り出し、ＲＩＥ装置に設置する。縮小ゲートレジストマスク７５及び縮小モニタレジストマスク６５ａ〜６５ｃをエッチングマスクとして、導電膜６２及び絶縁膜６０をＲＩＥにより選択的にエッチングする。図９（ｃ）に示すように、ゲート電極７８とゲート絶縁膜７６からなるゲート構造と、モニタ導電膜６８ａ〜６８ｃとモニタ絶縁膜６６ａ〜６６ｃからなるモニタパターンが加工形成される。
【００４０】
第２の実施の形態に係るパターン形成方法によれば、パターン縮小工程のプラズマエッチング処理中であっても、パターン縮小加工チャンバ５０内で縮小モニタレジストマスク６５ａ〜６５ｃの縮小パターン幅をリアルタイムに測定することができる。このため、エッチング時間を含めたエッチング条件の調整をその場で行なうことが可能となり、所望の縮小パターン幅が精度よく達成できるようになる。それにより、従来の時間管理のようにエッチング状態の変動等に何ら影響を受けることなく、縮小パターン幅を制御することができる。
【００４１】
（その他の実施の形態）
上記のように、本発明を第１及び第２の実施の形態によって記載したが、この開示の一部をなす論述及び図面はこの発明を限定するものであると理解すべきではない。この開示から当業者にはさまざまな代替実施の形態、実施例及び運用技術が明らかとなろう。
【００４２】
本発明の第１及び第２の実施の形態においては、説明の便宜上、反射干渉分光波形を測定するレジストパターンは、周期的なＬ／Ｓパターンとしたが、パターン間隔及び、レジスト膜と真空との混合層の混合比が判れば、任意のパターンでもよいのは勿論である。実際には、レジストマスクパターン形成用のマスクパターンデータをもとに、予めパターン間隔及び、レジストと真空との面積比を求めておけばよいので、複雑なパターンであっても問題はない。また、半導体基板の半導体素子が形成されない領域に、レジストパターンのダミーパターン、例えば図２に示したような単純なＬ／Ｓパターンを設けて、測定領域としてもよいことは勿論である。
【００４３】
また、下地層の絶縁膜として、ＳｉＯ２膜を用いて説明したが、他の絶縁膜、例えば、シリコン窒化膜（Ｓｉ３Ｎ４）、シリコン酸化窒化膜（ＳｉＯｘＮｙ）、燐あるいは燐とボロンを拡散したシリコン酸化膜（ＰＳＧあるいはＢＰＳＧ）、シリコーン系樹脂によるスピン・オン・グラス膜（ＳＯＧ）、ポリイミド樹脂膜、フッ素添加シリコン酸化膜、オルガノポリシロキサン系化合物膜、無機ポリシロキサン系化合物膜等が使用できることも明らかである。
【００４４】
また、下地層の導電膜として、ポリシリコン膜を用いて説明したが、他の導電膜、例えば、アルミニウム（Ａｌ）、タングステン（Ｗ）等の金属膜、タングステンシリサイド（ＷＳｉ２）、チタンシリサイド（ＴｉＳｉ２）等の金属シリサイド膜や、窒化タングステン（ＷＮ２）、窒化チタン（ＴｉＮ）等の窒化金属等の金属化合物膜等が使用できることは、勿論である。
【００４５】
このように、本発明はここでは記載していないさまざまな実施の形態等を含むことは勿論である。したがって、本発明の技術的範囲は上記の説明から妥当な特許請求の範囲に係わる発明特定事項によってのみ定められるものである。
【００４６】
【発明の効果】
本発明によれば、マスク材のパターン幅を光学的に測定しながら縮小する、制御性及び再現性の良いパターン形成方法を提供することができる。
【００４７】
また、本発明によれば、マスク材のパターン幅を光学的に測定しながら縮小する、制御性及び再現性の良いパターン形成方法を用いた半導体装置の製造方法を提供することができる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態に係るパターン幅測定装置の概略構成図である。
【図２】本発明の第１の実施の形態に係るパターン形成方法の説明に用いる半導体基板の一例を示す断面図である。
【図３】本発明の第１の実施の形態に係るパターン幅測定装置によって得られる、半導体基板の反射干渉分光波形の一例を示すグラフである。
【図４】本発明の第１の実施の形態に係るパターン幅測定装置の一例を示す概略構成図（その１）である。
【図５】本発明の第１の実施の形態に係るパターン幅測定装置の一例を示す概略構成図（その２）である。
【図６】本発明の第１の実施の形態に係るパターン幅測定装置の一例を示す概略構成図（その３）である。
【図７】本発明の第１の実施の形態に係るパターン幅測定装置によって得られる、半導体基板の反射干渉分光波形の累積強度差分と縮小幅の関係を示すグラフである。
【図８】本発明の第２の実施の形態に係るパターン幅測定装置の概略構成図である。
【図９】本発明の第２の実施の形態に係わるゲート構造加工を説明するための工程断面図である。
【符号の説明】
１０、１０ａ〜１０ｄ パターン幅測定装置
１２ 光源
１４ レンズ
１６ 半導体基板
１８ ビームスプリッタ
１８ａ 偏光ビームスプリッタ
２０ 光ファイバ
２２ 分光器
２４ 検出器
２６ 算出部
３０、６０ 絶縁膜
３２、６２ 導電膜
３４ａ〜３４ｃ レジストマスク
３５ａ〜３５ｃ 縮小レジストマスク
４８ 偏光板
５０ パターン縮小加工チャンバ
５２ 下部電極
５４ 計測窓
６４ａ〜６４ｃ モニタレジストマスク
６５ａ〜６５ｃ 縮小モニタレジストマスク
６６ａ〜６６ｃ モニタ絶縁膜
６８ａ〜６８ｃ モニタ導電膜
７４ ゲートレジストマスク
７５ 縮小ゲートレジストマスク
７６ ゲート絶縁膜
７８ ゲート電極
Claims (20)
- 下地層の少なくとも一部の領域の上にマスク材を形成する工程と、
前記マスク材をエッチングする工程と、
前記エッチングが行われた前記マスク材に光を照射し、前記マスク材を実質的に透過した後に反射された前記光の反射光を検知し、反射干渉分光波形を得る工程と、
前記マスク材が有するパターンのピッチの２倍以上の波長領域の前記反射干渉分光波形のデータを用いて、前記マスク材のパターン幅を算出する工程
とを含むことを特徴とするパターン形成方法。 - 前記エッチングが、前記マスク材のパターン幅を縮小することを特徴とする請求項１に記載のパターン形成方法。
- 前記パターン幅を算出する工程は、前記反射干渉分光波形の前記エッチングに起因する変化を数値化して行うことを特徴とする請求項１又は２に記載のパターン形成方法。
- 算出された前記パターン幅に基づいて前記エッチングのエンドポイントを決定することを特徴とする請求項１〜３のいずれか１項に記載のパターン形成方法。
- 前記エッチングが、前記下地層に対して選択的に行われることを特徴とする請求項１〜４のいずれか１項に記載のパターン形成方法。
- 前記エッチングが、プラズマを用いて実施されることを特徴とする請求項１〜５のいずれか１項に記載のパターン形成方法。
- 前記光が、前記エッチングを実施するチャンバ内に導入されて前記マスク材に照射され、且つ前記反射光が前記チャンバ内から取り出されることを特徴とする請求項１〜６のいずれか１項に記載のパターン形成方法。
- 検知される前記反射光が、偏光光であることを特徴とする請求項１〜７のいずれか１項に記載のパターン形成方法。
- 前記マスク材に照射される光が、前記パターンの長手方向に対して略平行な偏光光であることを特徴とする請求項１〜８のいずれか１項に記載のパターン形成方法。
- 前記マスク材が、レジストからなることを特徴とする請求項１〜９のいずれか１項に記載のパターン形成方法。
- 半導体基板上に下地層を形成する工程と、
前記下地層の少なくとも一部の領域の上にマスク材を形成する工程と、
前記マスク材をエッチングする工程と、
前記エッチングが行われた前記マスク材に光を照射し、前記マスク材を実質的に透過した後に反射された前記光の反射光を検知し、反射干渉分光波形を得る工程と、
前記マスク材が有するパターンのピッチの２倍以上の波長領域の前記反射干渉分光波形のデータを用いて、前記マスク材のパターン幅を算出する工程と、
所望のパターン幅となるまでエッチングされた前記マスク材を用いて、前記下地層を選択的に加工する工程
とを含むことを特徴とする半導体装置の製造方法。 - 前記エッチングが、前記マスク材のパターン幅を縮小することを特徴とする請求項１１に記載の半導体装置の製造方法。
- 前記パターン幅を算出する工程は、前記反射干渉分光波形の前記エッチングに起因する変化を数値化して行うことを特徴とする請求項１１又は１２に記載の半導体装置の製造方法。
- 算出された前記パターン幅に基づいて前記エッチングのエンドポイントを決定することを特徴とする請求項１１〜１３のいずれか１項に記載の半導体装置の製造方法。
- 前記エッチングが、前記下地層に対して選択的に行われることを特徴とする請求項１１〜１４のいずれか１項に記載の半導体装置の製造方法。
- 前記エッチングが、プラズマを用いて実施されることを特徴とする請求項１１〜１５のいずれか１項に記載の半導体装置の製造方法。
- 前記光が、前記エッチングを実施するチャンバ内に導入されて前記マスク材に照射され、且つ前記反射光が前記チャンバ内から取り出されることを特徴とする請求項１１〜１６のいずれか１項に記載の半導体装置の製造方法。
- 検知される前記反射光が、偏光光であることを特徴とする請求項１１〜１７のいずれか１項に記載の半導体装置の製造方法。
- 前記マスク材に照射される光が、前記パターンの長手方向に対して略平行な偏光光であることを特徴とする請求項１１〜１８のいずれか１項に記載の半導体装置の製造方法。
- 前記マスク材が、レジストからなることを特徴とする請求項１１〜１９のいずれか１項に記載の半導体装置の製造方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002278089A JP2004119514A (ja) | 2002-09-24 | 2002-09-24 | パターン形成方法及び半導体装置の製造方法 |
| US10/395,065 US7045462B2 (en) | 2002-09-24 | 2003-03-25 | Method for fabricating a pattern and method for manufacturing a semiconductor device |
| CNA031348149A CN1497672A (zh) | 2002-09-24 | 2003-09-24 | 图形的制备方法及半导体器件的制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002278089A JP2004119514A (ja) | 2002-09-24 | 2002-09-24 | パターン形成方法及び半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2004119514A true JP2004119514A (ja) | 2004-04-15 |
Family
ID=31987061
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002278089A Pending JP2004119514A (ja) | 2002-09-24 | 2002-09-24 | パターン形成方法及び半導体装置の製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US7045462B2 (ja) |
| JP (1) | JP2004119514A (ja) |
| CN (1) | CN1497672A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7479459B2 (en) | 2004-10-08 | 2009-01-20 | Elpida Memory, Inc. | Semiconductor device manufacturing method and semiconductor device manufacturing apparatus |
| KR20200096753A (ko) * | 2019-02-04 | 2020-08-13 | 주식회사 히타치하이테크 | 플라스마 처리 방법 및 플라스마 처리 장치 |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004119514A (ja) * | 2002-09-24 | 2004-04-15 | Toshiba Corp | パターン形成方法及び半導体装置の製造方法 |
| JP3556651B2 (ja) * | 2002-09-27 | 2004-08-18 | 沖電気工業株式会社 | 半導体装置の製造方法 |
| JP4284202B2 (ja) * | 2004-02-04 | 2009-06-24 | パナソニック株式会社 | 面積率／占有率検証プログラム及びパターン生成プログラム |
| JP2005251875A (ja) * | 2004-03-02 | 2005-09-15 | Toshiba Corp | 半導体発光装置 |
| JP2007005591A (ja) * | 2005-06-24 | 2007-01-11 | Toshiba Corp | 半導体発光素子 |
| US7759136B2 (en) * | 2006-03-29 | 2010-07-20 | Taiwan Semiconductor Manufacturing Company, Ltd. | Critical dimension (CD) control by spectrum metrology |
| JP4747112B2 (ja) * | 2007-02-01 | 2011-08-17 | 株式会社ニューフレアテクノロジー | パターン形成方法及び荷電粒子ビーム描画装置 |
| JP6085079B2 (ja) * | 2011-03-28 | 2017-02-22 | 東京エレクトロン株式会社 | パターン形成方法、処理容器内の部材の温度制御方法、及び基板処理システム |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100409043C (zh) * | 1997-12-16 | 2008-08-06 | “尼奥匹克”俄罗斯联邦全国科技中心 | 偏振片和液晶显示元件 |
| JP2000100797A (ja) | 1998-09-18 | 2000-04-07 | Canon Inc | 素子の製造方法及び製造装置 |
| US6423457B1 (en) | 2000-01-27 | 2002-07-23 | Advanced Micro Devices, Inc. | In-situ process for monitoring lateral photoresist etching |
| US6483965B1 (en) * | 2000-08-11 | 2002-11-19 | Nortel Networks Limited | Method of writing a bragg diffraction grating |
| JP3713426B2 (ja) | 2000-09-11 | 2005-11-09 | 株式会社東芝 | エッチング深さ測定方法および装置、エッチング方法 |
| JP2002261043A (ja) | 2001-03-05 | 2002-09-13 | Hitachi Ltd | 半導体装置およびその製造方法 |
| JP2004119514A (ja) * | 2002-09-24 | 2004-04-15 | Toshiba Corp | パターン形成方法及び半導体装置の製造方法 |
| US6985232B2 (en) * | 2003-03-13 | 2006-01-10 | Tokyo Electron Limited | Scatterometry by phase sensitive reflectometer |
-
2002
- 2002-09-24 JP JP2002278089A patent/JP2004119514A/ja active Pending
-
2003
- 2003-03-25 US US10/395,065 patent/US7045462B2/en not_active Expired - Fee Related
- 2003-09-24 CN CNA031348149A patent/CN1497672A/zh active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7479459B2 (en) | 2004-10-08 | 2009-01-20 | Elpida Memory, Inc. | Semiconductor device manufacturing method and semiconductor device manufacturing apparatus |
| KR20200096753A (ko) * | 2019-02-04 | 2020-08-13 | 주식회사 히타치하이테크 | 플라스마 처리 방법 및 플라스마 처리 장치 |
| KR102520892B1 (ko) | 2019-02-04 | 2023-04-13 | 주식회사 히타치하이테크 | 플라스마 처리 방법 및 플라스마 처리 장치 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN1497672A (zh) | 2004-05-19 |
| US7045462B2 (en) | 2006-05-16 |
| US20040058533A1 (en) | 2004-03-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TW516075B (en) | Method and apparatus for controlling operation of a substrate processing chamber | |
| US5139904A (en) | Method of producing high resolution and reproducible patterns | |
| KR101116589B1 (ko) | 에칭 깊이 제어용 장치 및 방법 | |
| TW200844667A (en) | Endpoint detection for photomask etching | |
| JPH10154693A (ja) | トレンチ形成プロセスのリアルタイム現場監視のための方法 | |
| JPH0834199B2 (ja) | エッチング終点検出方法及び装置 | |
| JP4505786B2 (ja) | プロセス層の共形性を決定する方法および装置 | |
| JP2004119514A (ja) | パターン形成方法及び半導体装置の製造方法 | |
| US6627463B1 (en) | Situ measurement of film nitridation using optical emission spectroscopy | |
| JP6072613B2 (ja) | プラズマ処理方法 | |
| US9059038B2 (en) | System for in-situ film stack measurement during etching and etch control method | |
| KR20010083208A (ko) | 반도체 장치의 제조방법 | |
| US7026173B2 (en) | Method and apparatus for detecting end point | |
| US5223914A (en) | Follow-up system for etch process monitoring | |
| TW200409232A (en) | Pre-endpoint techniques in photoresist etching | |
| JP3713426B2 (ja) | エッチング深さ測定方法および装置、エッチング方法 | |
| JP3901533B2 (ja) | モニタ方法、エッチング方法及び半導体装置の製造方法 | |
| US7479459B2 (en) | Semiconductor device manufacturing method and semiconductor device manufacturing apparatus | |
| US6423457B1 (en) | In-situ process for monitoring lateral photoresist etching | |
| TW200402762A (en) | Method for controlling the extent of notch or undercut in an etched profile using optical reflectometry | |
| WO2020121540A1 (ja) | プラズマ処理方法及びプラズマ処理装置 | |
| JPH11260799A (ja) | 薄膜の微細加工方法 | |
| JPH0817743A (ja) | Ｃｖｄ装置およびこれを用いた成膜方法 | |
| JP3252789B2 (ja) | エッチング方法 | |
| JP2001210619A (ja) | エッチング終点検出装置およびそれを用いたエッチング終点検出方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040714 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040720 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050215 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20050913 |