JP4747112B2 - パターン形成方法及び荷電粒子ビーム描画装置 - Google Patents

パターン形成方法及び荷電粒子ビーム描画装置 Download PDF

Info

Publication number
JP4747112B2
JP4747112B2 JP2007022702A JP2007022702A JP4747112B2 JP 4747112 B2 JP4747112 B2 JP 4747112B2 JP 2007022702 A JP2007022702 A JP 2007022702A JP 2007022702 A JP2007022702 A JP 2007022702A JP 4747112 B2 JP4747112 B2 JP 4747112B2
Authority
JP
Japan
Prior art keywords
film thickness
film
resist
dimension
pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2007022702A
Other languages
English (en)
Other versions
JP2008192675A (ja
Inventor
孝幸 大西
博人 安瀬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nuflare Technology Inc
Original Assignee
Nuflare Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nuflare Technology Inc filed Critical Nuflare Technology Inc
Priority to JP2007022702A priority Critical patent/JP4747112B2/ja
Priority to US12/023,384 priority patent/US8133402B2/en
Publication of JP2008192675A publication Critical patent/JP2008192675A/ja
Application granted granted Critical
Publication of JP4747112B2 publication Critical patent/JP4747112B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/30Electron-beam or ion-beam tubes for localised treatment of objects
    • H01J37/317Electron-beam or ion-beam tubes for localised treatment of objects for changing properties of the objects or for applying thin layers thereon, e.g. for ion implantation
    • H01J37/3174Particle-beam lithography, e.g. electron beam lithography
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B82NANOTECHNOLOGY
    • B82YSPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B82NANOTECHNOLOGY
    • B82YSPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y40/00Manufacture or treatment of nanostructures

Description

本発明は、パターン形成方法及び荷電粒子ビーム描画装置に関する。例えば、電子ビームを用いてパターンを描画する電子ビーム描画における寸法補正手法に関する。
半導体デバイスの微細化の進展を担うリソグラフィ技術は半導体製造プロセスのなかでも唯一パターンを生成する極めて重要なプロセスである。近年、LSIの高集積化に伴い、半導体デバイスに要求される回路線幅は年々微細化されてきている。これらの半導体デバイスへ所望の回路パターンを形成するためには、高精度の原画パターン(レチクル或いはマスクともいう。)が必要となる。ここで、電子線(電子ビーム)描画技術は本質的に優れた解像性を有しており、高精度の原画パターンの生産に用いられる。
図11は、従来の可変成形型電子線描画装置の動作を説明するための概念図である。
可変成形型電子線描画装置(EB(Electron beam)描画装置)では、以下のように描画される。第1のアパーチャ410には、電子線330を成形するための矩形例えば長方形の開口411が形成されている。また、第2のアパーチャ420には、開口411を通過した電子線330を所望の矩形形状に成形するための可変成形開口421が形成されている。荷電粒子ソース430から照射され、開口411を通過した電子線330は、偏向器により偏向される。そして、可変成形開口421の一部を通過して、ステージ上に搭載された試料340に照射される。その際、ステージは、所定の一方向(例えば、X方向とする)に連続的に移動している。すなわち、開口411と可変成形開口421との両方を通過できる矩形形状が、試料340の描画領域に描画される。開口411と可変成形開口421との両方を通過させ、任意形状を作成する方式を可変成形方式という。可変成形型の電子ビーム描画装置については、開示された文献が存在する(例えば、特許文献1参照)。
上述した試料340には、レジスト膜が塗布されている。そして、このレジスト膜に電子線330を照射することによりパターンが形成される。そして、現像してレジストパターンを形成する。このレジストパターンをマスクとして、下層の遮光膜をエッチングする。そして、レジストパターンを剥離し、洗浄することで、例えば、半導体装置露光用のマスクが完成する。
ここで、電子線用のレジスト膜の材料として、化学増幅型レジストが用いられる。しかし、化学増幅型レジストは、マスク基板間でレジスト感度むらが生じてしまうといった問題があった。そのため、パターン寸法CDの変動が引き起こされる。そのためCDの精度を劣化させてしまうことになる。特に、影響範囲が数mm〜数cmのオーダーとなる、所謂グローバル領域のCDの精度を劣化させてしまう。従来、このようなグローバルCDの変動は、突発的に生じる上、現像するまでわからなかった。そのため、事前に補正することが困難であった。レジスト感度むら以外にも、現像むらやレジスト塗布むらによっても同様に、CDの変動が引き起こされ、CDの精度を劣化させてしまっていた。
特開平9−293670号公報
上述したように、レジスト感度むら、現像むら、或いはレジスト塗布むらによって、CD変動が引き起こされ、CDの精度を劣化させてしまっていた。そのため、描画する際にこれらを補正することができると望ましい。従来、これらを解決する有効な手段が確立されているとは言えなかった
そこで、本発明は、かかる問題点を克服し、レジスト感度むら、現像むら、或いはレジスト塗布むらによって生じる寸法変動量を補正したパターン形成方法を提供することを目的とする。
本発明の一態様のパターン形成方法は、
被エッチング膜上に所定の膜厚のレジスト膜が塗布された基板を第1の時間現像処理する第1の現像工程と、
第1の時間現像後のレジスト膜の膜厚を測定する膜厚測定工程と、
荷電粒子ビームを用いて、レジスト膜上にレジスト膜の減膜量に基づいて寸法を補正した所定のパターンを描画する描画工程と、
描画後に、基板を第1の時間よりも長い第2の時間現像処理する第2の現像工程と、
第2の時間現像後のレジスト膜をマスクとして、被エッチング膜をエッチングするエッチング工程と、
を備えたことを特徴とする。
描画前に第1の時間現像後のレジスト膜の膜厚を測定することで、レジスト膜の減膜量を得ることができる。その結果、第2の時間現像によるレジストパターンの寸法変動量を得ることができる。そのため、描画する際に、その分だけ寸法を補正して所定のパターンを描画することができる。
その際、上述した寸法は、減膜量と寸法との相関関係に基づいて補正される。特に、その寸法は、減膜量に第1と第2の時間の比と所定の係数とを乗じた値が減算された寸法に補正されると好適である。
また、第1の時間現像前に、レジスト膜の膜厚を測定する事前膜厚測定工程をさらに備えても好適である。
そして、上述したパターン形成方法には、レジスト膜の材料として、化学増幅型レジストを用いると好適である。或いは、非化学増幅型レジスト(例えば主鎖切断型レジストなど)を用いても好適である。
本発明の一態様の荷電粒子ビーム描画装置は、
予め膜厚測定で得られたレジスト膜の膜厚値を入力し、減膜量を演算し、減膜量に基づいて所定のパターンの寸法を補正するための補正情報を生成する補正部と、
補正情報に基づいて所定のパターンの寸法を修正する修正部と、
荷電粒子ビームを用いて、修正された寸法になるように試料に所定のパターンを描画する描画部と、
を備えたことを特徴とする。
本発明によれば、減膜量から描画後に現像する際の寸法変動量を得ることができる。この寸法変動量は、レジスト感度むら、現像むら、或いはレジスト塗布むらによって生じる。よって、描画する際に、その分だけ予め寸法を補正して描画することができる。よって、高精度な寸法のパターンを形成することができる。
以下、実施の形態では、荷電粒子ビームの一例として、電子ビームを用いた構成について説明する。但し、荷電粒子ビームは、電子ビームに限るものではなく、イオンビーム等の荷電粒子を用いたビームでも構わない。
実施の形態1.
図1は、実施の形態1における描画装置の構成を示す概念図である。
図1において、描画装置100は、試料101に所定のパターンを描画する。試料101としては、例えば、半導体装置製造用のマスクが含まれる。描画装置100は、描画部150と制御部160を備えている。描画装置100は、荷電粒子ビーム描画装置の一例となる。描画部150は、電子鏡筒102と描画室103を有している。そして、電子鏡筒102内には、電子銃201、照明レンズ202、ブランキング(BLK)偏向器216、BLKアパーチャ232、投影レンズ222、第1のアパーチャ203、成形偏向器205、投影レンズ204、第2のアパーチャ206、縮小レンズ224、副偏向器212、対物レンズ207、主偏向器214が配置されている。描画室103内には、XYステージ105が配置され、XYステージ105上に描画される試料101が載置される。また、XYステージ105には、レーザ測長用のミラー209が配置されている。一方、制御部160は、偏向制御部110、BLK回路112、ビーム成形器ドライバ114、主偏向器ドライバ116、副偏向器ドライバ118、制御計算機120、パターンメモリ122、ショットデータ修正部130、ステージ駆動回路140、位置回路142、磁気ディスク装置144,146,172、インターフェース回路180を有している。偏向制御部110、制御計算機120、パターンメモリ122、ショットデータ修正部130、ステージ駆動回路140、位置回路142、磁気ディスク装置144,146,172、インターフェース回路180は、図示しないバスを介して互いに接続されている。また、偏向制御部110には、BLK回路112、ビーム成形器ドライバ114、主偏向器ドライバ116、副偏向器ドライバ118が、図示しないバスを介して接続されている。また、磁気ディスク装置172には描画データが格納されている。そして、磁気ディスク装置146には、後述するレジスト膜の膜厚h’とΔCDとの相関データ、及びレジスト膜の減膜量ΔhとΔCDとの相関データが格納されている。また、電子鏡筒102内および描画室103内は、図示していない真空ポンプにより真空引きされ、大気圧よりも低い圧力となる真空雰囲気となっている。図1では、実施の形態1を説明する上で必要な構成部分について記載している。描画装置100にとって、その他の構成が含まれても構わない。
電子銃201から出た電子ビーム200は、照明レンズ202と投影レンズ222により矩形例えば長方形の穴を持つ第1のアパーチャ203全体を照明する。ここで、電子ビーム200をまず矩形例えば長方形に成形する。そして、第1のアパーチャ203を通過した第1のアパーチャ像の電子ビーム200は、投影レンズ204により第2のアパーチャ206上に投影される。かかる第2のアパーチャ206上での第1のアパーチャ像の位置は、成形偏向器205によって制御される。その結果、ビーム形状と寸法を変化させることができる。そして、第2のアパーチャ206を通過した第2のアパーチャ像の電子ビーム200は、縮小レンズ224によって縮小される。また、対物レンズ207により焦点を合わせる。そして、副偏向器212及び主偏向器214により偏向され、XYステージ105上の試料101に照射される。描画中、XYステージ105が連続移動しながら描画する。成形偏向器205の偏向電圧は、偏向制御部110により制御されたビーム成形器ドライバ114によって制御される。副偏向器212の偏向電圧は、偏向制御部110により制御された副偏向器ドライバ118によって制御される。主偏向器214の偏向電圧は、偏向制御部110により制御された主偏向器ドライバ116によって制御される。
以上のように、電子銃201から出た電子ビーム200は、移動可能に配置されたXYステージ105上の試料101の所望する位置に照射される。ここで、試料101上の電子ビーム200が、所望する照射量を試料101に入射させる照射時間に達した場合、電子ビーム200が試料101面上に到達しないようにする。そのために、BLK偏向器216で電子ビーム200を偏向すると共にBLKアパーチャ232で電子ビーム200をカットする。これにより、試料101上に必要以上に電子ビーム200が照射されないようにすることができる。BLK偏向器216の偏向電圧は、偏向制御部110により制御されたBLK回路112によって制御される。
ビームON(ブランキングOFF)の場合、電子銃201から出た電子ビーム200は、試料101まで到達することができる。一方、ビームOFF(ブランキングON)の場合、電子ビーム200は、BLKアパーチャ232でカットされる。この照射時間tを調整することで、電子ビームの照射量を調整することができる。
ここで、描画装置100で描画する前に、まずは、レジスト膜の減膜量と△CDとの相関データ及びΔCDとh’の相関データを取得する。
図2は、実施の形態1におけるレジスト膜の減膜量と△CDとの相関関係を説明するための図である。
まず、評価用の評価基板520を用意する。評価基板520は、次のような構成となる。すなわち、ガラス基板510上に遮光膜となるクロム(Cr)膜512を形成する。そして、Cr膜512上にレジスト膜516を形成する。レジスト膜516の材料としては、化学増幅型レジストを用いる。ここでは、ポジ型の化学増幅型レジストを用いる。そして、まず、レジスト膜516の膜厚hを測定しておく。次に、評価基板520を描画装置100のXYステージ105上に設置して、所定の幅寸法CDを持つラインパターンを描画する。そして、所定の時間tだけ現像液に浸漬して現像する。そして、現像後のパターン幅CD’とレジスト膜の膜厚h’を測定する。続いて、また、所定の時間tだけ現像液に浸漬して現像する。そして、現像後のパターン幅CD’とレジスト膜の膜厚h’を測定する。この作業を繰り返す。
また、ΔCDとh’の関係を調べるため、所定の幅寸法CDを持つラインパターンをマスク上に複数描画する。その際h’の幅を振るため、パターンは広い範囲に配置するようにする。そして、所定の時間tだけ現像液に浸漬して現像する。そして、現像後のラインパターン幅CD’とレジスト膜の膜厚h’をそれぞれ測定する。
図3は、実施の形態1におけるレジスト膜の減膜量と△CDとの相関関係の一例を示す図である。
図4は、実施の形態1におけるレジスト感度むら、現像むら、及びレジスト塗布むらの一例を示す図である。
現像時間t毎のパターン幅CD’を測定することで、図3に示すような減膜量ΔhとCD’−CDである寸法変動量△CDとの相関関係を得ることができる。また、図3では、ΔCDとΔhの相関関係を示しているが、同様に、CD’とレジスト膜の膜厚h’をそれぞれ測定することで、ΔCDとh’の相関関係も別に得ることができる。ΔCDとh’の相関関係は、図示していないが、例えば、横軸がh’縦軸がΔCDとなるグラフとして得ることができる。ここで、図2に示すように、現像により、レジスト膜516の表面では、膜厚hが膜厚h’になり、Δhだけ減膜する。一方、パターン寸法についても、寸法幅CDがCD’になり、ΔCDだけ寸法変動する。また、レジスト膜516の表面のレジスト材とパターン壁面のレジスト材は、所定の相関で減膜する。そして、現像むら及びレジスト塗布むらは図4(a)に示すように場所に無関係に等間隔で減膜するのに対し、スプレータイプの現像装置で生じる現像むら及びレジスト感度むらは図4(b)に示すように場所によって減膜量が異なってくる。よって、レジスト感度ムラによるΔCDは膜厚h’と関係があるのに対し、現像ムラ及びレジスト感度ムラによるΔCDは減膜量Δhと関係がある。よって、膜厚h’、減膜量ΔhとΔCDの関係は、関数f、gを用いてΔCD=f(h’)×g(Δh)と定義することができる。ここで、レジスト塗布ムラの影響はf(h’)、現像ムラ、レジスト感度ムラの影響はg(Δh)で表している。f(h’)はh’とΔCDの関係から、g(Δh’)はΔhとΔCDの関係から求めることができる。現像むら及びレジスト塗布むらに起因するΔCDは現像時間に無関係に値が定まるのに対し、レジスト感度むらに起因するΔCDは現像時間によってその値が異なってくる。そのため、後述するように、事前現像時と実現像時の現像時間に差を設け、事前現像時のΔhで実現像時のΔCDを求める場合には、感度むらの項を係数kで補正する必要がある。その場合の寸法変動量を△CD’とすると、ΔCD’=f(h’)×kg(Δh)で定義することができる。ここで、k=t/tとなる。tは事前現像の時間、tは実現像の時間である。よって、事前現像時の膜厚h’と減膜量Δhがわかれば、実現像時のパターン幅の変動量ΔCD’を予測することができる。以上のように、実現像時のパターン幅の広がり量△CD’は、f(h’)×kg(Δh)で定義することができる。よって、その分だけ描画時にパターン幅を補正して描画すれば実現像後に所望する寸法に仕上げることができる。以下、各工程に沿って、説明する。
図5は、実施の形態1におけるパターン形成方法の要部工程を示すフローチャート図である。
図5において、パターン形成方法は、短時間の事前現像工程(S102)と、描画を行なうにあたって事前に膜厚を測定する膜厚測定工程(S104)と、描画工程(S106)と、PEB(Post Exposure Bake)工程(S108)と、現像工程(S110)と、エッチング工程(S112)と、剥離・洗浄工程(S114)という一連の工程を実施する。
図6は、図5の各工程における工程断面図である。図6では、図5の現像工程(S102)から現像工程(S110)までを示している。
図6(a)において、短時間の事前現像工程として、Cr膜502上に所定の膜厚hのレジスト膜504が塗布された試料101を第1の時間tだけ現像液に浸漬して現像処理する。ここで、描画対象となる試料101は、次のような構成となる。すなわち、ガラス基板500上に遮光膜となるCr膜502を形成する。そして、Cr膜502上にレジスト膜506を形成する。レジスト膜506の材料としては、評価基板520と同じ化学増幅型レジストを用いる。特に、同じロットのレジスト材を用いると好適である。例えば、同じ時期に同じ容器に入ったレジスト材で評価用の評価基板520と、描画用の基板となる試料101にレジスト膜を塗布すると良い。そして、Cr膜502が被エッチング膜の一例となる。ここで、例えば、時間tを描画後の現像時間よりも短い10s程度にすると好適である。
そして、膜厚測定工程として、現像後のレジスト膜504の膜厚h’を測定する。膜厚h’を測定することで、元の膜厚hとの差分を演算し、減膜量Δhを得ることができる。
図7は、実施の形態1における膜厚測定位置の一例を示す図である。
図7では、試料101の描画領域を所定の寸法のグリッドで格子状に仮想分割して、12×12=144箇所の位置で膜厚を測定する。そして、後述する描画工程では、それぞれの位置での減膜量に基づいて補正する。このように、複数の領域で膜厚測定を行なうことで位置に依存した減膜量に基づいてパターン寸法を補正することができる。また、グリッドとグリッドの間の補正はスムージングした値を使うなどして補完すればよい。
図6(b)において、描画工程として、電子ビーム200を用いて、レジスト膜504上にレジスト膜の膜厚h’と減膜量Δhに基づいて寸法を補正した所定のパターンを描画する。まず、描画装置100では、制御計算機120が、磁気ディスク装置172に格納された描画データを入力する。そして、制御計算機120が、描画データを変換して、装置内部フォーマットとなるショットデータを生成する。生成されたショットデータは、パターンメモリ122に一時的に格納される。ここで、描画データは複数のファイルにより構成される。そして、制御計算機120は、一定の領域毎に対応する描画データを入力し、変換する。そのため、パターンメモリ122には、一定の領域のショットデータが蓄積され、その領域分のデータの蓄積が完了すると描画が開始される。ここで、制御計算機120は、I/F回路180を介して、膜厚測定で得られたレジスト膜506の膜厚値h’を入力する。そして、入力された膜厚値h’とレジスト膜506が塗布された際の元々の膜厚hとの差分を演算し、減膜量Δhを演算する。元々の膜厚hは、事前に装置に設定しておけばよい。そして、制御計算機120は、磁気ディスク装置146から膜厚h’とΔCDとの相関データ、及び減膜量ΔhとΔCDとの相関データを読み出し、膜厚h’と減膜量Δhに基づいて所定のパターンの寸法を補正するための補正データを生成する。
ここで、上述したように、実現像後の寸法変動量ΔCD’は、f(h’)×kg(Δh)で求めることができる。そこで、制御計算機120は、パターン寸法の広がり量となるΔCD’=f(h’)×kg(Δh)分だけ、描画する際のパターンの寸法CDを狭める補正を行なうための補正データを生成する。
以上のようにして生成された補正データは、磁気ディスク装置144に記憶される。このように、制御計算機120は、補正情報を生成する補正部の一例となる。次に、ショットデータ修正部130は、パターンメモリ122からショットデータを読み出す。そして、補正データに基づいてパターンの寸法CDを修正(リサイズ)する。上述したように、現像によりパターン寸法が広がる場合には、その分だけパターン寸法を狭めるように修正する。すなわち、実現像後のパターン寸法の広がり量ΔCD’分が減算された寸法に補正される。そして、パターン寸法が修正されたショットデータは、偏向制御部110に出力される。
他方、ステージ駆動回路140では、ショットデータに沿ったステージ移動速度でXYステージ105を移動させる。また、XYステージ105の位置は、位置回路142によりレーザ測長される。位置回路142は、レーザをミラー209で反射させて、反射光を受光することでXYステージ105の位置を測定することができる。そして、その位置情報は、制御計算機120に送信される。また、ステージ移動速度も制御計算機120に送信される。そして、試料101上の描画される領域が主偏向器214と副偏向器212の偏向可能範囲に入ったら描画が開始される。偏向制御部110からは、ブランキングに必要な信号をBLK回路112に出力する。また、ビーム成形に必要な信号をビーム成形器ドライバ114に出力する。また、主偏向位置を指定するために必要な信号を主偏向器ドライバ116に出力する。また、副偏向位置を指定するために必要な信号を副偏向器ドライバ118に出力する。そして、各偏向器に偏向された電子ビーム200が各レンズを通過することによって試料101まで進み、修正された寸法になるように試料101上に所定のパターンを描画する。
以上のようにして、ある領域の描画が行なわれる。そして、制御計算機120では、並行して次の領域分のショットデータを生成する。そして、パターンメモリ122は、前の領域分のデータが読み出された後、次の領域分のデータを蓄積することになる。そして、次の領域分のデータの蓄積が完了し、前の領域の描画が終了すると次の領域の描画が開始される。この動作を繰り返すことで順次描画が行なわれていく。
そして、PEB工程として、描画終了後、パターンが描画された試料101についてPEB処理を行なう。
図6(c)において、現像工程として、描画後に、試料101を時間tよりも長い第2の時間tだけ現像液に浸漬して現像処理する。これにより、レジストパターンを形成する。ここで、例えば、時間tを事前現像の時間tよりも長い60s程度にすると好適である。
図8は、図5の各工程における工程断面図である。図8では、図5のエッチング工程(S112)から剥離・洗浄工程(S114)までを示している。
図8(a)において、エッチング工程として、前記第2の時間現像後の前記レジスト膜をマスクとして、前記被エッチング膜をエッチングする。エッチングは、異方性ドライエッチング技術の1つであるリアクティブイオンエッチング(RIE)法を用いると好適である。異方性エッチング法を用いることで、Cr膜502の表面に対し、略垂直に開口部を形成することができる。
図8(b)において、剥離・洗浄工程として、エッチングされたCr膜502上の不要となったレジスト膜506をアッシング等で剥離して、その後、洗浄することで、パターンが形成されたマスク基板を製造することができる。
以上の各工程により、例えば、化学増幅型レジストの基板間の現像むら、或いはレジスト感度むらによるパターン変動を補正することができる。
実施の形態2.
実施の形態1では、レジスト膜が塗布された時点では、試料面全面にて均一な膜厚hであると仮定していた。しかしながら、レジストの塗布むらも生じ得る。そこで、実施の形態2では、事前現像前に膜厚を測定する構成を追加する。
図9は、実施の形態2におけるパターン形成方法の要部工程を示すフローチャート図である。
図9において、パターン形成方法は、事前現像工程(S102)前に、レジスト膜の膜厚を測定する事前膜厚測定工程(S101)を追加した以外は、図5と同様である。
図10は、実施の形態2における塗布むらを説明するための図である。
レジスト膜504の表面は、試料面全面にて均一な膜厚hではなく、図10(a)に示すように、位置によってレジストの塗布むらも生じ得る。そこで、事前現像工程として、第1の時間tだけ現像する前に、レジスト膜506の膜厚を測定する。測定箇所は、図7で示した位置で構わない。そして、事前現像工程(S102)から膜厚測定工程(S104)までは、実施の形態1と同様である。そして、描画工程では、制御計算機120が、I/F回路180を介して、現像前後の膜厚測定で得られたレジスト膜506の膜厚値hとh’の両方を入力する。図10(a)では、現像前の事前膜厚測定で得られたレジスト膜506の膜厚値hの一例となるh〜hを示している。そして、図10(b)では、現像後の膜厚測定で得られたレジスト膜506の膜厚値h’の一例となるh’〜h’を示している。そして、入力された膜厚値hとh’の差分を演算し、減膜量Δhを演算する。そして、制御計算機120は、磁気ディスク装置146から膜厚値h’とΔCDとの相関データ及び減膜量ΔhとΔCDとの相関データを読み出し、膜厚値h’と減膜量Δhに基づいて所定のパターンの寸法を補正するための補正データを生成する。それ以降の工程は実施の形態1と同様である。
以上のように構成することで、化学増幅型レジストの基板間の現像むら、レジスト感度むら、或いはレジストの塗布むらにより生じたパターン変動を補正することができる。
以上、具体例を参照しつつ実施の形態について説明した。しかし、本発明は、これらの具体例に限定されるものではない。例えば、試料は、マスク基板に限らず、半導体装置用のシリコン基板でも同様に効果を発揮することができる。
また、装置構成や制御手法等、本発明の説明に直接必要しない部分等については記載を省略したが、必要とされる装置構成や制御手法を適宜選択して用いることができる。例えば、描画装置100を制御する制御部構成については、記載を省略したが、必要とされる制御部構成を適宜選択して用いることは言うまでもない。
その他、本発明の要素を具備し、当業者が適宜設計変更しうる全てのパターン形成方法及び荷電粒子ビーム描画装置及びその方法は、本発明の範囲に包含される。
実施の形態1における描画装置の構成を示す概念図である。 実施の形態1におけるレジスト膜の減膜量とCDとの相関関係を説明するための図である。 実施の形態1におけるレジスト膜の減膜量とΔCDとの相関関係の一例を示す図である。 実施の形態1におけるレジスト感度むら、現像むら、及びレジスト塗布むらの一例を示す図である。 実施の形態1におけるパターン形成方法の要部工程を示すフローチャート図である。 図5の各工程における工程断面図である。 実施の形態1における膜厚測定位置の一例を示す図である。 図5の各工程における工程断面図である。 実施の形態2におけるパターン形成方法の要部工程を示すフローチャート図である。 実施の形態2における塗布むらを説明するための図である。 従来の可変成形型電子線描画装置の動作を説明するための概念図である。
符号の説明
10 測定点
100 描画装置
101,340 試料
102 電子鏡筒
103 描画室
105 XYステージ
110 偏向制御部
112 BLK回路
114 ビーム成形器ドライバ
116 主偏向器ドライバ
118 副偏向器ドライバ
120 制御計算機
122 パターンメモリ
130 ショットデータ修正部
140 ステージ駆動回路
142 位置回路
144,146,172 磁気ディスク装置
150 描画部
160 制御部
180 I/F回路
200 電子ビーム
201 電子銃
202 照明レンズ
203,410 第1のアパーチャ
204,222 投影レンズ
205 成形偏向器
206,420 第2のアパーチャ
207 対物レンズ
209 ミラー
212 副偏向器
214 主偏向器
216 BLK偏向器
224 縮小レンズ
232 BLKアパーチャ
330 電子線
411 開口
421 可変成形開口
430 荷電粒子ソース
442 電子線
500,510 ガラス基板
502,512 Cr膜
506,516 レジスト膜
520 評価基板

Claims (5)

  1. 被エッチング膜上に所定の膜厚のレジスト膜が塗布された基板を第1の時間現像処理する第1の現像処理工程と、
    前記第1の時間現像後の前記レジスト膜の膜厚を測定する膜厚測定工程と、
    荷電粒子ビームを用いて、前記レジスト膜上に前記レジスト膜の減膜量に基づいて寸法を補正した所定のパターンを描画する描画工程と、
    描画後に、前記基板を前記第1の時間よりも長い第2の時間現像処理する第2の現像処理工程と、
    前記第2の時間現像後の前記レジスト膜をマスクとして、前記被エッチング膜をエッチングするエッチング工程と、
    を備えたことを特徴とするパターン形成方法。
  2. 前記寸法は、前記減膜量と前記寸法との相関関係に基づいて補正されることを特徴とする請求項1記載のパターン形成方法。
  3. 前記寸法は、前記減膜量に前記第1と第2の時間の比と所定の係数とを乗じた値が減算された寸法に補正されることを特徴とする請求項1記載のパターン形成方法。
  4. 前記第1の時間現像前に、前記レジスト膜の膜厚を測定する事前膜厚測定工程をさらに備えたことを特徴とする請求項1記載のパターン形成方法。
  5. 予め膜厚測定で得られたレジスト膜の膜厚値を入力し、減膜量を演算し、前記減膜量に基づいて所定のパターンの寸法を補正するための補正情報を生成する補正部と、
    前記補正情報に基づいて前記所定のパターンの寸法を修正する修正部と、
    荷電粒子ビームを用いて、修正された前記寸法になるように試料に前記所定のパターンを描画する描画部と、
    を備えたことを特徴とする荷電粒子ビーム描画装置。
JP2007022702A 2007-02-01 2007-02-01 パターン形成方法及び荷電粒子ビーム描画装置 Expired - Fee Related JP4747112B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2007022702A JP4747112B2 (ja) 2007-02-01 2007-02-01 パターン形成方法及び荷電粒子ビーム描画装置
US12/023,384 US8133402B2 (en) 2007-02-01 2008-01-31 Pattern forming method, charged particle beam writing apparatus, and recording medium on which program is recorded

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007022702A JP4747112B2 (ja) 2007-02-01 2007-02-01 パターン形成方法及び荷電粒子ビーム描画装置

Publications (2)

Publication Number Publication Date
JP2008192675A JP2008192675A (ja) 2008-08-21
JP4747112B2 true JP4747112B2 (ja) 2011-08-17

Family

ID=39675355

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007022702A Expired - Fee Related JP4747112B2 (ja) 2007-02-01 2007-02-01 パターン形成方法及び荷電粒子ビーム描画装置

Country Status (2)

Country Link
US (1) US8133402B2 (ja)
JP (1) JP4747112B2 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5437124B2 (ja) * 2010-03-18 2014-03-12 株式会社ニューフレアテクノロジー 荷電粒子ビーム描画方法および荷電粒子ビーム描画装置
US9059038B2 (en) * 2012-07-18 2015-06-16 Tokyo Electron Limited System for in-situ film stack measurement during etching and etch control method
US8898597B2 (en) * 2013-03-15 2014-11-25 Globalfoundries Singapore Pte. Ltd. Etch failure prediction based on wafer resist top loss
JP2015153763A (ja) * 2014-02-10 2015-08-24 株式会社ニューフレアテクノロジー 荷電粒子ビーム描画装置および荷電粒子ビーム描画方法
JP6706391B2 (ja) 2016-12-30 2020-06-03 グーグル エルエルシー 回路要素中の成膜不均一性の補償
JP6819475B2 (ja) * 2017-06-14 2021-01-27 株式会社ニューフレアテクノロジー データ処理方法、荷電粒子ビーム描画装置、及び荷電粒子ビーム描画システム

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02103053A (ja) * 1988-10-12 1990-04-16 Fujitsu Ltd 電子ビームレジストの現像方法
JP3512946B2 (ja) * 1996-04-26 2004-03-31 株式会社東芝 電子ビーム描画装置および電子ビーム描画方法
JP2001100429A (ja) * 1999-09-29 2001-04-13 Mitsubishi Electric Corp レジストのパターニング方法
US6569692B1 (en) * 2001-02-02 2003-05-27 Advanced Micro Devices, Inc. Automated method of controlling photoresist develop time to control critical dimensions, and system for accomplishing same
US6613500B1 (en) * 2001-04-02 2003-09-02 Advanced Micro Devices, Inc. Reducing resist residue defects in open area on patterned wafer using trim mask
US20020187434A1 (en) * 2001-05-25 2002-12-12 Blatchford James W. Process for device fabrication in which the size of lithographically produced features is subsequently reduced
US6561706B2 (en) * 2001-06-28 2003-05-13 Advanced Micro Devices, Inc. Critical dimension monitoring from latent image
US6716570B2 (en) * 2002-05-23 2004-04-06 Institute Of Microelectronics Low temperature resist trimming process
JP2004119514A (ja) * 2002-09-24 2004-04-15 Toshiba Corp パターン形成方法及び半導体装置の製造方法
JP4127664B2 (ja) * 2003-06-30 2008-07-30 株式会社東芝 現像処理装置の調整方法
US7306746B2 (en) * 2004-01-30 2007-12-11 Taiwan Semiconductor Manufacturing Co. Ltd. Critical dimension control in a semiconductor fabrication process
US7687209B2 (en) * 2006-03-21 2010-03-30 Asml Netherlands B.V. Lithographic apparatus and device manufacturing method with double exposure overlay control

Also Published As

Publication number Publication date
US8133402B2 (en) 2012-03-13
JP2008192675A (ja) 2008-08-21
US20080185538A1 (en) 2008-08-07

Similar Documents

Publication Publication Date Title
JP4476975B2 (ja) 荷電粒子ビーム照射量演算方法、荷電粒子ビーム描画方法、プログラム及び荷電粒子ビーム描画装置
JP4976071B2 (ja) 荷電粒子ビーム描画方法及び荷電粒子ビーム描画装置
KR100878970B1 (ko) 하전 입자빔 묘화 장치
TWI427432B (zh) Charge particle beam rendering method and charged particle beam drawing device
JP5636460B2 (ja) 描画方法及び描画装置
US8552405B2 (en) Charged particle beam writing apparatus and charged particle beam writing method
JP2007188950A (ja) 偏向収差補正電圧の演算方法及び荷電粒子ビーム描画方法
JP4747112B2 (ja) パターン形成方法及び荷電粒子ビーム描画装置
JP5731257B2 (ja) 荷電粒子ビーム描画装置及び荷電粒子ビーム描画方法
JP2011066054A (ja) 荷電粒子ビーム描画装置
CN110517954B (zh) 电子束照射方法、电子束照射装置及记录有程序的计算机可读的非易失性存储介质
JP5437124B2 (ja) 荷電粒子ビーム描画方法および荷電粒子ビーム描画装置
JP2017022359A (ja) 荷電粒子ビーム描画装置の調整方法及び荷電粒子ビーム描画方法
JP2003303768A (ja) パターン形成方法および描画方法
JP2010219285A (ja) 荷電粒子ビーム描画方法および荷電粒子ビーム描画装置
JP5525902B2 (ja) 荷電粒子ビーム描画装置及び荷電粒子ビーム描画方法
JP2012023279A (ja) 荷電粒子ビーム描画装置及び荷電粒子ビーム描画方法
US10217606B2 (en) Charged particle beam drawing method and charged particle beam drawing apparatus
JP2022177801A (ja) 荷電粒子ビーム描画方法、荷電粒子ビーム描画装置及びプログラム
KR20190013513A (ko) 하전 입자 빔 묘화 장치, 하전 입자 빔 묘화 방법 및 패턴 형성 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090903

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110510

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110516

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140520

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees