JP2004112031A - 実装基板の製造方法及び表面実装型の水晶発振器 - Google Patents

実装基板の製造方法及び表面実装型の水晶発振器 Download PDF

Info

Publication number
JP2004112031A
JP2004112031A JP2002268143A JP2002268143A JP2004112031A JP 2004112031 A JP2004112031 A JP 2004112031A JP 2002268143 A JP2002268143 A JP 2002268143A JP 2002268143 A JP2002268143 A JP 2002268143A JP 2004112031 A JP2004112031 A JP 2004112031A
Authority
JP
Japan
Prior art keywords
chip
crystal oscillator
mounting
mounting board
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2002268143A
Other languages
English (en)
Other versions
JP4033744B2 (ja
Inventor
Yasuo Sakaba
酒葉　泰男
Shoichi Nishiwaki
西脇　正一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nihon Dempa Kogyo Co Ltd
Original Assignee
Nihon Dempa Kogyo Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nihon Dempa Kogyo Co Ltd filed Critical Nihon Dempa Kogyo Co Ltd
Priority to JP2002268143A priority Critical patent/JP4033744B2/ja
Priority to US10/661,978 priority patent/US7049174B2/en
Publication of JP2004112031A publication Critical patent/JP2004112031A/ja
Application granted granted Critical
Publication of JP4033744B2 publication Critical patent/JP4033744B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/05—Holders; Supports
    • H03H9/0538—Constructional combinations of supports or holders with electromechanical or other electronic elements
    • H03H9/0547—Constructional combinations of supports or holders with electromechanical or other electronic elements consisting of a vertical arrangement
    • G—PHYSICS
    • G04—HOROLOGY
    • G04F—TIME-INTERVAL MEASURING
    • G04F5/00—Apparatus for producing preselected time intervals for use as timing standards
    • G04F5/04—Apparatus for producing preselected time intervals for use as timing standards using oscillators with electromechanical resonators producing electric oscillations or timing pulses
    • G04F5/06—Apparatus for producing preselected time intervals for use as timing standards using oscillators with electromechanical resonators producing electric oscillations or timing pulses using piezoelectric resonators
    • G04F5/063—Constructional details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]

Landscapes

  • Physics & Mathematics (AREA)
  • Acoustics & Sound (AREA)
  • General Physics & Mathematics (AREA)
  • Oscillators With Electromechanical Resonators (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

【目的】ＩＣチップを収容して小型化を促進し、生産性を高める実装基板の製造方法及び接合型の表面実装水晶発振器を提供する。
【構成】水晶振動子の底面に接合して表面実装型の水晶発振器とするＩＣチップを収容した実装基板の製造方法において、底壁と枠壁とからなる凹部内にＩＣチップを収容して、前記凹部に前記ＩＣチップを保護する樹脂を充填した後、前記枠壁の少なくとも一辺を切除して実装基板を製造する。そして、この実装基板を水晶振動子の底面に接合してなる表面実装型の水晶発振器を構成する。
【選択図】図１

Description

【０００１】
【発明の属する技術分野】
本発明は、水晶振動子の裏面に実装基板を接合した表面実装型の水晶発振器（以下、表面実装発振器とする）を産業上の技術分野とし、特に実装基板の製造方法に関する。
【０００２】
【従来の技術】
（発明の背景）表面実装発振器は小型・軽量であることから、携帯電話等の通信機器に周波数の基準源として採用される。特に、温度補償型とした表面実装発振器（所謂ＴＣＸＯ）は温度変化の大きい動的環境下での発振周波数を安定にすることから、携帯機器の基準源に適する。これらの一つに接合型がある（参照：特許第２９７４６２２号）
【０００３】
（従来技術の一例）第４図（ａｂ）は一従来例を説明する図で、同図（ａ）は表面実装発振器の断面図、同図（ｂ）は実装基板の平面図である。
表面実装発振器は、水晶振動子１と実装基板２とからなる。水晶振動子１は矩形状とした凹状の容器本体３内に水晶片４を収容し、一端部両側を端子電極に電気的・機械的に接続してなる。容器本体３は少なくとも水晶片４と電気的に接続した水晶端子５を底面の４角部に有する。図中の符号６はカバー、同７は導電性接着剤である。
【０００４】
実装基板２は水晶振動子１より若干大きめあるいは同一とした矩形状として、底壁８とその４辺の外周に設けた枠壁９とからなる。これらは、開口部を有する枠壁９を底壁８上に積層して焼成したセラミックからなる。そして、開口面側となる枠壁９の上面には水晶端子５に対応した４角部に水晶受端子１０を有する。
【０００５】
実装基板２の底壁８上には例えばバンプ１１を用いた超音波熱圧着によって、一主面に図示しない端子を複数有するＩＣチップ１２を固着する。そして、ＩＣチップ１２を保護する樹脂１３を注入して充填する。ＩＣチップ１２は、図示しない発振回路、温度補償機構及びＰＬＬ制御回路を内蔵して高機能化とする。
【０００６】
ここでは、温度補償とともにＰＬＬ制御によって複数の発振周波数を供給する。実装基板２の底面には表面実装用の実装端子１４を有する。そして、水晶振動子１の底面に実装基板２の開口面側を対面し、水晶端子５と水晶受端子１０とを図示しない半田等によって接合する。
【０００７】
【発明が解決しようとする課題】
（従来技術の問題点）しかしながら、上記構成の表面実装発振器では、ＩＣチップ１２を高機能化とするので、その外形も通常のＴＣＸＯよりも大きくなる。したがって、平面外形の小型化が進行するほど、凹部内にＩＣチップ１２を収容することが困難になる問題があった。
【０００８】
このことから、例えば５図の平面図に示したように例えば枠壁９の一辺を除去して開放枠とし、底面積を大きくしてＩＣチップを収容することが提案されている（特願２００２−２２８８０１号）。しかし、この場合には、樹脂を注入する際、樹脂が開放枠から流出して外観不良等を引き起こして生産性を低下する問題があった。
【０００９】
（発明の目的）本発明はＩＣチップを収容して小型化を促進し、生産性を高める実装基板の製造方法及び表面実装水晶発振器を提供することを目的とする。
【００１０】
【課題を解決するための手段】
本発明は、底壁と枠壁とからなる凹部内にＩＣチップを収容して、前記凹部に前記ＩＣチップを保護する樹脂を充填し、前記枠壁の少なくとも一辺を切除した実装基板の製造方法とする。また、この実装基板を水晶振動子の底面に接合して表面実装発振器を得る。
【００１１】
これにより、枠壁の少なくとも一辺を切除するので、ＩＣチップを収容できて小型化を促進する。そして、樹脂を充填した後、枠壁を切除するので樹脂の流出を防止する。また、この実装基板を水晶振動子の底面に接合するので、小型化を維持した表面実装発振器を得ることができる。以下、本発明の一実施例を説明する。
【００１２】
【第１実施例】
第１図は本発明の第１実施例の実装基板を説明する図で、同図（ａ）はシート基板の図、同図（ｂ）は一部拡大の平面図である。なお、前従来例と同一部分には同番号を付与してその説明は簡略又は省略する。
実装基板２は縦横に凹部を有するシート基板１５から形成される。シート基板１５は、底壁シート１６と枠壁シート１７とを積層し、セラミック生地の焼成によって一体的に形成される。
【００１３】
底壁シート１６は平板状とし、枠壁シート１７は縦横に開口部（窓）１８を有し、底壁シート１６とともに多数の凹部１９を形成する。なお、これらと一体的に焼成される水晶受端子１０及び実装端子１４は図では省略してある。
【００１４】
そして、先ず、底壁シート１６における各凹部１９内の底壁上に、バンプを用いた超音波熱圧着によってＩＣチップ１２を固着する。次に、ＩＣチップ１２を保護する樹脂１３を各凹部１９内に注入して充填する。
【００１５】
次に、樹脂１３の硬化後、シート基板１５における各凹部１９内の長辺方向の両端側を、Ａ−Ａ線で示すように樹脂１３を含めて切断する。続いて、シート基板１５の各凹部間となる短辺方向を枠壁シート１７上からＢ−Ｂ線で示すように切断する。
【００１６】
これにより、第２図の平面図で示すように、長辺方向の両端側の枠壁が除去され樹脂１３が埋設した個々の実装基板２に分割される。そして、前述したように、各実装基板２を水晶振動子１の底面に接合して表面実装発振器を得る。
【００１７】
このような実装基板の製造方法であれば、凹部を形成する対向する長辺とした２辺の枠壁９を除去するので底面積を大きくできる。したがって、大型化したＩＣチップ１２を底壁上に配置できる。
【００１８】
そして、シート基板１５の切断以前に樹脂を注入して充填するので、樹脂の流出を防止する。これにより、外観規格等を満足して生産性を高められる。そして、この実装基板を水晶振動子の底面に接合するので、表面実装発振器の小型化を促進できる。
【００１９】
【第２実施例】
第３図は本発明の第２実施例の実装基板を説明する図で、同図（ａ）はシート基板の図、同図（ｂ）は一部拡大の平面図である。なお、前実施例と同一部分の説明は簡略又は省略する。
第２実施例では、底壁シート１６に積層する枠壁シート１７に、実装基板の短辺方向となる枠壁シート１７に両端が閉じられた複数の長溝２０を設ける。長溝２０内に複数のＩＣチップ１２を固着する。そして、樹脂１３を注入して充填する。
【００２０】
次に、樹脂１３の硬化後、シート基板１５における長辺方向のＩＣチップ１２間を、Ａ−Ａ線で示すように樹脂１３を含めて切断する。続いて、シート基板１５の各凹部間となる短辺方向を枠壁シート１７上からＢ−Ｂ線で示すように切断する。
【００２１】
このようなものでも、前第１実施例と同様に、実装基板２の凹部を形成する対向する長辺とした２辺の枠壁９を除去するので底面積を大きくできる。したがって、大型化したＩＣチップ１２を底壁上に配置できて、樹脂の流出を防止して生産性を高め、表面実装発振器の小型化を促進できる。
【００２２】
【他の事項】
上記各実施例では長辺側の対向する２辺の枠壁９を開放したが、１辺であっても、短辺方向の２辺あるいは１辺であっても適用できる。また、大きさの大きい高機能としたＩＣチップ１２を搭載したが、これに限らず適用できるとともに必要に応じてコンデンサ等の他のチップ素子を含む電子部品をも搭載できる。
【００２３】
また、ＩＣチップ１２はバンプ１１を用いた超音波熱圧着によって固着したが、例えば図示しないワイヤーボンディングによる接続であったとしても同様に適用できる。
【００２４】
また、実装基板の開口面側を水晶振動子の底面に接合したが、閉塞面側を接合する場合でも適用できる。但し、この場合は水晶受端子１０が閉塞面側に、実装端子１４が開口面側となる。そして、ＩＣチップを高機能型とした場合には実装端子が増加するので、実装端子は半田ボール等を使用した所謂ＢＧＡ構造とすることもでき、これらは任意に選択できる。
【００２５】
【発明の効果】
本発明は、底壁と枠壁とからなる凹部内にＩＣチップを収容して、前記凹部に前記ＩＣチップを保護する樹脂を充填した後、前記枠壁の少なくとも一辺を切除したので、ＩＣチップを収容して小型化を促進し、生産性を高める実装基板の製造方法及び表面実装水晶発振器を提供できる。
【図面の簡単な説明】
【図１】本発明の第１実施例の実装基板を説明する図で、同図（ａ）はシート基板の図、同図（ｂ）は一部拡大の平面図である。
【図２】本発明の第１実施例による実装基板の平面図である。
【図３】本発明の第２実施例の実装基板を説明する図で、同図（ａ）はシート基板の図、同図（ｂ）は一部拡大の平面図である。
【図４】従来例を説明する図で、同図（ａ）は表面実装発振器の組立断面図、同図（ｂ）は実装基板の平面図である。
【図５】従来例の他例を説明する実装基板の平面図である。
【符号の説明】
１　水晶振動子、２　実装基板、３　容器本体、４　水晶片、５　水晶端子、６　カバー、７　導電性接着剤、８　底壁、９　枠壁、１０　水晶受端子、１１バンプ、１２　ＩＣチップ、１３　樹脂、１４　実装端子、１５　シート基板、１６　底壁シート、１７　枠壁シート、１８　開口部、１９　凹部、２０　長溝．

Claims (2)

  1. 水晶振動子の底面に接合して表面実装型の水晶発振器とするＩＣチップを収容した実装基板の製造方法において、底壁と枠壁とからなる凹部内にＩＣチップを収容して、前記凹部に前記ＩＣチップを保護する樹脂を充填した後、前記枠壁の少なくとも一辺を切除したことを特徴とする実装基板の製造方法。
  2. 請求項１による実装基板を水晶振動子の底面に接合してなる表面実装型の水晶発振器。
JP2002268143A 2002-09-13 2002-09-13 実装基板の製造方法及び表面実装型の水晶発振器 Expired - Fee Related JP4033744B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2002268143A JP4033744B2 (ja) 2002-09-13 2002-09-13 実装基板の製造方法及び表面実装型の水晶発振器
US10/661,978 US7049174B2 (en) 2002-09-13 2003-09-11 Method of manufacturing mounting substrate and surface mount crystal oscillator

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002268143A JP4033744B2 (ja) 2002-09-13 2002-09-13 実装基板の製造方法及び表面実装型の水晶発振器

Publications (2)

Publication Number Publication Date
JP2004112031A true JP2004112031A (ja) 2004-04-08
JP4033744B2 JP4033744B2 (ja) 2008-01-16

Family

ID=31986747

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002268143A Expired - Fee Related JP4033744B2 (ja) 2002-09-13 2002-09-13 実装基板の製造方法及び表面実装型の水晶発振器

Country Status (2)

Country Link
US (1) US7049174B2 (ja)
JP (1) JP4033744B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007158464A (ja) * 2005-11-30 2007-06-21 Kyocera Kinseki Corp 圧電発振器
US9741633B2 (en) 2015-06-02 2017-08-22 Samsung Electronics Co., Ltd. Semiconductor package including barrier members and method of manufacturing the same

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4267527B2 (ja) * 2003-08-20 2009-05-27 日本電波工業株式会社 表面実装用の水晶発振器
JP4907962B2 (ja) * 2005-11-22 2012-04-04 日本電波工業株式会社 表面実装用水晶発振器
FI20051227A0 (fi) * 2005-12-01 2005-12-01 Zipic Oy Menetelmä kideoskillaattorin valmistamiseksi
US20070241827A1 (en) * 2006-03-28 2007-10-18 Hidenori Harima Surface mount crystal oscillator
US8143110B2 (en) 2009-12-23 2012-03-27 Intel Corporation Methods and apparatuses to stiffen integrated circuit package

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3093960B2 (ja) * 1995-07-06 2000-10-03 株式会社三井ハイテック 半導体回路素子搭載基板フレームの製造方法
JP2974622B2 (ja) 1996-09-20 1999-11-10 松下電器産業株式会社 発振器
JP4072020B2 (ja) * 2002-08-09 2008-04-02 日本電波工業株式会社 表面実装水晶発振器

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007158464A (ja) * 2005-11-30 2007-06-21 Kyocera Kinseki Corp 圧電発振器
US9741633B2 (en) 2015-06-02 2017-08-22 Samsung Electronics Co., Ltd. Semiconductor package including barrier members and method of manufacturing the same

Also Published As

Publication number Publication date
US7049174B2 (en) 2006-05-23
JP4033744B2 (ja) 2008-01-16
US20040056729A1 (en) 2004-03-25

Similar Documents

Publication Publication Date Title
JP2004072649A (ja) 表面実装水晶発振器
KR100910781B1 (ko) 압전 발진기 및 그 제조 방법
JP4204873B2 (ja) 圧電発振器の製造方法
JP4033744B2 (ja) 実装基板の製造方法及び表面実装型の水晶発振器
JP2001094378A (ja) 表面実装容器、圧電装置及び温度補償水晶発振器
JP2000138532A (ja) 水晶発振器
JP2002134873A (ja) チップ素子の実装方法及び表面実装用の水晶発振器
JP4363859B2 (ja) 水晶発振器の製造方法
JP4587726B2 (ja) 圧電振動子収納用パッケージおよび圧電装置
JP2008252467A (ja) 表面実装用の圧電デバイス
JP4228679B2 (ja) 圧電発振器
KR100489833B1 (ko) 수정발진기
JP4587730B2 (ja) 圧電振動子収納用パッケージおよび圧電装置
JP4587727B2 (ja) 圧電振動子収納用パッケージおよび圧電装置
JP4587728B2 (ja) 圧電振動子収納用パッケージおよび圧電装置
JP2004357019A (ja) 圧電発振器
JP2004128528A (ja) 表面実装水晶発振器
JP2004032456A (ja) 表面実装用水晶発振器
JP2006156558A (ja) 多数個取り配線基板、電子部品収納用パッケージおよび電子装置
JP2006060638A (ja) 表面実装用の水晶発振器
JP4587729B2 (ja) 圧電振動子収納用パッケージおよび圧電装置
KR100593908B1 (ko) 수정발진기
JP2004363839A (ja) 圧電振動子とこれを用いた圧電発振器
JPH04324704A (ja) 水晶発振器
JP2004135091A (ja) 表面実装型圧電発振器及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050511

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070611

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070619

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070810

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20071016

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20071023

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101102

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101102

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101102

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111102

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111102

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121102

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121102

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131102

Year of fee payment: 6

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees