JP2004111983A

JP2004111983A - Ｃｖｄ装置の反応室のコーティング方法

Info

Publication number: JP2004111983A
Application number: JP2003365989A
Authority: JP
Inventors: Kaichi Fukuda; 福田　加一
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 2003-10-27
Filing date: 2003-10-27
Publication date: 2004-04-08
Anticipated expiration: 2020-10-19
Also published as: JP3708940B2

Abstract

【課題】　プラズマＣＶＤ装置の反応室内でプラズマ放電によりクリーニングしたのちに、反応室内をコーティングしているが、このコーティングでは十分に反応室側壁をコーティングすることができなかったが、これを反応室の広範囲にわたって効率よくコーティングをすることが可能な液晶表示素子のＴＦＴ生産のために使用されるコーティング方法を提供する。
【解決手段】　プラズマＣＶＤ装置の反応室内でプラズマ放電により基体に薄膜を成膜する際に、反応室内に付着した薄膜をエッチング性ガスのプラズマ放電により除去する反応室のクリーニング後のコーティングを、ガス圧力または電極間隔の異なる複数段階に分けて行い、この複数段階のガスの圧力差を０．１Torr以上、４Torr以下とするか、または複数段階のプラズマ放電の電極間隔差を３ｍｍ以上、４０ｍｍ以下とした。
【選択図】　図２

Description

　この発明は、例えばアクティブマトリックス型液晶表示素子のスイッチング素子として用いられる薄膜トランジスタの製造方法に係り、特にその薄膜トランジスタの製造に用いられるＣＶＤ装置の反応室のコーティング方法に関する。

　液晶を用いた表示素子としては、テレビ表示やグラフィックディスプレイ等を指向した大容量、高密度化の点から、例えばラビングによる配向処理が施された２枚の基板を、配向方向が互いに９０°をなすように平行に対向配置し、この対向基板間にネマチックタイプの液晶組成物を挟持させた、所謂ツイストネマチック型（ＴＮ型）のアクティブマトリックス型液晶表示素子が注目されている。このアクティブマトリックス型液晶表示素子では、クロストークのない高コントラストの表示が得られるように各画素の駆動及び制御を半導体スイッチング素子で行う方式が採用されている。その半導体スイッチング素子としては、透過型の表示が可能であり、また大面積化が容易である等の理由から、透明絶縁基板上に形成された非晶質シリコン（ａ−Ｓｉ）系の薄膜トランジスタ（ＴＦＴ）が用いられている。しかもこのａ−Ｓｉ系のＴＦＴには、活性層であるａ−Ｓｉ膜を挟んで、下層にゲート電極、上層にソース電極及びドレイン電極を配置した逆スタガード構造が多く用いられている。

　図４に、その逆スタガード構造のａ−Ｓｉ系のＴＦＴの一例を示す。このＴＦＴは、ガラス絶縁基板１の一主面上に形成されたモリブデン−タンタル膜（Ｍｏ−Ｔａ膜）からなる所定形状のゲート電極２と、このゲート電極２を覆うようにガラス絶縁基板１上に形成された酸化シリコン膜（ＳｉＯ_２膜）からなるゲート絶縁膜３と、このゲート絶縁膜３上にゲート電極２に対応して形成された膜厚０．０５μm の窒化シリコン膜４（ＳｉＮx 膜）と、このＳｉＮx 膜４上に形成された膜厚０．０５μm のａ−Ｓｉ膜からなる半導体膜５と、この半導体膜５上のチャネル領域に形成された膜厚０．３μm のＳｉＮx 膜からなるチャネル保護膜６と、上記チャネル領域以外の部分に形成された膜厚０．０５μm の燐ドープ非晶質シリコン膜（Ｐドープａ−Ｓｉ膜）からなる低抵抗半導体膜７と、この低抵抗半導体膜７上のソース領域及びドレイン領域に夫々形成されたクロム（Ｃr ）またはアルミニウム（Ａl ）等からなるソース電極８及びドレイン電極９と、上記チャネル保護膜６、ソース電極８及びドレイン電極９を覆う膜厚０．３μm のＳｉＮx 膜からなる保護膜１０とから構成されている。そのソース電極７は、ゲート絶縁膜３上に積層形成されたＩＴＯ（Indium Tin Oxide）からなる画素電極１１に接続されている。

　従来、このようなＴＦＴの製造方法として、そのＳｉＮx 膜、ａ−Ｓｉ膜、Ｐドープａ−Ｓｉ膜等を、一度に６〜８枚のガラス絶縁基板をトレイに搭載し、このトレイを搬送して連続処理するインライン式プラズマＣＶＤ装置により形成している。

　上記のように、アクティブマトリックス型液晶表示素子は、半導体スイッチング素子としてａ−Ｓｉ系のＴＦＴが用いられている。従来、このａ−Ｓｉ系のＴＦＴのＳｉＮx 膜、ａ−Ｓｉ膜、Ｐドープａ−Ｓｉ膜等は、一度に６〜８枚のガラス絶縁基板を搭載したトレイを搬送して連続処理するインライン式プラズマＣＶＤ装置により形成している。しかし、このインライン式プラズマＣＶＤ装置は、量産性には優れているが、装置が巨大で大きな設置スペースが必要である。また搬送トレイにも膜が付着し、この付着膜が剥がれてパーティクルの原因となり、歩留を低下させる。更に、装置内壁等に付着した膜の剥がれを防止するために、定期的に装置を冷却してクリーニングを行う必要があるため、装置の稼働率が低い等の問題がある。

　これに対し、半導体素子の製造分野では、トレイを用いることなく基板のみを搬送し、一つの反応室で一度に１枚の基板を処理する枚葉プロセスが主流となっている。通常この枚葉プロセスでは、成膜とプラズマエッチングによる反応室のクリーニングとを交互に周期的に行っている。

　そこで、近年、大型ガラス絶縁基板を用いるａ−Ｓｉ系のＴＦＴの製造にこの枚葉プロセスを導入する開発が進められている。この枚葉プロセスでは、処理装置が小型化でき、設置スペースを小さくすることが可能である。またトレイを用いることなく基板のみを搬送することにより、パーティクルの発生を低減できる。更に、プラズマエッチングにより反応室をクリーニングすることにより、パーティクルを低減できるばかりでなく、装置の稼働率の大幅な向上が見込まれる。

　ところで、この枚葉プロセスにおいて、パーティクルの発生を十分に抑制するためには、反応室内壁等の反応室内の全ての部分に付着した膜を十分に除去することが必要である。一般に、このような反応室のクリーニングは、弗化窒素（ＮＦ_３）等のエッチング性ガスのプラズマ放電により行われる。しかし反応室内の膜の付着は、放電電極の表面ばかりでなく、放電電極の裏側や反応室の内壁等の広範囲に及ぶため、これらを完全に除去することは困難である。例えば放電電極の間隔を広げて、縦方向の広い範囲をクリーニングしようとしても、プラズマ放電は横方向に広がらず、反応室側壁に付着した膜が取り残され、十分にクリーニングすることができない。特に、同一反応室で複数種の膜を成膜する場合は、膜種により放電の広がり方が異なり、より広範囲に膜が付着するため、益々クリーニングが困難となる。

　また、半導体素子の製造分野では、同一反応室で複数種の膜を成膜することは、殆どなく、また、基板サイズも８インチ程度と小さいため、比較的容易にクリーニングすることができる。しかし、アクティブマトリックス型液晶表示素子のＴＦＴでは、複数種の膜を積層成膜する必要があり、生産性の面からこれを同一反応室で積層成膜することが要求される。しかも基板サイズが、例えば３６０mm×４５０mmと大きいため、クリーニングは半導体素子の場合に比べて著しく困難となる。

　更に、上記のようにＮＦ_３等のエッチング性ガスのプラズマ放電により反応室のクリーニングを行うと、弗素（Ｆ）原子が反応室内に残留し、クリーニング終了後、引続き行われる成膜時にそのＦ原子が膜内に取り込まれ、膜特性を劣化させる。これを防ぐためには、クリーニング後に成膜を行う前に、反応室内の十分に広い範囲を成膜に支障のない材料でコーティングしておく必要がある。一般に、このコーティングは、反応室内に成膜ガスを供給し、この成膜ガスのプラズマ放電により行われる。この方法により反応室内の十分に広い範囲をコーティングすべく、例えば放電電極間隔を広げると、上記クリーニングの場合と同様に、プラズマ放電が横方向に広がらず、反応室側壁のコーティングが不十分となる。

　また、半導体素子の製造分野では、プラズマＣＶＤにより半導体膜やゲート絶縁膜を成膜することはなく、殆どの場合、層間の絶縁膜や保護膜の成膜に限られており、Ｆ原子による汚染の影響が軽微である。また、基板サイズも小さいため（８インチ程度）、比較的容易にコーティングすることができる。しかし、アクティブマトリックス型液晶表示素子では、ＴＦＴの特性を左右する薄膜をプラズマＣＶＤにより成膜するため、汚染に対する要求が厳しく、また、基板サイズも大きいため（例えば３６０mm×４５０mm）、コーティングは半導体素子の場合に比べて著しく困難となる。

　この発明は、上記問題点に鑑みてなされたものであり、プラズマＣＶＤ装置の反応室のクリーニング後のコーティングを、反応室内の広い範囲にわたり効率よく行うことができるＣＶＤ装置の反応室のコーティング方法を得ることを目的とする。

　プラズマＣＶＤ装置の反応室内でプラズマ放電により基体に薄膜を成膜する際に反応室内に付着した薄膜をエッチング性ガスのプラズマ放電によりクリーニングしたのち、成膜用ガスのプラズマ放電により反応室内を絶縁膜または半導体膜でコーティングする液晶表示素子のＴＦＴ生産のために使用される枚葉式ＣＶＤ装置の反応室のコーティング方法において、成膜用ガスのプラズマ放電を成膜用ガスの圧力が異なる複数段階に分けて行い、この複数段階の成膜用ガスの圧力差を０．１Torr以上、４Torr以下とした。

　また、プラズマＣＶＤ装置の反応室内でプラズマ放電により基体に薄膜を成膜する際に反応室内に付着した薄膜をエッチング性ガスのプラズマ放電によりクリーニングしたのち、成膜用ガスのプラズマ放電により反応室内を絶縁膜または半導体膜でコーティングする液晶表示素子のＴＦＴ生産のために使用される枚葉式ＣＶＤ装置の反応室のコーティング方法において、成膜用ガスのプラズマ放電を電極間隔の異なる複数段階に分けて行い、この複数段階のプラズマ放電の電極間隔差を３mm以上、４０mm以下とした。

　本発明によれば、プラズマＣＶＤ装置の反応室内でプラズマ放電により基体に薄膜を成膜する際に反応室内に付着した薄膜をエッチング性ガスのプラズマ放電によりクリーニングしたのち、成膜用ガスのプラズマ放電により反応室内を絶縁膜または半導体膜でコーティングする液晶表示素子のＴＦＴ生産のために使用される枚葉式ＣＶＤ装置の反応室のコーティング方法において、成膜用ガスのプラズマ放電を成膜用ガスの圧力が異なる複数段階に分けて行い、この複数段階の成膜用ガスの圧力差を０．１Torr以上、４Torr以下とするか、あるいは成膜用ガスのプラズマ放電を電極間隔の異なる複数段階に分けて行い、この複数段階のプラズマ放電の電極間隔差を３mm以上、４０mm以下とすると、その成膜用ガスの圧力あるいは電極間隔の相違により、プラズマ放電の広がり方が変化し、反応室内の広い範囲にわたり、コーティングを効率よく行うことができる。

　以下、図面を参照してこの発明を実施例に基づいて説明する。

　はじめに、図４に示したａ−Ｓｉ系のＴＦＴの製造方法について説明する。図３（ａ）に示すように、まずガラス絶縁基板１の一主面上にスパッター法によりＭｏ−Ｔａからなる金属膜を成膜し、フォトリソグラフィ法により所定形状のゲート電極２を形成する。次に、このゲート電極２の形成されたガラス絶縁基板１を４００℃に加熱し、常圧熱ＣＶＤ法により、同（ｂ）に示すように、上記ゲート電極２を覆うようにガラス絶縁基板１上に膜厚０．３μm のＳｉＯ_２膜からなるゲート絶縁膜３を形成する。

　次に、後述する枚葉式プラズマＣＶＤ装置により、上記ゲート電極２及びゲート絶縁膜３の形成されたガラス絶縁基板１を３５０℃に加熱して、同一反応室で、同（ｃ）に示すように、ゲート絶縁膜３上に順次膜厚０．０５μm のＳｉＮx 膜２０、膜厚０．０５μm のａ−Ｓｉ膜２１、膜厚０．３μm のＳｉＮx 膜２２を積層成膜する。

　そして、フォトリソグラフィ法により、上記ＳｉＮx 膜２２のゲート電極２に対応する位置に所定パターンのレジストを形成し、弗化水素酸（ＨＦ）を主成分とするエッチング溶液により加工して、同（ｄ）に示すように、チャネル保護膜６を形成する。

　次に、プラズマＣＶＤ装置により、同（ｅ）に示すように、上記チャネル保護膜６等の形成されたガラス絶縁基板１上にＰドープａ−Ｓｉ膜２３を成膜する。そして、フォトリソグラフィ法により、このＰドープａ−Ｓｉ膜２３、その下層のａ−Ｓｉ膜２１及びＳｉＮx 膜２０を、同（ｆ）に示すように、所定形状の低抵抗半導体膜７、半導体膜５及びＳｉＮx 膜４に加工して、チャネル領域、ソース領域及びドレイン領域を得る。更に、スパッター法によりＩＴＯからなる透明導電膜を成膜し、この透明導電膜をフォトリソグラフィ法により加工して、上記フォトリソグラフィ法により露出したゲート絶縁膜３上の所定位置に画素電極１１を形成する。

　次に、上記画素電極１１等の形成されたガラス絶縁基板１上に、スパッター法によりＣr またはＡl 等からなる金属膜を成膜する。そして、この金属膜をフォトリソグラフィ法により加工して、同（ｇ）に示すように、ソース領域に画素電極１１に接続されたソース電極８を形成するとともに、ドレイン領域にドレイン電極９を形成する。その後、上記ソース電極８、ドレイン電極９等の形成されたガラス絶縁基板１上にプラズマＣＶＤ法により膜厚０．３μm のＳｉＮx 膜を成膜し、このＳｉＮx 膜をフォトリソグラフィ法により加工して、同（ｈ）に示すように、ソース電極８、ドレイン電極９及びチャネル保護膜６を覆う絶縁保護膜１０を形成する。

　図１に、上記ゲート絶縁膜上のＳｉＮx 膜４を形成するためのＳｉＮx 膜２０、半導体膜５を形成するためのａ−Ｓｉ膜２１、チャネル保護膜６を形成するためのＳｉＮx 膜２２の成膜に用いられる枚葉式プラズマＣＶＤ装置の一例を示す。この枚葉式プラズマＣＶＤ装置は、中央にガラス絶縁基板を搬送する搬送機構が設けられた共通室２５を備え、この共通室２５を取囲むように、その周りに４つの成膜を行う反応室２６〜２９と１つの加熱室３０と２つの搬出入室３１，３２とが配置されている。

　その各反応室２６〜２９内には、図２に示すように、高周波電源３４に接続された高周波電極３５及び接地電極３６が対向して配置されている。この接地電極３６は、昇降装置３７により駆動され、高周波電極３５との間隔を任意に変えることができるようになっている。なお、成膜に供せられるガラス絶縁基板１は、この接地電極３６の高周波電極３５との対向面に固定される。またこの接地電極３６には、固定されたガラス絶縁基板１を所定温度に加熱するヒーター３８が設けられている。また、各反応室２６〜２９には、シラン（ＳｉＨ_４）、水素（Ｈ_２）、アンモニヤガス（ＮＨ_３）、窒素（Ｎ_２）、フォスフィン（ＰＨ_３）、弗化窒素（ＮＨ_３）、アルゴン（Ａr ）等の成膜、またはクリーニング用のエッチング性ガスを供給するガス供給装置３９、及び反応室２６〜２９内を排気するためのドライポンプ等からなる排気装置４０が付設されている。一方、共通室２５、加熱室３０及び搬出入室３１，３２には、夫々Ｎ_２ガスを供給するガス供給装置及び排気装置が付設されている。

　この枚葉式プラズマＣＶＤ装置による上記ゲート絶縁膜上のＳｉＮx 膜４を形成するためのＳｉＮx 膜２０、半導体膜５を形成するためのａ−Ｓｉ膜２１、チャネル保護膜６を形成するためのＳｉＮx 膜２２の積層成膜は、ガラス絶縁基板１をいずれか一方の搬出入室３１または３２に搬入し、共通室２５を経て加熱室３０に搬入して加熱する。約３０分加熱したのち、再び共通室２５を経て、例えば反応室２６に搬送する。そして、この反応室２６の接地電極３６上でガラス絶縁基板を３３０℃に加熱して、順次膜厚０．０５μm のＳｉＮx 膜及び膜厚０．０５μm のａ−Ｓｉ膜、膜厚０．３μm のＳｉＮx 膜を積層成膜する。次に、このＳｉＮx 膜及びａ−Ｓｉ膜の積層成膜されたガラス絶縁基板１を、共通室２５を経て、いずれか一方の搬出入室３１または３２に搬出することにより行われる。

　なお、この枚葉式プラズマＣＶＤ装置では、上記反応室２６以外の反応室２７〜２９も、同様にＳｉＮx 膜およびａ−Ｓｉ膜の積層成膜に使用され、４つの反応室２６〜２９において、並列的にガラス絶縁基板にＳｉＮx 膜及びａ−Ｓｉ膜を積層成膜する。

　この枚葉式プラズマＣＶＤ装置では、各反応室２６〜２９において、例えば６枚のガラス絶縁基板を連続的に成膜したのちにクリーニングが行われる。このクリーニングは、夫々反応室２６〜２９から成膜を終了したガラス絶縁基板を搬出したのち、ガス供給装置３８からＮＦ_３、Ａｒ等のエッチング性ガスを供給し、高周波電極３５と対向する接地電極３６との間にプラズマ放電を発生させて、反応室２６〜２９内に付着したＳｉＮx 膜やａ−Ｓｉ膜等の薄膜をエッチングすることにより行われる。上記エッチング性ガスとして導入されるＡr は、プラズマ放電を安定化し、プラズマ放電の電子密度を高めて、ＮＦ_３の分解効率を向上させる。

　次いで、上記クリーニングされた反応室２６〜２９内に成膜ガスを供給し、高周波電極３５と対向する接地電極３６との間にプラズマ放電を発生させて、反応室２６〜２９の内壁等にＳｉＮx 膜またはａ−Ｓｉ膜等の絶縁膜、または半導体膜をコーティングする。

　なお、上記４つの反応室２６〜２９のクリーニング及びコーティングは、所定枚数の成膜が行われた反応室について選択的に行われ、複数の反応室を同時にクリーニングあるいはコーティングすることもある。

　以下、上述した各反応室のクリーニング方法及びコーティング方法について詳細に説明する。

　クリーニング方法−その１．
　反応室から成膜を終了したガラス絶縁基板を搬出したのち、表１に示すように２段階に分けてクリーニングを行う。　

　即ち、この例では、昇降装置３７により接地電極３６を駆動して、高周波電極３５と接地電極３６との間隔を３５mmと広い間隔に設定する。そして、ガス供給装置３９から反応室にＮＦ_３を５００sccm、Ａｒを１００sccmの流量で供給して、反応室内のガス圧力を１．０Torrにし、高周波電極３５に１５００Ｗの高周波電力を供給して、電極３５，３６間にエッチング性ガスのプラズマ放電を発生させて、第１段階のクリーニングを行う。次いでガス供給装置３９から反応室に同じくＮＦ_３を５００sccm、Ａｒを１００sccmの流量で供給して、反応室内のガス圧力を０．１Torrにし、高周波電極３５に１５００Ｗの高周波パワーを供給して、電極３５，３６間にエッチング性ガスのプラズマ放電を発生させ、第２段階のクリーニングを行う。

　このように反応室のクリーニングを、ガス圧力が相対的に高い圧力と低い圧力との２段階に分けて行うと、相対的に高い圧力で行うときは、その高いガス圧力によりプラズマ放電は電極３５，３６の中央部に寄り、主として電極３５，３６に付着した膜を効率よく除去する。これに対し、相対的に低い圧力で行うときは、その低いガス圧力によりプラズマ放電が広がり、反応室側壁に付着した膜を効率よく除去する。その結果、このようにエッチング性ガス圧力の異なる２段階のクリーニングを行うと、反応室内の広い範囲に付着したＳｉＮx 膜やａ−Ｓi 膜等の薄膜を短時間に効率よく除去することができる。

　なお、上記実施例では、相対的に高い圧力を１．０Torr、低い圧力を０．１Torrとしたが、このクリーニングするときのエッチング性ガスの圧力差は、０．３Torr以上、２Torr以下の範囲で最も良好な結果が得られる。

　また、上記実施例では、ガス圧力の異なる２段階に分けてクリーニングする場合について説明したが、クリーニングをガス圧力の異なる２段階以上に分けて行うことは任意である。

　なおまた、上記反応室のクリーニングは、相対的に高い圧力のときも、また、相対的に低い圧力のときも、できるだけ電極間隔を広げてプラズマ放電を発生させることにより、反応室内の広い範囲をクリーニングすることができる。また、このような条件の下で、エッチング性ガスの圧力や電極間隔等を適宜変え、プラズマ放電の広がりを調整してクリーニングすることは任意である。

　クリーニング方法−その２．
　反応室から成膜を終了したガラス絶縁基板を搬出したのち、表２に示すように２段階に分けてクリーニングを行う。　

　即ち、この例では、ガス供給装置３９から反応室にＮＦ_３を５００sccm、Ａｒを１００sccmの流量で供給して、反応室内のガス圧力を２．０Torrにする。そして、昇降装置３７により接地電極３６を駆動して、高周波電極３５と接地電極３６との間隔を４０mmに設定し、高周波電極３５に１５００Ｗの高周波パワーを供給して、電極３５，３６間にエッチング性ガスのプラズマ放電を発生させて、第１段階のクリーニングを行う。次いで、同じガス圧力で高周波電極３５と接地電極３６との間隔を２０mmに設定し、高周波電極３５に同じく１５００Ｗの高周波パワーを供給して、電極３５，３６間にエッチング性ガスのプラズマ放電を発生させ、第２段階のクリーニングを行う。

　このように反応室のクリーニングを、相対的に電極間隔が広い場合と、狭い場合との２段階に分けて行うと、相対的に電極間隔が広い場合は、プラズマ放電が電極３５，３６の中央部に寄り、主として電極３５，３６に付着した膜を効率よく除去する。これに対し、相対的に電極間隔が狭い場合は、プラズマ放電が広がり、反応室側壁等に付着した膜を効率よく除去する。その結果、このように電極間隔を異なる２段階に分けてクリーニングすると、反応室内の広い範囲に付着したＳｉＮx 膜やａ−Ｓi 膜等の薄膜を短時間に効率よく除去することができる。

　なお、上記実施例では、電極間隔を広い場合４０mm、狭い場合２０mmとして、２段階に分けてクリーニングしたが、このクリーニングするときの電極間隔の差は、５mm以上、３５mm以下の範囲で最も良好な結果が得られる。

　また、上記実施例では、電極間隔の異なる２段階に分けてクリーニングする場合について説明したが、電極間隔の異なる２段階以上に分けて行うことは任意である。

　コーティング方法−その１．
　クリーニング終了後、表３に示すように、２段階に分けてコーティングを行う。

　即ち、昇降装置３７により接地電極３６を駆動して、高周波電極３５と接地電極３６との間隔を３５mmと、広い間隔に設定する。そして、ガス供給装置３９から反応室にＳｉＨ_４を４００sccm、ＮＨ_３を２０００sccm、Ｎ_２を３０００sccmの流量で供給して、反応室内のガス圧力を２．０Torrにし、高周波電極３５に１５００Ｗの高周波パワーを供給して、電極３５，３６間に成膜用ガスのプラズマ放電を発生させて、第１段階のコーティングを行う。次いで、ガス供給装置３９から反応室に同じくＳｉＨ_４を４００sccm、ＮＨ_３を２０００sccm、Ｎ_２を３０００sccmの流量で供給して反応室内のガス圧力を０．５Torrにし、高周波電極３５に１５００Ｗの高周波パワーを供給して、電極３５，３６間に成膜用ガスのプラズマ放電を発生させ、第２段階のコーティングを行う。

　このように、反応室のコーティングをガス圧力を相対的に高い圧力と低い圧力との２段階に分けて行うと、相対的に高い圧力で行うときは、その高いガス圧力によりプラズマ放電は、電極３５，３６の中央部に寄り、主として電極３５，３６を効率よく成膜する。一方、相対的に低い圧力で行うときは、その低いガス圧力によりプラズマ放電が広がり、反応室側壁等を効率よく成膜する。その結果、このように成膜用ガス圧力の異なる２段階でコーティングを行うと、反応室内の広い範囲をＳｉＮx 膜でコーティングすることができる。

　なお、上記実施例では、相対的に高い圧力を２．０Torr、低い圧力を０．５Torrとしたが、このコーティングするときの成膜用ガスの圧力差は、０．３Torr以上、２Torr以下の範囲で最も良好な結果が得られる。

　また、上記実施例では、２段階に分けてコーティングする場合について説明したが、ガス圧力の異なる２段階以上に分けて行うことは任意である。

　なおまた、上記反応室のコーティングは、相対的に高い圧力のときも、相対的に低い圧力のときも、できるだけ電極間隔を広げてプラズマ放電を発生させることにより、反応室内の広い範囲をコーティングすることができる。また、このような条件の下で、成膜用ガスの圧力や電極間隔等を適宜変え、プラズマ放電の広がりを調整してコーティングすることは任意である。

　なお、上記実施例では、ＳｉＮx 膜からなる絶縁膜をコーティングする場合について説明したが、例えばａ−Ｓｉ膜からなる半導体膜も同様にコーティングすることができる。

　コーティング方法−その２．
　クリーニング終了後、表４に示すように、２段階に分けてコーティングを行う。

　即ち、この例では、ガス供給装置３９から反応室にＳｉＨ_４を４００sccm、ＮＨ_３を２０００sccm、Ｎ_２を３０００sccmの流量で供給して、反応室内のガス圧力を０．８０Torrにする。そして、昇降装置３７により接地電極３６を駆動して、高周波電極３５と接地電極３６との間隔を４０mmに設定し、高周波電極３５に１５００Ｗの高周波パワーを供給して、電極３５，３６間に成膜用ガスのプラズマ放電を発生させ、第１段階のクリーニングを行う。次いで、同じガス圧力で、高周波電極３５と接地電極３６との間隔を２０mmに設定し、高周波電極３５に同じく１５００Ｗの高周波パワーを供給して、電極３５，３６間に成膜用ガスのプラズマ放電を発生させ、第２段階のクリーニングを行う。

　このように、反応室のコーティングを相対的に電極間隔が広い場合と、狭い場合との２段階に分けて行うと、相対的に電極間隔が広い場合は、プラズマ放電が電極３５，３６の中央部に寄り、主として電極３５，３６を効率よく成膜する。これに対し、相対的に電極間隔が狭い場合は、プラズマ放電が広がり反応室側壁等を効率よく成膜する。その結果、このように電極間隔を異なる２段階に分けてコーティングすると、反応室内の広い範囲にＳｉＮx 膜からなる薄膜を短時間に効率よくコーティングすることができる。

　なお、上記実施例では、電極間隔を広い場合４０mm、狭い場合２０mmとして、２段階に分けてコーティングしたが、このコーティングするときの電極間隔の差は、５mm以上、３５mm以下の範囲で最も良好な結果が得られる。

　また、上記実施例では、電極間隔の異なる２段階に分けてコーティングする場合について説明したが、コーティングを電極間隔の異なる２段階以上に分けて行うことは任意である。

　なお、上記実施例では、アクティブマトリックス型液晶表示素子のスイッチング素子として用いられる薄膜トランジスタの製造に用いられるＣＶＤ装置の反応室のクリーニング及びコーティングについて説明したが、この発明は、ａ−Ｓｉ系の密着センサーの薄膜形成に用いられるＣＶＤ装置の反応室のクリーニング及びコーティングにも適用可能である。

この発明の一実施例に係る枚葉式プラズマＣＶＤ装置の構成を示す図である。その反応室の構成を示す図である。図３（ａ）乃至（ｈ）は、夫々この発明の一実施例に係るアクティブマトリックス型液晶表示装置のＴＦＴの製造方法を説明するための図である。アクティブマトリックス型液晶表示装置のａ−Ｓｉ系のＴＦＴの構造を示す図である。

符号の説明

　１：ガラス絶縁基板
　２０：窒化シリコン膜
　２１：非晶質シリコン膜
　２２：窒化シリコン膜
　２６〜２９：反応室
　３５：高周波電極
　３６：接地電極
　３７：昇降装置
　３９：ガス供給装置

Claims

　プラズマＣＶＤ装置の反応室内でプラズマ放電により基体に薄膜を成膜する際に上記反応室内に付着した薄膜をエッチング性ガスのプラズマ放電によりクリーニングしたのち、成膜用ガスのプラズマ放電により上記反応室内を絶縁膜または半導体膜でコーティングする液晶表示素子のＴＦＴ生産のために使用される枚葉式ＣＶＤ装置の反応室のコーティング方法において、
　上記成膜用ガスのプラズマ放電を成膜用ガスの圧力が異なる複数段階に分けて行い、この複数段階の成膜用ガスの圧力差を０．１Torr以上、４Torr以下としたことを特徴とするＣＶＤ装置の反応室のコーティング方法。
　プラズマＣＶＤ装置の反応室内でプラズマ放電により基体に薄膜を成膜する際に上記反応室内に付着した薄膜をエッチング性ガスのプラズマ放電によりクリーニングしたのち、成膜用ガスのプラズマ放電により上記反応室内を絶縁膜または半導体膜でコーティングする液晶表示素子のＴＦＴ生産のために使用される枚葉式ＣＶＤ装置の反応室のコーティング方法において、
　上記成膜用ガスのプラズマ放電を電極間隔の異なる複数段階に分けて行い、この複数段階のプラズマ放電の電極間隔差を３mm以上、４０mm以下としたことを特徴とするＣＶＤ装置の反応室のコーティング方法。
　上記反応室内に付着した薄膜がＳｉＮｘ膜またはａ−Ｓｉ膜であることを特徴とする請求項１または請求項２記載のＣＶＤ装置の反応室のコーティング方法。