JP2004111529A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2004111529A JP2004111529A JP2002270148A JP2002270148A JP2004111529A JP 2004111529 A JP2004111529 A JP 2004111529A JP 2002270148 A JP2002270148 A JP 2002270148A JP 2002270148 A JP2002270148 A JP 2002270148A JP 2004111529 A JP2004111529 A JP 2004111529A
- Authority
- JP
- Japan
- Prior art keywords
- contact hole
- type impurity
- semiconductor device
- opening
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 111
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 52
- 239000012535 impurity Substances 0.000 claims abstract description 137
- 238000002513 implantation Methods 0.000 claims description 36
- 238000000034 method Methods 0.000 claims description 27
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 16
- 229910052710 silicon Inorganic materials 0.000 abstract description 16
- 239000010703 silicon Substances 0.000 abstract description 16
- 238000000206 photolithography Methods 0.000 abstract description 7
- 238000000576 coating method Methods 0.000 abstract description 3
- 239000011248 coating agent Substances 0.000 abstract 1
- 229920002120 photoresistant polymer Polymers 0.000 description 16
- 230000000694 effects Effects 0.000 description 8
- 238000010586 diagram Methods 0.000 description 6
- 230000015572 biosynthetic process Effects 0.000 description 5
- 238000002955 isolation Methods 0.000 description 5
- 239000007943 implant Substances 0.000 description 4
- 238000007796 conventional method Methods 0.000 description 3
- 238000001312 dry etching Methods 0.000 description 3
- 238000002347 injection Methods 0.000 description 3
- 239000007924 injection Substances 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 229920005591 polysilicon Polymers 0.000 description 3
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B99/00—Subject matter not provided for in other groups of this subclass
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
- H01L21/26586—Bombardment with radiation with high-energy radiation producing ion implantation characterised by the angle between the ion beam and the crystal planes or the main crystal surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
- H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
- H10B12/48—Data lines or contacts therefor
- H10B12/485—Bit line contacts
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/03—Making the capacitor or connections thereto
- H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
- H10B12/0335—Making a connection between the transistor and the capacitor, e.g. plug
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/914—Doping
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/942—Masking
- Y10S438/944—Shadow
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- High Energy & Nuclear Physics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Health & Medical Sciences (AREA)
- Toxicology (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Electrodes Of Semiconductors (AREA)
- Semiconductor Memories (AREA)
Abstract
【課題】導電型の異なる不純物領域をコンタクトホールを用いて形成する場合において、フォトリソグラフィ技術を用いた被覆処理工程を不要とする、半導体装置の製造方法を提供する。
【解決手段】略円柱状のコンタクトホール５１ａの上端部の開口直径をＳ１、略円柱状のコンタクトホール５２ａの上端部の開口直径をＴ１、シリコン絶縁層１１の膜厚さをｈとした場合、以下の条件式１を満足するように、コンタクトホール５１ａおよびコンタクトホール５２ａが形成される。Ｔ１／ｈ＜ｔａｎθ１＜Ｓ１／ｈ（式１）。
【選択図】 図２
【解決手段】略円柱状のコンタクトホール５１ａの上端部の開口直径をＳ１、略円柱状のコンタクトホール５２ａの上端部の開口直径をＴ１、シリコン絶縁層１１の膜厚さをｈとした場合、以下の条件式１を満足するように、コンタクトホール５１ａおよびコンタクトホール５２ａが形成される。Ｔ１／ｈ＜ｔａｎθ１＜Ｓ１／ｈ（式１）。
【選択図】 図２
Description
【０００１】
【発明の属する技術分野】
この発明は、半導体装置の製造方法に関し、より特定的には、配線構造に用いられる不純物領域を備える半導体装置の製造方法に関する。
【０００２】
【従来の技術】
以下、図１２〜図１４を参照して、一般的なＤＲＡＭ（Ｄｙｎａｍｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）に適用される配線構造の不純物領域の形成について述べる。
【０００３】
まず、図１２を参照して、半導体層（半導体基板を含む）１０の表面に、素子分離領域１２が設けられ活性領域が規定されている。この活性領域には不純物が導入された、ｎ型不純物領域２１と、ｐ型不純物領域２２とが設けられている。半導体層１０の表面には、ｎ型不純物領域２１に通じるコンタクトホール５１ａと、ｐ型不純物領域２２に通じるコンタクトホール５２ａが設けられたシリコン絶縁層１１が設けられている。
【０００４】
コンタクトホール５１ａ内には、ｎ型不純物領域２１に電気的に接続されるコンタクトプラグ５１が設けられ、コンタクトホール５２ａ内には、ｐ型不純物領域２２に電気的に接続されるコンタクトプラグ５２が設けられている。ｎ型不純物領域２１内には、コンタクトプラグ５１との接触抵抗を下げるためのｎ＋型不純物領域２１ａが形成され、ｐ型不純物領域２２内には、コンタクトプラグ５２との接触抵抗を下げるためのｐ＋型不純物領域２２ａが形成されている。
【０００５】
次に、上記構造からなる半導体装置の製造方法の概略について説明する。図１３を参照して、半導体層１０の表面の所定領域に、素子分離領域１２を形成する。その後、半導体層１０の活性領域に、ｎ型不純物領域２１およびｐ型不純物領域２２を不純物注入により形成する。
【０００６】
次に、半導体層１０の表面にシリコン絶縁層１１を形成する。その後、このシリコン絶縁層１１の上に、フォトリソグラフィ技術を用いて所定の開口パターンを有するフォトレジスト膜をマスクにし、ＲＩＥ（Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎｇ）法等のドライエッチングを用いて、シリコン絶縁層１１に、ｎ型不純物領域２１およびｐ型不純物領域２２に通じるコンタクトホール５１ａ，５２ａを形成する。
【０００７】
次に、コンタクトホール５１ａをレジスト膜１４で覆い、コンタクトホール５２ａを通じて、半導体層１０の表面にＢ，ＢＦ２等のｐ型不純物を注入して、ｐ＋型不純物領域２２ａを形成する。
【０００８】
次に、図１４を参照して、レジスト膜１４を除去した後、コンタクトホール５２ａを新たなレジスト膜１４で覆い、コンタクトホール５１ａを通じて、半導体層１０の表面にＰ，Ａｓ等のｎ型不純物を注入して、ｎ＋型不純物領域２１ａを形成する。
【０００９】
その後、コンタクトホール５１ａ，５２ａ内に、それぞれｎ＋型不純物領域２１ａおよびｐ＋型不純物領域２２ａに電気的に接続される、ポリシリコン等からなるコンタクトプラグ５１，５２を埋め込み形成する。
【００１０】
なお、上述した素子分離領域１２は、熱酸化膜および酸化膜の埋め込み法などで形成した分離領域である。また、シリコン絶縁層１１は、減圧および常圧ＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法を用いて堆積したＴＥＯＳ（Ｔｅｔｒａ Ｅｔｙｌｅ Ｏｒｔｈｏ Ｓｉｌｉｃａｔｅ）酸化膜や窒化膜等の絶縁膜、あるいは、それらを重ね合わせた膜であり、膜厚は、５０ｎｍ〜１０００ｎｍ程度である。
【００１１】
【発明が課題しようとする課題】
ここで、上記製造方法においては、コンタクト抵抗低減のために不純物領域がコンタクトホールを用いて形成されている。しかし、導電型の異なるｎ＋型不純物領域２１ａおよびｐ＋型不純物領域２２ａを形成するために、それぞれの半導体層１０への不純物注入工程において、他方のコンタクトホールをレジスト膜で覆うためのフォトリソグラフィ技術を用いた被覆処理工程が必要となる。このため、半導体装置の製造工程の増大化、製造コストの増大を招いている。
【００１２】
したがって、この発明は、上記課題を解決するためになされたものであり、導電型の異なる不純物領域をコンタクトホールを用いて形成する場合において、フォトリソグラフィ技術を用いた被覆処理工程を不要とする、半導体装置の製造方法を提供することを目的とする。
【００１３】
【課題を解決するための手投】
この発明に基づいた半導体装置の製造方法においては、半導体層に、第１導電型不純物領域および第２導電型不純物領域を備える半導体装置の製造方法であって、上記半導体層上に、不純物の上記半導体層の垂線に対する打ち込み角度に対して、半導体層の表面を露出する上端部の開口形状を有する第１コンタクトホール、および上記打ち込み角度に対して、半導体層の表面を遮る上端部の開口形状を有する第２コンタクトホールを備える絶縁層を形成する工程と、上記絶縁層をマスクにして、上記打ち込み角度により上記半導体層に第１導電型の不純物を打ち込み、上記第１コンタクトホールによって露出された上記半導体層の表面にのみ上記第１導電型不純物領域を形成する工程と、上記絶縁層の上記第２コンタクトホールを用いて、上記第２コンタクトホールによって露出された上記半導体層の表面にのみ上記第２導電型不純物領域を形成する工程とを備える。
【００１４】
上記半導体装置の製造方法によれば、異なる導電型の第１および第２不純物領域を、異なる開口形状を有するコンタクトホールを用いて形成する場合において、一方の不純物の半導体層の垂線に対する打ち込み角度に対して、第１コンタクトホールにおいては、半導体層の表面が露出されるため、不純物を注入することが可能となり、他方のコンタクトホールにおいては、半導体層の表面が遮られ、不純物は注入されない。
【００１５】
その結果、従来必要とされていた、所定領域に不純物を打ち込む場合に、他の領域への不純物の注入を避けるためのフォトレジストの形成を不要としている。その結果、半導体装置の製造工程の簡素化、製造コストの低減を図ることが可能となる。
【００１６】
また、上記半導体装置の製造方法において好ましくは、上記第１コンタクトホールおよび上記第２コンタクトホールの上端部の開口形状は略円形状であり、上記第１コンタクトホールの開口直径をＳ、上記第２コンタクトホールの開口直径をＴ、上記絶縁層の膜厚さをｈとした場合、上記打ち込み角度θは、Ｔ／ｈ＜ｔａｎθ＜Ｓ／ｈの条件式を満足するように決定される。
【００１７】
このように、不純物の打ち込み角度を設定することにより、第１コンタクトホールでの不純物の注入を可能とする一方で、第２コンタクトホールでの不純物の注入を遮り、不純物の注入時における第２コンタクトホールを覆うためのフォトレジストの形成を不要とする。
【００１８】
また、上記半導体装置の製造方法において好ましくは、上記第１コンタクトホールの上端部の開口形状は楕円形状であり、上記第２コンタクトホールの上端部の開口形状は円形状であり、上記第１コンタクトホールの長辺寸法をＳ、上記第２コンタクトホールの開口直径をＴ、上記絶縁層の膜厚さをｈとした場合、上記打ち込み角度θは、Ｔ／ｈ＜ｔａｎθ＜Ｓ／ｈの条件式を満足するように決定され、上記第１導電型不純物を打ち込みは、上記長辺寸法方向に沿って行なわれる。
【００１９】
上述したように、コンタクトホールの上端部の開口形状が円形状だけでなく、楕円形状の場合であっても、第１コンタクトホールでの不純物の注入を可能とする一方で、第２コンタクトホールでの不純物の注入を遮り、不純物の注入時における第２コンタクトホールを覆うためのフォトレジストの形成を不要とする。
【００２０】
また、上記半導体装置の製造方法において好ましくは、上記第１コンタクトホールおよび上記第２コンタクトホールの上端部の開口形状は楕円形状であり、上記第１コンタクトホールの長辺方向と上記第２コンタクトホールの長辺方向とは直交するように設けられる。
【００２１】
上記第１コンタクトホールの長辺寸法をＳ３、上記第２コンタクトホールの短辺寸法をＴ３、上記絶縁層の膜厚さをｈとした場合、上記打ち込み角度θａは、Ｔ３／ｈ＜ｔａｎθａ＜Ｓ３／ｈの条件式を満足するように決定され、上記第１導電型不純物の打ち込みは、上記第１コンタクトホールの長辺寸法方向に沿って行なわれる。
【００２２】
また、上記第１コンタクトホールの短辺寸法をＴ４、上記第２コンタクトホールの長辺寸法をＴ４、上記絶縁層の膜厚さをｈとした場合、上記打ち込み角度θｂは、Ｔ４／ｈ＜ｔａｎθｂ＜Ｓ４／ｈの条件式を満足するように決定され、上記第２導電型不純物の打ち込みは、上記第２コンタクトホールの長辺寸法方向に沿って行なわれる。
【００２３】
このように、長辺寸法方向が相互に直交する第１および第２コンタクトホールを用いることにより、一方の領域への不純物の打ち込み時には、他方の領域への不純物の打ち込みが遮られることになる。その結果、異なる不純物領域への異なる不純物の注入を避けるためのフォトレジストの形成を一切不要とする。その結果、半導体装置の製造工程のさらなる簡素化、製造コストのさらなる低減を図ることを可能としている。
【００２４】
また、上記半導体装置の製造方法において好ましくは、上記第１導電型不純物領域は、ｐ型またはｎ型の不純物のいずれか一方であり、上記第２導電型不純物領域は、ｐ型またはｎ型の不純物のいずれか他方である。
【００２５】
【発明の実施の形態】
以下、本発明に基づいた各実施の形態における半導体装置およびその製造方法について、図を参照しながら説明する。なお、本発明の特徴は、コンタクト抵抗低減のための異なる導電型の不純物領域を、異なる開口形状を有するコンタクトホールを用いて形成する点にある。したがって、上述した従来の技術の構造と同一または相当部分については、同一の参照番号を付し、重複する説明は繰返さないものとする。
【００２６】
（実施の形態１）
図１〜図４を参照して、実施の形態１における半導体装置およびその製造方法について説明する。なお、図１は本実施の形態における半導体装置の構造を示す断面図であり、図２〜図４は本実施の形態における半導体装置の製造工程を示す第１〜第３工程断面図である。
【００２７】
（半導体装置の構造）
まず、図１を参照して、本実施の形態における半導体装置の構造は、ｎ＋型の不純物領域２１ａに通じる円柱状のコンタクトプラグ５１と、ｐ＋型の不純物領域２２ａに通じる円柱状のコンタクトプラグ５２とを備えている。ここで、従来の技術においては、コンタクトプラグ５１が形成されるコンタクトホール５１ａと、コンタクトプラグ５２が形成されるコンタクトホール５２ａとは同じ開口形状に形成されていたが、本実施の形態においては、コンタクトホール５１ａの上端部の開口直径が、コンタクトホール５２ａの上端部の開口直径よりも大きくなるように形成されている。
【００２８】
具体的には、略円柱状のコンタクトホール５１ａの上端部の開口直径をＳ１、略円柱状のコンタクトホール５２ａの上端部の開口直径をＴ１、シリコン絶縁層１１の膜厚さをｈとした場合、以下の条件（式１）を満足するように、コンタクトホール５１ａおよびコンタクトホール５２ａが形成されている。
【００２９】
Ｔ１／ｈ＜ｔａｎθ１＜Ｓ１／ｈ・・・（式１）
なお、θ１は、後に説明する不純物の打ち込み角度を示し、具体的には、半導体層の表面の垂線に対する傾斜角度を示す。
【００３０】
（半導体装置の製造方法）
次に、上記構造からなる半導体装置の製造方法について図２〜図４を参照して説明する。なお、半導体層１０の表面に、ｎ型不純物領域２１およびｐ型不純物領域２２を形成するまでの工程は、従来の技術と同様であるため、重複する説明は繰返さないものとする。
【００３１】
図２を参照して、半導体層１０の表面に膜厚さｈのシリコン絶縁層１１を形成する。その後、シリコン絶縁層１１に、ｎ型不純物領域２１に通じる上端部の開口直径Ｓ１を有する円柱状のコンタクトホール５１ａ、および、ｐ型不純物領域２２に通じる上端部の開口直径Ｔ１を有する円柱状のコンタクトホール５２ａを形成する。
【００３２】
各コンタクトホールの開口方法としては、フォトリソグラフィ技術を用いて、コンタクトホール５１ａおよびコンタクトホール５２ａのそれぞれの開口直径に対応する開口パターンを有するフォトレジスト膜をマスクにして、従来と同様にＲＩＥ法等のドライエッチングを用いて行なう。ｈ、Ｓ１およびＴ１の寸法は、上記式１を満足するものとする。なお、各寸法の一例としては、Ｓ１が約０．２０μｍ、Ｔ１が約０．１０μｍ、ｈが約１０００ｎｍである。
【００３３】
次に、図３を参照して、コンタクトホール５１ａを覆うようにフォトレジスト膜１４を形成する。その後、コンタクトプラグ５２とのコンタクト抵抗の低減を図るため、フォトレジスト膜１４をマスクにして、半導体層１０にＢ，ＢＦ２等のｐ型不純物を注入して、ｐ＋型不純物領域２２ａを形成する。
【００３４】
次に、図４を参照して、フォトレジスト膜１４を除去した後、コンタクトプラグ５１とのコンタクト抵抗の低減を図るため、Ｐ，Ａｓ等のｎ型不純物を、半導体層１の表面の垂線に対してθ１傾斜させた角度で、半導体層１の全面に注入する。θ１の角度としては、上記式１との関係から、一例として、約６度〜約１１度程度となる。
【００３５】
このとき、上記式１で示した条件から、コンタクトホール５１ａは、打ち込み角度θ１に対して、半導体層１０の表面を露出する上端部の開口形状を有することとなり、露出する半導体層１０のすべての領域にＰ，Ａｓ等のｎ型不純物が、注入される。しかし、コンタクトホール５２ａにおいては、打ち込み角度θ１に対して、半導体層１０の表面を遮る上端部の開口形状を有することとなる。すなわち、ｎ型不純物の打ち込み角度θ１においては、シリコン絶縁層１１の上面およびコンタクトホール５２ａの側壁が障害となり、半導体層１０の表面に到達することはできない。したがって、コンタクトホール５２ａ側においては、ｎ型不純物は半導体層１０には注入されない。
【００３６】
その後、従来の技術と同様に、コンタクトホール５１ａ，５２ａ内に、それぞれｎ＋型不純物領域２１ａおよびｐ＋型不純物領域２２ａに電気的に接続される、ポリシリコン等からなるコンタクトプラグ５１，５２を埋め込み形成する。
【００３７】
（作用・効果）
以上、本実施の形態における半導体装置およびその製造方法においては、コンタクト抵抗低減のための異なる導電型の不純物領域２１ａ，２２ａを、異なる開口直径を有するコンタクトホールを用いて形成する場合において、上記式１の条件を具備するように、ｎ型不純物を打ち込むことで、ｐ＋型不純物領域２２ａへのｎ型不純物の注入を避けるためのフォトレジストの形成を不要としている。
【００３８】
つまり、一方の不純物の半導体層の垂線に対する打ち込み角度に対して、第１コンタクトホールにおいては、半導体層の表面が露出されるため、不純物を注入することが可能となり、他方のコンタクトホールにおいては、半導体層の表面が遮られ、不純物は注入されない。
【００３９】
その結果、半導体装置の製造工程の簡素化、製造コストの低減を図ることを可能としている。
【００４０】
（実施の形態２）
図５〜図８を参照して、実施の形態２における半導体装置およびその製造方法について説明する。なお、図５は本実施の形態における半導体装置であり、図６〜図８は本実施の形態における半導体装置の製造工程を示す第１〜第３工程断面図である。
【００４１】
（半導体装置の構造）
まず、図５を参照して、本実施の形態における半導体装置の構造は、ｎ＋型の不純物領域２１ａに通じる円柱状のコンタクトプラグ５１と、ｐ＋型の不純物領域２２ａに通じる円柱状のコンタクトプラグ５２とを形成する。ここで、上記実施の形態１においては、コンタクトホール５１ａの上端部の開口直径が、コンタクトホール５２ａの上端部の開口直径よりも大きくなるように形成されていたが、本実施の形態においては、コンタクトホール５２ａの上端部の開口直径が、コンタクトホール５１ａの上端部の開口直径よりも大きくなるように形成されている。
【００４２】
具体的には、円柱状のコンタクトホール５１ａの上端部の開口直径をＴ２、円柱状のコンタクトホール５２ａの上端部の開口直径をＳ２、シリコン絶縁層１１の膜厚さをｈとした場合、以下の条件（式２）を満足するように、コンタクトホール５１ａおよびコンタクトホール５２ａが形成されている。
【００４３】
Ｔ２／ｈ＜ｔａｎθ２＜Ｓ２／ｈ・・・（式２）
なお、θ２は、実施の形態１の場合と同様、不純物の打ち込み角度を示し、具体的には、半導体層の表面の垂線に対する傾斜角度を示す。
【００４４】
（半導体装置の製造方法）
次に、上記構造からなる半導体装置の製造方法について図６〜図８を参照して説明する。なお、半導体層１０の表面に、ｎ型不純物領域２１およびｐ型不純物領域２２を形成するまでの工程は、従来の技術と同様であるため、重複する説明は繰返さないものとする。
【００４５】
図６を参照して、半導体層１０の表面に膜厚さｈのシリコン絶縁層１１を形成する。その後、シリコン絶縁層１１に、ｎ型不純物領域２１に通じる開口直径Ｔ２を有する円柱状のコンタクトホール５１ａ、および、ｐ型不純物領域２２に通じる開口直径Ｓ２を有する円柱状のコンタクトホール５２ａを形成する。
【００４６】
各コンタクトホールの開口方法としては、フォトリソグラフィ技術を用いて、コンタクトホール５１ａおよびコンタクトホール５２ａのそれぞれの開口直径に対応する開口パターンを有するフォトレジスト膜をマスクにして、従来と同様にＲＩＥ法等のドライエッチングを用いて行なう。ｈ、Ｓ２およびＴ２の寸法は、上記式２を満足するものとする。なお、各寸法の一例としては、Ｓ２が約０．２０μｍ、Ｔ２が約０．１０μｍ、ｈが約１０００ｎｍである。
【００４７】
次に、図７を参照して、コンタクトホール５２ａを覆うようにフォトレジスト膜１４を形成する。その後、コンタクトプラグ５１とのコンタクト抵抗の低減を図るため、フォトレジスト膜１４をマスクにして、半導体層１０にＰ，Ａｓ等のｎ型不純物を注入して、ｎ＋型不純物領域２１ａを形成する。
【００４８】
次に、図８を参照して、フォトレジスト膜１４を除去した後、コンタクトプラグ５２とのコンタクト抵抗の低減を図るため、Ｂ，ＢＦ２等のｐ型不純物を、半導体層１の表面の垂線に対してθ２傾斜した角度で、半導体層１の全面に注入する。θ２の角度としては、上記式２との関係から、一例として、約６度〜約１１度程度となる。
【００４９】
このとき、上記式２で示した条件から、コンタクトホール５２ａは、打ち込み角度θ２に対して、半導体層１０の表面を露出する上端部の開口形状を有することとなり、露出する半導体層１０のすべての領域にＢ，ＢＦ２等のｐ型不純物が注入される。しかし、コンタクトホール５１ａにおいては、打ち込み角度θ２に対して、半導体層１０の表面を遮る上端部の開口形状を有することとなる。すなわち、ｐ型不純物の打ち込み角度θ２においては、シリコン絶縁層１１の上面およびコンタクトホール５１ａの側壁が障害となり、半導体層１０の表面に到達することはできない。したがって、コンタクトホール５１ａ側においては、ｐ型不純物は半導体層１０には注入されない。
【００５０】
その後、従来の技術と同様に、コンタクトホール５１ａ，５２ａ内に、それぞれｎ＋型不純物領域２１ａおよびｐ＋型不純物領域２２ａに電気的に接続される、ポリシリコン等からなるコンタクトプラグ５１，５２を埋め込み形成する。
【００５１】
（作用・効果）
以上、本実施の形態においては、コンタクト抵抗低減のための異なる導電型の不純物領域２１ａ，２２ａを、異なる開口直径を有するコンタクトホールを用いて形成する場合において、上記式２の条件を具備するように、ｐ型不純物を打ち込むことで、ｎ＋型不純物領域２１ａへのｐ型不純物の注入を避けるためのフォトレジストの形成を不要としている。その結果、半導体装置の製造工程の簡素化、製造コストの低減を図ることを可能としている。
【００５２】
（実施の形態３）
次に、図９を参照して、実施の形態３における半導体装置の構造について説明する。なお、図９は、コンタクトホール５１ａ，５２ａの上端部の開口形状を示す図である。
【００５３】
上記実施の形態１におけるコンタクトホール５１ａの開口形状は、上端部の横断面の開口形状が略円形状のものを対象としていたが、本実施の形態においては、上端部の横断面の開口形状が略楕円形状を有したコンタクトホール５１ａを対象としている。コンタクトホール５２ａは、上記実施の形態１と同じである。
【００５４】
この開口形状からなるコンタクトホール５１ａにおいて、上端部の開口寸法において最も長い領域の寸法（長辺寸法）を実施の形態１の場合と同様にＳ１とした場合、図中のＩＩ−ＩＩ線における断面構造は、実施の形態１における図２に示すものと同様になる。
【００５５】
（作用・効果）
したがって、実施の形態１に示す開口形状に限らず、本実施の形態におけるコンタクトホールの開口形状であっても、実施の形態１と同様の作用効果を得ることができる。なお、ｎ型不純物の注入方向に関しては、コンタクトホール５１ａの長辺方向（図９中矢印Ａ方向）に沿って打ち込む必要がある点に注意する必要がある。
【００５６】
（実施の形態４）
次に、図１０を参照して、実施の形態４における半導体装置の構造について説明する。なお、図１０は、実施の形態４におけるコンタクトホール５１ａ，５２ａの上端部の開口形状を示す図である。
【００５７】
上記実施の形態２におけるコンタクトホール５２ａの開口形状は、上端部の横断面の開口形状が略円形状のを対象としていたが、本実施の形態においては、上端部の横断面の開口形状が略楕円形状を有したコンタクトホール５２ａを対象としている。コンタクトホール５１ａは、上記実施の形態２と同じである。
【００５８】
この開口形状からなるコンタクトホール５２ａにおいて、上端部の開口寸法において最も長い領域の寸法（長辺寸法）を実施の形態２の場合と同様にＳ２とした場合、図中のＶＩ−ＶＩ線における断面構造は、実施の形態２における図６に示すものと同様になる。
【００５９】
（作用・効果）
したがって、実施の形態２に示す開口形状に限らず、本実施の形態におけるコンタクトホールの開口形状であっても、実施の形態２と同様の作用効果を得ることができる。なお、ｐ型不純物の注入方向に関しては、コンタクトホール５２ａの長辺方向（図１０中矢印Ａ方向）に沿って打ち込む必要がある点に注意する必要がある。
【００６０】
（実施の形態５）
次に、図１１を参照して、実施の形態５における半導体装置について説明する。この実施の形態においては、上記実施の形態３および４に示される考えを組合せたものである。なお、図１１は、実施の形態５におけるコンタクトホール５１ａ，５２ａの上端部の開口形状を示す図である。
【００６１】
まず、本実施の形態におけるコンタクトホール５１ａの開口形状は、横断面の開口形状が略円形状を有し、長辺側の寸法をＳ３、短辺側の寸法をＴ４としている。一方、コンタクトホール５２ａの開口形状は、長辺側がコンタクトホール５１ａの長辺側に対して直交するように設けられ、長辺側の寸法をＳ４、短辺側の寸法をＴ３としている。
【００６２】
また、各寸法の関係として、コンタクトホール５２ａの短辺側寸法Ｔ３よりも、コンタクトホール５１ａの長辺側寸法Ｓ３の方が大きく設けられ、コンタクトホール５１ａの短辺側寸法Ｔ４よりも、コンタクトホール５２ａの長辺側寸法Ｓ４の方が大きく設けられている。
【００６３】
これにより、図１１中のＩＩ−ＩＩ線における断面構造は、実施の形態１における図２に示すものと同様になる。また、図１１中のＶＩ１−ＶＩ１線における断面構造は、実施の形態２における図６に示すコンタクトホール５１ａと同様になり、図１１中のＶＩ２−ＶＩ２線における断面構造は、実施の形態２における図６に示すコンタクトホール５２ａと同様になる。
【００６４】
その結果、下記式３を満足するように、ｎ型不純物の打ち込み角度θ３を設定し、コンタクトホール５１ａの長辺方向（矢印Ａ１方向）に沿ってｎ型不純物を注入した場合、コンタクトホール５１ａ側の半導体層１０の表面には、ｎ型不純物を注入することが可能であるが、コンタクトホール５２ａ側の半導体層１０の表面には、ｎ型不純物を注入することはできない。
【００６５】
Ｔ３／ｈ＜ｔａｎθ３＜Ｓ３／ｈ・・・（式３）
また、下記式４を満足するように、ｐ型不純物の打ち込み角度θ４を設定し、コンタクトホール５２ａの長辺方向（矢印Ａ２方向）に沿ってｐ型不純物を注入した場合、コンタクトホール５２ａ側の半導体層１０の表面には、ｐ型不純物を注入することが可能であるが、コンタクトホール５１ａ側の半導体層１０の表面には、ｐ型不純物を注入することはできない。
【００６６】
Ｔ４／ｈ＜ｔａｎθ４＜Ｓ４／ｈ・・・（式４）
（作用・効果）
したがって、本実施の形態においては、コンタクト抵抗低減のための異なる導電型の不純物領域２１ａ，２２ａを、異なる開口直径を有するコンタクトホールを用いて形成する場合において、上記式３および式４の条件を具備するように、ｎ型およびｐ型の不純物を９０度打ち込み角度を変更して打ち込むことで、異なる不純物領域への異なる不純物の注入を避けるためのフォトレジストの形成を一切不要としている。その結果、半導体装置の製造工程のさらなる簡素化、製造コストのさらなる低減を図ることを可能としている。
【００６７】
なお、上記実施の形態においては、不純物領域２１，２２の中に不純物領域２１ａ，２２ａを形成する場合について説明したが、不純物領域２１，２２の存在は、本発明を実現する上で必須の要素ではなく、不純物領域２１，２２が存在しない場合であっても、本発明を適用することは可能である。
【００６８】
したがって、上述した各実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
【００６９】
【発明の効果】
この発明に基づいた半導体装置の製造方法によれば、半導体層に、コンタクトホールを用いて、第１導電型不純物領域および第２導電型不純物領域を設ける場合において、異なる不純物領域への異なる不純物の注入を避けるためのフォトリソグラフィ技術を用いた被覆処理工程が不要となり、半導体装置の製造工程の簡素化、製造コストの低減を図ることを可能としている。
【図面の簡単な説明】
【図１】実施の形態１における半導体装置の構造を示す断面図である。
【図２】実施の形態１における半導体装置の製造工程を示す第１工程断面図である。
【図３】実施の形態１における半導体装置の製造工程を示す第２工程断面図である。
【図４】実施の形態１における半導体装置の製造工程を示す第３工程断面図である。
【図５】実施の形態２における半導体装置の構造を示す断面図である。
【図６】実施の形態２における半導体装置の製造工程を示す第１工程断面図である。
【図７】実施の形態２における半導体装置の製造工程を示す第２工程断面図である。
【図８】実施の形態２における半導体装置の製造工程を示す第３工程断面図である。
【図９】実施の形態３におけるコンタクトホール５１ａ，５２ａの上端部の開口形状を示す図である。
【図１０】実施の形態４におけるコンタクトホール５１ａ，５２ａの上端部の開口形状を示す図である。
【図１１】実施の形態５におけるコンタクトホール５１ａ，５２ａの上端部の開口形状を示す図である。
【図１２】従来の技術における半導体装置の構造を示す断面図である。
【図１３】従来の技術における半導体装置の製造工程を示す第１工程断面図である。
【図１４】従来の技術における半導体装置の製造工程を示す第２工程断面図である。
【符号の説明】
１０ 半導体層、１１ シリコン絶縁層、１２ 素子分離領域、２１ ｎ型不純物領域、２１ａ ｎ＋型不純物領域、２２ ｐ型不純物領域、２２ａ ｐ＋型不純物領域、５１，５２ コンタクトプラグ、５１ａ，５２ａ コンタクトホール。
【発明の属する技術分野】
この発明は、半導体装置の製造方法に関し、より特定的には、配線構造に用いられる不純物領域を備える半導体装置の製造方法に関する。
【０００２】
【従来の技術】
以下、図１２〜図１４を参照して、一般的なＤＲＡＭ（Ｄｙｎａｍｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）に適用される配線構造の不純物領域の形成について述べる。
【０００３】
まず、図１２を参照して、半導体層（半導体基板を含む）１０の表面に、素子分離領域１２が設けられ活性領域が規定されている。この活性領域には不純物が導入された、ｎ型不純物領域２１と、ｐ型不純物領域２２とが設けられている。半導体層１０の表面には、ｎ型不純物領域２１に通じるコンタクトホール５１ａと、ｐ型不純物領域２２に通じるコンタクトホール５２ａが設けられたシリコン絶縁層１１が設けられている。
【０００４】
コンタクトホール５１ａ内には、ｎ型不純物領域２１に電気的に接続されるコンタクトプラグ５１が設けられ、コンタクトホール５２ａ内には、ｐ型不純物領域２２に電気的に接続されるコンタクトプラグ５２が設けられている。ｎ型不純物領域２１内には、コンタクトプラグ５１との接触抵抗を下げるためのｎ＋型不純物領域２１ａが形成され、ｐ型不純物領域２２内には、コンタクトプラグ５２との接触抵抗を下げるためのｐ＋型不純物領域２２ａが形成されている。
【０００５】
次に、上記構造からなる半導体装置の製造方法の概略について説明する。図１３を参照して、半導体層１０の表面の所定領域に、素子分離領域１２を形成する。その後、半導体層１０の活性領域に、ｎ型不純物領域２１およびｐ型不純物領域２２を不純物注入により形成する。
【０００６】
次に、半導体層１０の表面にシリコン絶縁層１１を形成する。その後、このシリコン絶縁層１１の上に、フォトリソグラフィ技術を用いて所定の開口パターンを有するフォトレジスト膜をマスクにし、ＲＩＥ（Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎｇ）法等のドライエッチングを用いて、シリコン絶縁層１１に、ｎ型不純物領域２１およびｐ型不純物領域２２に通じるコンタクトホール５１ａ，５２ａを形成する。
【０００７】
次に、コンタクトホール５１ａをレジスト膜１４で覆い、コンタクトホール５２ａを通じて、半導体層１０の表面にＢ，ＢＦ２等のｐ型不純物を注入して、ｐ＋型不純物領域２２ａを形成する。
【０００８】
次に、図１４を参照して、レジスト膜１４を除去した後、コンタクトホール５２ａを新たなレジスト膜１４で覆い、コンタクトホール５１ａを通じて、半導体層１０の表面にＰ，Ａｓ等のｎ型不純物を注入して、ｎ＋型不純物領域２１ａを形成する。
【０００９】
その後、コンタクトホール５１ａ，５２ａ内に、それぞれｎ＋型不純物領域２１ａおよびｐ＋型不純物領域２２ａに電気的に接続される、ポリシリコン等からなるコンタクトプラグ５１，５２を埋め込み形成する。
【００１０】
なお、上述した素子分離領域１２は、熱酸化膜および酸化膜の埋め込み法などで形成した分離領域である。また、シリコン絶縁層１１は、減圧および常圧ＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法を用いて堆積したＴＥＯＳ（Ｔｅｔｒａ Ｅｔｙｌｅ Ｏｒｔｈｏ Ｓｉｌｉｃａｔｅ）酸化膜や窒化膜等の絶縁膜、あるいは、それらを重ね合わせた膜であり、膜厚は、５０ｎｍ〜１０００ｎｍ程度である。
【００１１】
【発明が課題しようとする課題】
ここで、上記製造方法においては、コンタクト抵抗低減のために不純物領域がコンタクトホールを用いて形成されている。しかし、導電型の異なるｎ＋型不純物領域２１ａおよびｐ＋型不純物領域２２ａを形成するために、それぞれの半導体層１０への不純物注入工程において、他方のコンタクトホールをレジスト膜で覆うためのフォトリソグラフィ技術を用いた被覆処理工程が必要となる。このため、半導体装置の製造工程の増大化、製造コストの増大を招いている。
【００１２】
したがって、この発明は、上記課題を解決するためになされたものであり、導電型の異なる不純物領域をコンタクトホールを用いて形成する場合において、フォトリソグラフィ技術を用いた被覆処理工程を不要とする、半導体装置の製造方法を提供することを目的とする。
【００１３】
【課題を解決するための手投】
この発明に基づいた半導体装置の製造方法においては、半導体層に、第１導電型不純物領域および第２導電型不純物領域を備える半導体装置の製造方法であって、上記半導体層上に、不純物の上記半導体層の垂線に対する打ち込み角度に対して、半導体層の表面を露出する上端部の開口形状を有する第１コンタクトホール、および上記打ち込み角度に対して、半導体層の表面を遮る上端部の開口形状を有する第２コンタクトホールを備える絶縁層を形成する工程と、上記絶縁層をマスクにして、上記打ち込み角度により上記半導体層に第１導電型の不純物を打ち込み、上記第１コンタクトホールによって露出された上記半導体層の表面にのみ上記第１導電型不純物領域を形成する工程と、上記絶縁層の上記第２コンタクトホールを用いて、上記第２コンタクトホールによって露出された上記半導体層の表面にのみ上記第２導電型不純物領域を形成する工程とを備える。
【００１４】
上記半導体装置の製造方法によれば、異なる導電型の第１および第２不純物領域を、異なる開口形状を有するコンタクトホールを用いて形成する場合において、一方の不純物の半導体層の垂線に対する打ち込み角度に対して、第１コンタクトホールにおいては、半導体層の表面が露出されるため、不純物を注入することが可能となり、他方のコンタクトホールにおいては、半導体層の表面が遮られ、不純物は注入されない。
【００１５】
その結果、従来必要とされていた、所定領域に不純物を打ち込む場合に、他の領域への不純物の注入を避けるためのフォトレジストの形成を不要としている。その結果、半導体装置の製造工程の簡素化、製造コストの低減を図ることが可能となる。
【００１６】
また、上記半導体装置の製造方法において好ましくは、上記第１コンタクトホールおよび上記第２コンタクトホールの上端部の開口形状は略円形状であり、上記第１コンタクトホールの開口直径をＳ、上記第２コンタクトホールの開口直径をＴ、上記絶縁層の膜厚さをｈとした場合、上記打ち込み角度θは、Ｔ／ｈ＜ｔａｎθ＜Ｓ／ｈの条件式を満足するように決定される。
【００１７】
このように、不純物の打ち込み角度を設定することにより、第１コンタクトホールでの不純物の注入を可能とする一方で、第２コンタクトホールでの不純物の注入を遮り、不純物の注入時における第２コンタクトホールを覆うためのフォトレジストの形成を不要とする。
【００１８】
また、上記半導体装置の製造方法において好ましくは、上記第１コンタクトホールの上端部の開口形状は楕円形状であり、上記第２コンタクトホールの上端部の開口形状は円形状であり、上記第１コンタクトホールの長辺寸法をＳ、上記第２コンタクトホールの開口直径をＴ、上記絶縁層の膜厚さをｈとした場合、上記打ち込み角度θは、Ｔ／ｈ＜ｔａｎθ＜Ｓ／ｈの条件式を満足するように決定され、上記第１導電型不純物を打ち込みは、上記長辺寸法方向に沿って行なわれる。
【００１９】
上述したように、コンタクトホールの上端部の開口形状が円形状だけでなく、楕円形状の場合であっても、第１コンタクトホールでの不純物の注入を可能とする一方で、第２コンタクトホールでの不純物の注入を遮り、不純物の注入時における第２コンタクトホールを覆うためのフォトレジストの形成を不要とする。
【００２０】
また、上記半導体装置の製造方法において好ましくは、上記第１コンタクトホールおよび上記第２コンタクトホールの上端部の開口形状は楕円形状であり、上記第１コンタクトホールの長辺方向と上記第２コンタクトホールの長辺方向とは直交するように設けられる。
【００２１】
上記第１コンタクトホールの長辺寸法をＳ３、上記第２コンタクトホールの短辺寸法をＴ３、上記絶縁層の膜厚さをｈとした場合、上記打ち込み角度θａは、Ｔ３／ｈ＜ｔａｎθａ＜Ｓ３／ｈの条件式を満足するように決定され、上記第１導電型不純物の打ち込みは、上記第１コンタクトホールの長辺寸法方向に沿って行なわれる。
【００２２】
また、上記第１コンタクトホールの短辺寸法をＴ４、上記第２コンタクトホールの長辺寸法をＴ４、上記絶縁層の膜厚さをｈとした場合、上記打ち込み角度θｂは、Ｔ４／ｈ＜ｔａｎθｂ＜Ｓ４／ｈの条件式を満足するように決定され、上記第２導電型不純物の打ち込みは、上記第２コンタクトホールの長辺寸法方向に沿って行なわれる。
【００２３】
このように、長辺寸法方向が相互に直交する第１および第２コンタクトホールを用いることにより、一方の領域への不純物の打ち込み時には、他方の領域への不純物の打ち込みが遮られることになる。その結果、異なる不純物領域への異なる不純物の注入を避けるためのフォトレジストの形成を一切不要とする。その結果、半導体装置の製造工程のさらなる簡素化、製造コストのさらなる低減を図ることを可能としている。
【００２４】
また、上記半導体装置の製造方法において好ましくは、上記第１導電型不純物領域は、ｐ型またはｎ型の不純物のいずれか一方であり、上記第２導電型不純物領域は、ｐ型またはｎ型の不純物のいずれか他方である。
【００２５】
【発明の実施の形態】
以下、本発明に基づいた各実施の形態における半導体装置およびその製造方法について、図を参照しながら説明する。なお、本発明の特徴は、コンタクト抵抗低減のための異なる導電型の不純物領域を、異なる開口形状を有するコンタクトホールを用いて形成する点にある。したがって、上述した従来の技術の構造と同一または相当部分については、同一の参照番号を付し、重複する説明は繰返さないものとする。
【００２６】
（実施の形態１）
図１〜図４を参照して、実施の形態１における半導体装置およびその製造方法について説明する。なお、図１は本実施の形態における半導体装置の構造を示す断面図であり、図２〜図４は本実施の形態における半導体装置の製造工程を示す第１〜第３工程断面図である。
【００２７】
（半導体装置の構造）
まず、図１を参照して、本実施の形態における半導体装置の構造は、ｎ＋型の不純物領域２１ａに通じる円柱状のコンタクトプラグ５１と、ｐ＋型の不純物領域２２ａに通じる円柱状のコンタクトプラグ５２とを備えている。ここで、従来の技術においては、コンタクトプラグ５１が形成されるコンタクトホール５１ａと、コンタクトプラグ５２が形成されるコンタクトホール５２ａとは同じ開口形状に形成されていたが、本実施の形態においては、コンタクトホール５１ａの上端部の開口直径が、コンタクトホール５２ａの上端部の開口直径よりも大きくなるように形成されている。
【００２８】
具体的には、略円柱状のコンタクトホール５１ａの上端部の開口直径をＳ１、略円柱状のコンタクトホール５２ａの上端部の開口直径をＴ１、シリコン絶縁層１１の膜厚さをｈとした場合、以下の条件（式１）を満足するように、コンタクトホール５１ａおよびコンタクトホール５２ａが形成されている。
【００２９】
Ｔ１／ｈ＜ｔａｎθ１＜Ｓ１／ｈ・・・（式１）
なお、θ１は、後に説明する不純物の打ち込み角度を示し、具体的には、半導体層の表面の垂線に対する傾斜角度を示す。
【００３０】
（半導体装置の製造方法）
次に、上記構造からなる半導体装置の製造方法について図２〜図４を参照して説明する。なお、半導体層１０の表面に、ｎ型不純物領域２１およびｐ型不純物領域２２を形成するまでの工程は、従来の技術と同様であるため、重複する説明は繰返さないものとする。
【００３１】
図２を参照して、半導体層１０の表面に膜厚さｈのシリコン絶縁層１１を形成する。その後、シリコン絶縁層１１に、ｎ型不純物領域２１に通じる上端部の開口直径Ｓ１を有する円柱状のコンタクトホール５１ａ、および、ｐ型不純物領域２２に通じる上端部の開口直径Ｔ１を有する円柱状のコンタクトホール５２ａを形成する。
【００３２】
各コンタクトホールの開口方法としては、フォトリソグラフィ技術を用いて、コンタクトホール５１ａおよびコンタクトホール５２ａのそれぞれの開口直径に対応する開口パターンを有するフォトレジスト膜をマスクにして、従来と同様にＲＩＥ法等のドライエッチングを用いて行なう。ｈ、Ｓ１およびＴ１の寸法は、上記式１を満足するものとする。なお、各寸法の一例としては、Ｓ１が約０．２０μｍ、Ｔ１が約０．１０μｍ、ｈが約１０００ｎｍである。
【００３３】
次に、図３を参照して、コンタクトホール５１ａを覆うようにフォトレジスト膜１４を形成する。その後、コンタクトプラグ５２とのコンタクト抵抗の低減を図るため、フォトレジスト膜１４をマスクにして、半導体層１０にＢ，ＢＦ２等のｐ型不純物を注入して、ｐ＋型不純物領域２２ａを形成する。
【００３４】
次に、図４を参照して、フォトレジスト膜１４を除去した後、コンタクトプラグ５１とのコンタクト抵抗の低減を図るため、Ｐ，Ａｓ等のｎ型不純物を、半導体層１の表面の垂線に対してθ１傾斜させた角度で、半導体層１の全面に注入する。θ１の角度としては、上記式１との関係から、一例として、約６度〜約１１度程度となる。
【００３５】
このとき、上記式１で示した条件から、コンタクトホール５１ａは、打ち込み角度θ１に対して、半導体層１０の表面を露出する上端部の開口形状を有することとなり、露出する半導体層１０のすべての領域にＰ，Ａｓ等のｎ型不純物が、注入される。しかし、コンタクトホール５２ａにおいては、打ち込み角度θ１に対して、半導体層１０の表面を遮る上端部の開口形状を有することとなる。すなわち、ｎ型不純物の打ち込み角度θ１においては、シリコン絶縁層１１の上面およびコンタクトホール５２ａの側壁が障害となり、半導体層１０の表面に到達することはできない。したがって、コンタクトホール５２ａ側においては、ｎ型不純物は半導体層１０には注入されない。
【００３６】
その後、従来の技術と同様に、コンタクトホール５１ａ，５２ａ内に、それぞれｎ＋型不純物領域２１ａおよびｐ＋型不純物領域２２ａに電気的に接続される、ポリシリコン等からなるコンタクトプラグ５１，５２を埋め込み形成する。
【００３７】
（作用・効果）
以上、本実施の形態における半導体装置およびその製造方法においては、コンタクト抵抗低減のための異なる導電型の不純物領域２１ａ，２２ａを、異なる開口直径を有するコンタクトホールを用いて形成する場合において、上記式１の条件を具備するように、ｎ型不純物を打ち込むことで、ｐ＋型不純物領域２２ａへのｎ型不純物の注入を避けるためのフォトレジストの形成を不要としている。
【００３８】
つまり、一方の不純物の半導体層の垂線に対する打ち込み角度に対して、第１コンタクトホールにおいては、半導体層の表面が露出されるため、不純物を注入することが可能となり、他方のコンタクトホールにおいては、半導体層の表面が遮られ、不純物は注入されない。
【００３９】
その結果、半導体装置の製造工程の簡素化、製造コストの低減を図ることを可能としている。
【００４０】
（実施の形態２）
図５〜図８を参照して、実施の形態２における半導体装置およびその製造方法について説明する。なお、図５は本実施の形態における半導体装置であり、図６〜図８は本実施の形態における半導体装置の製造工程を示す第１〜第３工程断面図である。
【００４１】
（半導体装置の構造）
まず、図５を参照して、本実施の形態における半導体装置の構造は、ｎ＋型の不純物領域２１ａに通じる円柱状のコンタクトプラグ５１と、ｐ＋型の不純物領域２２ａに通じる円柱状のコンタクトプラグ５２とを形成する。ここで、上記実施の形態１においては、コンタクトホール５１ａの上端部の開口直径が、コンタクトホール５２ａの上端部の開口直径よりも大きくなるように形成されていたが、本実施の形態においては、コンタクトホール５２ａの上端部の開口直径が、コンタクトホール５１ａの上端部の開口直径よりも大きくなるように形成されている。
【００４２】
具体的には、円柱状のコンタクトホール５１ａの上端部の開口直径をＴ２、円柱状のコンタクトホール５２ａの上端部の開口直径をＳ２、シリコン絶縁層１１の膜厚さをｈとした場合、以下の条件（式２）を満足するように、コンタクトホール５１ａおよびコンタクトホール５２ａが形成されている。
【００４３】
Ｔ２／ｈ＜ｔａｎθ２＜Ｓ２／ｈ・・・（式２）
なお、θ２は、実施の形態１の場合と同様、不純物の打ち込み角度を示し、具体的には、半導体層の表面の垂線に対する傾斜角度を示す。
【００４４】
（半導体装置の製造方法）
次に、上記構造からなる半導体装置の製造方法について図６〜図８を参照して説明する。なお、半導体層１０の表面に、ｎ型不純物領域２１およびｐ型不純物領域２２を形成するまでの工程は、従来の技術と同様であるため、重複する説明は繰返さないものとする。
【００４５】
図６を参照して、半導体層１０の表面に膜厚さｈのシリコン絶縁層１１を形成する。その後、シリコン絶縁層１１に、ｎ型不純物領域２１に通じる開口直径Ｔ２を有する円柱状のコンタクトホール５１ａ、および、ｐ型不純物領域２２に通じる開口直径Ｓ２を有する円柱状のコンタクトホール５２ａを形成する。
【００４６】
各コンタクトホールの開口方法としては、フォトリソグラフィ技術を用いて、コンタクトホール５１ａおよびコンタクトホール５２ａのそれぞれの開口直径に対応する開口パターンを有するフォトレジスト膜をマスクにして、従来と同様にＲＩＥ法等のドライエッチングを用いて行なう。ｈ、Ｓ２およびＴ２の寸法は、上記式２を満足するものとする。なお、各寸法の一例としては、Ｓ２が約０．２０μｍ、Ｔ２が約０．１０μｍ、ｈが約１０００ｎｍである。
【００４７】
次に、図７を参照して、コンタクトホール５２ａを覆うようにフォトレジスト膜１４を形成する。その後、コンタクトプラグ５１とのコンタクト抵抗の低減を図るため、フォトレジスト膜１４をマスクにして、半導体層１０にＰ，Ａｓ等のｎ型不純物を注入して、ｎ＋型不純物領域２１ａを形成する。
【００４８】
次に、図８を参照して、フォトレジスト膜１４を除去した後、コンタクトプラグ５２とのコンタクト抵抗の低減を図るため、Ｂ，ＢＦ２等のｐ型不純物を、半導体層１の表面の垂線に対してθ２傾斜した角度で、半導体層１の全面に注入する。θ２の角度としては、上記式２との関係から、一例として、約６度〜約１１度程度となる。
【００４９】
このとき、上記式２で示した条件から、コンタクトホール５２ａは、打ち込み角度θ２に対して、半導体層１０の表面を露出する上端部の開口形状を有することとなり、露出する半導体層１０のすべての領域にＢ，ＢＦ２等のｐ型不純物が注入される。しかし、コンタクトホール５１ａにおいては、打ち込み角度θ２に対して、半導体層１０の表面を遮る上端部の開口形状を有することとなる。すなわち、ｐ型不純物の打ち込み角度θ２においては、シリコン絶縁層１１の上面およびコンタクトホール５１ａの側壁が障害となり、半導体層１０の表面に到達することはできない。したがって、コンタクトホール５１ａ側においては、ｐ型不純物は半導体層１０には注入されない。
【００５０】
その後、従来の技術と同様に、コンタクトホール５１ａ，５２ａ内に、それぞれｎ＋型不純物領域２１ａおよびｐ＋型不純物領域２２ａに電気的に接続される、ポリシリコン等からなるコンタクトプラグ５１，５２を埋め込み形成する。
【００５１】
（作用・効果）
以上、本実施の形態においては、コンタクト抵抗低減のための異なる導電型の不純物領域２１ａ，２２ａを、異なる開口直径を有するコンタクトホールを用いて形成する場合において、上記式２の条件を具備するように、ｐ型不純物を打ち込むことで、ｎ＋型不純物領域２１ａへのｐ型不純物の注入を避けるためのフォトレジストの形成を不要としている。その結果、半導体装置の製造工程の簡素化、製造コストの低減を図ることを可能としている。
【００５２】
（実施の形態３）
次に、図９を参照して、実施の形態３における半導体装置の構造について説明する。なお、図９は、コンタクトホール５１ａ，５２ａの上端部の開口形状を示す図である。
【００５３】
上記実施の形態１におけるコンタクトホール５１ａの開口形状は、上端部の横断面の開口形状が略円形状のものを対象としていたが、本実施の形態においては、上端部の横断面の開口形状が略楕円形状を有したコンタクトホール５１ａを対象としている。コンタクトホール５２ａは、上記実施の形態１と同じである。
【００５４】
この開口形状からなるコンタクトホール５１ａにおいて、上端部の開口寸法において最も長い領域の寸法（長辺寸法）を実施の形態１の場合と同様にＳ１とした場合、図中のＩＩ−ＩＩ線における断面構造は、実施の形態１における図２に示すものと同様になる。
【００５５】
（作用・効果）
したがって、実施の形態１に示す開口形状に限らず、本実施の形態におけるコンタクトホールの開口形状であっても、実施の形態１と同様の作用効果を得ることができる。なお、ｎ型不純物の注入方向に関しては、コンタクトホール５１ａの長辺方向（図９中矢印Ａ方向）に沿って打ち込む必要がある点に注意する必要がある。
【００５６】
（実施の形態４）
次に、図１０を参照して、実施の形態４における半導体装置の構造について説明する。なお、図１０は、実施の形態４におけるコンタクトホール５１ａ，５２ａの上端部の開口形状を示す図である。
【００５７】
上記実施の形態２におけるコンタクトホール５２ａの開口形状は、上端部の横断面の開口形状が略円形状のを対象としていたが、本実施の形態においては、上端部の横断面の開口形状が略楕円形状を有したコンタクトホール５２ａを対象としている。コンタクトホール５１ａは、上記実施の形態２と同じである。
【００５８】
この開口形状からなるコンタクトホール５２ａにおいて、上端部の開口寸法において最も長い領域の寸法（長辺寸法）を実施の形態２の場合と同様にＳ２とした場合、図中のＶＩ−ＶＩ線における断面構造は、実施の形態２における図６に示すものと同様になる。
【００５９】
（作用・効果）
したがって、実施の形態２に示す開口形状に限らず、本実施の形態におけるコンタクトホールの開口形状であっても、実施の形態２と同様の作用効果を得ることができる。なお、ｐ型不純物の注入方向に関しては、コンタクトホール５２ａの長辺方向（図１０中矢印Ａ方向）に沿って打ち込む必要がある点に注意する必要がある。
【００６０】
（実施の形態５）
次に、図１１を参照して、実施の形態５における半導体装置について説明する。この実施の形態においては、上記実施の形態３および４に示される考えを組合せたものである。なお、図１１は、実施の形態５におけるコンタクトホール５１ａ，５２ａの上端部の開口形状を示す図である。
【００６１】
まず、本実施の形態におけるコンタクトホール５１ａの開口形状は、横断面の開口形状が略円形状を有し、長辺側の寸法をＳ３、短辺側の寸法をＴ４としている。一方、コンタクトホール５２ａの開口形状は、長辺側がコンタクトホール５１ａの長辺側に対して直交するように設けられ、長辺側の寸法をＳ４、短辺側の寸法をＴ３としている。
【００６２】
また、各寸法の関係として、コンタクトホール５２ａの短辺側寸法Ｔ３よりも、コンタクトホール５１ａの長辺側寸法Ｓ３の方が大きく設けられ、コンタクトホール５１ａの短辺側寸法Ｔ４よりも、コンタクトホール５２ａの長辺側寸法Ｓ４の方が大きく設けられている。
【００６３】
これにより、図１１中のＩＩ−ＩＩ線における断面構造は、実施の形態１における図２に示すものと同様になる。また、図１１中のＶＩ１−ＶＩ１線における断面構造は、実施の形態２における図６に示すコンタクトホール５１ａと同様になり、図１１中のＶＩ２−ＶＩ２線における断面構造は、実施の形態２における図６に示すコンタクトホール５２ａと同様になる。
【００６４】
その結果、下記式３を満足するように、ｎ型不純物の打ち込み角度θ３を設定し、コンタクトホール５１ａの長辺方向（矢印Ａ１方向）に沿ってｎ型不純物を注入した場合、コンタクトホール５１ａ側の半導体層１０の表面には、ｎ型不純物を注入することが可能であるが、コンタクトホール５２ａ側の半導体層１０の表面には、ｎ型不純物を注入することはできない。
【００６５】
Ｔ３／ｈ＜ｔａｎθ３＜Ｓ３／ｈ・・・（式３）
また、下記式４を満足するように、ｐ型不純物の打ち込み角度θ４を設定し、コンタクトホール５２ａの長辺方向（矢印Ａ２方向）に沿ってｐ型不純物を注入した場合、コンタクトホール５２ａ側の半導体層１０の表面には、ｐ型不純物を注入することが可能であるが、コンタクトホール５１ａ側の半導体層１０の表面には、ｐ型不純物を注入することはできない。
【００６６】
Ｔ４／ｈ＜ｔａｎθ４＜Ｓ４／ｈ・・・（式４）
（作用・効果）
したがって、本実施の形態においては、コンタクト抵抗低減のための異なる導電型の不純物領域２１ａ，２２ａを、異なる開口直径を有するコンタクトホールを用いて形成する場合において、上記式３および式４の条件を具備するように、ｎ型およびｐ型の不純物を９０度打ち込み角度を変更して打ち込むことで、異なる不純物領域への異なる不純物の注入を避けるためのフォトレジストの形成を一切不要としている。その結果、半導体装置の製造工程のさらなる簡素化、製造コストのさらなる低減を図ることを可能としている。
【００６７】
なお、上記実施の形態においては、不純物領域２１，２２の中に不純物領域２１ａ，２２ａを形成する場合について説明したが、不純物領域２１，２２の存在は、本発明を実現する上で必須の要素ではなく、不純物領域２１，２２が存在しない場合であっても、本発明を適用することは可能である。
【００６８】
したがって、上述した各実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
【００６９】
【発明の効果】
この発明に基づいた半導体装置の製造方法によれば、半導体層に、コンタクトホールを用いて、第１導電型不純物領域および第２導電型不純物領域を設ける場合において、異なる不純物領域への異なる不純物の注入を避けるためのフォトリソグラフィ技術を用いた被覆処理工程が不要となり、半導体装置の製造工程の簡素化、製造コストの低減を図ることを可能としている。
【図面の簡単な説明】
【図１】実施の形態１における半導体装置の構造を示す断面図である。
【図２】実施の形態１における半導体装置の製造工程を示す第１工程断面図である。
【図３】実施の形態１における半導体装置の製造工程を示す第２工程断面図である。
【図４】実施の形態１における半導体装置の製造工程を示す第３工程断面図である。
【図５】実施の形態２における半導体装置の構造を示す断面図である。
【図６】実施の形態２における半導体装置の製造工程を示す第１工程断面図である。
【図７】実施の形態２における半導体装置の製造工程を示す第２工程断面図である。
【図８】実施の形態２における半導体装置の製造工程を示す第３工程断面図である。
【図９】実施の形態３におけるコンタクトホール５１ａ，５２ａの上端部の開口形状を示す図である。
【図１０】実施の形態４におけるコンタクトホール５１ａ，５２ａの上端部の開口形状を示す図である。
【図１１】実施の形態５におけるコンタクトホール５１ａ，５２ａの上端部の開口形状を示す図である。
【図１２】従来の技術における半導体装置の構造を示す断面図である。
【図１３】従来の技術における半導体装置の製造工程を示す第１工程断面図である。
【図１４】従来の技術における半導体装置の製造工程を示す第２工程断面図である。
【符号の説明】
１０ 半導体層、１１ シリコン絶縁層、１２ 素子分離領域、２１ ｎ型不純物領域、２１ａ ｎ＋型不純物領域、２２ ｐ型不純物領域、２２ａ ｐ＋型不純物領域、５１，５２ コンタクトプラグ、５１ａ，５２ａ コンタクトホール。
Claims (5)
- 半導体層に、第１導電型不純物領域および第２導電型不純物領域を備える半導体装置の製造方法であって、
前記半導体層上に、不純物の前記半導体層の垂線に対する打ち込み角度に対して、半導体層の表面を露出する上端部の開口形状を有する第１コンタクトホール、および前記打ち込み角度に対して、半導体層の表面を遮る上端部の開口形状を有する第２コンタクトホールを備える絶縁層を形成する工程と、
前記絶縁層をマスクにして、前記打ち込み角度により前記半導体層に第１導電型の不純物を打ち込み、前記第１コンタクトホールによって露出された前記半導体層の表面にのみ前記第１導電型不純物領域を形成する工程と、
前記絶縁層の前記第２コンタクトホールを用いて、前記第２コンタクトホールによって露出された前記半導体層の表面にのみ前記第２導電型不純物領域を形成する工程と、
を備える半導体装置の製造方法。 - 前記第１コンタクトホールおよび前記第２コンタクトホールの上端部の開口形状は円形状であり、
前記第１コンタクトホールの開口直径をＳ、
前記第２コンタクトホールの開口直径をＴ、
前記絶縁層の膜厚さをｈとした場合、
前記打ち込み角度θは、
Ｔ／ｈ＜ｔａｎθ＜Ｓ／ｈ
の条件式を満足するように決定される、請求項１に記載の半導体装置の製造方法。 - 前記第１コンタクトホールの上端部の開口形状は楕円形状であり、
前記第２コンタクトホールの上端部の開口形状は円形状であり、
前記第１コンタクトホールの長辺寸法をＳ、
前記第２コンタクトホールの開口直径をＴ、
前記絶縁層の膜厚さをｈとした場合、
前記打ち込み角度θは、
Ｔ／ｈ＜ｔａｎθ＜Ｓ／ｈ
の条件式を満足するように決定され、
前記第１導電型不純物を打ち込みは、前記長辺寸法方向に沿って行なわれる、請求項１に記載の半導体装置の製造方法。 - 前記第１コンタクトホールおよび前記第２コンタクトホールの上端部の開口形状は楕円形状であり、
前記第１コンタクトホールの長辺方向と前記第２コンタクトホールの長辺方向とは直交するように設けられ、
前記第１コンタクトホールの長辺寸法をＳ３、
前記第２コンタクトホールの短辺寸法をＴ３、
前記絶縁層の膜厚さをｈとした場合、
前記打ち込み角度θは、
Ｔ３／ｈ＜ｔａｎθ＜Ｓ３／ｈ
の条件式を満足するように決定され、
前記第１導電型不純物の打ち込みは、前記第１コンタクトホールの長辺寸法方向に沿って行なわれ、
前記第１コンタクトホールの短辺寸法をＴ４、
前記第２コンタクトホールの長辺寸法をＴ４、
前記絶縁層の膜厚さをｈとした場合、
前記打ち込み角度θは、
Ｔ４／ｈ＜ｔａｎθ＜Ｓ４／ｈ
の条件式を満足するように決定され、
前記第２導電型不純物の打ち込みは、前記第２コンタクトホールの長辺寸法方向に沿って行なわれる、
請求項１に記載の半導体装置の製造方法。 - 前記第１導電型不純物領域は、ｐ型またはｎ型の不純物のいずれか一方であり、前記第２導電型不純物領域は、ｐ型またはｎ型の不純物のいずれか他方である、請求項１から４のいずれかに記載の半導体装置の製造方法。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002270148A JP2004111529A (ja) | 2002-09-17 | 2002-09-17 | 半導体装置の製造方法 |
| US10/350,184 US6815318B2 (en) | 2002-09-17 | 2003-01-24 | Manufacturing method of semiconductor device |
| TW092101559A TW584959B (en) | 2002-09-17 | 2003-01-24 | Manufacturing method of semiconductor device |
| KR1020030029297A KR20040025532A (ko) | 2002-09-17 | 2003-05-09 | 반도체 장치의 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002270148A JP2004111529A (ja) | 2002-09-17 | 2002-09-17 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2004111529A true JP2004111529A (ja) | 2004-04-08 |
Family
ID=31986842
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002270148A Withdrawn JP2004111529A (ja) | 2002-09-17 | 2002-09-17 | 半導体装置の製造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6815318B2 (ja) |
| JP (1) | JP2004111529A (ja) |
| KR (1) | KR20040025532A (ja) |
| TW (1) | TW584959B (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2020126890A (ja) * | 2019-02-01 | 2020-08-20 | トヨタ自動車株式会社 | 半導体装置の製造方法 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2956880B2 (ja) | 1994-08-31 | 1999-10-04 | 富士通株式会社 | 半導体装置およびその製造方法 |
| US5972745A (en) * | 1997-05-30 | 1999-10-26 | International Business Machines Corporation | Method or forming self-aligned halo-isolated wells |
| US6291325B1 (en) * | 1998-11-18 | 2001-09-18 | Sharp Laboratories Of America, Inc. | Asymmetric MOS channel structure with drain extension and method for same |
| US6518122B1 (en) * | 1999-12-17 | 2003-02-11 | Chartered Semiconductor Manufacturing Ltd. | Low voltage programmable and erasable flash EEPROM |
| US6960510B2 (en) * | 2002-07-01 | 2005-11-01 | International Business Machines Corporation | Method of making sub-lithographic features |
-
2002
- 2002-09-17 JP JP2002270148A patent/JP2004111529A/ja not_active Withdrawn
-
2003
- 2003-01-24 US US10/350,184 patent/US6815318B2/en not_active Expired - Fee Related
- 2003-01-24 TW TW092101559A patent/TW584959B/zh not_active IP Right Cessation
- 2003-05-09 KR KR1020030029297A patent/KR20040025532A/ko active IP Right Grant
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2020126890A (ja) * | 2019-02-01 | 2020-08-20 | トヨタ自動車株式会社 | 半導体装置の製造方法 |
| JP7331370B2 (ja) | 2019-02-01 | 2023-08-23 | 株式会社デンソー | 半導体装置の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20040053482A1 (en) | 2004-03-18 |
| US6815318B2 (en) | 2004-11-09 |
| TW200405550A (en) | 2004-04-01 |
| KR20040025532A (ko) | 2004-03-24 |
| TW584959B (en) | 2004-04-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8293603B2 (en) | Methods of fabricating semiconductor devices | |
| JP2004504719A (ja) | エッチングされたトレンチに関する光エッジ効果の問題を解決する半導体デバイス及びその製造方法 | |
| JP2004128489A (ja) | メモリ・セル構造およびその製造方法 | |
| JP2006245578A (ja) | 半導体装置の製造方法 | |
| KR20120126433A (ko) | 반도체 소자 및 그 제조 방법 | |
| KR20030003906A (ko) | 반도체 소자의 콘택 형성방법 및 그에 따라 제조된 반도체메모리 소자 | |
| US8071439B2 (en) | Method for manufacturing semiconductor device | |
| US5508218A (en) | Method for fabricating a semiconductor memory | |
| US6380088B1 (en) | Method to form a recessed source drain on a trench side wall with a replacement gate technique | |
| JP2006135067A (ja) | 半導体装置およびその製造方法 | |
| JP2004111529A (ja) | 半導体装置の製造方法 | |
| JP5626016B2 (ja) | 半導体装置の製造方法 | |
| US7910485B2 (en) | Method for forming contact hole using dry and wet etching processes in semiconductor device | |
| WO2014185305A1 (ja) | 半導体装置及びその製造方法 | |
| JP4191203B2 (ja) | 半導体装置及びその製造方法 | |
| WO2023015584A1 (zh) | 半导体结构的制备方法及半导体结构 | |
| JP2004165527A (ja) | 半導体装置および半導体装置の製造方法 | |
| JPH11214678A (ja) | 半導体装置およびその製造方法 | |
| KR100281100B1 (ko) | 반도체 소자 및 그 제조방법 | |
| KR20060066217A (ko) | 반도체 소자의 제조방법 | |
| JP2004228308A (ja) | 半導体装置及びその製造方法 | |
| TW202220111A (zh) | 半導體結構及其製造方法 | |
| JPH08330252A (ja) | 半導体装置の製造方法 | |
| KR100214856B1 (ko) | 정전하 방전 반도체 소자 및 그의 제조방법 | |
| JP2006324638A (ja) | 半導体装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20060110 |