JP2004102404A - Icカードリーダ - Google Patents

Icカードリーダ Download PDF

Info

Publication number
JP2004102404A
JP2004102404A JP2002259973A JP2002259973A JP2004102404A JP 2004102404 A JP2004102404 A JP 2004102404A JP 2002259973 A JP2002259973 A JP 2002259973A JP 2002259973 A JP2002259973 A JP 2002259973A JP 2004102404 A JP2004102404 A JP 2004102404A
Authority
JP
Japan
Prior art keywords
signal
reception
card
circuit
data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2002259973A
Other languages
English (en)
Other versions
JP3891077B2 (ja
Inventor
Masahiro Sugiura
杉浦 正博
Tatsuya Hirata
平田 達也
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Wave Inc
Original Assignee
Denso Wave Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Wave Inc filed Critical Denso Wave Inc
Priority to JP2002259973A priority Critical patent/JP3891077B2/ja
Publication of JP2004102404A publication Critical patent/JP2004102404A/ja
Application granted granted Critical
Publication of JP3891077B2 publication Critical patent/JP3891077B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Abstract

【課題】非接触型ICカードからの信号の受信が本来不能となる状態においても、受信処理を再度やり直すことなく受信を継続することができるICカードリーダを提供する。
【解決手段】リーダライタは、複数の受信経路30A,30BによってICカードより送信される電波信号を夫々異なる状態で受信し、それらより得られる受信結果を合成する。即ち、フィルタ回路22は、ICカードより送信される電波信号のレベルが送信データに応じて変化するエッジを検出するためにフィルタリングを行ない、トグル処理部28は、検出されたエッジのタイミングに基づいて信号レベルをトグルさせて受信データを再生する。そして、受信経路30Aにより復調された受信データとトグル処理部28より再生された受信データとを比較回路25において比較合成して受信結果を得る。
【選択図】 図1

Description

【0001】
【発明の属する技術分野】
本発明は、非接触型ICカードより送信される電波信号を受信して読取るICカードリーダに関する。
【0002】
【発明が解決しようとする課題】
非接触型ICカードとICカードリーダとの間における通信は、非接触型ICカードが仕様上は通信可能とされているエリア内にある場合でも、両者の微妙な位置関係やカードリーダ側のアンテナが有するインピーダンス値の影響により所謂ヌル点が発生し、ICカードの応答信号をカードリーダが受信できなくなることがある。
【0003】
即ち、非接触型ICカードには複数の通信タイプがある。従って、特に、カードリーダ側がそれら複数の通信タイプの何れについても対応可能であるように構成されている場合、受信側の調整等は微妙になるためヌル点は発生し易くなる傾向を示す。従来、そのような場合はカードリーダ側において送信回路側のインピーダンスを切替えることで対応していた。
【0004】
そして、従来の方式では、受信が不能であると判断した時点で送信回路側のインピーダンスを切替えるが、通信処理シーケンスのプロトコル上、ICカードに対する再度の問いかけを行なうことができない場合(例えば、認証処理の途中である場合など)は通信シーケンスを初めから再実行する必要があり、その処理に要するオーバーヘッドが問題となっていた。
【0005】
また、図25には、ICカードリーダにおける送信回路の構成を部分的に示すものである。送信信号がベースに与えられるNPN型のトランジスタT1のコレクタは、コイルL0を介して電源に接続されていると共に、コンデンサC0,コイルL1,L2及びコンデンサC4を介して送受信アンテナ(C5,抵抗R1,コイルL3よりなる)に接続されている。
【0006】
コンデンサC0,コイルL1,コイルL2,コンデンサC4の間における各共通接続点とグランドとの間には、夫々コンデンサC1,C2,C3が接続されている。そして、送信回路側のインピーダンスを切替えるには、例えばコンデンサC1に対してスイッチSWによりコンデンサC1´を並列に接続したり或いは切り離すことで行っている。従って、インピーダンス切替え用の素子を余分に用意する必要があり、その分だけ回路規模が大きくなるという問題があった。
【0007】
本発明は上記事情に鑑みてなされたものであり、その第1の目的は、非接触型ICカードより送信される信号の受信が本来不能となる状態においても、受信処理を再度やり直すことなく受信を継続することができるICカードリーダを提供することにある。
【0008】
また、本発明の第2の目的は、非接触型ICカードより送信される信号の受信が不能となった場合に、インピーダンス切替え用の素子を用いることなく受信不能状態を解消することができるICカードリーダを提供することにある。
【0009】
【課題を解決するための手段】
請求項1記載のICカードリーダによれば、複数の受信回路によって非接触型ICカードより送信される電波信号を夫々異なる状態で受信し、それらより得られる受信結果を合成する。即ち、何れかの受信回路における電波信号の受信路にヌル点が発生することで受信不能状態となった場合、その他の受信回路における受信路ではインピーダンスが異なるため同時にヌル点が発生する可能性は少ない。従って、それらの受信回路の受信結果を合成することで、実際にヌル点が発生しているか否かにかかわらず信号の受信を常に確実に行うことができるので、通信処理のシーケンスをやり直す必要がなくなる。
【0010】
請求項2記載のICカードリーダによれば、送受信共用アンテナとは別個に、受信のみに使用される受信専用アンテナを備え、複数の受信回路はこれら2つのアンテナによって得られる受信信号を復調する。即ち、2つのアンテナを用いて信号の受信を2系統で行なえば、夫々の受信路のインピーダンスは異なるため、双方において同時にヌル点が発生する可能性は少ない。従って、請求項1と同様に、信号の受信を常に確実に行うことができる。
【0011】
請求項3記載のICカードリーダによれば、エッジ検出フィルタ回路は、非接触型ICカードより送信される電波信号のレベルが送信データに応じて変化するエッジを検出するように濾波し、トグル処理部は、エッジ検出フィルタ回路の出力信号に基づいて得られる前記エッジのタイミングに基づいて信号レベルをトグルさせることで、受信データを再生する。そして、受信回路により復調された受信データと、トグル処理部より再生された受信データとを合成したものを受信結果として得る。
【0012】
即ち、あるタイプの非接触型ICカードでは、送信信号のエッジ変化にデータの意味を持たせて変調を行うようになっており、その場合の変調信号波形には全てのエッジ変化に対応した(信号の変調周波数よりも)高い周波数成分が含まれている。この周波数成分は、ヌル点が発生した場合の受信信号波形においても観測が可能であるから、適当な周波数特性によってフィルタリングすれば抽出することができる。
【0013】
そして、抽出された前記周波数成分のタイミング信号に基づいて信号レベルをトグルさせると、元の変調データ信号波形に等しいものが再生される。従って、通常の受信経路より得られた受信結果と上記の受信経路より得られた受信結果とを並行して得ておき、両者を合成すれば、通常の受信経路においてヌル点が発生している場合でも受信データを得ることができる。
【0014】
請求項4記載のICカードリーダによれば、トグル処理部は、正側及び負側ピーク検出回路が出力する検出信号の何れか一方を受けたタイミングでトグル処理を行なうと、その次のトグル処理を他方の検出信号を受けたタイミングで行なう。即ち、立上がりエッジのタイミングにおけるフィルタ出力は正側にピークを有し、立下がりエッジのタイミングにおけるフィルタ出力は負側にピークを有する。従って、正側及び負側ピーク検出回路が夫々出力する検出信号を交互に受けてトグル処理を行なうようにすれば、フィルタ出力の波形が複数のピークを有する場合であっても誤判定を行うことをより確実に防止することができ、受信データの再生を高い確度で行うことができる。
【0015】
請求項5記載のICカードリーダによれば、トグル処理部は、エッジが検出された最初のタイミングから、非接触型ICカードより送信される電波信号のデータ送信レートに応じてトグル処理を行なう。即ち、エッジ検出フィルタ回路の出力信号は、フィルタの特性によっては必ずしも必要とする周波数成分のみが得られるとは限らない。そこで、データ送信レートに同期させてトグル処理を行なえば不要な周波数成分を無視することができるので、データの再生を確実に行うことができる。
【0016】
請求項6記載のICカードリーダによれば、位相差検出回路は、搬送波信号を生成するための基準クロック信号と、非接触型ICカードによって負荷変調された搬送波信号との位相差を検出し、データ再生部は、位相差検出回路の出力信号に基づいて受信データを再生する。即ち、ICカードによって負荷変調が行なわれると、その変調に応じて搬送波信号の位相にも変化が生じている。そして、ヌル点に陥った場合でも、その位相の変化状態は受信側で検出可能であるから、受信回路により復調された受信データと、データ再生部より再生された受信データとを合成したものを受信結果として得ることによってもデータの再生を確実に行うことができる。
【0017】
請求項7記載のICカードリーダによれば、非接触型ICカードより送信される電波信号を受信して受信データを復調するための受信回路における信号の入力点を、電波信号の受信状態に応じて異なる箇所に切換えて受信する。即ち、通常の受信経路においてヌル点が発生することで受信不能となったものと判断した場合に、受信回路における信号の入力点を異なる箇所に切換えるようにする。
【0018】
例えば、アンテナ部分から受信回路の入力端子までの間に抵抗やコンデンサなどの回路素子が直列に介挿されている場合、入力点を、それらの素子の異なる端子側に接続するように切換える。すると、受信路のインピーダンスが変化することから、切換えた入力点においては、受信信号が復調可能な波形で観測される状態となる。従って、従来のように送信回路側のインピーダンスを変化させる方式に比較すると、素子を余分に設けることなく、ヌル点を脱して受信を行なうことが可能となる。
【0019】
【発明の実施の形態】
(第1実施例)
以下、本発明の第1実施例について図1乃至図6を参照して説明する。図2に示すリーダライタ(ICカードリーダ)1は、例えばパーソナルコンピュータなどの上位装置(ホスト,図示せず)とシリアルインターフェイス等を介して接続されており、上位装置側のアプリケーションプログラムの指示に基づいて図3に示すICカード2と電波信号により通信を行うようになっている。
【0020】
即ち、リーダライタ1は、自身の通信エリアにICカード2が接近したことを検知するため、ICカード2に対する呼出しコードを間欠的に送信するポーリングを行う(リクエスト)。そして、ICカード2を携帯したユーザが通信エリア内に位置すると、ICカード2は、リーダライタ1が送信する信号から動作用の電源及びクロックを生成して応答するようになっている。
【0021】
電気的構成を機能ブロックで示す図2において、CPU(制御回路)3は、上位インターフェイス(I/F)部4を介して上位装置とシリアル通信を行うようになっている。リセットIC5は、CPU3のリセットON,OFFを行うためのリセット信号を出力する。符号化部6は、CPU3よりシリアルに与えられる送信データを例えばNRZ(Non Return to Zero)方式で符号化して変調部7に出力する。
【0022】
キャリア発振器8は、13.56MHzの発振信号を符号化部6及び変調部7に搬送波信号として、また、CPU3にクロック用の信号として供給する。CPU3は、その発振信号を適宜分周したものを動作用クロックとして使用する。変調部7は、搬送波を符号化された送信データによってASK変調するようになっており、その場合の変調度を調整できるように構成されている。
【0023】
変調部7で変調された被変調信号は、増幅部9及びカップリングコンデンサ10を介して送受信アンテナ(送受信共用アンテナ)50に出力され、電波信号として外部に送信される。送受信アンテナ50は、コンデンサ51,抵抗52及びコイル53のループで構成されている。そして、コンデンサ51及び抵抗52の共通接続点がカップリングコンデンサ10に接続され、コンデンサ51及びコイル53の共通接続点はグランドに接続されている。
【0024】
一方、ICカード2側より送信された信号をアンテナ50が受信すると、その受信信号は受信回路部11に出力されるようになっている。受信回路部11で復調され、復号化された受信データはCPU3に出力される。
【0025】
また、図3は、ICカード2内部の電気的構成を示す機能ブロック図である。ICカード2は、アンテナ(LC共振回路のコイル)12,整流部13,クロック抽出部14,CPU15,メモリ16,変調部17などで構成されている。
【0026】
整流部13は、リーダライタ1より送信された電波信号をアンテナ12が受信すると、その受信信号を整流平滑してCPU15などに動作用の電源を供給すると共に、受信信号を復調した復調データをCPU15に出力する。クロック抽出部14は、アンテナ12が受信した信号から抽出したクロック信号をCPU15に供給する。CPU15は、例えばFRAM(Ferroelectric RAM) などからなる不揮発性のメモリ16に対してデータの読み書きを行うようになっている。
【0027】
また、CPU15は、変調部17に対して送信データをシリアルに出力する。変調部17は、スイッチ18及び変調負荷19の直列回路で構成されており、その直列回路が抵抗54と共にアンテナ12に並列に接続されている。そして、スイッチ18は、CPU15によって出力された送信データに応じてオンオフされることで搬送波を負荷変調し、マンチェスタ符号でデータを送信するようになっている。
【0028】
ICカード2のメモリ16には、ICカード2のIDデータや通信時の認証処理に使用するコード,リーダライタ1が本来読み出すことを目的としているICカード2のユーザに関するデータなどが記憶されている。
【0029】
ここで、図1は、リーダライタ1の受信回路部11の詳細な構成を示す機能ブロック図である。アンテナ50によって受信された信号は、検波回路20によって検波されると、2つのフィルタ回路21,22に出力される。これらのフィルタ回路21,22は何れもバンドパスフィルタであり、通過帯域の中心周波数は夫々212kHz,1MHzに設定されている。
【0030】
フィルタ回路21の出力信号は、増幅回路23及び二値化回路24を介して比較回路25に与えられている。一方、フィルタ回路(エッジ検出フィルタ回路)22の出力信号は、増幅回路26,二値化回路27及びトグル処理回路(トグル処理部)28を介して比較回路25に与えられている。二値化回路24,27は、増幅回路23,26より出力される信号を夫々異なる所定の閾値と比較することで、アナログ信号のレベルを二値化するものである。トグル処理回路28は、二値化回路27によって二値化されたハイレベル信号が入力される毎に出力信号レベルをハイ,ロウ交互に変化させるトグル出力処理を行なう。
【0031】
比較回路25は、二値化回路24とトグル処理回路28より与えられる信号レベルの論理和をとった結果をロジック処理回路29に出力する。ロジック処理回路29は、比較回路25より出力されるデータ信号をロジック処理することでデータの複合化を行なうものである。尚、フィルタ回路21側を受信経路30A(受信回路),フィルタ回路22側を受信経路30B(受信回路)と称す。
【0032】
次に、本実施例の作用について図4乃至図6も参照して説明する。図4(a)は、ICカード2より送信される信号の正常な受信波形をシミュレータで表したもの(横軸は時間,縦軸は振幅)で、正側,負側で対称な波形の負側のみを示している。尚、負荷変調による振幅変化を若干強調している。また、図中に示す矩形波は、信号の変調周波数で212kHz(正確には、13.56MHzの1/64である211.875kHz)のデータ波形である。
【0033】
そして、図4(b)は、ICカード2より送信される信号をリーダライタ1がヌル点において受信した場合の波形(受信不可波形)である。この波形では、負荷変調による振幅変化が観測できない状態にある。しかしながら、図中に円で囲んだ部分に示すように、僅かな信号の変化が現れている。この信号の変化は、変調された信号のエッジ変化に対応するものである。
【0034】
ここで、図6にマンチェスタ符号の信号波形例を示す。マンチェスタ符号は、例えば、判定タイミングにおける信号の立下りエッジを「0」、立上がりエッジを「1」とする。従って、信号波形全体において出現するエッジの周波数は、信号の変調周波数212kHzよりも高くなる。また、そのエッジの変化は、信号の伝送路が有するインピーダンスによって遅れを生じることから、その結果として1MHz程度の周波数変化として観測されるものと推測される。
【0035】
従って、フィルタ回路21における通過帯域の中心周波数は、正常な受信状態において受信データを検出するために212kHzに設定されており、もう1つのフィルタ回路22における通過帯域の中心周波数は、受信不能状態において信号のエッジ変化成分を検出するために1MHzに設定されている。
【0036】
尚、フィルタ回路21については、マンチェスタ符号において「0」,「1」が交互に切替わるパターンの場合信号変化の周波数は106kHzとなっているため、106kHzも含むように通過帯域幅を設定するのが好ましい(若しくは、遮断周波数が212kHz付近となるローパスフィルタを用いても良い)。
【0037】
また、図5(a)は、受信不可波形(正側)を拡大して示すものであり、図5(b)は、フィルタ回路22の出力信号波形を示す。このように、受信不可波形を1MHzのバンドパスフィルタに通すと、立上がり,立下りのエッジ変化位置に対応して鋭いピークを有する信号が得られるので、各ピークのタイミングに合わせてトグル処理回路28が信号レベルをトグル変化させれば、元のデータ波形を再生することが可能である。この場合、二値化回路27は、図5(b)に一点鎖線で示す閾値によって二値化を行なうようにする。
【0038】
そして、受信回路部11においては、比較回路25が二値化回路24とトグル処理回路28より与えられる信号レベルの論理和をとる構成であるから、正常状態では、受信経路30A,30Bの何れも同じ出力結果となり、ヌル点が生じた受信不能状態では、受信経路30Aからは正しい受信結果を得ることはできないが、受信経路30Bにおいて受信データを得ることができる。
【0039】
尚、図5に示すように、フィルタ回路22の出力信号波形にはデータの再生に不要なピークも含まれているので、その不要なピークを排除するように二値化回路27における閾値を設定する。
【0040】
以上のように本実施例によれば、リーダライタ1は、複数の受信経路30A,30BによってICカード2より送信される電波信号を夫々異なる状態で受信し、それらより得られる受信結果を合成して得るようにした。具体的には、フィルタ回路22は、ICカード2より送信される電波信号のレベルが送信データに応じて変化するエッジを検出するためにフィルタリングを行ない、トグル処理部28は、検出されたエッジのタイミングに基づいて信号レベルをトグルさせることで、受信データを再生する。そして、受信経路30Aにより復調された受信データと、トグル処理部28より再生された受信データとを比較回路25において比較合成したものを受信結果として得るようにした。
【0041】
即ち、通常の受信状態であれば受信経路30Aによって得られるはずの受信信号がヌル点に陥ることで受信不能となった場合でも、受信経路30A経路,30B側で再生された受信データを得ることができる。従って、実際にヌル点が発生しているか否かにかかわらず信号の受信を常に確実に行うことができるので、通信処理のシーケンスをやり直す必要がなくなる。
【0042】
特に、リーダライタ1が、様々なタイプ(例えば、ISO14443のTypeA〜C)のICカードの何れであっても対応可能であるように構成されている場合は、チューニングに冗長性が生じてヌル点が発生し易くなることから、本発明は極めて有効である。
【0043】
(第2実施例)
図7及び図8は本発明の第2実施例を示すものであり、第1実施例と同一部分には同一符号を付して説明を省略し、以下異なる部分についてのみ説明する。第2実施例の構成は、第1実施例の二値化回路27を正側ピーク検出回路31P及び負側ピーク検出回路31Nに置き換える共に、トグル処理回路28をトグル処理回路32に置き換えたものとして受信経路30Baが構成されている。
【0044】
図8(b)に示すように、(増幅回路26を介した)フィルタ回路22の出力信号波形は、データ信号の立上がりエッジに対応するタイミングでは正側に大きなピークがあり、立下がりエッジに対応するタイミングでは負側に大きなピークがある。
【0045】
そこで、正側ピーク検出回路31Pは、正側のピークだけを検出するように閾値を設定し、負側ピーク検出回路31Nは、負側のピークだけを検出するように閾値を設定しておく。そして、トグル処理回路32は、正側ピーク検出回路31Pの検出信号に応じてトグル処理(L→H)を行なうと、その次のトグル処理(H→L)は、負側ピーク検出回路31Nの検出信号に応じて行なう。即ち、2つの検出回路31P,31Nの検出信号を交互に受けてトグル処理を行なうようにする。
【0046】
従って、何れか一方の検出回路31において、閾値の設定状態によって1つのエッジ変化タイミングに応じて2つのピークを検出してしまったとしても、トグル処理回路32が2つの検出回路31P,31Nの検出信号を交互に受けてトグル処理を行なうことでタイミング識別の誤りは排除される。
【0047】
以上のように第2実施例によれば、トグル処理回路33は、正側及び負側ピーク検出回路31P,31Nが出力する検出信号の何れか一方を受けたタイミングでトグル処理を行なうと、その次のトグル処理を他方の検出信号を受けたタイミングで行なうので、フィルタ出力の波形が複数のピークを有する場合であっても誤判定を行うことをより確実に防止することができ、受信データの再生を高い確度で行うことができる。
【0048】
(第3実施例)
図9及び図10は本発明の第3実施例を示すものであり、第1実施例と同一部分には同一符号を付して説明を省略し、以下異なる部分についてのみ説明する。第3実施例の構成は、第1実施例のトグル処理回路28をトグル処理回路(トグル処理部)33に置き換えたものとして構成されている。そのトグル処理回路33には、受信信号のデータレートである212kHzの周波数信号が与えられており、受信経路30Bbが構成されている。
【0049】
そして、トグル処理回路33は、与えられた周波数信号を参照してトグル出力処理を行なうようになっている。即ち、リーダライタ1とICカード2の送受信系は、リーダライタ1側で生成出力される13.56MHzの主搬送波に同期して全ての信号処理が行なわれるようになっている。従って、たとえ、二値化回路27における二値化処理が不十分であり、1つのエッジ変化タイミングについて複数のパルス信号が出力されてしまった場合でも(図10(a)参照)、基準となるパルス信号が入力された時点から212kHzの信号周期である約4.7μ秒の間に入力されるパルス信号は無視するように構成すれば(図10(b)参照)、不要なパルス信号を認識してタイミングを誤ることは防止される(図10(c)参照)。
尚、実際には、パルス信号を無視する期間とするハイレベル期間を、次の冒頭に入力されるパルス信号を無視しないように余裕を持たせて、例えば4μ秒程度に設定すると良い。
【0050】
以上のように構成された第3実施例によれば、トグル処理回路33は、エッジが検出された最初のタイミングから、ICカード2より送信される電波信号のデータ送信レートに応じてトグル処理を行なうようにしたので、データの再生を確実に行うことができる。
【0051】
(第4実施例)
図11乃至図13は本発明の第4実施例を示すものであり、第1実施例と同一部分には同一符号を付して説明を省略し、以下異なる部分についてのみ説明する。リーダライタ34の電気的構成を示す図11において、受信回路部35に対する受信信号の入力点は2点となっている。1点は、第1実施例と同様に送信側の増幅部9とコンデンサ10との共通接続点P1であり、もう1点は、そのコンデンサ10の他端側P2となっている。
【0052】
受信回路部35の内部構成を示す図12において、検波回路36,フィルタ回路37,増幅回路38,二値化回路39は、2つの入力点に対応して夫々並列に2系統(A,B)設けられている。そして、ロジック処理回路40は、二値化回路40A,40Bの出力信号を夫々受けて複合化処理を行なうように構成されている。従って、実質的に2つの受信経路(受信回路)41A,41Bが存在する。
【0053】
次に、第4実施例の作用について図13も参照して説明する。図13(a)に示すように、第1実施例と同様の信号入力点においてはヌル点に陥ったため受信不可波形が観測される場合、もう1つの信号入力点では、受信側のインピーダンスが異なるため図13(b)に示すように、負荷変調に伴う信号変化が観測可能な波形となっている。但し、この波形は、図4(a)に示す正常時の受信波形に対して変化レベルのハイ,ロウが逆転している。
【0054】
そこで、第4実施例では、ICカード2より送信される信号を2つの信号入力点P1,P2により並行に受信して復調処理し、複合した結果の受信データをロジック処理回路40の内部において比較(論理和演算)して、最終的な受信データを得ている。
【0055】
信号入力点P2によって得られる受信信号は、信号入力点P1における正常な受信状態に比較して変化レベルが逆転しているが、ロジック処理回路40における複合化処理では問題とならない。即ち、例えばTypeCの場合、受信信号の冒頭にはハイ,ロウのレベル変化を所定回数繰り返すプリアンブルが配置されており、そのプリアンブルを受信する段階で同期化が行なわれ、受信データの最初のレベルがハイ,ロウの何れより始まるかが決定されて、以降のエッジ変化によって「1,0」が読み込まれるからである。
従って、たとえ一方の信号入力点P1では受信不能状態にある場合でも他方の信号入力点P2によって受信が可能であるから、ヌル点が発生しているか否
かにかかわらず受信を行うことができる。
【0056】
以上のように構成された第4実施例によれば、複数の受信経路41A,41BによってICカード2より送信される電波信号を夫々異なる状態で受信し、それらより得られる受信結果を合成して得るようにしたので、一方の受信経路41における電波信号の受信路にヌル点が発生することで受信不能状態となった場合、他方の受信経路41における受信路ではインピーダンスが異なるため同時にヌル点が発生することはない。従って、実際にヌル点が発生しているか否かにかかわらず信号の受信を常に確実に行うことができるので、通信処理のシーケンスをやり直す必要がなくなる。
【0057】
(第5実施例)
図14乃至図16は本発明の第5実施例を示すものであり、第4実施例と同一部分には同一符号を付して説明を省略し、以下異なる部分についてのみ説明する。第5実施例のリーダライタ(ICカードリーダ)42は、受信用のアンテナ(受信専用アンテナ)43を別途設けて、第4実施例における信号入力点P2の代わりに接続した構成である。斯様に構成した場合、アンテナ43によって受信された信号の観測波形は、図4(a)に示す正常時の受信波形と略同様となる。
【0058】
尚、このように受信専用アンテナ43を設けた場合、その受信信号を整流すれば、図16(a),(b)に示すように変調波形を直流レベル的に把握することができる。そして、変調がかかっていない場合はICカード2側の送信信号レベルが把握でき、変調がかかっている場合は変調度を観測することができる。従って、必要に応じて変調度が最適となるように、リーダライタ42側が主搬送波の出力レベルを調整することで補正制御を行うことも可能である。
【0059】
以上のように構成された第5実施例によれば、送受信アンテナ50とは別個に、受信専用アンテナ43を備え、2つの受信経路41A,41Bはこれら2つのアンテナ50,43によって得られる受信信号を復調するので、夫々の受信路のインピーダンスは異なるため双方において同時にヌル点が発生することはない。従って、第4実施例と同様に、信号の受信を常に確実に行うことができる。
【0060】
(第6実施例)
図17乃至図20は本発明の第6実施例を示すものである。例えばパーソナルコンピュータなどの上位装置(ホスト,図示せず)とシリアルインターフェイス等を介して接続されており、上位装置側のアプリケーションプログラムの指示に基づいて図18に示すICカード62と電波信号により通信を行うようになっている。
【0061】
即ち、リーダライタ61は、自身の通信エリアにICカード62が接近したことを検知するため、ICカード62に対する呼出しコードを間欠的に送信するポーリングを行う(リクエスト)。そして、ICカード62を携帯したユーザが通信エリア内に位置すると、ICカード62は、リーダライタ61が送信する信号から動作用の電源及びクロックを生成して応答するようになっている。
【0062】
リーダライタ61内部の電気的構成を機能ブロックで示す図17において、CPU(制御回路)63は、上位インターフェイス(I/F)部64を介して上位装置とシリアル通信を行うようになっている。リセットIC65は、CPU63のリセットON,OFFを行うためのリセット信号を出力する。符号化部66は、CPU63よりシリアルに与えられる送信データを例えばNRZ(Non Return to Zero)方式で符号化して変調部67に出力する。
【0063】
キャリア発振器68は、13.56MHzの発振信号を符号化部66及び変調部67に搬送波信号として、また、CPU63にクロック用の信号として供給する。CPU63は、その発振信号を適宜分周したものを動作用クロックとして使用する。変調部67は、搬送波を符号化された送信データによってASK変調するようになっており、その場合の変調度を調整できるように構成されている。
【0064】
変調部67で変調された被変調信号は、増幅部69及びカップリングコンデンサ70を介して送受信アンテナ71に出力され、電波信号として外部に送信される。送受信アンテナ71は、コンデンサ72,抵抗73及びコイル74のループで構成されている。そして、コンデンサ72及び抵抗73の共通接続点がカップリングコンデンサ70に接続され、コンデンサ72及びコイル74の共通接続点はグランドに接続されている。
【0065】
一方、ICカード62側より送信された信号をアンテナ71が受信すると、その受信信号は、切替えスイッチ75を介して受信部76に出力されるようになっている。受信部76で復調された復調信号は、増幅部77を介して復号化部78に与えられ復号化されると、CPU63に出力される。
【0066】
切替えスイッチ75は、受信信号の給電点を切替えるために設けられている。即ち、その固定接点75aは増幅部69とカップリングコンデンサ70との共通接続点に接続され、固定接点75bはカップリングコンデンサ70と抵抗73との共通接続点に接続され、固定接点75cは抵抗73とコイル74との共通接続点に接続されている。そして、可動接点75dが受信部76の入力端子に接続されている。通常状態において、可動接点75dは固定接点75aに接続されており、後述するように必要に応じてCPU63により切替えスイッチ75の切り替えが行なわれる。
【0067】
また、図18は、ICカード62内部の電気的構成を示す機能ブロック図である。ICカード62は、アンテナ(LC共振回路のコイル)79,整流部80,クロック抽出部81,CPU82,メモリ83,変調部84などで構成されている。
【0068】
整流部80は、リーダライタ61より送信された電波信号をアンテナ79が受信すると、その受信信号を整流平滑してCPU82などに動作用の電源を供給すると共に、受信信号を復調した復調データをCPU82に出力する。クロック抽出部81は、アンテナ79が受信した信号から抽出したクロック信号をCPU82に供給する。CPU82は、例えばFRAM(Ferroelectric RAM) などからなる不揮発性のメモリ83に対してデータの読み書きを行うようになっている。
【0069】
また、CPU82は、変調部84に対して送信データをシリアルに出力する。変調部84は、スイッチ85及び変調負荷86の直列回路で構成されており、その直列回路が抵抗87と共にアンテナ79に並列に接続されている。そして、スイッチ85は、CPU82によって出力された送信データに応じてオンオフされることで搬送波を負荷変調し、マンチェスタ符号でデータを送信するようになっている。
【0070】
ICカード62のメモリ83には、ICカード62のIDデータや通信時の認証処理に使用するコード,リーダライタ61が本来読み出すことを目的としているICカード62のユーザに関するデータなどが記憶されている。
【0071】
次に、第6実施例の作用について図19及び図20も参照して説明する。図19(a)は、ICカード62より送信される信号の正常な受信波形をシミュレータで表したもので、正側,負側で対称な波形の負側のみを示している。尚、負荷変調による振幅変化を若干強調している。また、図中に示す矩形波は、信号の変調周波数で212kHz(正確には、13.56MHzの1/64である211.875kHz)のデータ波形である。
【0072】
そして、図19(b)は、ICカード62より送信される信号をリーダライタ61がヌル点において受信した場合の波形(受信不可波形)である。この波形では、負荷変調による振幅変化が観測できない状態にある。ところが、この場合、切替えスイッチ75の固定接点75bにおいて受信信号波形を観測すると、受信側のインピーダンスが異なるため、図19(c)に示すように負荷変調に伴う信号変化が観測可能な波形となっている。但し、この波形は、図19(a)に示す正常時の受信波形に対して変化レベルのハイ,ロウが逆転している。また、固定接点75cにおいて観測される受信信号波形も、略同様となる。
【0073】
そこで、リーダライタ61のCPU63は、ICカード62との間で通信処理を行なう場合に図20に示すフローチャートに従って動作する。先ず、ICカード62側に信号の送信を開始すると(ステップS1)、ICカード62側より送信される信号が受信可能な状態にあるか否かを判断する(ステップS2)。受信可能な状態にあれば(「YES」)、通信処理が終了するまで(ステップS3,「YES」)ステップS2の判断を継続する。
【0074】
ステップS2において、図19(b)に示したような信号波形が受信されることで受信不能であると判断すると(「NO」)、CPU63はその時点で通信処理を終了する(ステップS4)。そして、その時点における切替えスイッチ75の可動接点75dが固定接点75a側に接続されているか否かを判断し(ステップS5)、固定接点75a側に接続されている場合(「YES」)は可動接点75dを固定接点75b側に切替える(ステップS6)。それから、ステップS1に戻り、再度通信処理を開始する。
【0075】
即ち、固定接点75aにおいて受信した状態でヌル点に至っている場合に、受信部76に対する受信信号の給電点を固定接点75b側に切替えると受信回路のインピーダンスが変化するので、ヌル点を回避することが可能となる。
【0076】
以上のように切替えスイッチ75を切替えて再度通信処理を行なった場合でも受信不能状態が解消できない場合(ステップS2,「NO」)、CPU63は、同様にステップS4を実行する。そして、可動接点75dは固定接点75b側に接続されているのでステップS5では「NO」,ステップS7では「YES」と判断し、CPU63は、切替えスイッチ75の可動接点75dを固定接点75c側に切替える(ステップS8)。すると、受信回路のインピーダンスが更に変化する。それから、ステップS1に戻り、再度通信処理を開始する。
【0077】
更に、その状態でステップS2において受信不能であると判断すると(「NO」)、可動接点75dは固定接点75c側に接続されているのでステップS5,S7で何れも「NO」と判断する。この場合は、通信が不能であると判断して対応する処理を行なう(ステップS9)。
【0078】
以上のように第6実施例によれば、リーダライタ61のCPU63は、ICカード62より送信される電波信号を受信して受信データを復調するための受信回路における信号の入力点を、電波信号の受信状態に応じて切替えスイッチ75により異なる箇所に切換えて受信するようにした。
【0079】
具体的には、通常の受信経路(固定接点75a)においてヌル点が発生することで受信不能となったものと判断した場合に、受信回路における信号の入力点を異なる箇所(固定接点75b,75c)に切換えるようにした。従って、従来のように送信回路側のインピーダンスを変化させる方式に比較すると、素子を余分に設けることなく、ヌル点を脱して受信を行なうことが可能となる。
【0080】
(第7実施例)
図21乃至図24は本発明の第7実施例を示すものであり、第1実施例と異なる部分についてのみ説明する。ICカード2側において信号を送信するため負荷変調を行なうと実際には送信回路のリアクタンス成分も変化するため、リーダライタより送信された搬送波信号の振幅と同時に位相も変化している。そして、ICカード2とリーダライタとの間においてヌル点が発生し、被変調信号の振幅変化が観測不能となった場合でも、位相の変化状態はそのまま維持されており、受信側で検出が可能である。
【0081】
図21は、シミュレーション結果の一例を示すものである。ICカードとリーダライタとの間においてヌル点発生状態となった場合に、リーダライタ内部において搬送波信号を生成するための基準クロック信号と、ICカードによって負荷変調された搬送波信号との位相差である。横軸は、ICカードの応答周波数212kHzの1周期分、即ち、主搬送波13.56MHzの64キャリア分に相当するレンジである。この例では、5deg程度の位相差が観測されている。
【0082】
図22は、リーダライタ(ICカードリーダ)88における受信回路部の詳細な電気的構成を示す機能ブロック図である。受信経路30A側は、第1実施例と全く同様である。もう一方の受信経路89は、位相比較回路(位相差検出回路)90,フィルタ回路21,増幅回路92及び二値化回路(データ再生部)93によって構成されている。
【0083】
位相比較回路90は、PLL(Phase Locked Loop)に使用されるものと同様の作用をなすものであり、キャリア発振器8が出力する13.56MHzの基準クロック信号とICカード2によって負荷変調された搬送波信号との位相を比較して位相差信号をフィルタ回路21に出力するようになっている。カードリーダ88は、図2に示すように、キャリア発振器8が出力する基準クロック信号に基づき、変調部7,増幅部9などで構成される送信回路やアンテナ50を介してICカード2に搬送波信号を送信する。
【0084】
図23は、位相比較回路90の動作をデジタル的な概念によって説明するものである。即ち、位相比較回路90は、入力される2つの信号の位相差に応じたパルス幅を有する位相差信号を出力するもので、デジタル的な概念では、2つの入力信号の排他的論理和をとって出力することに等しい。実動作としては、これらの処理をアナログ的に行なう。
【0085】
図24(a)はICカード2の変調信号であり、(b)はICカード2によって負荷変調された信号をリーダライタ88がヌル点において受信した場合の信号波形である。そして、(c)は位相比較回路90の出力信号波形である。その波形は、変調信号の立上がり,立下りに位相変化量の最大,最小が対応している(実際には、変調信号が1つ前のタイミングで変化した結果に伴って位相変化が発生している)。尚(d)には、参考に従来のリーダライタによるヌル点における復調信号波形を示す。
【0086】
従って、図24(c)の出力信号波形に対して二値化回路93がヒステリシス特性を有する閾値(ハイ→ロウ変化時の閾値レベルが低下する)を設定すれば、変調信号,受信データを生成することが可能である。
【0087】
以上のように構成された第7実施例によれば、位相比較回路90は、リーダライタ88内部の基準クロック信号と、ICカード2によって負荷変調された搬送波信号との位相差を検出し、二値化回路93は、位相比較回路90の出力信号に基づいて受信データを再生する。そして、比較回路25により、2つの受信経路30A,89より得られる受信データを合成するので、リーダライタ88とICカード2との位置関係がヌル点に陥った場合でも、受信信号に含まれている変調に応じた位相の変化状態からデータの再生が可能となり、リーダライタ88は、データの再生を確実に行うことができる。
【0088】
本発明は上記し且つ図面に記載した実施例にのみ限定されるものではなく、以下のような変形または拡張が可能である。
第1実施例において、フィルタ回路22の通過帯域中心周波数を、847.5kHzに設定しても良い。即ち、ISO14443で定められているtypeA,BのICカードでは副搬送波として847.5kHzを使用するので、typeA,Bに対応したリーダライタは受信回路に中心周波数が847.5kHzのバンドパスフィルタを予め備えている。従って、斯様に構成すれば、そのバンドパスフィルタを利用して本発明の構成を得ることができる。
また、第1実施例において、比較回路25においてデジタルデータを比較する構成に代えて、二値化回路24とトグル処理回路28より得られる出力信号をアナログ的に、加算したものをロジック処理回路に入力しても良い。
【0089】
第4実施例において、接続点P2に代えて、受信信号の給電点を抵抗とコイルの共通接続点としても良い。
第6実施例において、切替えスイッチ75を2点切替え構成としても良く、固定接点75a,75b又は固定接点75a,75cの間で切り替えを行うようにしても良い。
必ずしもリーダライタに限ることなく、少なくともICカードのデータを読取る機能だけを有するICカードリーダに適用しても良い。
また、必ずしも、複数タイプのICカードに対応可能に構成されるICカードリーダに限ることなく、1つのタイプに対応可能に構成されるものでも良い。
【図面の簡単な説明】
【図1】本発明の第1実施例であり、リーダライタにおける受信回路部の詳細な電気的構成を示す機能ブロック図
【図2】リーダライタの電気的構成を示す機能ブロック図
【図3】ICカードの電気的構成を示す機能ブロック図
【図4】(a)はICカードより送信される信号の正常な受信波形をシミュレータで表した図、(b)はリーダライタがヌル点において受信した場合の波形を表した図
【図5】(a)は受信不可波形(正側)を拡大して示す図、(b)はフィルタ回路の出力信号波形を示す図
【図6】マンチェスタ符号の信号波形の一例を示す図
【図7】本発明の第2実施例を示す図1相当図
【図8】図5相当図
【図9】本発明の第3実施例を示す図1相当図
【図10】トグル処理回路における信号処理の状態を示す波形図
【図11】本発明の第4実施例を示す図2相当図
【図12】2が 図1相当図
【図13】(a)は給電点P1における受信信号波形,(b)は給電点P2における受信信号波形を示す図
【図14】本発明の第5実施例を示す図2相当図
【図15】受信専用アンテナによって受信された信号の波形を示す図
【図16】受信信号波形の整流前(a),整流後(b)の状態を示す図
【図17】本発明の第6実施例を示すものであり、リーダライタの電気的構成を示す機能ブロック図
【図18】ICカードの電気的構成を示す機能ブロック図
【図19】各給電点における受信信号波形を示す図
【図20】リーダライタのCPUが行う制御内容を示すフローチャート
【図21】本発明の第7実施例であり、ヌル点発生状態となった場合に、リーダライタより送信される搬送波信号とICカード側より送信される搬送波信号との位相差を検出した信号をシミュレーションした結果の一例を示す図
【図22】図1相当図
【図23】位相比較回路の動作をデジタル的な概念によって説明する図
【図24】(a)はICカードの変調信号、(b)はICカードの送信信号をリーダライタがヌル点において受信した場合の信号波形、(c)は位相比較回路の出力信号波形、(d)は従来のリーダライタによるヌル点における復調信号波形を示す図
【図25】従来技術を示すもので、リーダライタの送信回路側の構成を一部のみ示す図
【符号の説明】
1はリーダライタ(ICカードリーダ)、2はICカード、8はキャリア発振器、22はフィルタ回路(エッジ検出フィルタ回路)、28はトグル処理回路(トグル処理部)、30A,30B,30Ba,30Bbは受信経路(受信回路)、31Pは正側ピーク検出回路、31Nは負側ピーク検出回路、32,33はトグル処理回路(トグル処理部)、34はICカードリーダ、41A,41Bは受信経路(受信回路)、43は受信専用アンテナ、50は送受信アンテナ(送受信共用アンテナ)、61はリーダライタ(ICカードリーダ)、62はICカード、63はCPU(制御回路)、75は切り替えスイッチ、88はリーダライタ(ICカードリーダ)、90は位相比較回路(位相差検出回路)、93は二値化回路(データ再生部)を示す。

Claims (7)

  1. 非接触型ICカードより送信される電波信号を夫々異なる状態で受信する複数の受信回路を備え、
    前記複数の受信回路より得られる受信結果を合成して得るように構成されていることを特徴とするICカードリーダ。
  2. 非接触型ICカードとの間で電波信号の送受信を行なうために使用される送受信共用アンテナと、
    非接触型ICカードより送信される電波信号の受信のみに使用される受信専用アンテナとを備え、
    前記複数の受信回路は、前記2つのアンテナによって得られる受信信号を復調することを特徴とする請求項1記載のICカードリーダ。
  3. 非接触型ICカードより送信される電波信号を受信して受信データを復調するための受信回路と、
    非接触型ICカードより送信される電波信号のレベルが送信データに応じて変化するエッジを検出するための周波数特性を有するエッジ検出フィルタ回路と、このエッジ検出フィルタ回路の出力信号に基づいて得られる前記エッジのタイミングに基づいて信号レベルをトグルさせることで、受信データを再生するトグル処理部とを備え、
    前記受信回路により復調された受信データと、前記トグル処理部より再生された受信データとを合成したものを受信結果として得ることを特徴とするICカードリーダ。
  4. 前記エッジ検出フィルタ回路の出力信号について正側のピークを検出する正側ピーク検出回路と、
    前記エッジ検出フィルタ回路の出力信号について負側のピークを検出する負側ピーク検出回路とを備え、
    前記トグル処理部は、前記正側及び負側ピーク検出回路が出力する検出信号の何れか一方を受けたタイミングでトグル処理を行なうと、その次のトグル処理を、他方の検出信号を受けたタイミングで行なうことを特徴とする請求項3記載のICカードリーダ。
  5. 前記トグル処理部は、前記エッジが検出された最初のタイミングから、非接触型ICカードより送信される電波信号のデータ送信レートに応じてトグル処理を行なうことを特徴とする請求項3記載のICカードリーダ。
  6. 搬送波信号を生成するための基準クロック信号を出力するキャリア発振器と、
    前記基準クロック信号に基づいて搬送波信号を生成し、非接触型ICカードに電波信号として送信するための送信回路と、
    前記ICカードによって負荷変調された信号を受信して受信データを復調するための受信回路と、
    前記基準クロック信号と、前記ICカードによって負荷変調された搬送波信号との位相差を検出するための位相差検出回路と、
    この位相差検出回路の出力信号に基づいて、受信データを再生するデータ再生部とを備え、
    前記受信回路により復調された受信データと、前記データ再生部より再生された受信データとを合成したものを受信結果として得ることを特徴とするICカードリーダ。
  7. 非接触型ICカードより送信される電波信号を受信して受信データを復調するための受信回路における信号の入力点を、前記電波信号の受信状態に応じて異なる箇所に切換えて受信可能に構成されていることを特徴とするICカードリーダ。
JP2002259973A 2002-09-05 2002-09-05 Icカードリーダ Expired - Fee Related JP3891077B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002259973A JP3891077B2 (ja) 2002-09-05 2002-09-05 Icカードリーダ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002259973A JP3891077B2 (ja) 2002-09-05 2002-09-05 Icカードリーダ

Related Child Applications (2)

Application Number Title Priority Date Filing Date
JP2006192880A Division JP4407675B2 (ja) 2006-07-13 2006-07-13 Icカードリーダ
JP2006192879A Division JP4407674B2 (ja) 2006-07-13 2006-07-13 Icカードリーダ

Publications (2)

Publication Number Publication Date
JP2004102404A true JP2004102404A (ja) 2004-04-02
JP3891077B2 JP3891077B2 (ja) 2007-03-07

Family

ID=32260822

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002259973A Expired - Fee Related JP3891077B2 (ja) 2002-09-05 2002-09-05 Icカードリーダ

Country Status (1)

Country Link
JP (1) JP3891077B2 (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006014281A (ja) * 2004-05-25 2006-01-12 Fuji Electric Retail Systems Co Ltd 読取装置、データキャリアシステムおよび読取装置の復調方法
JP2006345050A (ja) * 2005-06-07 2006-12-21 Denso Wave Inc 通信装置及び通信同期状態判定方法
JP2007074153A (ja) * 2005-09-05 2007-03-22 Sony Ericsson Mobilecommunications Japan Inc リーダ・ライタ及び通信方法
JP2012114791A (ja) * 2010-11-26 2012-06-14 Renesas Electronics Corp 無線通信用半導体装置
WO2012114948A1 (ja) * 2011-02-21 2012-08-30 ソニー株式会社 信号処理装置、信号処理方法、および受信装置
US8285224B2 (en) 2007-07-26 2012-10-09 Tdk Corporation Transmitter/receiver for radio communication, RFID system and receiving method for transmitter/receiver for radio communication

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006014281A (ja) * 2004-05-25 2006-01-12 Fuji Electric Retail Systems Co Ltd 読取装置、データキャリアシステムおよび読取装置の復調方法
JP2006345050A (ja) * 2005-06-07 2006-12-21 Denso Wave Inc 通信装置及び通信同期状態判定方法
JP2007074153A (ja) * 2005-09-05 2007-03-22 Sony Ericsson Mobilecommunications Japan Inc リーダ・ライタ及び通信方法
JP4584082B2 (ja) * 2005-09-05 2010-11-17 ソニー・エリクソン・モバイルコミュニケーションズ株式会社 リーダ・ライタ及び通信方法
US8285224B2 (en) 2007-07-26 2012-10-09 Tdk Corporation Transmitter/receiver for radio communication, RFID system and receiving method for transmitter/receiver for radio communication
JP2012114791A (ja) * 2010-11-26 2012-06-14 Renesas Electronics Corp 無線通信用半導体装置
WO2012114948A1 (ja) * 2011-02-21 2012-08-30 ソニー株式会社 信号処理装置、信号処理方法、および受信装置
US9571210B2 (en) 2011-02-21 2017-02-14 Sony Corporation Signal processing device, signal processing method, and receiving device

Also Published As

Publication number Publication date
JP3891077B2 (ja) 2007-03-07

Similar Documents

Publication Publication Date Title
JP5353675B2 (ja) 信号処理装置および方法
KR101674776B1 (ko) 네거티브 변조를 갖는 무접촉형 통신 방법
KR100643611B1 (ko) 콤비형 스마트 카드 시험장치 및 방법
JP5339138B2 (ja) 通信装置、通信方法、およびプログラム
JP4407675B2 (ja) Icカードリーダ
US8811542B2 (en) HDX demodulator
EP1047947B1 (en) Test device for testing a module for a data carrier intended for contactless communication
JP3829577B2 (ja) 電磁トランスポンダシステムの全二重伝送方法
JP2006180491A (ja) 自律電源供給のない電磁トランスポンダ
JP3891077B2 (ja) Icカードリーダ
JP4407674B2 (ja) Icカードリーダ
JP2003016394A (ja) Icカードリーダ
US20100245051A1 (en) Communication Method for Noncontact RF ID System, Noncontact RF ID System, and Transmitter and Receiver
US7880588B2 (en) Resistive and capacitive modulation in an electromagnetic transponder
US8749352B2 (en) Method for coded data transmission between a base station and at least one transponder within a wireless data transmission system
US20090278704A1 (en) Receiving apparatus
JP4336969B2 (ja) Rfidリーダ/ライタ装置
CN210038846U (zh) 一种高频射频识别芯片解调盲区处理的数字电路装置
JP2003067689A (ja) 通信装置および方法
JP2006154923A (ja) 非接触icカード用リーダライタ
JP4605462B2 (ja) 受信装置及び半導体集積回路
JP2006050406A (ja) 非接触型icカード用リーダライタ
JP4053611B2 (ja) 同期復調器
JP5272769B2 (ja) 非接触型通信装置
WO2003077186A1 (en) Communication station for communication with transponders and further communication stations with the aid of different transmission parameters

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040908

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060410

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060516

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060713

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20061114

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20061127

R150 Certificate of patent (=grant) or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121215

Year of fee payment: 6

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121215

Year of fee payment: 6

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121215

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121215

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131215

Year of fee payment: 7

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees