JP4407675B2 - Ｉｃカードリーダ - Google Patents

Description

本発明は、非接触型ＩＣカードより送信される電波信号を受信して読取るＩＣカードリーダに関する。

非接触型ＩＣカードとＩＣカードリーダとの間における通信は、非接触型ＩＣカードが仕様上は通信可能とされているエリア内にある場合でも、両者の微妙な位置関係やカードリーダ側のアンテナが有するインピーダンス値の影響により所謂ヌル点が発生し、ＩＣカードの応答信号をカードリーダが受信できなくなることがある。
即ち、非接触型ＩＣカードには複数の通信タイプがある。従って、特に、カードリーダ側がそれら複数の通信タイプの何れについても対応可能であるように構成されている場合、受信側の調整等は微妙になるためヌル点は発生し易くなる傾向を示す。従来、そのような場合はカードリーダ側において送信回路側のインピーダンスを切替えることで対応していた。

そして、従来の方式では、受信が不能であると判断した時点で送信回路側のインピーダンスを切替えるが、通信処理シーケンスのプロトコル上、ＩＣカードに対する再度の問いかけを行なうことができない場合（例えば、認証処理の途中である場合など）は通信シーケンスを初めから再実行する必要があり、その処理に要するオーバーヘッドが問題となっていた。
また、図２５には、ＩＣカードリーダにおける送信回路の構成を部分的に示すものである。送信信号がベースに与えられるＮＰＮ型のトランジスタＴ１のコレクタは、コイルＬ０を介して電源に接続されていると共に、コンデンサＣ０，コイルＬ１，Ｌ２及びコンデンサＣ４を介して送受信アンテナ（Ｃ５，抵抗Ｒ１，コイルＬ３よりなる）に接続されている。

コンデンサＣ０，コイルＬ１，コイルＬ２，コンデンサＣ４の間における各共通接続点とグランドとの間には、夫々コンデンサＣ１，Ｃ２，Ｃ３が接続されている。そして、送信回路側のインピーダンスを切替えるには、例えばコンデンサＣ１に対してスイッチＳＷによりコンデンサＣ１´を並列に接続したり或いは切り離すことで行っている。従って、インピーダンス切替え用の素子を余分に用意する必要があり、その分だけ回路規模が大きくなるという問題があった。
本発明は上記事情に鑑みてなされたものであり、その目的は、非接触型ＩＣカードより送信される信号の受信が本来不能となる状態においても、受信処理を再度やり直すことなく受信を継続することができるＩＣカードリーダを提供することにある。

請求項１記載のＩＣカードリーダによれば、振幅復調回路は、送受信アンテナにより受信された負荷変調信号の振幅変化を増幅・復調して第１の復調データを出力し、位相差検出回路が、基準クロック信号と負荷変調信号との位相差を検出すると、位相復調回路は、位相差検出回路の出力信号を増幅・復調し、第２の復調データを出力する。そして、合成回路は、第１復調データと第２復調データとを合成して受信データを生成する。
また、振幅復調回路並びに位相復調回路は、通過帯域を制限するフィルタ回路と、このフィルタ回路より出力される信号を増幅する増幅回路と、この増幅回路より出力される信号を所定の閾値と比較することで、アナログ信号のレベルを二値化する二値化回路とを有している。

即ち、ＩＣカードによって負荷変調が行なわれると、その変調に応じて搬送波信号の位相にも変化が生じている。そして、ヌル点に陥った場合でも、その位相の変化状態は受信側で検出可能であるから、振幅復調回路により復調されたデータと、位相復調回路より復調されたデータとを合成したものを受信データとして得ることで、データの再生を確実に行うことができる。

（第１参考例）
以下、本発明の第１参考例について図１乃至図６を参照して説明する。図２に示すリーダライタ（ＩＣカードリーダ）１は、例えばパーソナルコンピュータなどの上位装置（ホスト，図示せず）とシリアルインターフェイス等を介して接続されており、上位装置側のアプリケーションプログラムの指示に基づいて図３に示すＩＣカード２と電波信号により通信を行うようになっている。
即ち、リーダライタ１は、自身の通信エリアにＩＣカード２が接近したことを検知するため、ＩＣカード２に対する呼出しコードを間欠的に送信するポーリングを行う（リクエスト）。そして、ＩＣカード２を携帯したユーザが通信エリア内に位置すると、ＩＣカード２は、リーダライタ１が送信する信号から動作用の電源及びクロックを生成して応答するようになっている。

電気的構成を機能ブロックで示す図２において、ＣＰＵ（制御回路）３は、上位インターフェイス（Ｉ／Ｆ）部４を介して上位装置とシリアル通信を行うようになっている。リセットＩＣ５は、ＣＰＵ３のリセットＯＮ，ＯＦＦを行うためのリセット信号を出力する。符号化部６は、ＣＰＵ３よりシリアルに与えられる送信データを例えばＮＲＺ(Non Return to Zero)方式で符号化して変調部７に出力する。

キャリア発振器８は、１３．５６ＭＨｚの発振信号を符号化部６及び変調部７に搬送波信号として、また、ＣＰＵ３にクロック用の信号として供給する。ＣＰＵ３は、その発振信号を適宜分周したものを動作用クロックとして使用する。変調部７は、搬送波を符号化された送信データによってＡＳＫ変調するようになっており、その場合の変調度を調整できるように構成されている。

変調部７で変調された被変調信号は、増幅部９及びカップリングコンデンサ１０を介して送受信アンテナ（送受信共用アンテナ）５０に出力され、電波信号として外部に送信される。送受信アンテナ５０は、コンデンサ５１，抵抗５２及びコイル５３のループで構成されている。そして、コンデンサ５１及び抵抗５２の共通接続点がカップリングコンデンサ１０に接続され、コンデンサ５１及びコイル５３の共通接続点はグランドに接続されている。
一方、ＩＣカード２側より送信された信号をアンテナ５０が受信すると、その受信信号は受信回路部１１に出力されるようになっている。受信回路部１１で復調され、復号化された受信データはＣＰＵ３に出力される。

また、図３は、ＩＣカード２内部の電気的構成を示す機能ブロック図である。ＩＣカード２は、アンテナ（ＬＣ共振回路のコイル）１２，整流部１３，クロック抽出部１４，ＣＰＵ１５，メモリ１６，変調部１７などで構成されている。
整流部１３は、リーダライタ１より送信された電波信号をアンテナ１２が受信すると、その受信信号を整流平滑してＣＰＵ１５などに動作用の電源を供給すると共に、受信信号を復調した復調データをＣＰＵ１５に出力する。クロック抽出部１４は、アンテナ１２が受信した信号から抽出したクロック信号をＣＰＵ１５に供給する。ＣＰＵ１５は、例えばＦＲＡＭ(Ferroelectric RAM) などからなる不揮発性のメモリ１６に対してデータの読み書きを行うようになっている。

また、ＣＰＵ１５は、変調部１７に対して送信データをシリアルに出力する。変調部１７は、スイッチ１８及び変調負荷１９の直列回路で構成されており、その直列回路が抵抗５４と共にアンテナ１２に並列に接続されている。そして、スイッチ１８は、ＣＰＵ１５によって出力された送信データに応じてオンオフされることで搬送波を負荷変調し、マンチェスタ符号でデータを送信するようになっている。
ＩＣカード２のメモリ１６には、ＩＣカード２のＩＤデータや通信時の認証処理に使用するコード，リーダライタ１が本来読み出すことを目的としているＩＣカード２のユーザに関するデータなどが記憶されている。

ここで、図１は、リーダライタ１の受信回路部１１の詳細な構成を示す機能ブロック図である。アンテナ５０によって受信された信号は、検波回路２０によって検波されると、２つのフィルタ回路２１，２２に出力される。これらのフィルタ回路２１，２２は何れもバンドパスフィルタであり、通過帯域の中心周波数は夫々２１２ｋＨｚ，１ＭＨｚに設定されている。

フィルタ回路２１の出力信号は、増幅回路２３及び二値化回路２４を介して比較回路２５に与えられている。一方、フィルタ回路（エッジ検出フィルタ回路）２２の出力信号は、増幅回路２６，二値化回路２７及びトグル処理回路（トグル処理部）２８を介して比較回路２５に与えられている。二値化回路２４，２７は、増幅回路２３，２６より出力される信号を夫々異なる所定の閾値と比較することで、アナログ信号のレベルを二値化するものである。トグル処理回路２８は、二値化回路２７によって二値化されたハイレベル信号が入力される毎に出力信号レベルをハイ，ロウ交互に変化させるトグル出力処理を行なう。

比較回路２５は、二値化回路２４とトグル処理回路２８より与えられる信号レベルの論理和をとった結果をロジック処理回路２９に出力する。ロジック処理回路２９は、比較回路２５より出力されるデータ信号をロジック処理することでデータの復号化を行なうものである。尚、フィルタ回路２１側を受信経路３０Ａ（受信回路），フィルタ回路２２側を受信経路３０Ｂ（受信回路）と称す。

次に、第１参考例の作用について図４乃至図６も参照して説明する。図４（ａ）は、ＩＣカード２より送信される信号の正常な受信波形をシミュレータで表したもの（横軸は時間，縦軸は振幅)で、正側，負側で対称な波形の負側のみを示している。尚、負荷変調による振幅変化を若干強調している。また、図中に示す矩形波は、信号の変調周波数で２１２ｋＨｚ（正確には、１３．５６ＭＨｚの１／６４である２１１．８７５ｋＨｚ）のデータ波形である。

そして、図４（ｂ）は、ＩＣカード２より送信される信号をリーダライタ１がヌル点において受信した場合の波形（受信不可波形）である。この波形では、負荷変調による振幅変化が観測できない状態にある。しかしながら、図中に円で囲んだ部分に示すように、僅かな信号の変化が現れている。この信号の変化は、変調された信号のエッジ変化に対応するものである。

ここで、図６にマンチェスタ符号の信号波形例を示す。マンチェスタ符号は、例えば、判定タイミングにおける信号の立下りエッジを「０」、立上がりエッジを「１」とする。従って、信号波形全体において出現するエッジの周波数は、信号の変調周波数２１２ｋＨｚよりも高くなる。また、そのエッジの変化は、信号の伝送路が有するインピーダンスによって遅れを生じることから、その結果として１ＭＨｚ程度の周波数変化として観測されるものと推測される。

従って、フィルタ回路２１における通過帯域の中心周波数は、正常な受信状態において受信データを検出するために２１２ｋＨｚに設定されており、もう１つのフィルタ回路２２における通過帯域の中心周波数は、受信不能状態において信号のエッジ変化成分を検出するために１ＭＨｚに設定されている。
尚、フィルタ回路２１については、マンチェスタ符号において「０」，「１」が交互に切替わるパターンの場合信号変化の周波数は１０６ｋＨｚとなっているため、１０６ｋＨｚも含むように通過帯域幅を設定するのが好ましい（若しくは、遮断周波数が２１２ｋＨｚ付近となるローパスフィルタを用いても良い）。

また、図５（ａ）は、受信不可波形（正側）を拡大して示すものであり、図５（ｂ）は、フィルタ回路２２の出力信号波形を示す。このように、受信不可波形を１ＭＨｚのバンドパスフィルタに通すと、立上がり，立下りのエッジ変化位置に対応して鋭いピークを有する信号が得られるので、各ピークのタイミングに合わせてトグル処理回路２８が信号レベルをトグル変化させれば、元のデータ波形を再生することが可能である。この場合、二値化回路２７は、図５（ｂ）に一点鎖線で示す閾値によって二値化を行なうようにする。

そして、受信回路部１１においては、比較回路２５が二値化回路２４とトグル処理回路２８より与えられる信号レベルの論理和をとる構成であるから、正常状態では、受信経路３０Ａ，３０Ｂの何れも同じ出力結果となり、ヌル点が生じた受信不能状態では、受信経路３０Ａからは正しい受信結果を得ることはできないが、受信経路３０Ｂにおいて受信データを得ることができる。
尚、図５に示すように、フィルタ回路２２の出力信号波形にはデータの再生に不要なピークも含まれているので、その不要なピークを排除するように二値化回路２７における閾値を設定する。

以上のように第１参考例によれば、リーダライタ１は、複数の受信経路３０Ａ，３０ＢによってＩＣカード２より送信される電波信号を夫々異なる状態で受信し、それらより得られる受信結果を合成して得るようにした。具体的には、フィルタ回路２２は、ＩＣカード２より送信される電波信号のレベルが送信データに応じて変化するエッジを検出するためにフィルタリングを行ない、トグル処理部２８は、検出されたエッジのタイミングに基づいて信号レベルをトグルさせることで、受信データを再生する。そして、受信経路３０Ａにより復調された受信データと、トグル処理部２８より再生された受信データとを比較回路２５において比較合成したものを受信結果として得るようにした。

即ち、通常の受信状態であれば受信経路３０Ａによって得られるはずの受信信号がヌル点に陥ることで受信不能となった場合でも、経路,３０Ｂ側で再生された受信データを得ることができる。従って、実際にヌル点が発生しているか否かにかかわらず信号の受信を常に確実に行うことができるので、通信処理のシーケンスをやり直す必要がなくなる。
特に、リーダライタ１が、様々なタイプ（例えば、ＩＳＯ１４４４３のＴｙｐｅＡ〜Ｃ）のＩＣカードの何れであっても対応可能であるように構成されている場合は、チューニングに冗長性が生じてヌル点が発生し易くなることから、本発明は極めて有効である。

（第２参考例）
図７及び図８は本発明の第２参考例を示すものであり、第１参考例と同一部分には同一符号を付して説明を省略し、以下異なる部分についてのみ説明する。第２参考例の構成は、第１参考例の二値化回路２７を正側ピーク検出回路３１Ｐ及び負側ピーク検出回路３１Ｎに置き換える共に、トグル処理回路２８をトグル処理回路３２に置き換えたものとして受信経路３０Ｂａが構成されている。
図８（ｂ）に示すように、（増幅回路２６を介した）フィルタ回路２２の出力信号波形は、データ信号の立上がりエッジに対応するタイミングでは正側に大きなピークがあり、立下がりエッジに対応するタイミングでは負側に大きなピークがある。

そこで、正側ピーク検出回路３１Ｐは、正側のピークだけを検出するように閾値を設定し、負側ピーク検出回路３１Ｎは、負側のピークだけを検出するように閾値を設定しておく。そして、トグル処理回路３２は、正側ピーク検出回路３１Ｐの検出信号に応じてトグル処理（Ｌ→Ｈ）を行なうと、その次のトグル処理（Ｈ→Ｌ）は、負側ピーク検出回路３１Ｎの検出信号に応じて行なう。即ち、２つの検出回路３１Ｐ，３１Ｎの検出信号を交互に受けてトグル処理を行なうようにする。
従って、何れか一方の検出回路３１において、閾値の設定状態によって１つのエッジ変化タイミングに応じて２つのピークを検出してしまったとしても、トグル処理回路３２が２つの検出回路３１Ｐ，３１Ｎの検出信号を交互に受けてトグル処理を行なうことでタイミング識別の誤りは排除される。

以上のように第２参考例によれば、トグル処理回路３３は、正側及び負側ピーク検出回路３１Ｐ，３１Ｎが出力する検出信号の何れか一方を受けたタイミングでトグル処理を行なうと、その次のトグル処理を他方の検出信号を受けたタイミングで行なうので、フィルタ出力の波形が複数のピークを有する場合であっても誤判定を行うことをより確実に防止することができ、受信データの再生を高い確度で行うことができる。

（第３参考例）
図９及び図１０は本発明の第３参考例を示すものであり、第１参考例と同一部分には同一符号を付して説明を省略し、以下異なる部分についてのみ説明する。第３参考例の構成は、第１参考例のトグル処理回路２８をトグル処理回路（トグル処理部）３３に置き換えたものとして構成されている。そのトグル処理回路３３には、受信信号のデータレートである２１２ｋＨｚの周波数信号が与えられており、受信経路３０Ｂｂが構成されている。

そして、トグル処理回路３３は、与えられた周波数信号を参照してトグル出力処理を行なうようになっている。即ち、リーダライタ１とＩＣカード２の送受信系は、リーダライタ１側で生成出力される１３．５６ＭＨｚの主搬送波に同期して全ての信号処理が行なわれるようになっている。従って、たとえ、二値化回路２７における二値化処理が不十分であり、１つのエッジ変化タイミングについて複数のパルス信号が出力されてしまった場合でも（図１０（ａ）参照）、基準となるパルス信号が入力された時点から２１２ｋＨｚの信号周期である約４．７μ秒の間に入力されるパルス信号は無視するように構成すれば（図１０（ｂ）参照）、不要なパルス信号を認識してタイミングを誤ることは防止される（図１０（ｃ）参照）。
尚、実際には、パルス信号を無視する期間とするハイレベル期間を、次の冒頭に入力されるパルス信号を無視しないように余裕を持たせて、例えば４μ秒程度に設定すると良い。

以上のように構成された第３参考例によれば、トグル処理回路３３は、エッジが検出された最初のタイミングから、ＩＣカード２より送信される電波信号のデータ送信レートに応じてトグル処理を行なうようにしたので、データの再生を確実に行うことができる。

（第４参考例）
図１１乃至図１３は本発明の第４参考例を示すものであり、第１参考例と同一部分には同一符号を付して説明を省略し、以下異なる部分についてのみ説明する。リーダライタ３４の電気的構成を示す図１１において、受信回路部３５に対する受信信号の入力点は２点となっている。１点は、第１参考例と同様に送信側の増幅部９とコンデンサ（インピーダンス素子）１０との共通接続点Ｐ１であり、もう１点は、そのコンデンサ１０の他端側Ｐ２となっている。

受信回路部３５の内部構成を示す図１２において、検波回路３６，フィルタ回路３７，増幅回路３８，二値化回路３９は、２つの入力点に対応して夫々並列に２系統（Ａ，Ｂ）設けられている。そして、ロジック処理回路（合成回路）４０は、二値化回路３９Ａ，３９Ｂの出力信号を夫々受けて復号化処理を行なうように構成されている。従って、実質的に２つの受信経路４１Ａ，４１Ｂ（第１，第２受信回路）が存在する。

次に、第４参考例の作用について図１３も参照して説明する。図１３（ａ）に示すように、第１参考例と同様の信号入力点においてはヌル点に陥ったため受信不可波形が観測される場合、もう１つの信号入力点では、受信側のインピーダンスが異なるため図１３（ｂ）に示すように、負荷変調に伴う信号変化が観測可能な波形となっている。但し、この波形は、図４（ａ）に示す正常時の受信波形に対して変化レベルのハイ，ロウが逆転している。
そこで、第４参考例では、ＩＣカード２より送信される信号を２つの信号入力点Ｐ１，Ｐ２により並行に受信して復調処理し、復号した結果の受信データをロジック処理回路４０の内部において比較（論理和演算）して、最終的な受信データを得ている。

信号入力点Ｐ２によって得られる受信信号は、信号入力点Ｐ１における正常な受信状態に比較して変化レベルが逆転しているが、ロジック処理回路４０における復号化処理では問題とならない。即ち、例えばＴｙｐｅＣの場合、受信信号の冒頭にはハイ，ロウのレベル変化を所定回数繰り返すプリアンブルが配置されており、そのプリアンブルを受信する段階で同期化が行なわれ、受信データの最初のレベルがハイ，ロウの何れより始まるかが決定されて、以降のエッジ変化によって「１，０」が読み込まれるからである。◎
従って、たとえ一方の信号入力点Ｐ１では受信不能状態にある場合でも他方の信号入力点Ｐ２によって受信が可能であるから、ヌル点が発生しているか否
かにかかわらず受信を行うことができる。

以上のように構成された第４参考例によれば、複数の受信経路４１Ａ，４１ＢによってＩＣカード２より送信される電波信号を夫々異なる状態で受信し、それらより得られる受信結果を合成して得るようにしたので、一方の受信経路４１における電波信号の受信路にヌル点が発生することで受信不能状態となった場合、他方の受信経路４１における受信路ではインピーダンスが異なるため同時にヌル点が発生することはない。従って、実際にヌル点が発生しているか否かにかかわらず信号の受信を常に確実に行うことができるので、通信処理のシーケンスをやり直す必要がなくなる。

（第５参考例）
図１４乃至図１６は本発明の第５参考例を示すものであり、第４参考例と同一部分には同一符号を付して説明を省略し、以下異なる部分についてのみ説明する。第５参考例のリーダライタ（ＩＣカードリーダ）４２は、受信用のアンテナ（受信専用コイル）４３を別途設けて、第４参考例における信号入力点Ｐ２の代わりに接続した構成である。斯様に構成した場合、アンテナ４３によって受信された信号の観測波形は、図４（ａ）に示す正常時の受信波形と略同様となる。

尚、このように受信専用アンテナ４３を設けた場合、その受信信号を整流すれば、図１６（ａ），（ｂ）に示すように変調波形を直流レベル的に把握することができる。そして、変調がかかっていない場合はＩＣカード２側の送信信号レベルが把握でき、変調がかかっている場合は変調度を観測することができる。従って、必要に応じて変調度が最適となるように、リーダライタ４２側が主搬送波の出力レベルを調整することで補正制御を行うことも可能である。

以上のように構成された第５参考例によれば、送受信アンテナ５０とは別個に、受信専用アンテナ４３を備え、２つの受信経路４１Ａ，４１Ｂはこれら２つのアンテナ５０，４３によって得られる受信信号を復調するので、夫々の受信路のインピーダンスは異なるため双方において同時にヌル点が発生することはない。従って、第４参考例と同様に、信号の受信を常に確実に行うことができる。

（第６参考例）
図１７乃至図２０は本発明の第６参考例を示すものである。例えばパーソナルコンピュータなどの上位装置（ホスト，図示せず）とシリアルインターフェイス等を介して接続されており、上位装置側のアプリケーションプログラムの指示に基づいて図１８に示すＩＣカード６２と電波信号により通信を行うようになっている。
即ち、リーダライタ６１は、自身の通信エリアにＩＣカード６２が接近したことを検知するため、ＩＣカード６２に対する呼出しコードを間欠的に送信するポーリングを行う（リクエスト）。そして、ＩＣカード６２を携帯したユーザが通信エリア内に位置すると、ＩＣカード６２は、リーダライタ６１が送信する信号から動作用の電源及びクロックを生成して応答するようになっている。

リーダライタ６１内部の電気的構成を機能ブロックで示す図１７において、ＣＰＵ（制御回路）６３は、上位インターフェイス（Ｉ／Ｆ）部６４を介して上位装置とシリアル通信を行うようになっている。リセットＩＣ６５は、ＣＰＵ６３のリセットＯＮ，ＯＦＦを行うためのリセット信号を出力する。符号化部６６は、ＣＰＵ６３よりシリアルに与えられる送信データを例えばＮＲＺ(Non Return to Zero)方式で符号化して変調部６７に出力する。

キャリア発振器６８は、１３．５６ＭＨｚの発振信号を符号化部６６及び変調部６７に搬送波信号として、また、ＣＰＵ６３にクロック用の信号として供給する。ＣＰＵ６３は、その発振信号を適宜分周したものを動作用クロックとして使用する。変調部６７は、搬送波を符号化された送信データによってＡＳＫ変調するようになっており、その場合の変調度を調整できるように構成されている。

変調部６７で変調された被変調信号は、増幅部６９及びカップリングコンデンサ７０を介して送受信アンテナ７１に出力され、電波信号として外部に送信される。送受信アンテナ７１は、コンデンサ７２，抵抗７３及びコイル７４のループで構成されている。そして、コンデンサ７２及び抵抗７３の共通接続点がカップリングコンデンサ７０に接続され、コンデンサ７２及びコイル７４の共通接続点はグランドに接続されている。

一方、ＩＣカード６２側より送信された信号をアンテナ７１が受信すると、その受信信号は、切替えスイッチ７５を介して受信部７６に出力されるようになっている。受信部７６で復調された復調信号は、増幅部７７を介して復号化部７８に与えられ復号化されると、ＣＰＵ６３に出力される。

切替えスイッチ７５は、受信信号の給電点を切替えるために設けられている。即ち、その固定接点７５ａは増幅部６９とカップリングコンデンサ７０との共通接続点に接続され、固定接点７５ｂはカップリングコンデンサ７０と抵抗７３との共通接続点に接続され、固定接点７５ｃは抵抗７３とコイル７４との共通接続点に接続されている。そして、可動接点７５ｄが受信部７６の入力端子に接続されている。通常状態において、可動接点７５ｄは固定接点７５ａに接続されており、後述するように必要に応じてＣＰＵ６３により切替えスイッチ７５の切り替えが行なわれる。

また、図１８は、ＩＣカード６２内部の電気的構成を示す機能ブロック図である。ＩＣカード６２は、アンテナ（ＬＣ共振回路のコイル）７９，整流部８０，クロック抽出部８１，ＣＰＵ８２，メモリ８３，変調部８４などで構成されている。
整流部８０は、リーダライタ６１より送信された電波信号をアンテナ７９が受信すると、その受信信号を整流平滑してＣＰＵ８２などに動作用の電源を供給すると共に、受信信号を復調した復調データをＣＰＵ８２に出力する。クロック抽出部８１は、アンテナ７９が受信した信号から抽出したクロック信号をＣＰＵ８２に供給する。ＣＰＵ８２は、例えばＦＲＡＭ(Ferroelectric RAM) などからなる不揮発性のメモリ８３に対してデータの読み書きを行うようになっている。

また、ＣＰＵ８２は、変調部８４に対して送信データをシリアルに出力する。変調部８４は、スイッチ８５及び変調負荷８６の直列回路で構成されており、その直列回路が抵抗８７と共にアンテナ７９に並列に接続されている。そして、スイッチ８５は、ＣＰＵ８２によって出力された送信データに応じてオンオフされることで搬送波を負荷変調し、マンチェスタ符号でデータを送信するようになっている。
ＩＣカード６２のメモリ８３には、ＩＣカード６２のＩＤデータや通信時の認証処理に使用するコード，リーダライタ６１が本来読み出すことを目的としているＩＣカード６２のユーザに関するデータなどが記憶されている。

次に、第６参考例の作用について図１９及び図２０も参照して説明する。図１９（ａ）は、ＩＣカード６２より送信される信号の正常な受信波形をシミュレータで表したもので、正側，負側で対称な波形の負側のみを示している。尚、負荷変調による振幅変化を若干強調している。また、図中に示す矩形波は、信号の変調周波数で２１２ｋＨｚ（正確には、１３．５６ＭＨｚの１／６４である２１１．８７５ｋＨｚ）のデータ波形である。

そして、図１９（ｂ）は、ＩＣカード６２より送信される信号をリーダライタ６１がヌル点において受信した場合の波形（受信不可波形）である。この波形では、負荷変調による振幅変化が観測できない状態にある。ところが、この場合、切替えスイッチ７５の固定接点７５ｂにおいて受信信号波形を観測すると、受信側のインピーダンスが異なるため、図１９（ｃ）に示すように負荷変調に伴う信号変化が観測可能な波形となっている。但し、この波形は、図１９（ａ）に示す正常時の受信波形に対して変化レベルのハイ，ロウが逆転している。また、固定接点７５ｃにおいて観測される受信信号波形も、略同様となる。

そこで、リーダライタ６１のＣＰＵ６３は、ＩＣカード６２との間で通信処理を行なう場合に図２０に示すフローチャートに従って動作する。先ず、ＩＣカード６２側に信号の送信を開始すると（ステップＳ１）、ＩＣカード６２側より送信される信号が受信可能な状態にあるか否かを判断する（ステップＳ２）。受信可能な状態にあれば(「ＹＥＳ」)、通信処理が終了するまで（ステップＳ３，「ＹＥＳ」)ステップＳ２の判断を継続する。

ステップＳ２において、図１９（ｂ）に示したような信号波形が受信されることで受信不能であると判断すると(「ＮＯ」)、ＣＰＵ６３はその時点で通信処理を終了する（ステップＳ４）。そして、その時点における切替えスイッチ７５の可動接点７５ｄが固定接点７５ａ側に接続されているか否かを判断し（ステップＳ５）、固定接点７５ａ側に接続されている場合(「ＹＥＳ」)は可動接点７５ｄを固定接点７５ｂ側に切替える（ステップＳ６）。それから、ステップＳ１に戻り、再度通信処理を開始する。
即ち、固定接点７５ａにおいて受信した状態でヌル点に至っている場合に、受信部７６に対する受信信号の給電点を固定接点７５ｂ側に切替えると受信回路のインピーダンスが変化するので、ヌル点を回避することが可能となる。

以上のように切替えスイッチ７５を切替えて再度通信処理を行なった場合でも受信不能状態が解消できない場合(ステップＳ２，「ＮＯ」)、ＣＰＵ６３は、同様にステップＳ４を実行する。そして、可動接点７５ｄは固定接点７５ｂ側に接続されているのでステップＳ５では「ＮＯ」，ステップＳ７では「ＹＥＳ」と判断し、ＣＰＵ６３は、切替えスイッチ７５の可動接点７５ｄを固定接点７５ｃ側に切替える（ステップＳ８）。すると、受信回路のインピーダンスが更に変化する。それから、ステップＳ１に戻り、再度通信処理を開始する。
更に、その状態でステップＳ２において受信不能であると判断すると(「ＮＯ」)、可動接点７５ｄは固定接点７５ｃ側に接続されているのでステップＳ５，Ｓ７で何れも「ＮＯ」と判断する。この場合は、通信が不能であると判断して対応する処理を行なう（ステップＳ９）。

以上のように第６参考例によれば、リーダライタ６１のＣＰＵ６３は、ＩＣカード６２より送信される電波信号を受信して受信データを復調するための受信回路における信号の入力点を、電波信号の受信状態に応じて切替えスイッチ７５により異なる箇所に切換えて受信するようにした。
具体的には、通常の受信経路（固定接点７５ａ）においてヌル点が発生することで受信不能となったものと判断した場合に、受信回路における信号の入力点を異なる箇所（固定接点７５ｂ，７５ｃ）に切換えるようにした。従って、従来のように送信回路側のインピーダンスを変化させる方式に比較すると、素子を余分に設けることなく、ヌル点を脱して受信を行なうことが可能となる。

（第１実施例）
図２１乃至図２４は本発明の第１実施例を示すものであり、第１参考例と異なる部分についてのみ説明する。ＩＣカード２側において信号を送信するため負荷変調を行なうと実際には送信回路のリアクタンス成分も変化するため、リーダライタより送信された搬送波信号の振幅と同時に位相も変化している。そして、ＩＣカード２とリーダライタとの間においてヌル点が発生し、被変調信号の振幅変化が観測不能となった場合でも、位相の変化状態はそのまま維持されており、受信側で検出が可能である。

図２１は、シミュレーション結果の一例を示すものである。ＩＣカードとリーダライタとの間においてヌル点発生状態となった場合に、リーダライタ内部において搬送波信号を生成するための基準クロック信号と、ＩＣカードによって負荷変調された搬送波信号との位相差である。横軸は、ＩＣカードの応答周波数２１２ｋＨｚの１周期分、即ち、主搬送波１３．５６ＭＨｚの６４キャリア分に相当するレンジである。この例では、５ｄｅｇ程度の位相差が観測されている。

図２２は、リーダライタ（ＩＣカードリーダ）８８における受信回路部の詳細な電気的構成を示す機能ブロック図である。受信経路３０Ａ（振幅復調回路）側は、第１参考例と全く同様である。もう一方の受信経路８９（位相復調回路）は、位相比較回路（位相差検出回路）９０，フィルタ回路２１，増幅回路９２及び二値化回路９３によって構成されている。

位相比較回路９０は、ＰＬＬ（Phase Locked Loop）に使用されるものと同様の作用をなすものであり、キャリア発振器８が出力する１３．５６ＭＨｚの基準クロック信号とＩＣカード２によって負荷変調された搬送波信号との位相を比較して位相差信号をフィルタ回路２１に出力するようになっている。カードリーダ８８は、図２に示すように、キャリア発振器８が出力する基準クロック信号に基づき、変調部７，増幅部９などで構成される送信回路やアンテナ５０を介してＩＣカード２に搬送波信号を送信する。

図２３は、位相比較回路９０の動作をデジタル的な概念によって説明するものである。即ち、位相比較回路９０は、入力される２つの信号の位相差に応じたパルス幅を有する位相差信号を出力するもので、デジタル的な概念では、２つの入力信号の排他的論理和をとって出力することに等しい。実動作としては、これらの処理をアナログ的に行なう。

図２４（ａ）はＩＣカード２の変調信号であり、（ｂ）はＩＣカード２によって負荷変調された信号をリーダライタ８８がヌル点において受信した場合の信号波形である。そして、（ｃ）は位相比較回路９０の出力信号波形である。その波形は、変調信号の立上がり，立下りに位相変化量の最大，最小が対応している（実際には、変調信号が１つ前のタイミングで変化した結果に伴って位相変化が発生している）。尚（ｄ）には、参考に従来のリーダライタによるヌル点における復調信号波形を示す。
従って、図２４（ｃ）の出力信号波形に対して二値化回路９３がヒステリシス特性を有する閾値（ハイ→ロウ変化時の閾値レベルが低下する）を設定すれば、変調信号，受信データを生成することが可能である。

以上のように構成された第１実施例によれば、位相比較回路９０は、リーダライタ８８内部の基準クロック信号と、ＩＣカード２によって負荷変調された搬送波信号との位相差を検出し、二値化回路９３は、位相比較回路９０の出力信号に基づいて受信データを再生する。そして、比較回路（合成回路）２５により、２つの受信経路３０Ａ，８９より得られる受信データ（第１，第２復調データ）を合成するので、リーダライタ８８とＩＣカード２との位置関係がヌル点に陥った場合でも、受信信号に含まれている変調に応じた位相の変化状態からデータの再生が可能となり、リーダライタ８８は、データの再生を確実に行うことができる。

本発明は上記し且つ図面に記載した実施例にのみ限定されるものではなく、以下のような変形または拡張が可能である。
第１参考例において、フィルタ回路２２の通過帯域中心周波数を、８４７．５ｋＨｚに設定しても良い。即ち、ＩＳＯ１４４４３で定められているｔｙｐｅＡ，ＢのＩＣカードでは副搬送波として８４７．５ｋＨｚを使用するので、ｔｙｐｅＡ，Ｂに対応したリーダライタは受信回路に中心周波数が８４７．５ｋＨｚのバンドパスフィルタを予め備えている。従って、斯様に構成すれば、そのバンドパスフィルタを利用して本発明の構成を得ることができる。
また、第１参考例において、比較回路２５においてデジタルデータを比較する構成に代えて、二値化回路２４とトグル処理回路２８より得られる出力信号をアナログ的に、加算したものをロジック処理回路に入力しても良い。

第４参考例において、接続点Ｐ２に代えて、受信信号の給電点を抵抗とコイルの共通接続点としても良い。
第６参考例において、切替えスイッチ７５を２点切替え構成としても良く、固定接点７５ａ，７５ｂ又は固定接点７５ａ，７５ｃの間で切り替えを行うようにしても良い。
必ずしもリーダライタに限ることなく、少なくともＩＣカードのデータを読取る機能だけを有するＩＣカードリーダに適用しても良い。
また、必ずしも、複数タイプのＩＣカードに対応可能に構成されるＩＣカードリーダに限ることなく、１つのタイプに対応可能に構成されるものでも良い。

本発明の第１参考例であり、リーダライタにおける受信回路部の詳細な電気的構成を示す機能ブロック図 リーダライタの電気的構成を示す機能ブロック図 ＩＣカードの電気的構成を示す機能ブロック図 （ａ）はＩＣカードより送信される信号の正常な受信波形をシミュレータで表した図、（ｂ）はリーダライタがヌル点において受信した場合の波形を表した図 （ａ）は受信不可波形（正側）を拡大して示す図、（ｂ）はフィルタ回路の出力信号波形を示す図 マンチェスタ符号の信号波形の一例を示す図 本発明の第２参考例を示す図１相当図 図５相当図 本発明の第３参考例を示す図１相当図 トグル処理回路における信号処理の状態を示す波形図 本発明の第４参考例を示す図２相当図 図１相当図 （ａ）は給電点Ｐ１における受信信号波形，（ｂ）は給電点Ｐ２における受信信号波形を示す図 本発明の第５参考例を示す図２相当図 受信専用アンテナによって受信された信号の波形を示す図 受信信号波形の整流前（ａ），整流後（ｂ）の状態を示す図 本発明の第６参考例を示すものであり、リーダライタの電気的構成を示す機能ブロック図 ＩＣカードの電気的構成を示す機能ブロック図 各給電点における受信信号波形を示す図 リーダライタのＣＰＵが行う制御内容を示すフローチャート 本発明の第１実施例であり、ヌル点発生状態となった場合に、リーダライタより送信される搬送波信号とＩＣカード側より送信される搬送波信号との位相差を検出した信号をシミュレーションした結果の一例を示す図 図１相当図 位相比較回路の動作をデジタル的な概念によって説明する図 （ａ）はＩＣカードの変調信号、（ｂ）はＩＣカードの送信信号をリーダライタがヌル点において受信した場合の信号波形、（ｃ）は位相比較回路の出力信号波形、（ｄ）は従来のリーダライタによるヌル点における復調信号波形を示す図 従来技術を示すもので、リーダライタの送信回路側の構成を一部のみ示す図

符号の説明

２はＩＣカード、８はキャリア発振器、２５は比較回路（合成回路）、４０Ａは受信経路（振幅復調回路）、５０は送受信アンテナ、８８はリーダライタ（ＩＣカードリーダ）、８９は受信経路（位相復調回路）、９０は位相比較回路（位相差検出回路）を示す。

Claims (1)

1. 非接触型ＩＣカードが送信データによって搬送波を負荷変調した信号を受信するＩＣカードリーダにおいて、
   前記搬送波の周波数である基準クロック信号を出力するキャリア発振器と、
   前記基準クロック信号に基づいた前記搬送波を前記ＩＣカードに送信すると共に、前記負荷変調信号を受信する送受信アンテナと、
   この送受信アンテナにより受信された前記負荷変調信号の振幅変化を増幅・復調し、第１の復調データを出力する振幅復調回路と、
   前記基準クロック信号と、前記負荷変調信号との位相差を検出する位相差検出回路と、
   この位相差検出回路の出力信号を増幅・復調し、第２の復調データを出力する位相復調回路と、
   前記第１復調データと前記第２復調データとを合成して受信データを生成する合成回路とを備え、
   前記振幅復調回路並びに前記位相復調回路は、通過帯域を制限するフィルタ回路と、このフィルタ回路より出力される信号を増幅する増幅回路と、この増幅回路より出力される信号を所定の閾値と比較することで、アナログ信号のレベルを二値化する二値化回路とを有していることを特徴とするＩＣカードリーダ。

Images