JP2004080794A

JP2004080794A - 制御可能なシュミットトリガを利用した電源電圧及び温度に無関係なｒｃオシレータ

Info

Publication number: JP2004080794A
Application number: JP2003296278A
Authority: JP
Inventors: ▲チュン▼圭榮; Kyu-Young Chung
Original assignee: Samsung Electronics Co Ltd
Current assignee: Samsung Electronics Co Ltd
Priority date: 2002-08-20
Filing date: 2003-08-20
Publication date: 2004-03-11
Also published as: US20040036545A1; US6825735B2; KR100446305B1; KR20040017156A

Abstract

【課題】制御可能なシュミットトリガを利用した電源電圧及び温度に無関係なＲＣオシレータを提供する。
【解決手段】制御可能なシュミットトリガを利用した電源電圧及び温度に無関係なＲＣオシレータはトランジション電圧発生回路、シュミットトリガ回路、ＲＣ遅延回路及び量子化器を備える。トランジション電圧発生回路は電源電圧に比例するハイトランジション電圧及びロートランジション電圧を発生させる。シュミットトリガ回路は入力電圧がハイトランジション電圧以上に上昇すれば第１レベルの出力電圧を発生させ、入力電圧がロートランジション電圧以下に下降すれば第２レベルの出力電圧を発生させる。ＲＣ遅延回路は抵抗及びキャパシタを含み、出力電圧に応答して入力電圧を発生させる。量子化器は入力電圧を量子化して矩形波形態の発振信号を出力する。これにより、電源電圧及び温度などの外部条件の変化について独立的で安定した発振周波数を有する発振信号が得られる。
【選択図】図６

Description

　本発明は発振信号を発生させるオシレータに係り、特に、シュミットトリガ回路を利用するＲＣオシレータに関する。

　オシレータは一定の発振周波数を有する発振信号を発生させる電子回路である。オシレータの重要な特性は発振周波数の安定性、すなわち温度や電源電圧などの外部条件にかかわらず発振周波数を一定に維持しうるか否かという点である。

　ところが、従来技術によるオシレータの問題点中の一つは電源電圧や温度のような外部条件に対して独立的ではないということである。

　図１〜図４は、従来技術によるオシレータを示す回路図である。

　図１に示されたオシレータは、リングオシレータであって、奇数（ここでは、３）個のインバータ１１０が直列に連結された構造を有する。リングオシレータの場合、構造は単純であるが、温度や電源電圧によって遅延素子であるインバータ１１０のトランスコンダクタンス値が変わるので、発振周波数が変わる。

　図２に示されたオシレータは、バイアス電流によって遅延セルが制御されるオシレータであって、通常、カレントスターブドディレイオシレータとも言う。図２に示されたオシレータはインバータ形態で構成される三つの遅延セル２１０に流れる電流をバイアス電流ユニット２２０が制御する。遅延セル２１０に流れる電流量によって遅延セル２１０の遅延時間が決定されるので、電流量が一定ならば発振周波数も一定に維持される。しかし、電源電圧ＶＤＤが変わって電流量に変動がある場合には発振周波数も変わるという短所がある。

　図３は、従来技術によるシュミットトリガオシレータを示す図面である。図３に示されたオシレータはシュミットトリガ３１０の出力信号の電圧レベルに従って第１スイッチＳＷ１及び第２スイッチＳＷ２を入れ替わりにターンオンすることによって、キャパシタＣＣに充電と放電とを交互に行う。ところが、電源電圧ＶＤＤが変われば、充電速度と放電速度が変わって発振周波数が変わる。また、シュミットトリガ３１０のトランジション電圧ＶＩＨ、ＶＩＬが温度によって変われば、発振周波数も変わるという問題点がある。

　前述のように電源電圧や温度などの外部条件によって発振周波数が変わるという問題点を減らすために外部条件に比較的鈍感なＲＣオシレータが使われることもある。

　図４に示されたオシレータは、従来技術によるＲＣオシレータであって、奇数個（ここでは５）のインバータＩＶ１〜ＩＶ５、キャパシタＣｆ及び抵抗素子Ｒｆを備える。

　図４に示されたＲＣオシレータの発振周波数は、主に抵抗素子Ｒｆの抵抗値及びキャパシタＣｆのキャパシタンスによって決定される。したがって、抵抗値及びキャパシタンスが温度や電源電圧に鈍感ならば、発振信号ＣＬＫの発振周波数は一定に維持されうる。

　抵抗素子Ｒｆは典型的には使用者によって外部に連結されるので、抵抗値が一定に維持されうる。キャパシタＣｆは製造工程によって設計時のキャパシタンスから変化し得るが、これを補完するために、多数のキャパシタを並列に連結し、製造後に必要に応じてこれらのキャパシタの一部をヒューズカットによって分離する方法が多く利用される。すなわち、多数のキャパシタを備えた後、製造後にキャパシタンスを測定して設計時のキャパシタンスより大きければ、特定のキャパシタをヒューズカットによって分離するのである。ところが、ヒューズを利用したキャパシタンスの調節は一部のキャパシタを分離することによって、キャパシタンスを減らすことだけが可能である。したがって、ヒューズを利用した調節方法では発振周波数を増加させることができても、発振周波数を減少させることができないという問題点がある。

　また、従来のＲＣオシレータでは第１ノードＮ１に連結されたインバータＩＶ１に高電圧ストレスが印加されるという問題点がある。これは第１ノードＮ１及び第２ノードＮ２がキャパシタＣｆを通じて連結されることによって、キャパシタＣｆを通じて電荷がポンピングされる効果が発生するためである。

　図４に示されたＲＣオシレータの電圧波形図を示す図５を参照すれば、第２ノード電圧Ｖ２と第３ノード電圧Ｖ３が変化する時点ｔ１、ｔ２、ｔ３、ｔ４でインバータＩＶ１に高電圧ストレスが印加される。ｔ１、ｔ３の時点では電源電圧ＶＤＤより所定の基準電圧ＶＴＲだけ高い高電圧が印加される。前述のように、インバータＩＶ１に高電圧ストレスが続けて印加されれば、ＲＣオシレータの寿命が短縮されるか、または信頼性に問題が発生しうる。

　本発明が解決しようとする技術的な課題は、電源電圧及び温度などの外部条件の変化にかかわらず一定の発振周波数を有する発振信号を発生するオシレータを提供することである。

　本発明が解決しようとする他の技術的課題は、所望の発振周波数を有するように製造段階または製造後に発振周波数が調節でき、また高電圧ストレスが印加されることなく、信頼性の高いＲＣオシレータを提供することである。

　前記課題を達成するための本発明の一面によるオシレータは、電源電圧に比例するハイトランジション電圧及びロートランジション電圧を発生するトランジション電圧発生回路と、入力電圧が前記ハイトランジション電圧以上に上昇すれば第１レベルの出力電圧を発生し、前記入力電圧が前記ロートランジション電圧以下に下降すれば第２レベルの前記出力電圧を発生するシュミットトリガ回路と、抵抗及びキャパシタを含むＲＣ遅延回路であって、前記出力電圧に応答して前記入力電圧を発生する前記ＲＣ遅延回路と、前記入力電圧を量子化して矩形波形態の発振信号を出力する量子化器と、を備える。

　望ましくは、前記トランジション電圧発生回路は前記電源電圧を分割して前記ハイトランジション電圧及び前記ハイトランジション電圧より小さな前記ロートランジション電圧を発生する。

　また望ましくは、前記シュミットトリガ回路は、前記出力電圧に応答して前記ハイトランジション電圧及び前記ロートランジション電圧のうち何れか一つをトランジション電圧として提供する制御器と、前記入力電圧と前記トランジション電圧とを比較して前記出力電圧を発生する電圧比較器と、を含む。

　また、望ましくは、前記ＲＣ遅延回路は出力ノードに各々連結される第１及び第２抵抗と、前記電源電圧と前記第１抵抗との間に形成され、前記出力電圧に応答してゲート制御される第１トランジスタと、前記第２抵抗と接地電圧との間に形成され、前記出力電圧に応答してゲート制御される第２トランジスタと、前記出力ノードと前記接地電圧との間に形成されるキャパシタと、を含む。

　前記課題を達成するための本発明の他の一面によるオシレータは、入力電圧がハイトランジション電圧以上に上昇すれば第１レベルの出力電圧を発生し、前記入力電圧がロートランジション電圧以下に下降すれば第２レベルの前記出力電圧を発生するシュミットトリガ回路と、前記出力電圧に応答して所定の出力ノードと接地電圧との間に形成される一つ以上のキャパシタに充電し、前記キャパシタ電荷を放電することによって、前記入力電圧を発生するＲＣ遅延回路と、前記入力電圧に応答して所定の発振周波数を有する発振信号を出力する量子化器と、を備え、前記ハイトランジション電圧及び前記ロートランジション電圧のレベルは電源電圧に比例することを特徴とする。

　望ましくは、前記ＲＣオシレータは前記電源電圧を分割して前記ハイトランジション電圧及び前記ハイトランジション電圧より小さな前記ロートランジション電圧を発生するトランジション電圧発生回路をさらに備える。また望ましくは、前記トランジション電圧発生回路は前記電源電圧と接地電圧との間に直列に連結された複数の抵抗素子及び前記複数の抵抗素子のうち一つ以上の抵抗に並列で連結されるヒューズを含む。

　また望ましくは、前記ＲＣ遅延回路は前記電源電圧と所定の第１ノードとの間に形成され、前記出力電圧に応答してゲート制御される第１トランジスタと、所定の第２ノードと接地電圧との間に形成され、前記出力電圧に応答してゲート制御される第２トランジスタと、前記出力ノードと前記接地電圧との間に並列で形成される複数の前記キャパシタと、所定の第１抵抗を前記第１ノードと前記出力ノードとの間に電気的に連結するための第１外部端子と、所定の第２抵抗を前記第２ノードと前記出力ノードとの間に電気的に連結するための第２外部端子と、を含むことを特徴とする。

　本発明によれば、シュミットトリガ回路に入力されるトランジション電圧を制御して適切なトランジション電圧を選択することによって、電源電圧の変化に対して一定の発振周波数を有することができる。また、物理的な抵抗とキャパシタとによって具現されることによって、温度に対する発振周波数の変動もほとんどない。したがって、電源電圧及び温度などの外部条件の変化に無関係でかつ安定した発振周波数を有する発振信号が得られる。

　以下、添付した図面を基づいて、本発明の望ましい実施形態を説明することによって、本発明を詳細に説明する。各図面に示された同じ参照符号は同様の構成要素を表す。

　図６は、本発明の一実施形態によるオシレータを示す回路図である。

　図６を参照すれば、本発明の一実施形態によるオシレータはトランジション電圧発生回路４１０、シュミットトリガ回路４２０、ＲＣ遅延回路４３０及び量子化器４４０を備える。

　トランジション電圧発生回路４１０は電源電圧ＶＤＤを利用してハイトランジション電圧ＶＩＨ及びロートランジション電圧ＶＩＬを発生する。

　トランジション電圧発生回路４１０を詳細に示す図７を参照すれば、トランジション電圧発生回路４１０は電源電圧ＶＤＤを分割してハイトランジション電圧ＶＩＨ及びロートランジション電圧ＶＩＬを発生する電圧分割器である。トランジション電圧発生回路４１０は電源電圧ＶＤＤと接地電圧ＧＮＤとの間に直列に連結される合計Ｎｔ個の抵抗素子のうちＮａ個の抵抗素子にかかる電圧を取り出しハイトランジション電圧ＶＩＨとして、Ｎｂ個の抵抗素子にかかる電圧を取り出しロートランジション電圧ＶＩＬとして発生する。ここで、Ｎｔ、Ｎａ及びＮｂは、抵抗素子の数として表現されたが、抵抗素子が一つの物質よりなり、その長さによって抵抗値が決定される素子であれば、Ｎｔ、Ｎａ及びＮｂは長さを表す値である場合もある。

　ハイトランジション電圧ＶＩＨ、ロートランジション電圧ＶＩＬ及び電源電圧ＶＤＤの関係は次の数式１のよう表される。

…（数式１）
　したがって、ハイトランジション電圧ＶＩＨとロートランジション電圧ＶＩＬとは電源電圧ＶＤＤに比例する電圧である。

　シュミットトリガ回路４２０は入力電圧ＶＩＮがハイトランジション電圧ＶＩＨ以上に上昇すれば第１レベル（ここではハイレベル）の出力電圧ＶＯＵＴを発生し、入力電圧ＶＩＮがロートランジション電圧ＶＩＬ以下に下降すれば第２レベル（ここでは、ローレベル）の出力電圧ＶＯＵＴを発生する。ここで、ハイレベルは電源電圧ＶＤＤのレベルに対応する。

　シュミットトリガ回路４２０は電圧比較器４２１及び制御器４２２を含む。

　電圧比較器４２１は正（＋）端子として入力電圧ＶＩＮを受信し、負（−）端子としてトランジション電圧ＶＣを受信し、両電圧（入力電圧ＶＩＮとトランジション電圧ＶＣ）を比較して出力電圧ＶＯＵＴを発生する。

　制御器４２２は電圧比較器４２１から出力される出力電圧ＶＯＵＴに応答してハイトランジション電圧ＶＩＨ及びロートランジション電圧ＶＩＬのうち何れか一つをトランジション電圧ＶＣとして提供する役割を果たすものであって、第１及び第２制御スイッチＳＷ１、ＳＷ２及びインバータを含む。第１制御スイッチＳＷ１は電圧比較器４２１の負（−）端子とトランジション電圧発生回路４１０との間に配置され、出力電圧ＶＯＵＴの反転電圧によってオン／オフされる。第２制御スイッチＳＷ２も電圧比較器４２１の負（−）端子とトランジション電圧発生回路４１０との間に配置され、出力電圧ＶＯＵＴによってオン／オフされる。したがって、出力電圧ＶＯＵＴがローレベルなら第２制御スイッチＳＷ２はオフされ、第１制御スイッチＳＷ１がオンされて、ハイトランジション電圧ＶＩＨがトランジション電圧ＶＣとして提供される。入力電圧ＶＩＮが増加してハイトランジション電圧ＶＩＨより大きくなれば、出力電圧ＶＯＵＴがハイレベルとなる。出力電圧ＶＯＵＴがハイレベルなら第１制御スイッチＳＷ１はオフされ、第２制御スイッチＳＷ２がオンされて、ロートランジション電圧ＶＩＬがトランジション電圧ＶＣとして提供される。トランジション電圧ＶＣがロートランジション電圧ＶＩＬである状態で、入力電圧ＶＩＮがロートランジション電圧ＶＩＬより小さくなれば出力電圧ＶＯＵＴが再びローレベルとなる。

　図８は、前述のようなシュミットトリガ回路４２０の入出力の伝達特性を示す図面である。

　また、図６を参照すれば、ＲＣ遅延回路４３０は第１トランジスタＰＭ及び第２トランジスタＮＭ、第１抵抗Ｒ１及び第２抵抗Ｒ２並びにキャパシタＣｄを含む。

　第１トランジスタＰＭは、ソースが電源電圧ＶＤＤに、ドレーンが第１抵抗Ｒ１の一端子Ｎ３１に連結され、ゲートには出力電圧ＶＯＵＴが入力されるＰＭＯＳトランジスタであることが望ましい。第２トランジスタＮＭは、ソースが接地電圧ＧＮＤに、ドレーンが第２抵抗Ｒ２の一側端子Ｎ３２に連結され、ゲートには出力電圧ＶＯＵＴが入力されるＮＭＯＳトランジスタであることが望ましい。第１トランジスタＰＭ及び第２トランジスタＮＭは出力電圧ＶＯＵＴに応答してターンオン／ターンオフされる一種のスイッチであると言える。

　第１抵抗Ｒ１は第１トランジスタＰＭのドレーンと出力ノードＮ３３との間に形成され、第２抵抗Ｒ２は第２トランジスタＮＭのドレーンと出力ノードＮ３３との間に形成される。第１抵抗Ｒ１と第２抵抗Ｒ２とは同じ抵抗値を有することが望ましい。

　キャパシタＣｄは出力ノードＮ３３と接地電圧ＧＮＤとの間に形成される。

　出力電圧ＶＯＵＴがローレベルなら、第１トランジスタＰＭはターンオンされ、第２トランジスタＮＭはターンオフされて第１抵抗Ｒ１を通じてキャパシタＣｄに充電される。一方、出力電圧ＶＯＵＴがハイレベルなら、第１トランジスタＰＭはターンオフされ、第２トランジスタＮＭはターンオンされてキャパシタＣｄに充電された電圧が第２抵抗Ｒ２を通じて放電される。

　第１トランジスタＰＭ及び第２トランジスタＮＭは各々第１抵抗Ｒ１及び第２抵抗Ｒ２の抵抗値に比べて十分に小さなターンオン抵抗を有することが望ましい。すなわち、第１トランジスタＰＭ及び第２トランジスタＮＭの大きさが十分に大きくて第１抵抗Ｒ１及び第２抵抗Ｒ２に比べて第１トランジスタＰＭ及び第２トランジスタＮＭのターンオン抵抗が無視されうることが望ましい。第１トランジスタＰＭ及び第２トランジスタＮＭのターンオン抵抗が十分に小さいなら、遅延時間は時定数だけによって決定される。したがって、温度と電源電圧ＶＤＤとの条件にかかわらず出力電圧ＶＯＵＴから入力電圧ＶＩＮまでの遅延時間が常に一定される。

　量子化器４４０は入力電圧ＶＩＮを量子化して発振信号を出力するものであり、一つ以上のインバータを含む。量子化器４４０は入力電圧ＶＩＮが基準電圧ＶＴＲより大きければハイレベル（ここではＶＤＤ）を、基準電圧より小さければローレベルを出力する。したがって、量子化器４４０から出力される発振信号ＣＬＫは矩形波形態を有する。

　図９は、本発明の一実施形態によるＲＣオシレータの信号波形図である。図９（ａ）に示されたように、ＲＣ遅延回路４３０から出力される入力信号ＶＩＮは三角波形態である。入力信号ＶＩＮを量子化して得られる発振信号ＣＬＫは図９（ｂ）に示すように、矩形波形態である。

　図６及び図９を共に参照して、本発明の一実施形態によるＲＣオシレータの動作を記述すれば、次のようである。

　初期状態で出力電圧ＶＯＵＴと入力電圧ＶＩＮとがローレベル０なら、ＲＣ遅延回路４３０の第１トランジスタＰＭがターンオンされて図９（ａ）の（１）区間のように入力電圧ＶＩＮが増加する。入力電圧ＶＩＮが増加してハイトランジション電圧ＶＩＨに至ると、出力電圧ＶＯＵＴがハイレベルＶＤＤとなる。それにより、ＲＣ遅延回路４３０の第２トランジスタＮＭがターンオンされて今回は（２）区間のように入力電圧ＶＩＮが減少する。入力電圧ＶＩＮが減少してロートランジション電圧ＶＩＬに至ると、出力電圧ＶＯＵＴはローレベル０となる。出力電圧ＶＯＵＴがローレベルならＲＣ遅延回路４３０の第１トランジスタＰＭが再びターンオンされて図９（ａ）の（３）区間のように入力電圧ＶＩＮが増加する。図９（ａ）の（２）区間と（３）区間とが反復的に生じる。

　前述のように（２）、（３）区間が反復されるにつれて、量子化器４４０から出力される信号は図９（ｂ）に示されたように、一定の周期を有するパルス形態の発振信号ＣＬＫとなる。

　一方、図９（ａ）の（２）区間でかかる時間を立ち下り時間（以下、ｔＦという）とすれば、ｔＦは第２抵抗Ｒ２、第２トランジスタのターンオン抵抗ＲＯＮｎ及びキャパシタＣｄで構成されたＲＣ回路において入力電圧ＶＩＮが初期値であるハイトランジション電圧ＶＩＨからロートランジション電圧ＶＩＬへ到達するまでかかる時間と同じである。初期値Ｖａ（０）がハイトランジション電圧ＶＩＨであり、最終値Ｖａ（∞）は”０”であるから、（２）区間での入力電圧Ｖａ（ｔ）は数式２のように表される。したがって、ｔＦは数式２にｔ＝ｔＦ、Ｖａ（ｔ）＝ＶＩＬを代入することによって、数式３のように表される。

…（数式２）
　ここで、Ｒｄは第２抵抗Ｒ２の抵抗値、ＣｄはキャパシタＣｄのキャパシタンスである。

…（数式３）
　第２トランジスタＮＭの大きさが十分に大きくて数式３で第２トランジスタのターンオン抵抗ＲＯＮｎが無視でき、数式１のＶＩＨとＶＩＬとを数式３に代入して計算すれば、ｔＦは数式４のように簡略化できる。

…（数式４）
　上記ｔＦのように、図９（ａ）の（３）区間でかかる時間を立ち上がり時間（以下、ｔＲという）とすれば、ｔＲは第１抵抗Ｒ１、第１トランジスタのターンオン抵抗ＲＯＮｐ及びキャパシタＣｄで構成されたＲＣ回路において、入力電圧ＶＩＮが初期値であるロートランジション電圧ＶＩＬからハイトランジション電圧ＶＩＨへ到達するまでかかる時間と同じである。初期値Ｖａ（０）がロートランジション電圧ＶＩＬであり、最終値Ｖａ（∞）は”ＶＤＤ”であるから、（２）区間での入力電圧Ｖａ（ｔ）は数式５のように表される。

　したがって、ｔＲは数式５にｔ＝ｔＲ、Ｖａ（ｔ）＝ＶＩＨを代入することによって、数式６のように表される。

…（数式５）

…（数式６）
　第１トランジスタＰＭの大きさが十分に大きくて数式６で第１トランジスタのターンオン抵抗ＲＯＮｐが無視でき、数式１のＶＩＨとＶＩＬとを数式６に代入して計算すれば、ｔＲは数式７のように簡略化できる。

…（数式７）
　発振周期ｔＯＳＣは”ｔＲ＋ｔＦ”であり、発振周波数ｆＯＳＣはｔＯＳＣの逆数と同じなので、ｆＯＳＣは次の数式８のように計算される。

…（数式８）
　ここで、Ｒｄ、ＣｄはＲＣ遅延回路４３０の抵抗及びキャパシタ値であって設計者が決定する定数であり、Ｎａ、Ｎｂ、Ｎｔは各々トランジション電圧発生回路４１０で決定される定数であるので、発振周波数ｆＯＳＣは電源電圧ＶＤＤ及びその他の温度などの外部条件にかかわらず決定されることが分かる。

　図１０は、図６に示されたＲＣオシレータのＳＰＩＣＥ（Simulation Program with Integrated Circuit Emphasis）によるシミュレーション結果であって、入力電圧ＶＩＮ及び発振信号ＣＬＫの波形を示す図面である。

　図１１及び図１２は、図６に示されたＲＣオシレータの電源電圧ＶＤＤ及び温度条件についてのシミュレーション結果を各々示す図面である。

　上記のシミュレーション結果によれば、電源電圧ＶＤＤに対する発振周波数ｆＯＳＣの変化率は１．２％／Ｖであり、温度に対する発振周波数ｆＯＳＣの変化率は０．０１３％／℃である。このシミュレーション結果で分かるように、本発明の好適な実施の形態に係るオシレータは温度や電源電圧などの外部条件の影響をほとんど受けない。

　図１３は、本発明の他の一実施形態によるオシレータを示す回路図である。

　図１３を参照すれば、本発明の他の一実施形態によるオシレータはトランジション電圧発生回路５１０、シュミットトリガ回路４２０、ＲＣ遅延回路５３０及び量子化器４４０を備える。

　トランジション電圧発生回路５１０は図６に示されたトランジション電圧発生回路４１０と同様に、電源電圧ＶＤＤを分割してハイトランジション電圧ＶＩＨ及びロートランジション電圧ＶＩＬを発生する。図６に示されたトランジション電圧発生回路４１０との相違点は電源電圧ＶＤＤと接地電圧ＧＮＤとの間に直列で連結される抵抗の他に、抵抗に並列で連結される一つ以上のヒューズをさらに含むことである。

　本実施形態では、第１抵抗ノードＮ５１と第２抵抗ノードＮ５２との間に第１ヒューズ５１１が配置され、第２抵抗ノードＮ５２と第３抵抗ノードＮ５３との間に第２ヒューズ５１２が配置されて、合計２個のヒューズを備える。ヒューズ５１１、５１２はオシレータの製造段階または製造後にカットされうる。

　ヒューズ５１１、５１２がカットされていない状態では、電流は第１抵抗ノードＮ５１と第２抵抗ノードＮ５２との間の抵抗Ｒ５１及び第２抵抗ノードＮ５２と第３抵抗ノードＮ５３との間の抵抗Ｒ５２を経ずに、ヒューズ５１１、５１２を通じて直接連結された経路に流れる。一方、第１ヒューズ５１１がカットされれば、電流は第１抵抗ノードＮ５１と第２抵抗ノードＮ５２との間の抵抗Ｒ５１及び第２抵抗ノードＮ５２と第３抵抗ノードＮ５３との間の第２ヒューズ５１２を通じて流れる。したがって、第１ヒューズ５１１がカットされた場合のロートランジション電圧ＶＩＬに対するハイトランジション電圧ＶＩＨの比Ｎａ／Ｎｂは、第１及び第２ヒューズ５１１、５１２がカットされていない場合のロートランジション電圧ＶＩＬに対するハイトランジション電圧ＶＩＨの比Ｎａ／Ｎｂより大きくなる。

　一方、第１及び第２ヒューズ５１１、５１２が全てカットされれば、電流は第１抵抗ノードＮ５１と第２抵抗ノードＮ５２との間の抵抗Ｒ５１及び第２抵抗ノードＮ５２と第３抵抗ノードＮ５３との間の抵抗Ｒ５２を通じて流れる。したがって、第１及び第２ヒューズ５１１、５１２が全てカットされた場合のロートランジション電圧ＶＩＬに対するハイトランジション電圧ＶＩＨの比Ｎａ／Ｎｂは第１ヒューズ５１１だけカットされた場合のロートランジション電圧ＶＩＬに対するハイトランジション電圧ＶＩＨの比Ｎａ／Ｎｂよりさらに大きくなる。

　数式８で分かるように、ロートランジション電圧ＶＩＬに対するハイトランジション電圧Ｖ１Ｈの比Ｎａ／Ｎｂが増加すれば、発振周波数ｆＯＳＣは減少する。したがって、前述のようなヒューズのカットを通じてオシレータの製造後に発振周波数ｆＯＳＣを調節することによって、所望の発振周波数ｆＯＳＣがより正確に得られる。

　シュミットトリガ回路４２０及び量子化器４４０は、図６に示されたシュミットトリガ回路４２０及び量子化器４４０と同じなので、ここで詳細な説明は省略する。

　図１３に示されたＲＣ遅延回路５３０は、出力ノードＮ３３と接地電圧ＧＮＤとの間に並列に連結される多数個のキャパシタ及びキャパシタと出力ノードとの間に配置される一つ以上のヒューズを含むという点を除けば、図６に示されたＲＣ遅延回路４３０と同様に構成される。

　すなわち、本実施形態では、二つのキャパシタ、すなわち第１及び第２キャパシタＣ１、Ｃ２が出力ノードＮ３３と接地電圧ＧＮＤとの間に各々連結され、一つのヒューズ５３１が第２キャパシタＣ２と出力ノードＮ３３との間に配置される。

　ヒューズ５３１はトランジション電圧発生回路５１０のヒューズ５１１、５１２と同様に、製造段階または製造後にカットされうる。ヒューズ５３１がカットされればヒューズ５３１がカットされていない場合に比べてキャパシタンスＣｄが減少する。

　したがって、数式８から分かるようにキャパシタンスＣｄが減少すれば、発振周波数ｆＯＳＣは増加する。したがって、トランジション電圧発生回路５１０のヒューズ５１１、５１２及びＲＣ遅延回路５３０のヒューズ５３１を選択的にカットして発振周波数ｆＯＳＣを調節することによって、所望の発振周波数ｆＯＳＣが更に正確に得られる。

　そして、ＲＣ遅延回路５３０の第１抵抗Ｒ１及び第２抵抗Ｒ２は集積回路、すなわちチップ上に含まれるのではなく、使用者が連結しても良い。すなわち、本発明の他の一実施形態によるオシレータは、第１抵抗Ｒ１及び第２抵抗Ｒ２を除外した回路素子を集積化し、第１抵抗Ｒ１及び第２抵抗Ｒ２を使用者がチップの外部に連結するように外部端子を備える形態で設計／製作できる。

　使用者は本発明の第２実施形態によるオシレータチップの外部端子に、所望の発振周波数を得るための適切な第１及び第２抵抗Ｒ１、Ｒ２を連結して使用することができる。この場合、第１抵抗Ｒ１及び第２抵抗Ｒ２の特定値について個々の発振周波数が得られるように設計される。

　ところが、製造後に発振周波数に誤差が生じた場合では、前述したように、トランジション電圧発生回路５１０のヒューズ５１１、５１２及びＲＣ遅延回路５３０のヒューズ５３１を選択的にカットして発振周波数ｆＯＳＣを調節することによって、所望の発振周波数ｆＯＳＣがより正確に得られる。

　本発明は図面に示された一実施形態を基づいて説明されたが、これは例示的なものに過ぎず、当業者であればこれから多様な変形及び均等な他の実施形態が可能であるという点を理解しうる。したがって、本発明の真の技術的な保護範囲は添付された特許請求の範囲の技術的思想によって決定されなければならない。

　本発明によれば、ヒューズを利用してオシレータの製造段階または製造後にも発振周波数を増加／減少させ、所望の発振周波数に正確に調節できる。

従来技術によるリングオシレータを示す回路図である。従来技術による電流制御オシレータを示す回路図である。従来技術によるシュミットトリガを利用したオシレータを示す回路図である。従来技術によるＲＣオシレータを示す回路図である。図４に示されたＲＣオシレータの電圧波形図である。本発明の一実施形態によるオシレータを示す回路図である。図６に示されたトランジション電圧発生回路を詳細に示す図面である。図６に示されたシュミットトリガ回路の入出力の伝達特性を示す図面である。図６に示されたＲＣオシレータの信号波形図である。図６に示されたＲＣオシレータのＳＰＩＣＥによるシミュレーション結果であって、入力電圧及び発振信号の波形図である。図６に示されたＲＣオシレータの電源電圧に関するシミュレーション結果を示す図面である。図６に示されたＲＣオシレータの温度条件に関するシミュレーション結果を示す図面である。本発明の他の一実施形態によるオシレータを示す回路図である。

符号の説明

　４１０　　トランジション電圧発生回路
　４２０　　シュミットトリガ回路
　４２１　　電圧比較器
　４２２　　制御器
　４３０　　遅延回路
　４４０　　量子化器

Claims

　電源電圧に比例するハイトランジション電圧及びロートランジション電圧を発生させるトランジション電圧発生回路と、
　入力電圧が前記ハイトランジション電圧以上に上昇すれば第１レベルの出力電圧を発生させ、前記入力電圧が前記ロートランジション電圧以下に下降すれば第２レベルの前記出力電圧を発生させるシュミットトリガ回路と、
　少なくとも一つの抵抗及びキャパシタを含むＲＣ遅延回路であって、前記出力電圧に応答して前記入力電圧を発生させる前記ＲＣ遅延回路と、
　前記入力電圧を量子化して矩形波形態の発振信号を出力する量子化器と、
　を備えることを特徴とするＲＣオシレータ。
　前記トランジション電圧発生回路は、
　前記電源電圧を分割して前記ハイトランジション電圧及び前記ハイトランジション電圧より小さな前記ロートランジション電圧を発生することを特徴とする請求項１に記載のＲＣオシレータ。
　前記トランジション電圧発生回路は、
　前記電源電圧と第１接地電圧との間に直列に連結された二つ以上の抵抗素子を含むことを特徴とする請求項２に記載のＲＣオシレータ。
　前記シュミットトリガ回路は、
　前記出力電圧に応答して前記ハイトランジション電圧及び前記ロートランジション電圧のうち何れか一つを前記トランジション電圧として提供する制御器と、
　前記入力電圧と前記トランジション電圧とを比較して前記出力電圧を発生する電圧比較器と、
　を含むことを特徴とする請求項１に記載のＲＣオシレータ。
　前記ＲＣ遅延回路は、
　出力ノードに各々連結される第１抵抗及び第２抵抗と、
　前記電源電圧と前記第１抵抗との間に形成され、前記出力電圧に応答してゲート制御される第１トランジスタと、
　前記第２抵抗と接地電圧との間に形成され、前記出力電圧に応答してゲート制御される第２トランジスタと、
　前記出力ノードと第２接地電圧との間に形成されるキャパシタと、
　を含むことを特徴とする請求項１に記載のＲＣオシレータ。
　前記第１トランジスタ及び前記第２トランジスタは、
　前記第１抵抗及び前記第２抵抗の抵抗値に比べて十分に小さなターンオン抵抗を有することを特徴とする請求項５に記載のＲＣオシレータ。
　前記第１抵抗及び前記第２抵抗は、
　実質的に同じ抵抗値を有することを特徴とする請求項５に記載のＲＣオシレータ。
　入力電圧がハイトランジション電圧以上に上昇すれば第１レベルの出力電圧を発生し、前記入力電圧がロートランジション電圧以下に下降すれば第２レベルの前記出力電圧を発生するシュミットトリガ回路と、
　前記出力電圧に応答して所定の出力ノードと第１接地電圧との間に形成される一つ以上のキャパシタを充電または放電することによって、前記入力電圧を発生するＲＣ遅延回路と、
　前記入力電圧に応答して所定の発振周波数を有する発振信号を出力する量子化器と、を備え、
　前記ハイトランジション電圧及び前記ロートランジション電圧のレベルは第１電源電圧に比例することを特徴とするＲＣオシレータ。
　前記ＲＣオシレータは、
　前記第１電源電圧を分割して前記ハイトランジション電圧及び前記ハイトランジション電圧より小さな前記ロートランジション電圧を発生するトランジション電圧発生回路をさらに備えることを特徴とする請求項８に記載のＲＣオシレータ。
　前記トランジション電圧発生回路は、
　前記第１電源電圧と第２接地電圧との間に直列に連結された複数の抵抗素子を含むことを特徴とする請求項９に記載のＲＣオシレータ。
　前記トランジション電圧発生回路は、
　前記複数の抵抗素子のうち一つ以上の抵抗に並列で連結されるヒューズをさらに含むことを特徴とする請求項１０に記載のＲＣオシレータ。
　前記発振周波数は、
　前記ヒューズのカッティングによって減少することを特徴とする請求項１１に記載のＲＣオシレータ。
　前記シュミットトリガ回路は、
　前記出力電圧に応答して前記ハイトランジション電圧及び前記ロートランジション電圧のうち何れか一つを前記トランジション電圧として提供する制御器と、
　前記入力電圧と前記トランジション電圧とを比較して前記出力電圧を発生する電圧比較器と、
　を含むことを特徴とする請求項８に記載のＲＣオシレータ。
　前記ＲＣ遅延回路は、
　第２電源電圧と所定の第１ノードとの間に形成され、前記出力電圧に応答してゲート制御される第１トランジスタと、
　所定の第２ノードと第３接地電圧との間に形成され、前記出力電圧に応答してゲート制御される第２トランジスタと、
　前記出力ノードと前記第１接地電圧との間に並列で形成される複数の前記キャパシタと、
　所定の第１抵抗を前記第１ノードと前記出力ノードとの間に電気的に連結するための第１外部端子と、
　所定の第２抵抗を前記第２ノードと前記出力ノードとの間に電気的に連結するための第２外部端子と、
　を含むことを特徴とする請求項８に記載のＲＣオシレータ。
　前記第１抵抗及び前記第２抵抗は、
　使用者によって外部に連結されることを特徴とする請求項１４に記載のＲＣオシレータ。
　前記第１トランジスタ及び前記第２トランジスタは、
　前記第１抵抗及び前記第２抵抗の抵抗値に比べて十分に小さなターンオン抵抗を有することを特徴とする請求項１５に記載のＲＣオシレータ。
　前記ＲＣ遅延回路は、
　前記出力ノードと前記複数のキャパシタの一側との間に形成される一つ以上のヒューズをさらに含むことを特徴とする請求項１５に記載のＲＣオシレータ。
　前記発振周波数は、
　前記ヒューズのカッティングによって増加することを特徴とする請求項１７に記載のＲＣオシレータ。