JP2004079759A - 金属抵抗およびその製造方法 - Google Patents

金属抵抗およびその製造方法 Download PDF

Info

Publication number
JP2004079759A
JP2004079759A JP2002237729A JP2002237729A JP2004079759A JP 2004079759 A JP2004079759 A JP 2004079759A JP 2002237729 A JP2002237729 A JP 2002237729A JP 2002237729 A JP2002237729 A JP 2002237729A JP 2004079759 A JP2004079759 A JP 2004079759A
Authority
JP
Japan
Prior art keywords
metal
resistor
resistance
thin film
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2002237729A
Other languages
English (en)
Inventor
Kenji Kotani
小谷 謙司
Hiroshi Yano
矢野 浩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Priority to JP2002237729A priority Critical patent/JP2004079759A/ja
Publication of JP2004079759A publication Critical patent/JP2004079759A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Non-Adjustable Resistors (AREA)

Abstract

【課題】薄膜金属抵抗における、金属抵抗と配線金属との電気的接触不良を回避できる金属抵抗の新たな構造およびその製造方法を提供する。
【解決手段】金属抵抗1は、抵抗金属薄膜20と一対の電極金属12とで構成されている。抵抗金属薄膜20は、電極金属12の一部とのみ接触して、この電極金属間に有意抵抗値を提供する。配線金属16は、電極金属12とのみ接触し、抵抗金属薄膜20とは接触していない。従って、抵抗金属薄膜20の表面が、金属抵抗1の形成過程でプラズマ等に晒されることがなくなり、抵抗金属薄膜20と配線金属16との電気的接触が確実となる。
【選択図】図1

Description

【0001】
【産業上の利用分野】
本発明は、集積回路に用いられる薄膜金属抵抗の新たな構造及びその製造方法に関する。
【0002】
【従来の技術】
集積回路等に用いられる薄膜金属抵抗は、比較的比抵抗の高いNiCr、NiCrSi等の金属の非常に薄い膜を形成して、所望の抵抗値を得るものである。例えばイオン注入により作製された注入抵抗などの半導体を主材料とする抵抗素子に比較し、その抵抗値の温度係数の符号が逆であり、また、抵抗値の値を比較的高精度で制御制御できるため、高性能抵抗として広く利用されている。図3に従来の金属抵抗の製造方法をその断面図で示した。
【0003】
図3によれば、まずNiCr、NiCrSi等の抵抗金属を、厚さ数十nm程度の薄い膜で所望の縦横比を有する金属抵抗パターン20に加工する(図3(A))。この加工には、フォトレジストを用いたリフトオフ法や、アルゴンイオンなどのミリング法、あるいはシリサイド化合物に対しては、フッ素を含むガスによる反応性イオンエッチング法(RIE法)を用いることが可能である。次いで、電気的な絶縁を果たすための金属膜上全体に無機絶縁膜14を形成する。絶縁膜としては、SiN、SiOなどが一般的である(図3(B))。最後に抵抗金属に対して電気的接続を行うために、抵抗金属パターンの両側の所定個所の絶縁膜に、エッチングにより開口部を設け、その後この開口部に配線金属16を埋め込む(図3(C))。以上の工程で薄膜金属抵抗を、集積回路中に形成することができる。
【0004】
【発明が解決しようとする課題】
しがしながら、従来の製造方法では次の様な問題があった。すなわち、(C)の工程前の絶縁膜に開口部を設ける工程において、絶縁膜をエッチングする際に用いるRIEにより、薄膜金属抵抗の表面をプラズマ状態になったエッチングガスに晒すことになってしまう。絶縁膜がSiNあるいはSiOの場合には、エッチングガスとしてはフッ素系のガスが用いられることが多い。例えばCH、S等である。しかしながら、これらのガスは抵抗金属がシリサイドの場合には、抵抗金属中のSiとも反応しその解離を促進してしまう。その結果、配線金属16と抵抗金属20との接触抵抗の増大あるいは接触不良による絶縁という状況を招いてしまう。
【0005】
また、抵抗金属20を形成する工程(A)において、レジストにより配線金属パターンを形成する際に、酸素プラズマ処理を行う場合がある。例えば、ミリング法による抵抗金属形成の場合には、ミリング終了後、レジストパターンを除去するときに、抵抗金属全体をレジスト除去用の酸素プラズマに晒すこととなる。このため金属酸化物を表面に形成してしまう。この場合にも、配線金属16と抵抗金属20の接触不良を招く。そのため、従来の金属抵抗においては、抵抗金属の厚さを20nmより薄くすると、これらプラズマ加工の影響を顕著に受けてしまうため、たとえシート抵抗値として大きい値が必要な場合であっても、この抵抗金属の厚さを薄くすることができなかった。
【0006】
【課題を解決するための手段】
本発明は上記課題を解決するためになされたものであり、集積回路用の金属抵抗において、互いに孤立した一対の電極金属と、この一対の電極金属間に比抵抗の大きい抵抗金属薄膜が形成される。そして、この薄膜抵抗金属に接触しない様に、一対の電極金属のそれぞれに対して接続する様に配線金属が形成されることを特徴とする。
【0007】
ここで薄膜抵抗金属の材料としては、純金属の薄膜を用いることも可能であるし、これより比抵抗の大きいNiCrを用いることもできる。あるいはNiCrよりさらに大きい比抵抗を必要とする場合には、NiCr、W、Ti、Mo、Ta等の金属シリサイド化合物から選択することも可能である。さらに、上記一対の電極金属および配線金属として、Auを主要な材料として含む金属を用いることが好ましい。
【0008】
【作用】
本発明によれば、薄膜抵抗金属と配線金属とが電極金属介して接続されるので、抵抗金属の表面が配線金属形成工程中にプラズマに晒されることがない。したがって、配線金属と良好な接触を維持することが可能となる。
【0009】
【発明の実施の形態】
以下図面を参照しつつ、本発明に基づく薄膜金属抵抗の作製方法について説明する。
【0010】
図1(A)は、本発明による金属抵抗1の断面を示したものであり、図1(B)はそのパターンの平面透視図を示している。
【0011】
GaAs、InP等のウェハ10上にSiON等の無機絶縁膜11が厚さ350nm形成されている。当該膜上に一対の電極金属12が形成されている。電極金属としては、例えば、Ti/Pt/Au等の金属を連続的に形成したものである。この電極は、金属抵抗に接触する両端の電極に相当し、この電極間で所望の抵抗値を得ることができる。なお図1(A)では示されていないが、ウェハ10上には、この金属抵抗の他に、FET、Tr等の他の電子デバイスも同時に形成されている。
【0012】
抵抗金属薄20は、この一対の電極金属間に形成されている。ここでは、抵抗金属としてNiCrSiを厚さ25nmで用いた。金属抵抗はこの材料に拘束されることはなく、NiCr、あるいはW、Ti、Mo、Ta等のシリサイド化合物も用いることができる。また、下層にNiCrを上層にNiCrSiという様に、抵抗金属を多層膜としても用いることが可能である。抵抗金属20は、電極金属12に対しその一側面及び、電極金属12の頂面の中程までを覆う様に形成されている。電極金属12の他の側面と頂面のほとんどは、第2の絶縁膜13に覆われている。この第2の絶縁膜13には電極引出し用の開口部が形成されており、この開口部を介して配線金属16が電極金属12に接することで、抵抗金属薄膜20に対して電気的な接続が可能となる。
【0013】
この金属抵抗1の抵抗値は、その抵抗金属薄膜20の厚さと縦横比(アスペクト比)の関係で決定される。厚さが25nmのNiCrSiの場合にはシート抵抗値として約120Ω/□が得られるので、例えば、縦横比2:1の場合には240Ωの金属抵抗1が実現できる。厚さを薄くすればシート抵抗値は当然に増加するが、10nm以下では、厚さのバラツキが顕著になり、電流密度の不均一による信頼性の低下、等の問題が生ずる。また、厚さ100nm以上ではシート抵抗値が小さくなるために、大きな値の抵抗値を得ようとする場合には、アスペクト比を大きくしなければならない。従来の金属抵抗の場合にあっては、この抵抗金属の厚さ薄くすればするほど、プラスマ加工の影響を顕著に受けることとなり、その厚さを20nm以下にすることは困難であった。また、抵抗金属の材料としては、このNiCrSiのほかに、Ti、Mo、Ta、Wなどの純抵抗薄膜や、あるいはこれらのシリサイド化合物を用いることが可能である。
【0014】
次に、本発明による薄膜金属抵抗の製造方法について説明する。
図2は、本発明による薄膜金属抵抗の製造工程を、その断面図を(A)〜(D)に、平面図を(E)〜(H)に示す。FET、トランジスタ等の能動素子を形成したウェハ10上に、まずSiON等の無機絶縁膜11を全面に形成した後、電極となる金属12をアイランド上に形成する。金属としては、Ti/Pt/Auを厚さそれぞれ50nm/50nm/400nm積層し、ついでこれを所定形状に加工する(図2(A)、(E))。金属多層膜の形成は周知の蒸着法やスパッタリング法を用いることができ、またその加工にはミリング法、あるいはレジストを用いたリフトオフ法を用いることができる。
【0015】
その後ウェハ全面にSiON膜13を厚さ200nm形成し、このSiON膜をレジスト30のマスクにより、金属抵抗が埋め込まれる領域のみエッチングする。エッチングにはパターン再現性のよいRIEを用いることが好ましい。この際、抵抗金属は未形成である故に、従来の金属抵抗で問題であったRIEの際にプラズマにより抵抗金属表面のダメージを誘起する心配がない。また、このRIEでは、前に形成したSiON膜13にサイドエッチングが生ずる条件とすることが好ましい。レジスト30がSiON膜13に対して、所謂庇形状になることがよい。
【0016】
次いで、レジスト30を残したまま、ウェハ全面に抵抗金属薄膜20を形成する(図2(B)、(F))。形成には、スパッタリング法が一般的に用いられるが、蒸着等の他の周知な方法も当然に使用可能である。抵抗金属の厚さは所望の抵抗値に対して、そのパターンの縦横比との関係から決定される。一般的には、数十nm〜数百nmとなる。また、NiCr、あるいはNiCr等にシリサイド化合物の場合には、スパッタリング原料として、NiとCrもしくはSiを合金化したもの、あるいは焼結品を用いることが一般的である。各々の材料を個別の原料から供給することも可能であり、この場合には、形成された抵抗金属薄膜の比抵抗の値さらに精密に制御することができる。
【0017】
抵抗金属パターン14は、リフトオフ法により形成することができる。すなわち、前工程でSiON膜13のエッチング用のレジスト20を残したままで抵抗金属を形成した。当該レジスト30を有機溶剤で除去する過程で、レジスト上に堆積した抵抗金属20もレジストと同時に除去される。
【0018】
レジスト除去後再度SiON膜14をウェハ全体に形成する。このSiONは次の工程で形成される配線金属と金属抵抗との絶縁を図るためのものである。金属抵抗との電気的な接続を図るために、ここで形成したSiON14に電極引出し用の開口部15を形成する。まず、SiON14上に所定の開口パターンを有するレジスト31を形成する。ここで開口パターンは、(A)の工程で形成した電極金属上にあり、かつ、(B)の工程で形成した抵抗金属と重ならないことが重要である。これにより、抵抗金属20はSiON14で保護され、このSiON14を加工する際にプラズマに晒されることが全くなくなる。
【0019】
このレジストパターン31に従ってSiON膜14に電極引出し用の孔を設け、配線金属16を形成することで、抵抗金属への電気的接続が実現する(図2(D)、(H))。
【0020】
以上、一連の工程で、抵抗金属薄20はその電極金属12が形成された後、この電極金属12と接触するように形成される。抵抗金属20には直接配線金属が接触しないので、抵抗金属20が工程中でプラズマに晒されることがなく、安定な電気的接触を配線金属16との間で保つことが可能となる。なお、上記工程の説明では、電極引出し用の開口部15には金属を埋め込まない形態を説明したが、この開口部中に、例えばTi/Au等の金属を埋め込み、その後配線金属16を形成して全体を平坦化することも可能である。さらに、SiON14を抵抗金属薄20を形成後直ちに堆積する製造方法を説明したが、SiON14に代えて、SiONとSOG(Spin On Glass)による絶縁膜平坦化を行った上で、電極引出し用の開口部15を形成することも可能である。この場合には、配線金属16の形成に、ミリング法を用いることが可能となる。
【0021】
【効果】
以上説明した様に、本発明による薄膜金属抵抗は、その製造過程で抵抗金属表面がフッ素系ガス、あるいは酸素系ガスによるプラズマに晒されることがないため、安定な電気的接触を配線金属との間で実現することができる。その結果、均一性が高く、信頼性に優れた金属抵抗を得ることができる。
【図面の簡単な説明】
【図1】本発明による金属抵抗の平面透視図と断面図である。
【図2】本発明による金属抵抗の製造工程を表す。
【図3】従来の金属抵抗の平面図、断面図である。
【符号の説明】
10:半導体基板
11:第1の絶縁膜
12:電極金属
13:第2の絶縁膜
14:第3の絶縁膜
15:電極引出し用開口部
16:配線金属
20:抵抗金属

Claims (4)

  1. 互いに孤立して形成された一対の金属と、
    当該一対の金属間を接続し、該一対の金属より比抵抗の大きな材料からなる抵抗金属と、
    該金属抵抗に接触しない様に当該一対の金属のそれぞれに接続する、該金属抵抗より比抵抗の小さい配線金属とで構成される集積回路用の金属抵抗。
  2. 前記一対の金属若しくは前記配線金属が、Auを主要な材料として含むことを特徴とする請求項1に記載の金属抵抗。
  3. 前記抵抗金属の厚さが10nm以上100nm以下である、請求項1に記載の金属抵抗。
  4. 前記抵抗金属が金属シリサイド化合物である、請求項1に記載の金属抵抗。
JP2002237729A 2002-08-19 2002-08-19 金属抵抗およびその製造方法 Pending JP2004079759A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002237729A JP2004079759A (ja) 2002-08-19 2002-08-19 金属抵抗およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002237729A JP2004079759A (ja) 2002-08-19 2002-08-19 金属抵抗およびその製造方法

Publications (1)

Publication Number Publication Date
JP2004079759A true JP2004079759A (ja) 2004-03-11

Family

ID=32021343

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002237729A Pending JP2004079759A (ja) 2002-08-19 2002-08-19 金属抵抗およびその製造方法

Country Status (1)

Country Link
JP (1) JP2004079759A (ja)

Similar Documents

Publication Publication Date Title
EP1463067B1 (en) Method of forming an integrated circuit thin film resistor
AU663757B2 (en) Semiconductor device
JPH05206135A (ja) 半導体装置の製造方法
JP3210657B2 (ja) ヘテロ接合バイポーラトランジスタ
EP0068843B1 (en) Method of producing a conductor in a desired pattern on a semiconductor substrate
JPS59218773A (ja) バイポ−ラトランジスタ構造体
JP2002100740A (ja) 半導体記憶素子及びその製造方法
JP2004079759A (ja) 金属抵抗およびその製造方法
JP2002176109A (ja) 半導体装置の製造方法
JPH10163430A (ja) 半導体装置およびその製造方法
JP2901262B2 (ja) ポリシリコン抵抗素子の製造方法
JPH0529346A (ja) 半導体装置の製造方法
JPH0149025B2 (ja)
JPH05326518A (ja) 半導体装置、周辺配線並びにそれらの製造方法
JP3417829B2 (ja) 半導体装置の製造方法
JPS5810855B2 (ja) タソウハイセンコウゾウノセイホウ
JP2004253654A (ja) 抵抗回路の製造方法
JPH03133157A (ja) 半導体装置の製造方法
JPS628030B2 (ja)
JP2002076270A (ja) 化合物半導体装置及びその製造方法
JPS5841775B2 (ja) ハンドウタイソウチノセイゾウホウホウ
JPH04116967A (ja) 半導体装置の製造方法
JPH10256234A (ja) 多層配線の製作方法
JP2001077306A (ja) 半導体装置及びその製造方法
JPH05121665A (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050318

RD07 Notification of extinguishment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7427

Effective date: 20060420

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070829

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070911

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20080129