JP2004064605A

JP2004064605A - 誘電体フィルタ

Info

Publication number: JP2004064605A
Application number: JP2002222738A
Authority: JP
Inventors: Kazuki Shimizu; 清水　一希
Original assignee: Kyocera Corp
Current assignee: Kyocera Corp
Priority date: 2002-07-31
Filing date: 2002-07-31
Publication date: 2004-02-26

Abstract

【課題】結合導体の結合力を向上させて、全体構造の小型化をはかることができる誘電体フィルタを提供する。
【解決手段】複数の誘電体層を積層してなる積層体の内部に一対のストリップラインを配設するとともに、前記積層体の両主面側及び一端面にグランド電極を配設した誘電体フィルタにおいて、前記一対のストリップラインは、異なる誘電体層間に介在される主伝送線路１及び副伝送線路２と、両伝送線路間の誘電体層内に埋設され、両伝送線路を電気的に接続するビアホール導体とで構成されており、且つ前記主伝送線路−副伝送線路間に位置する誘電体層間に、各ビアホール導体３に電気的に接続された第１結合導体８ａ及び第２結合導体８ｂが介在され、この２個の結合導体を介して前記一対のストリップラインを容量結合する。
【選択図】図１

Description

【０００１】
【発明の属する技術分野】
本発明は、携帯電話機やパーソナルコンピュータ等の各種通信機器に組み込まれて用いられる誘電体フィルタに関するものである。
【０００２】
【従来技術】
従来より、携帯電話機等の通信機器に誘電体フィルタが用いられている。
【０００３】
かかる従来の誘電体フィルタとしては、例えば、図６及び図７に示す如く、複数の誘電体層１１０ａ〜１１０ｆを積層してなる積層体１１０の両主面にグランド電極１０２ａ、１０２ｂを、積層体１１０の端面にグランド電極１０２ｃを形成するとともに、前記積層体１１０の内部、具体的には誘電体層１１０ｃ−１１０ｄ間に略平行に配された３個の主伝送線路１０４ａ、１０４ｂ、１０４ｃを、また誘電体層１１０ａ−１１０ｂ間と誘電体層１１０ｅ−１１０ｆ間に平行に配された６個の副伝送線路１０５ａ、１０５ｂ、１０５ｃを形成し、両伝送線路のうち対応するもの同士をビアホール導体１０６を介して電気的に接続した構造のものが知られている。
【０００４】
前記主伝送線路１０４ａ、１０４ｂ、１０４ｃは、その一端側（短絡端）で積層体端面のグランド電極１０２ｃと電気的に接続され、他端側でビアホール導体１０６を介して副伝送線路１０５ａ、１０５ｂ、１０５ｃに電気的に接続されている。
【０００５】
また、主伝送線路１０４ａ、１０４ｂ、１０４ｃの近傍には入出力電極１０７ａ、１０７ｂが形成され、結合導体１０８ａ、１０８ｂでもって隣接するストリップライン同士を電界結合させている。
【０００６】
【発明が解決しようとする課題】
ところで、上述した従来の誘電体フィルタにおいては、隣接するストリップライン同士を電界結合させるために結合導体１０８ａ、１０８ｂを内層するようにしており、通過帯域の広いフィルタを構成するには、ストリップライン共振器間と結合導体間に発生する容量成分を大きくする必要がある。
【０００７】
しかしながら、ストリップライン共振器間と結合導体間に発生する容量成分を大きく確保するには、結合導体１０８ａ、１０８ｂの導体幅を広く設計するか、或いは、結合導体１０８ａ、１０８ｂとストリップライン共振器間との層配置を近づける必要があり、いづれの手法を採用する場合であっても、フィルタを構成する共振器のＱ値が劣化し、フィルタの挿入損失が劣化するという欠点を有していた。
【０００８】
本発明は上記欠点に鑑み案出されたもので、その目的は、フィルタの挿入損失が劣化するのを有効に防止して、所望する周波数特性を得ることが可能な、小型の誘電体フィルタを提供することにある。
【０００９】
【課題を解決するための手段】
本発明の誘電体フィルタは、複数の誘電体層を積層してなる積層体の内部に一対のストリップラインを配設するとともに、前記積層体の両主面側及び一端面にグランド電極を配設した誘電体フィルタにおいて、前記一対のストリップラインは、異なる誘電体層間に介在される主伝送線路及び副伝送線路と、両伝送線路間の誘電体層内に埋設され、両伝送線路を電気的に接続するビアホール導体とで構成されており、且つ前記主伝送線路−副伝送線路間に位置する誘電体層間に、各ビアホール導体に電気的に接続された第１結合導体及び第２結合導体が介在され、この２個の結合導体を介して前記一対のストリップラインを容量結合したことを特徴とするものである。
【００１０】
また本発明の誘電体フィルタは、前記第１結合導体と前記第２結合導体とを異なる誘電体層間に介在させるとともに、この２個の結合導体を積層体の積層方向に一部交叉せしめたことを特徴とするものである。
【００１１】
更に本発明の誘電体フィルタは、前記第１結合導体及び第２結合導体を配設した誘電体層間とは異なる誘電体層間に、第１結合導体及び第２結合導体に対して積層体の積層方向に一部交叉する第３結合導体が介在されていることを特徴とするものである。
【００１２】
本発明の誘電体フィルタによれば、第１結合導体及び第２結合導体は、主伝送線路と副伝送線路との間でビアホール導体に電気的に接続し主伝送線路及び副伝送線路と対向するように配置させている。
【００１３】
ここで、主伝送線路の開放端寄りのビアホール導体上は電流密度が強くなり電界強度が最も強いところである。このビアホール導体に、第１結合導体及び第２結合導体が電気的に接続され主伝送線路及び副伝送線路と対向するように配設することで、第１結合導体及び第２結合導体に充分な容量結合の結合力を得ることができる。
【００１４】
また本発明の誘電体フィルタによれば、第１結合導体及び第２結合導体を積層体の積層方向に一部交叉させることにより、結合導体の面積が小さくても、充分な容量結合の結合力を得ることができる。
【００１５】
更に本発明の誘電体フィルタによれば、第１結合導体及び第２結合導体を配設した誘電体層間とは異なる誘電体層間に、第１結合導体及び第２結合導体に対して積層体の積層方向に一部交叉する第３結合導体を介在させることにより、結合導体の形成される面積を制約されることがなく、容量結合の結合力を自由に設定することができ、フィルタの通過帯域幅の設計自由度を大きくすることができる。
【００１６】
【発明の実施の形態】
以下、本発明を添付図面に基づいて詳細に説明する。
【００１７】
（第１実施形態）
図１は本発明の第１実施形態に係る誘電体フィルタの分解斜視図、図２は図１の誘電体フィルタの断面図である。
【００１８】
同図に示す誘電体フィルタ１０は、誘電体磁器からなる積層体４の略全表面にグランド電位に保持されるグランド電極５ａ〜５ｃが形成され、積層体４内部には主伝送線路１ａ、１ｂ及び副伝送線路２ａ、２ｂと入出力ライン６、７及び第１結合導体８ａ、第２結合導体８ｂが形成されている。
【００１９】
前記積層体４は、例えば７層の誘電体層４ａ〜４ｇを積層して形成されており、各誘電体層４ａ〜４ｇは、誘電体セラミック材料、焼結助剤、低融点ガラス材料等によって構成されている。誘電体セラミック材料としては、例えばＢａＯ−ＴｉＯ_２系、Ｃａ−ＴｉＯ_２系、ＭｇＯ−ＴｉＯ_２系等のセラミック材料が用いられ、これらのセラミック材料を用いる場合、誘電率が比較的高く、小さな面積でも充分な静電容量を得ることができるため、ストリップライン長を短縮して、全体構造の小型化に供することができる。また焼結助剤としては、例えば、ＢｉＶＯ_４、ＣｕＯ、Ｌｉ_２Ｏ、Ｂ_２Ｏ_３等が用いられる。誘電体層４ａ〜４ｇの厚みは、１層あたり５０〜３００μｍ程度に設定される。
【００２０】
また、グランド電極５は、誘電体層４ａの表面に設けられるグランド電極５ａと、誘電体層４ｇの裏面に設けられるグランド電極５ｂと、積層体４の入出力ライン６，７の引き出し部を除く側面全面に設けられるグランド電極５ｃとで構成されている。そして、これらのグランド電極５ａ，５ｂ，５ｃは積層体４の稜線部によって相互に接続され、その材質としては、例えばＡｇやＣｕ等の金属を主成分とする導体材料が好適に用いられ、更に各グランド電極５ａ，５ｂ，５ｃの表面には、酸化腐食等を防止する目的で、Ａｕメッキ膜やＮｉ−Ａｕメッキ膜等を被着させておくことが好ましい。
【００２１】
一方、主伝送線路１ａ、１ｂ及び副伝送線路２ａ、２ｂは、積層体の内部、具体的には、誘電体層４ｅと誘電体層４ｆとの間に主伝送線路１ａ，１ｂが、誘電体層４ａと誘電体層４ｂとの間に副伝送線路２ａ，２ｂが介在されており、前記主伝送線路１ａ、１ｂはその一端側で積層体端面のグランド電極５ｃに電気的に接続されている。また、主伝送線路１ａ、１ｂ及び副伝送線路２ａ、２ｂは、主伝送線路１ａ、１ｂの開放端寄りでビアホール導体３ａ、３ｂを介して相互に接続されており、これらの主伝送線路１ａ、１ｂ、副伝送線路２ａ、２ｂ及びビアホール導体３ａ、３ｂによってストリップライン共振器を構成している。
【００２２】
このようなストリップライン共振器は主伝送線路１ａ、１ｂ及び副伝送線路２ａ、２ｂと対向するグランド電極５ａ、５ｂとの間で容量成分及び誘導成分を形成するようになっており、λ／４のストリップライン共振器として機能することとなる。尚、図中の６，７は入出力ラインである。
【００２３】
また、上述のストリップライン共振器を構成する主伝送線路１ａ、１ｂ、副伝送線路２ａ、２ｂ及びビアホール導体３ａ、３ｂは、例えば、グランド電極５と同様の導電材料によって形成される。
【００２４】
そして、誘電体層４ｃと誘電体層４ｄとの間には第１結合導体８ａが、また誘電体層４ｄと誘電体層４ｅとの間には第２結合導体８ｂが形成され、第１結合導体８ａをビアホール導体３ａに、第２結合導体８ｂをビアホール導体３ｂに直接接続している。
【００２５】
ここで、主伝送線路１ａ、１ｂの開放端寄りの領域では、図３に示すように、ビアホール導体３ａ、３ｂ上が主伝送線路１ａ、１ｂの電界強度の最大を示す位置となる。
【００２６】
本実施形態の誘電体フィルタにおいては、第１結合導体８ａ、第２結合導体８ｂは電界強度が最も強い位置に配されているため、主伝送線路１ａ、１ｂの開放端よりは容量結合が支配的であり、その位置に第１結合導体８ａ、第２結合導体８ｂを配設することで、第１結合導体８ａ、第２結合導体８ｂに充分な容量結合力を付与することができる。
【００２７】
また本実施形態の誘電体フィルタにおいては、第１結合導体８ａ、第２結合導体８ｂがビアホール導体３ａ、３ｂに直接接続され、しかも主伝送線路１ａ、１ｂの開放端寄りの領域に独立して形成されているため、第１結合導体８ａ、第２結合導体８ｂの面積がそれぞれ広く確保されるようになり、容量結合の結合力を更に高めることができる。このように第１結合導体８ａ、第２結合導体８ｂに充分な結合力を付与することができると、このようなストリップライン共振器を併設してフィルタを構成した場合には、広帯域のフィルタを得ることが可能となる。
【００２８】
更に本実施形態の誘電体フィルタにおいては、主伝送線路１ａ、１ｂと第１結合導体８ａ、第２結合導体８ｂとを積層体の積層方向に大きく重なるように配置させておくことが好ましく、そのようになしとけば静電容量が大きくなるため、主伝送線路１ａ、１ｂと第１結合導体８ａ、第２結合導体８ｂとの間の容量結合が強められる。
【００２９】
次に上述した誘電体フィルタ１０の製造方法について説明する。
【００３０】
まず、誘電体材料と樹脂材料からなるセラミックグリーンシートに導電性ペーストを用いてグランド電極５ａ、５ｂを形成したもの、主伝送線路１ａ、１ｂを形成したもの、副伝送線路２ａ、２ｂとビアホール導体３ａ、３ｂを形成したもの、入出力ライン６、７とビアホール導体３ａ、３ｂを形成したもの、第１結合導体８ａとビアホール導体３ａ、３ｂを形成したもの及び第２結合導体８ｂとビアホール導体３ａ、３ｂを形成したものをそれぞれ図１に示される順序で積層する。
【００３１】
次に上述したセラミックグリーンシートの積層体を高温で焼成し、誘電体層と内部導体とを同時焼成することによって積層体４を形成し、最後に、得られた積層体４の側面にグランド電極５ｃを形成し、その一主面側及び他主面側でグランド電極５ａ，５ｂと接続させることによって製品としての誘電体フィルタが完成する。
【００３２】
（第２実施形態）
次に本発明の第２実施形態について図４及び図５を用いて説明する。
図４は本発明の第２実施形態における誘電体フィルタの分解斜視図、図５は図４の誘電体フィルタの断面図である。尚、先に述べた第１実施形態と同様の構成要素については同一の参照符号を用い、重複する説明を省略するものとする。
【００３３】
この第２実施形態の誘電体フィルタの特徴的な点は、誘電体層４ｃと誘電体層４ｄとの間に第１結合導体８ａ及び第２結合導体８ｂが、また誘電体層４ｄと誘電体層４ｅとの間に第３結合導体８ｃが形成されている点である。尚、前記第１結合導体８ａはビアホール導体３ａに、第２結合導体８ｂはビアホール導体３ｂに直接接続されている。
【００３４】
このような第２実施形態の誘電体フィルタにおいては、第１結合導体８ａ及び第２結合導体８ｂを配設した誘電体層間とは異なる誘電体層間に、第１結合導体８ａ及び第２結合導体８ｂに対して積層体の積層方向に一部交叉する第３結合導体８ｃを介在させてあるため、結合導体の形成される面積を制約されることがなく、容量結合の結合力を自由に設定することができ、フィルタの通過帯域幅の設計自由度を大きくすることができる。
【００３５】
尚、本発明は上述の第１実施形態、第２実施形態に限定されるものではなく、本発明の要旨を逸脱しない範囲において種々の変更、改良が可能である。
【００３６】
【発明の効果】
本発明の誘電体フィルタによれば、電流密度が強く電界強度が最も強いビアホール導体に直接結合導体を配置させたことから、個々の結合導体の面積が小さくても充分な容量結合の結合力を得ることができ、電極配置によるＱ値劣化を有効に防止して、広帯域で挿入損失の小さい高性能の誘電体フィルタを得ることができる。
【図面の簡単な説明】
【図１】本発明の第１実施形態に係る誘電体フィルタの分解斜視図である。
【図２】図１の誘電体フィルタの断面図である。
【図３】誘電体フィルタのビアホール導体上における電界強度分布を示す図である。
【図４】本発明の第２実施形態に係る誘電体フィルタの分解斜視図である。
【図５】図４の誘電体フィルタの断面図である。
【図６】従来の誘電体フィルタの外観斜視図である。
【図７】図６の誘電体フィルタの断面図である。
【符号の説明】
１ａ、１ｂ・・・主伝送線路
２ａ、２ｂ・・・副伝送線路
３ａ、３ｂ・・・ビアホール導体
４・・・積層体
４ａ〜４ｇ・・・誘電体層
５ａ、５ｂ、５ｃ・・・グランド電極
６、７・・・入出力ライン
８ａ・・・第１結合導体
８ｂ・・・第２結合導体
８ｃ・・・第３結合導体
１０・・・誘電体フィルタ

Claims

複数の誘電体層を積層してなる積層体の内部に一対のストリップラインを配設するとともに、前記積層体の両主面側及び一端面にグランド電極を配設した誘電体フィルタにおいて、
前記一対のストリップラインは、異なる誘電体層間に介在される主伝送線路及び副伝送線路と、両伝送線路間の誘電体層内に埋設され、両伝送線路を電気的に接続するビアホール導体とで構成されており、且つ前記主伝送線路−副伝送線路間に位置する誘電体層間に、各ビアホール導体に電気的に接続された第１結合導体及び第２結合導体が介在され、この２個の結合導体を介して前記一対のストリップラインを容量結合したことを特徴とする誘電体フィルタ。
前記第１結合導体と前記第２結合導体とを異なる誘電体層間に介在させるとともに、この２個の結合導体を積層体の積層方向に一部交叉せしめたことを特徴とする請求項１に記載の誘電体フィルタ。
前記第１結合導体及び第２結合導体を配設した誘電体層間とは異なる誘電体層間に、第１結合導体及び第２結合導体に対して積層体の積層方向に一部交叉する第３結合導体が介在されていることを特徴とする請求項１に記載の誘電体フィルタ。