JP2004063966A - 不揮発性半導体記憶装置およびその駆動方法 - Google Patents
不揮発性半導体記憶装置およびその駆動方法 Download PDFInfo
- Publication number
- JP2004063966A JP2004063966A JP2002222807A JP2002222807A JP2004063966A JP 2004063966 A JP2004063966 A JP 2004063966A JP 2002222807 A JP2002222807 A JP 2002222807A JP 2002222807 A JP2002222807 A JP 2002222807A JP 2004063966 A JP2004063966 A JP 2004063966A
- Authority
- JP
- Japan
- Prior art keywords
- gate electrode
- source region
- flash memory
- memory cell
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
【課題】データの消去に際してフラッシュメモリセル毎のしきい値電圧のばらつき及びメモリセルに与えられる電圧のばらつきにより消去し易くなっているフラッシュメモリセルが存在してもその過消去を防止すると共に、書き込み後のしきい値を低く設定することができて、書き込み時間の高速化とフラッシュメモリの信頼性向上を実現する。
【解決手段】フローティングゲート型MOSトランジスタからなるメモリセルにおいて、ソース領域3と制御ゲート電極8間に高電圧を印加して消去状態とする際にしきい値電圧が低下していくが、あるしきい値電圧になった時、印加した高電圧でソース領域3とドレイン領域2間でパンチスルーが起こるように浮遊ゲート電極6のゲート長Lを短くする。これにより、パンチスルー発生後はしきい値電圧が一定となり、過消去を抑制できる。
【選択図】 図1
【解決手段】フローティングゲート型MOSトランジスタからなるメモリセルにおいて、ソース領域3と制御ゲート電極8間に高電圧を印加して消去状態とする際にしきい値電圧が低下していくが、あるしきい値電圧になった時、印加した高電圧でソース領域3とドレイン領域2間でパンチスルーが起こるように浮遊ゲート電極6のゲート長Lを短くする。これにより、パンチスルー発生後はしきい値電圧が一定となり、過消去を抑制できる。
【選択図】 図1
Description
【0001】
【発明の属する技術分野】
本発明は、EEPROM(Electrically Erasable and Programmable Read Only Memory)等の不揮発性半導体記憶装置およびその駆動方法に関するものである。
【0002】
【従来の技術】
EEPROMは、メモリセルに記憶されたデータを電気的に書き込み及び消去することが可能であるとともに、電源を切ってもデータが半永久的に消えない不揮発性を有する。データの書き込みは、ドレイン側からのホット・エレクトロンの注入により行われ、データの消去はソース側に高電圧を与えてトンネル電流により行われるものが良く知られている。このようなEEPROMのうち、全ビット一括又はブロック単位でデータの消去を行うようにしたフラッシュ型EEPROM(以下「フラッシュメモリ」と称する。)は、1つのメモリセルがMOSトランジスタ1つだけで構成できるため高集積化が可能であるという利点を有する。
【0003】
図1(A)に代表的なフラッシュメモリの1セルであるフラッシュメモリセルの構造を示す。フラッシュメモリセルは、基板内に設けられたp型ウェル1内にn+ 型ドレイン領域2及びn+ 型ソース領域3が形成されている。ドレイン領域2とソース領域3の間がチャネル領域4である。チャネル領域4上には、例えば厚さ10nm程度のSiO2膜であるゲート絶縁膜5が形成され、その上には浮遊ゲート電極6が形成される。そして、浮遊ゲート電極6上には、例えばSiO2膜とSi3N4膜とSiO2膜との3層構造を有したONO膜である絶縁膜7を介して制御ゲート電極8が形成されている。
【0004】
上記のフラッシュメモリセルに対するデータの書き込み及び消去について説明する。データの書き込み時には、図1(B)に示すように、ソース(ソース領域3)及び基板には低電圧(例えばソース電圧Vs=0V)、制御ゲート(制御ゲート電極8)には外部から供給される高電圧あるいは内部昇圧電圧である書き込み電圧(例えばゲート電圧Vg=10V)、ドレイン(ドレイン領域2)にも高電圧(例えばドレイン電圧Vd=5V)が与えられる。すると、ドレイン−ソース間にオン電流が流れ、ドレイン近傍でホット・エレクトロンが発生し、浮遊ゲート電極6内に注入される。このように注入された電子により、チャネル領域4にチャネルを形成させるのに必要な制御ゲート電圧のしきい値が上昇する。このしきい値が例えば6V程度になった状態が書き込み完了状態(“0”)である。
【0005】
データの消去時には、図1(C)に示すように、ソースに高電圧(例えば12V)、制御ゲート及び基板には低電圧(例えば0V)が与えられ、ドレインはフローティング状態(開放状態)に設定される。すると、浮遊ゲート電極6に蓄積されていた過剰な電子が、ソース領域3と浮遊ゲート電極6とのオーバーラップ部分のゲート絶縁膜5を通じてF−N(Fowler−Nordheim)トンネリング現象に起因する電流(トンネル電流)により、ソース領域3へと引き抜かれる。その結果、チャネル領域4にチャネルを形成させるのに必要な制御ゲート電圧のしきい値が降下する。このしきい値が例えば2V程度になった状態が消去完了状態(“1”)である。
【0006】
次に、フラッシュメモリセルにおけるデータの読み出し動作を説明する。ソース及び基板には低電圧(例えば0V)、制御ゲートにはセンス電圧(例えば5V)、ドレインに読み出し電圧(例えば1V)を与える。ここで、センス電圧とは、書き込み状態のしきい値と消去状態のしきい値の中間電圧をいう。このような電圧を書き込み状態のフラッシュメモリセルに与えた場合、チャネル領域4にはチャネルが形成されないため、ドレイン領域2とソース領域3間に電流は流れない。これに対して、消去状態のフラッシュメモリセルに与えた場合には、チャネル領域4にチャネルが形成されるため、ドレイン領域2とソース領域3間に電流が流れる。このドレイン電流の有無によってフラッシュメモリセルが書き込み状態又は消去状態のいずれであるかを判定する。
【0007】
フラッシュメモリ装置は、このようなフラッシュメモリセル(C11,C12,C21,C22)を図2に示すように、ソースを共通のソースライン(SL)に接続し、ドレインをビットライン(BL1,BL2)に接続し、制御ゲートをワードライン(WL1,WL2)に接続してアレイ上に配列する。このように配列することで、データの書き込みは1ビット毎に、消去は全ビット一括又はブロック単位で行われる。
【0008】
ところで、フラッシュメモリセルを製造する場合には、フラッシュメモリセルを構成する各々の膜厚及び寸法またはマスクパターンの合わせズレ等により発生するカップリング容量比のばらつき、ゲート絶縁膜5の膜厚ばらつきがあるために、図5(A)に示す消去特性が、フラッシュメモリセル毎にばらつきをもつことになる。ここで、この図はフラッシュメモリセルの記憶状態消去時間に対するメモリセルトランジスタのしきい値の変化を示すものである。また、図2に示すようにアレイ上に配列した場合には、配線抵抗による電位降下で各々のフラッシュメモリセルに与えられる電圧にもばらつきをもつことになる。
【0009】
このため、アレイ上に配列されたフラッシュメモリに対して書き込み及び消去動作を行った場合、フラッシュメモリセル毎の特性ばらつきと与えられる電圧のばらつきにより、図5(B)に示すような、しきい値の分布をもつことになる。図5(B)はアレイ上に配列されたすべてのメモリセルの、しきい値電圧分布を示し、縦軸は特定のしきい値を示すメモリセル個数の全個数に対する比率を示している。特に、消去動作は一括して行うため、図5(B)に示すように消去後のしきい値電圧分布が広くなる。
【0010】
今後、大容量化が進んでいき、メモリセルの数が多くなるとこの分布は更に広がることが予想される。この一括消去動作は、すべてのメモリセルの中で、最も消去しにくいフラッシュメモリセルのしきい値が所定のレベル(例えば2V)に低下するまで行われるため、消去し易いフラッシュメモリセルに対しては過度な電気的ストレスが印加される。このため、図5(C)に示すように、消去特性ばらつきが大きくなっていくと、浮遊ゲートから電荷を引き抜き過ぎて、しきい値電圧が負すなわちデプレッション化してしまう過消去状態になるメモリセルが発生する。これにより、アクセスタイムの劣化を招き、最悪の場合には、デプレッション化したフラッシュメモリセルとビットラインを共有する全てのフラッシュメモリセルが消去状態であると判定されてしまうこととなり、正常に機能することが不可能になる。
【0011】
過消去の発生を防ぐためには、消去後のしきい値を高く設定し過消去に対するマージンを大きくとる必要がある。しかし、図5(B)に示しているように、書き込み状態のフラッシュメモリセルと消去状態のフラッシュメモリセルを判別するために一定のマージンを取る必要があるため、消去後のしきい値を高く設定した場合には、これに合わせて書き込み後のしきい値も高く設定しなければならない。このため、書き込み時間の増加と共に特に書き込み状態におけるフラッシュメモリセルの信頼性低下を招くこととなる。これは、書き込み後のしきい値を高く設定することで、目的のしきい値電圧まで変化させるのに時間がかかり書き込みが遅くなり、また浮遊ゲートに電荷が注入されるときに酸化膜にダメージが与えられるからである。
【0012】
【発明が解決しようとする課題】
上記のように、従来のフラッシュメモリアレイでは全ビット一括又はブロック単位での消去を行った場合に、フラッシュメモリセル毎の特性ばらつき及びコントロールゲート(ワード線)、ソース・ドレインに与えられる電圧のばらつきにより消去し易くなっているフラッシュメモリセルに過消去が発生するという問題があった。この過消去の発生を防ぐために、マージンをもって消去後のしきい値を高く設定することになるが、これに合わせて書き込み後のしきい値も高く設定する必要があるため、書き込み時間が増加するという問題と、書き込み状態におけるフラッシュメモリセルの信頼性が低下するという問題を招いていた。
【0013】
本発明は上記の問題点を解決すべくなされたもので、消去に際してフラッシュメモリセル毎のしきい値電圧のばらつき及びメモリセルに与えられる電圧のばらつきにより消去し易くなっているフラッシュメモリセルが存在してもその過消去を防止すると共に、書き込み後のしきい値を低く設定することができて、書き込み時間の高速化とフラッシュメモリセルの信頼性向上を実現する不揮発性半導体記憶装置およびその駆動方法を提供することを目的とする。
【0014】
【課題を解決するための手段】
上記の目的を達成するための本発明の不揮発性半導体記憶装置は、一導電型の半導体基板に形成された他導電型のソース領域及びドレイン領域と、これらソース領域及びドレイン領域間のチャネル領域と、このチャネル領域上に第1のゲート絶縁膜を介して形成された浮遊ゲート電極と、この浮遊ゲート電極上に第2のゲート絶縁膜を介して形成された制御ゲート電極とからなるメモリセルを複数備えた不揮発性半導体記憶装置であって、複数のメモリセルの制御ゲート電極とソース領域間に所定の電圧を印加することにより、複数のメモリセルの浮遊ゲート電極に蓄えられた電荷をソース領域に引き抜いて情報記録状態を消去状態とさせる時、所定の電圧を印加することによってソース領域及びドレイン領域間がパンチスルー状態となる構造を有したことを特徴とする。
【0015】
また、本発明において、所定の電圧を印加することによってソース領域及びドレイン領域間がパンチスルー状態となる構造は、所定の電圧を印加することによってソース領域及びドレイン領域間がパンチスルー状態となるような長さに浮遊ゲート電極のゲート長を設定した構造とすることができる。
【0016】
また、本発明の不揮発性半導体記憶装置の駆動方法は、一導電型の半導体基板に形成された他導電型のソース領域及びドレイン領域と、これらソース領域及びドレイン領域間のチャネル領域と、このチャネル領域上に第1のゲート絶縁膜を介して形成された浮遊ゲート電極と、この浮遊ゲート電極上に第2のゲート絶縁膜を介して形成された制御ゲート電極とからなるメモリセルを複数備えた不揮発性半導体記憶装置の駆動方法であって、複数のメモリセルの浮遊ゲート電極に蓄えられた電荷をソース領域に引き抜いて情報記録状態を消去状態とさせる時、複数のメモリセルの制御ゲート電極とソース領域間に所定の電圧を所定の時間印加することによりソース領域及びドレイン領域間をパンチスルー状態にすることを特徴とする。
【0017】
以上の本発明によれば、制御ゲート電極とソース領域間に所定の電圧を印加することにより、浮遊ゲート電極に蓄えられた電荷をソース領域に引き抜くことで情報記録状態を消去状態とさせる場合、徐々にしきい値が低下し、ある値でソース・ドレイン間をパンチスルーを起こすような構造、例えば浮遊ゲート電極のゲート長をある値でパンチスルーが起こるような長さにしている。パンチスルーが起こるとしきい値が一定となり、過消去を抑制することができる。そして消去後のしきい値ばらつきを抑えることで過消去不良を抑制すると共に、書き込み時間の高速化と信頼性向上をも実現することができる。
【0018】
【発明の実施の形態】
以下、図面を参照しながら本発明の実施の形態の不揮発性半導体記憶装置であるフラッシュメモリについて詳細に説明する。尚、本発明の実施の形態におけるフラッシュメモリセルは、その外観的な構造においては、図1で示した従来のフラッシュメモリセルと実質的に同じなので、その詳細な説明を省略すると共に、以下の説明においてフラッシュメモリセルの各部位を示すために図1で用いたものと同一の符号を用いる。また、図2に示した回路図は、本発明の実施の形態の場合にもそのまま適用できるので、以下の本発明の実施の形態の説明でも図2をそのまま用いる。また、本発明の実施の形態のフラッシュメモリのデータの書き込み動作,消去動作,読み出し動作も、基本的に従来例と同様であり、以下では異なる点について説明する。
【0019】
まず、本実施の形態のフラッシュメモリを構成するフラッシュメモリセルの特性について、図3を参照して説明する。図3(A)は、本実施の形態のフラッシュメモリセルの消去時間とそれに対するしきい値の変化の関係を示すグラフである。図3(B)は、本実施の形態のフラッシュメモリセルを図2に示すようなアレイ上に配列したフラッシュメモリの書き込み及び消去動作を行った時のしきい値の分布を示す。
【0020】
本実施の形態のフラッシュメモリセルでは、図3(A)に示すように消去後のしきい値をある一定の値付近に収束することができる(例えば2V)。このことを実現するために、図1(A)に示す浮遊デート電極6のゲート長L(本例では、制御ゲート電極8も浮遊ゲート電極6のゲート長Lと同一である)を、消去状態で収束させたいしきい値付近でソースとドレイン間のパンチスルーが発生するような長さにする。このことで、フラッシュメモリセルの消去動作(浮遊ゲートからの電子の引き抜き)時に、消去が進んで収束させたいしきい値付近になると、ソースとドレイン間のパンチスルーが発生し、ソースの電位が低下し、ソースと制御ゲート(0V)間の電位差も低下し、消去動作が停止することとなる。
【0021】
すなわち、本実施の形態では、ソース領域3と制御ゲート電極8間に高電圧を印加して消去状態とする途中で図3(A)のようにしきい値電圧が低下していき、あるしきい値電圧になった時、印加した高電圧でソース領域3とドレイン領域2間でパンチスルーが起こるように浮遊ゲート電極6のゲート長Lを短くしている。ここで、ゲート長Lを短くした浮遊ゲート電極6とソース領域3、ドレイン領域2とのオーバーラップ部分の長さ、すなわちソース領域3およびドレイン領域2の浮遊ゲート電極6下への入り込みは、従来と同じであり、ゲート長Lに合わせてチャネル長も短くなっている。
【0022】
また、収束させたいしきい値は、書き込み状態と消去状態を判別するマージンを考えると約1〜2V程度が好ましい。すなわちしきい値の収束値が約1〜2Vになるようにゲート長Lを決定すればよい。ゲート長Lを短くすることにより消去後のしきい値を大きくできるが、設計ルールや判別に必要なマージンからゲート長Lを決定し、この決定に際してはシミュレーションや実動作の結果により決定すればよい。
【0023】
例えば、従来のフラッシュメモリセルではゲート長Lを1.0μm程度で形成しており、この時のフラッシュメモリセルの消去時間とそれに対するしきい値の変化の関係を示すグラフを図4(A)に示す。このグラフの横軸は従来のフラッシュメモリセルに対して消去動作を行った時間である。この時の消去動作としては、図1(C)に示すように、ソースに12V、制御ゲート及び基板には0Vを与え、ドレインはフローティング状態(開放状態)に設定している。縦軸はこの時のフラッシュメモリセルのしきい値を示す。またこのグラフは、フラッシュメモリセルの初期しきい値を6Vに設定した状態からのしきい値の変化を示している。
【0024】
同様に、本実施の形態のフラッシュメモリセルとしてゲート長Lを0.7μm程度で形成した場合のフラッシュメモリセルの消去時間とそれに対するしきい値の変化の関係を示すグラフを図4(B)に示す。これら図4(A)、(B)には、それぞれ異なる4つのフラッシュメモリセルについての消去特性を同時に示している。
【0025】
従来のフラッシュメモリセルでは、消去時間1秒付近でしきい値が0V以下(過消去発生)になっているのに対して、本実施の形態のフラッシュメモリセルでは、一定の時間経過した後には、しきい値電圧は消去時間に依存せず(0.01秒を越えた範囲)、しきい値が1V付近で収束していることがわかる。このため、フラッシュメモリセルの消去特性を大きく左右するカップリング容量比ばらつきやゲート絶縁膜の膜厚ばらつきの影響を受けることなく、消去後のしきい値をある一定の値に収束できる。この時のしきい値のばらつきは、パンチスルーが早く開始するか遅く開始するかにかかるので、ゲート長の寸法ばらつきにのみ依存することになる。一方、このしきい値のばらつきはフラッシュメモリセルをアレイ上に配列した場合にメモリセルに与えられる電圧のばらつきに対しても影響は受けない。電圧がばらついても消去時間が充分長いのでパンチスルーが起こる所定の電圧に達するからである。
【0026】
なお、ソース・ドレイン電流が流れて消去状態がわかるが、例えば図1(C)のように消去電圧を12Vとすると、その印加時間(消去時間)はここでは1秒以内に設定できる。
【0027】
本実施の形態のフラッシュメモリでは、図3(B)に示すように消去状態でのしきい値の分布を従来のフラッシュメモリセルに比べて狭くできるため、過消去不良の発生を大幅に抑制できる。また、本実施の形態のフラッシュメモリでは、消去後のしきい値電圧幅が狭くなった分だけ、消去後のしきい値電圧そのものを従来のフラッシュメモリに対して低く設定できる(例えば1V)ため、図3(C)に示すように、状態の判別に必要な電圧マージンを従来と同じとして、書き込み後のしきい値も従来のフラッシュメモリセルに比べて低く設定できる(例えば5V)。このことは、フラッシュメモリの書き込み時間の高速化とフラッシュメモリの信頼性向上につながる。
【0028】
【発明の効果】
以上述べたように本発明によれば、フラッシュメモリセルの消去後のしきい値をある一定値に収束させることが可能であり、消去状態でのしきい値の分布を従来のフラッシュメモリに比べて狭くできるため、過消去不良の発生を抑制できる。同時にこのことは、消去後のしきい値を従来のフラッシュメモリに対して低く設定できることにもなり、これに合わせて書き込み後のしきい値も低く設定でき、フラッシュメモリの書き込み時間の高速化とフラッシュメモリの信頼性向上を実現できる。
【図面の簡単な説明】
【図1】フラッシュメモリセルの断面構造および各動作モードでの印加電圧の一例を示す図
【図2】フラッシュメモリセルをアレイ上に配列した回路構成図
【図3】本発明の実施の形態におけるフラッシュメモリセルの消去特性および書き換え特性を示す図
【図4】本発明の実施の形態と従来例との比較のためのフラッシュメモリセルの消去特性を示す図
【図5】従来のフラッシュメモリセルの消去特性および書き換え特性を示す図
【符号の説明】
1 p型ウェル(半導体基板)
2 ドレイン領域
3 ソース領域
4 チャネル領域
5 ゲート絶縁膜
6 浮遊ゲート電極
7 ONO絶縁膜
8 制御ゲート電極
【発明の属する技術分野】
本発明は、EEPROM(Electrically Erasable and Programmable Read Only Memory)等の不揮発性半導体記憶装置およびその駆動方法に関するものである。
【0002】
【従来の技術】
EEPROMは、メモリセルに記憶されたデータを電気的に書き込み及び消去することが可能であるとともに、電源を切ってもデータが半永久的に消えない不揮発性を有する。データの書き込みは、ドレイン側からのホット・エレクトロンの注入により行われ、データの消去はソース側に高電圧を与えてトンネル電流により行われるものが良く知られている。このようなEEPROMのうち、全ビット一括又はブロック単位でデータの消去を行うようにしたフラッシュ型EEPROM(以下「フラッシュメモリ」と称する。)は、1つのメモリセルがMOSトランジスタ1つだけで構成できるため高集積化が可能であるという利点を有する。
【0003】
図1(A)に代表的なフラッシュメモリの1セルであるフラッシュメモリセルの構造を示す。フラッシュメモリセルは、基板内に設けられたp型ウェル1内にn+ 型ドレイン領域2及びn+ 型ソース領域3が形成されている。ドレイン領域2とソース領域3の間がチャネル領域4である。チャネル領域4上には、例えば厚さ10nm程度のSiO2膜であるゲート絶縁膜5が形成され、その上には浮遊ゲート電極6が形成される。そして、浮遊ゲート電極6上には、例えばSiO2膜とSi3N4膜とSiO2膜との3層構造を有したONO膜である絶縁膜7を介して制御ゲート電極8が形成されている。
【0004】
上記のフラッシュメモリセルに対するデータの書き込み及び消去について説明する。データの書き込み時には、図1(B)に示すように、ソース(ソース領域3)及び基板には低電圧(例えばソース電圧Vs=0V)、制御ゲート(制御ゲート電極8)には外部から供給される高電圧あるいは内部昇圧電圧である書き込み電圧(例えばゲート電圧Vg=10V)、ドレイン(ドレイン領域2)にも高電圧(例えばドレイン電圧Vd=5V)が与えられる。すると、ドレイン−ソース間にオン電流が流れ、ドレイン近傍でホット・エレクトロンが発生し、浮遊ゲート電極6内に注入される。このように注入された電子により、チャネル領域4にチャネルを形成させるのに必要な制御ゲート電圧のしきい値が上昇する。このしきい値が例えば6V程度になった状態が書き込み完了状態(“0”)である。
【0005】
データの消去時には、図1(C)に示すように、ソースに高電圧(例えば12V)、制御ゲート及び基板には低電圧(例えば0V)が与えられ、ドレインはフローティング状態(開放状態)に設定される。すると、浮遊ゲート電極6に蓄積されていた過剰な電子が、ソース領域3と浮遊ゲート電極6とのオーバーラップ部分のゲート絶縁膜5を通じてF−N(Fowler−Nordheim)トンネリング現象に起因する電流(トンネル電流)により、ソース領域3へと引き抜かれる。その結果、チャネル領域4にチャネルを形成させるのに必要な制御ゲート電圧のしきい値が降下する。このしきい値が例えば2V程度になった状態が消去完了状態(“1”)である。
【0006】
次に、フラッシュメモリセルにおけるデータの読み出し動作を説明する。ソース及び基板には低電圧(例えば0V)、制御ゲートにはセンス電圧(例えば5V)、ドレインに読み出し電圧(例えば1V)を与える。ここで、センス電圧とは、書き込み状態のしきい値と消去状態のしきい値の中間電圧をいう。このような電圧を書き込み状態のフラッシュメモリセルに与えた場合、チャネル領域4にはチャネルが形成されないため、ドレイン領域2とソース領域3間に電流は流れない。これに対して、消去状態のフラッシュメモリセルに与えた場合には、チャネル領域4にチャネルが形成されるため、ドレイン領域2とソース領域3間に電流が流れる。このドレイン電流の有無によってフラッシュメモリセルが書き込み状態又は消去状態のいずれであるかを判定する。
【0007】
フラッシュメモリ装置は、このようなフラッシュメモリセル(C11,C12,C21,C22)を図2に示すように、ソースを共通のソースライン(SL)に接続し、ドレインをビットライン(BL1,BL2)に接続し、制御ゲートをワードライン(WL1,WL2)に接続してアレイ上に配列する。このように配列することで、データの書き込みは1ビット毎に、消去は全ビット一括又はブロック単位で行われる。
【0008】
ところで、フラッシュメモリセルを製造する場合には、フラッシュメモリセルを構成する各々の膜厚及び寸法またはマスクパターンの合わせズレ等により発生するカップリング容量比のばらつき、ゲート絶縁膜5の膜厚ばらつきがあるために、図5(A)に示す消去特性が、フラッシュメモリセル毎にばらつきをもつことになる。ここで、この図はフラッシュメモリセルの記憶状態消去時間に対するメモリセルトランジスタのしきい値の変化を示すものである。また、図2に示すようにアレイ上に配列した場合には、配線抵抗による電位降下で各々のフラッシュメモリセルに与えられる電圧にもばらつきをもつことになる。
【0009】
このため、アレイ上に配列されたフラッシュメモリに対して書き込み及び消去動作を行った場合、フラッシュメモリセル毎の特性ばらつきと与えられる電圧のばらつきにより、図5(B)に示すような、しきい値の分布をもつことになる。図5(B)はアレイ上に配列されたすべてのメモリセルの、しきい値電圧分布を示し、縦軸は特定のしきい値を示すメモリセル個数の全個数に対する比率を示している。特に、消去動作は一括して行うため、図5(B)に示すように消去後のしきい値電圧分布が広くなる。
【0010】
今後、大容量化が進んでいき、メモリセルの数が多くなるとこの分布は更に広がることが予想される。この一括消去動作は、すべてのメモリセルの中で、最も消去しにくいフラッシュメモリセルのしきい値が所定のレベル(例えば2V)に低下するまで行われるため、消去し易いフラッシュメモリセルに対しては過度な電気的ストレスが印加される。このため、図5(C)に示すように、消去特性ばらつきが大きくなっていくと、浮遊ゲートから電荷を引き抜き過ぎて、しきい値電圧が負すなわちデプレッション化してしまう過消去状態になるメモリセルが発生する。これにより、アクセスタイムの劣化を招き、最悪の場合には、デプレッション化したフラッシュメモリセルとビットラインを共有する全てのフラッシュメモリセルが消去状態であると判定されてしまうこととなり、正常に機能することが不可能になる。
【0011】
過消去の発生を防ぐためには、消去後のしきい値を高く設定し過消去に対するマージンを大きくとる必要がある。しかし、図5(B)に示しているように、書き込み状態のフラッシュメモリセルと消去状態のフラッシュメモリセルを判別するために一定のマージンを取る必要があるため、消去後のしきい値を高く設定した場合には、これに合わせて書き込み後のしきい値も高く設定しなければならない。このため、書き込み時間の増加と共に特に書き込み状態におけるフラッシュメモリセルの信頼性低下を招くこととなる。これは、書き込み後のしきい値を高く設定することで、目的のしきい値電圧まで変化させるのに時間がかかり書き込みが遅くなり、また浮遊ゲートに電荷が注入されるときに酸化膜にダメージが与えられるからである。
【0012】
【発明が解決しようとする課題】
上記のように、従来のフラッシュメモリアレイでは全ビット一括又はブロック単位での消去を行った場合に、フラッシュメモリセル毎の特性ばらつき及びコントロールゲート(ワード線)、ソース・ドレインに与えられる電圧のばらつきにより消去し易くなっているフラッシュメモリセルに過消去が発生するという問題があった。この過消去の発生を防ぐために、マージンをもって消去後のしきい値を高く設定することになるが、これに合わせて書き込み後のしきい値も高く設定する必要があるため、書き込み時間が増加するという問題と、書き込み状態におけるフラッシュメモリセルの信頼性が低下するという問題を招いていた。
【0013】
本発明は上記の問題点を解決すべくなされたもので、消去に際してフラッシュメモリセル毎のしきい値電圧のばらつき及びメモリセルに与えられる電圧のばらつきにより消去し易くなっているフラッシュメモリセルが存在してもその過消去を防止すると共に、書き込み後のしきい値を低く設定することができて、書き込み時間の高速化とフラッシュメモリセルの信頼性向上を実現する不揮発性半導体記憶装置およびその駆動方法を提供することを目的とする。
【0014】
【課題を解決するための手段】
上記の目的を達成するための本発明の不揮発性半導体記憶装置は、一導電型の半導体基板に形成された他導電型のソース領域及びドレイン領域と、これらソース領域及びドレイン領域間のチャネル領域と、このチャネル領域上に第1のゲート絶縁膜を介して形成された浮遊ゲート電極と、この浮遊ゲート電極上に第2のゲート絶縁膜を介して形成された制御ゲート電極とからなるメモリセルを複数備えた不揮発性半導体記憶装置であって、複数のメモリセルの制御ゲート電極とソース領域間に所定の電圧を印加することにより、複数のメモリセルの浮遊ゲート電極に蓄えられた電荷をソース領域に引き抜いて情報記録状態を消去状態とさせる時、所定の電圧を印加することによってソース領域及びドレイン領域間がパンチスルー状態となる構造を有したことを特徴とする。
【0015】
また、本発明において、所定の電圧を印加することによってソース領域及びドレイン領域間がパンチスルー状態となる構造は、所定の電圧を印加することによってソース領域及びドレイン領域間がパンチスルー状態となるような長さに浮遊ゲート電極のゲート長を設定した構造とすることができる。
【0016】
また、本発明の不揮発性半導体記憶装置の駆動方法は、一導電型の半導体基板に形成された他導電型のソース領域及びドレイン領域と、これらソース領域及びドレイン領域間のチャネル領域と、このチャネル領域上に第1のゲート絶縁膜を介して形成された浮遊ゲート電極と、この浮遊ゲート電極上に第2のゲート絶縁膜を介して形成された制御ゲート電極とからなるメモリセルを複数備えた不揮発性半導体記憶装置の駆動方法であって、複数のメモリセルの浮遊ゲート電極に蓄えられた電荷をソース領域に引き抜いて情報記録状態を消去状態とさせる時、複数のメモリセルの制御ゲート電極とソース領域間に所定の電圧を所定の時間印加することによりソース領域及びドレイン領域間をパンチスルー状態にすることを特徴とする。
【0017】
以上の本発明によれば、制御ゲート電極とソース領域間に所定の電圧を印加することにより、浮遊ゲート電極に蓄えられた電荷をソース領域に引き抜くことで情報記録状態を消去状態とさせる場合、徐々にしきい値が低下し、ある値でソース・ドレイン間をパンチスルーを起こすような構造、例えば浮遊ゲート電極のゲート長をある値でパンチスルーが起こるような長さにしている。パンチスルーが起こるとしきい値が一定となり、過消去を抑制することができる。そして消去後のしきい値ばらつきを抑えることで過消去不良を抑制すると共に、書き込み時間の高速化と信頼性向上をも実現することができる。
【0018】
【発明の実施の形態】
以下、図面を参照しながら本発明の実施の形態の不揮発性半導体記憶装置であるフラッシュメモリについて詳細に説明する。尚、本発明の実施の形態におけるフラッシュメモリセルは、その外観的な構造においては、図1で示した従来のフラッシュメモリセルと実質的に同じなので、その詳細な説明を省略すると共に、以下の説明においてフラッシュメモリセルの各部位を示すために図1で用いたものと同一の符号を用いる。また、図2に示した回路図は、本発明の実施の形態の場合にもそのまま適用できるので、以下の本発明の実施の形態の説明でも図2をそのまま用いる。また、本発明の実施の形態のフラッシュメモリのデータの書き込み動作,消去動作,読み出し動作も、基本的に従来例と同様であり、以下では異なる点について説明する。
【0019】
まず、本実施の形態のフラッシュメモリを構成するフラッシュメモリセルの特性について、図3を参照して説明する。図3(A)は、本実施の形態のフラッシュメモリセルの消去時間とそれに対するしきい値の変化の関係を示すグラフである。図3(B)は、本実施の形態のフラッシュメモリセルを図2に示すようなアレイ上に配列したフラッシュメモリの書き込み及び消去動作を行った時のしきい値の分布を示す。
【0020】
本実施の形態のフラッシュメモリセルでは、図3(A)に示すように消去後のしきい値をある一定の値付近に収束することができる(例えば2V)。このことを実現するために、図1(A)に示す浮遊デート電極6のゲート長L(本例では、制御ゲート電極8も浮遊ゲート電極6のゲート長Lと同一である)を、消去状態で収束させたいしきい値付近でソースとドレイン間のパンチスルーが発生するような長さにする。このことで、フラッシュメモリセルの消去動作(浮遊ゲートからの電子の引き抜き)時に、消去が進んで収束させたいしきい値付近になると、ソースとドレイン間のパンチスルーが発生し、ソースの電位が低下し、ソースと制御ゲート(0V)間の電位差も低下し、消去動作が停止することとなる。
【0021】
すなわち、本実施の形態では、ソース領域3と制御ゲート電極8間に高電圧を印加して消去状態とする途中で図3(A)のようにしきい値電圧が低下していき、あるしきい値電圧になった時、印加した高電圧でソース領域3とドレイン領域2間でパンチスルーが起こるように浮遊ゲート電極6のゲート長Lを短くしている。ここで、ゲート長Lを短くした浮遊ゲート電極6とソース領域3、ドレイン領域2とのオーバーラップ部分の長さ、すなわちソース領域3およびドレイン領域2の浮遊ゲート電極6下への入り込みは、従来と同じであり、ゲート長Lに合わせてチャネル長も短くなっている。
【0022】
また、収束させたいしきい値は、書き込み状態と消去状態を判別するマージンを考えると約1〜2V程度が好ましい。すなわちしきい値の収束値が約1〜2Vになるようにゲート長Lを決定すればよい。ゲート長Lを短くすることにより消去後のしきい値を大きくできるが、設計ルールや判別に必要なマージンからゲート長Lを決定し、この決定に際してはシミュレーションや実動作の結果により決定すればよい。
【0023】
例えば、従来のフラッシュメモリセルではゲート長Lを1.0μm程度で形成しており、この時のフラッシュメモリセルの消去時間とそれに対するしきい値の変化の関係を示すグラフを図4(A)に示す。このグラフの横軸は従来のフラッシュメモリセルに対して消去動作を行った時間である。この時の消去動作としては、図1(C)に示すように、ソースに12V、制御ゲート及び基板には0Vを与え、ドレインはフローティング状態(開放状態)に設定している。縦軸はこの時のフラッシュメモリセルのしきい値を示す。またこのグラフは、フラッシュメモリセルの初期しきい値を6Vに設定した状態からのしきい値の変化を示している。
【0024】
同様に、本実施の形態のフラッシュメモリセルとしてゲート長Lを0.7μm程度で形成した場合のフラッシュメモリセルの消去時間とそれに対するしきい値の変化の関係を示すグラフを図4(B)に示す。これら図4(A)、(B)には、それぞれ異なる4つのフラッシュメモリセルについての消去特性を同時に示している。
【0025】
従来のフラッシュメモリセルでは、消去時間1秒付近でしきい値が0V以下(過消去発生)になっているのに対して、本実施の形態のフラッシュメモリセルでは、一定の時間経過した後には、しきい値電圧は消去時間に依存せず(0.01秒を越えた範囲)、しきい値が1V付近で収束していることがわかる。このため、フラッシュメモリセルの消去特性を大きく左右するカップリング容量比ばらつきやゲート絶縁膜の膜厚ばらつきの影響を受けることなく、消去後のしきい値をある一定の値に収束できる。この時のしきい値のばらつきは、パンチスルーが早く開始するか遅く開始するかにかかるので、ゲート長の寸法ばらつきにのみ依存することになる。一方、このしきい値のばらつきはフラッシュメモリセルをアレイ上に配列した場合にメモリセルに与えられる電圧のばらつきに対しても影響は受けない。電圧がばらついても消去時間が充分長いのでパンチスルーが起こる所定の電圧に達するからである。
【0026】
なお、ソース・ドレイン電流が流れて消去状態がわかるが、例えば図1(C)のように消去電圧を12Vとすると、その印加時間(消去時間)はここでは1秒以内に設定できる。
【0027】
本実施の形態のフラッシュメモリでは、図3(B)に示すように消去状態でのしきい値の分布を従来のフラッシュメモリセルに比べて狭くできるため、過消去不良の発生を大幅に抑制できる。また、本実施の形態のフラッシュメモリでは、消去後のしきい値電圧幅が狭くなった分だけ、消去後のしきい値電圧そのものを従来のフラッシュメモリに対して低く設定できる(例えば1V)ため、図3(C)に示すように、状態の判別に必要な電圧マージンを従来と同じとして、書き込み後のしきい値も従来のフラッシュメモリセルに比べて低く設定できる(例えば5V)。このことは、フラッシュメモリの書き込み時間の高速化とフラッシュメモリの信頼性向上につながる。
【0028】
【発明の効果】
以上述べたように本発明によれば、フラッシュメモリセルの消去後のしきい値をある一定値に収束させることが可能であり、消去状態でのしきい値の分布を従来のフラッシュメモリに比べて狭くできるため、過消去不良の発生を抑制できる。同時にこのことは、消去後のしきい値を従来のフラッシュメモリに対して低く設定できることにもなり、これに合わせて書き込み後のしきい値も低く設定でき、フラッシュメモリの書き込み時間の高速化とフラッシュメモリの信頼性向上を実現できる。
【図面の簡単な説明】
【図1】フラッシュメモリセルの断面構造および各動作モードでの印加電圧の一例を示す図
【図2】フラッシュメモリセルをアレイ上に配列した回路構成図
【図3】本発明の実施の形態におけるフラッシュメモリセルの消去特性および書き換え特性を示す図
【図4】本発明の実施の形態と従来例との比較のためのフラッシュメモリセルの消去特性を示す図
【図5】従来のフラッシュメモリセルの消去特性および書き換え特性を示す図
【符号の説明】
1 p型ウェル(半導体基板)
2 ドレイン領域
3 ソース領域
4 チャネル領域
5 ゲート絶縁膜
6 浮遊ゲート電極
7 ONO絶縁膜
8 制御ゲート電極
Claims (3)
- 一導電型の半導体基板に形成された他導電型のソース領域及びドレイン領域と、これらソース領域及びドレイン領域間のチャネル領域と、このチャネル領域上に第1のゲート絶縁膜を介して形成された浮遊ゲート電極と、この浮遊ゲート電極上に第2のゲート絶縁膜を介して形成された制御ゲート電極とからなるメモリセルを複数備えた不揮発性半導体記憶装置であって、
複数の前記メモリセルの前記制御ゲート電極と前記ソース領域間に所定の電圧を印加することにより、前記複数のメモリセルの前記浮遊ゲート電極に蓄えられた電荷を前記ソース領域に引き抜いて情報記録状態を消去状態とさせる時、前記所定の電圧を印加することによって前記ソース領域及びドレイン領域間がパンチスルー状態となる構造を有したことを特徴とする不揮発性半導体記憶装置。 - 前記所定の電圧を印加することによって前記ソース領域及びドレイン領域間がパンチスルー状態となる構造は、前記所定の電圧を印加することによって前記ソース領域及びドレイン領域間がパンチスルー状態となるような長さに前記浮遊ゲート電極のゲート長を設定した構造である請求項1記載の不揮発性半導体記憶装置。
- 一導電型の半導体基板に形成された他導電型のソース領域及びドレイン領域と、これらソース領域及びドレイン領域間のチャネル領域と、このチャネル領域上に第1のゲート絶縁膜を介して形成された浮遊ゲート電極と、この浮遊ゲート電極上に第2のゲート絶縁膜を介して形成された制御ゲート電極とからなるメモリセルを複数備えた不揮発性半導体記憶装置の駆動方法であって、複数の前記メモリセルの前記浮遊ゲート電極に蓄えられた電荷を前記ソース領域に引き抜いて情報記録状態を消去状態とさせる時、前記複数のメモリセルの前記制御ゲート電極と前記ソース領域間に所定の電圧を所定の時間印加することにより前記ソース領域及びドレイン領域間をパンチスルー状態にすることを特徴とする不揮発性半導体記憶装置の駆動方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002222807A JP2004063966A (ja) | 2002-07-31 | 2002-07-31 | 不揮発性半導体記憶装置およびその駆動方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002222807A JP2004063966A (ja) | 2002-07-31 | 2002-07-31 | 不揮発性半導体記憶装置およびその駆動方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2004063966A true JP2004063966A (ja) | 2004-02-26 |
Family
ID=31942736
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002222807A Pending JP2004063966A (ja) | 2002-07-31 | 2002-07-31 | 不揮発性半導体記憶装置およびその駆動方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2004063966A (ja) |
-
2002
- 2002-07-31 JP JP2002222807A patent/JP2004063966A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7539061B2 (en) | Method of programming flash memory device | |
US6788580B2 (en) | Nonvolatile semiconductor storage device and data erasing method | |
US7773429B2 (en) | Non-volatile memory device and driving method thereof | |
US7251161B2 (en) | Semiconductor device and method of controlling said semiconductor device | |
KR100960352B1 (ko) | 선 소거 단계를 이용하여 플래시 메모리를 소거하는 방법 | |
JPH1116381A (ja) | 不揮発性半導体記憶装置 | |
JP2009266356A (ja) | Nand型フラッシュメモリ | |
JP4593159B2 (ja) | 半導体装置 | |
JP2008506217A (ja) | ダミーワード線を備えたフラッシュメモリアレイの消去電圧分布の改良方法 | |
KR20120121170A (ko) | 반도체 장치 및 이의 동작 방법 | |
US7646639B2 (en) | Circuit and method generating program voltage for non-volatile memory device | |
JP2005012219A (ja) | Sonosメモリ素子及びそのデータ消去方法 | |
JP3974778B2 (ja) | 不揮発性半導体メモリ装置およびそのデータ消去方法 | |
JPH07193151A (ja) | 不揮発性半導体記憶装置及びその記憶方法 | |
US8270220B2 (en) | Nonvolatile semiconductor storage device and method for controlling the same | |
US6934190B1 (en) | Ramp source hot-hole programming for trap based non-volatile memory devices | |
JPWO2002097821A1 (ja) | 不揮発性半導体記憶装置 | |
KR100459628B1 (ko) | 불휘발성반도체메모리장치 | |
US5408430A (en) | Method for operating nonvolatile memory semiconductor devices memories | |
JP3692664B2 (ja) | 不揮発性半導体記憶装置 | |
JP3850136B2 (ja) | 不揮発性半導体記憶装置 | |
US7554851B2 (en) | Reset method of non-volatile memory | |
JP2004063966A (ja) | 不揮発性半導体記憶装置およびその駆動方法 | |
JP2002208287A (ja) | 不揮発性半導体記憶装置 | |
JP2815077B2 (ja) | 半導体不揮発性記憶装置の使用方法 |