JP2004063854A - 可変容量素子とその形成方法 - Google Patents
可変容量素子とその形成方法 Download PDFInfo
- Publication number
- JP2004063854A JP2004063854A JP2002221010A JP2002221010A JP2004063854A JP 2004063854 A JP2004063854 A JP 2004063854A JP 2002221010 A JP2002221010 A JP 2002221010A JP 2002221010 A JP2002221010 A JP 2002221010A JP 2004063854 A JP2004063854 A JP 2004063854A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- variable capacitance
- capacitance element
- forming
- pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims description 16
- 239000000758 substrate Substances 0.000 claims description 23
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 16
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 16
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 14
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 14
- 238000001312 dry etching Methods 0.000 claims description 5
- 238000004544 sputter deposition Methods 0.000 claims description 5
- 238000005452 bending Methods 0.000 claims description 2
- 239000003990 capacitor Substances 0.000 claims description 2
- 238000000151 deposition Methods 0.000 claims 3
- 230000006866 deterioration Effects 0.000 abstract description 3
- 239000010408 film Substances 0.000 description 34
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 10
- 229910052710 silicon Inorganic materials 0.000 description 10
- 239000010703 silicon Substances 0.000 description 10
- 239000000463 material Substances 0.000 description 8
- 229910052782 aluminium Inorganic materials 0.000 description 7
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 7
- 238000010586 diagram Methods 0.000 description 7
- 238000004519 manufacturing process Methods 0.000 description 7
- 229920002120 photoresistant polymer Polymers 0.000 description 5
- 230000000694 effects Effects 0.000 description 4
- 230000007423 decrease Effects 0.000 description 3
- 230000003071 parasitic effect Effects 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- 238000005411 Van der Waals force Methods 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 230000006835 compression Effects 0.000 description 1
- 238000007906 compression Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 230000002040 relaxant effect Effects 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G5/00—Capacitors in which the capacitance is varied by mechanical means, e.g. by turning a shaft; Processes of their manufacture
- H01G5/16—Capacitors in which the capacitance is varied by mechanical means, e.g. by turning a shaft; Processes of their manufacture using variation of distance between electrodes
- H01G5/18—Capacitors in which the capacitance is varied by mechanical means, e.g. by turning a shaft; Processes of their manufacture using variation of distance between electrodes due to change in inclination, e.g. by flexing, by spiral wrapping
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/43—Electric condenser making
- Y10T29/435—Solid dielectric type
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Micromachines (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
【課題】本発明は機械式の可変容量素子に関し、特に高密度に集積化された電気回路内において、小型で高性能、高品質の可変容量素子やスイッチを供することを目的とする。
【解決手段】梁を静電力により撓ませる電極を複数個に分割し、それぞれに梁先端を支持する機能、交流信号ラインとしての機能、スティクションを解消する機能を付与することで、簡易な構成にて残留応力、熱膨張、スティクションによる品質や性能の劣化を抑制する。
【選択図】 図２
【解決手段】梁を静電力により撓ませる電極を複数個に分割し、それぞれに梁先端を支持する機能、交流信号ラインとしての機能、スティクションを解消する機能を付与することで、簡易な構成にて残留応力、熱膨張、スティクションによる品質や性能の劣化を抑制する。
【選択図】 図２
Description
【０００１】
【発明の属する技術分野】
本発明は機械式の可変容量素子に関し、特に高密度に集積化された電気回路において、小型で高性能、高品質の可変容量素子とその形成方法に関する。
【０００２】
【従来の技術】
従来の可変容量素子について、可変容量構造を利用した図１０の微小機械スイッチを参照して説明する。図１０はＩＥＥＥ ＭＴＴ−Ｓ Ｄｉｇｅｓｔ １９９９， ｐｐ．１９２３−１９２６に紹介されているマイクロ波スイッチである。シリコン片持ち梁１の先端下部に絶縁層５を介して金の接点部６が設けられ、接点部６に相対する面には、接点部との接触により閉回路を形成する回路端子部７と、接点部６に静電力を与えてシリコン片持ち梁１を撓ませる駆動電極８が設けられている。シリコン片持ち梁の長さは約２００μｍ、幅は約２０μｍ、厚みは約２．５μｍである。接点部６と回路端子部７の隙間は１０μｍ以下に設定されおり、駆動電極８に５０Ｖ以上の電圧を加えることで梁１が撓んで接点部６が回路端子部７に接触し、接点が閉じられる。
【０００３】
【発明が解決しようとする課題】
しかし、接点を閉じるために必要な電圧が５０Ｖ以上と高いために、専用の昇圧回路を搭載する必要があり、スイッチ素子の小型化を阻害していた。またシリコン梁先端に形成されているパッドは面積が広いほど上下に駆動するときに雰囲気の空気の粘性抵抗を受けて動作が遅くなり、数μｓレベルの高速スイッチング動作は難しくなる。
【０００４】
図１１は低電圧駆動と数μｓレベルのスイッチング速度を達成できる梁構造である。梁１の寸法は幅Ｗ＝２μｍ、厚さｔ＝２μｍ、長さＬ＝５００μｍである。梁１とは０．６μｍの空隙を介して膜厚０．１μｍの絶縁層５を表面に形成した電極２が基板４上に配置されている。梁１と電極２間に電圧Ｖを加えると、梁は静電力により−ｚ方向にたわむ。プルイン電圧（引き込み電圧）以上になると梁の復元力よりも静電力の方が圧倒して力を増すため、梁１は絶縁層５上に急激に吸着される。さらに電圧を上げると梁１は絶縁層５との接触面積を増やしながら梁−電極間の容量を漸増させる。このように梁の長さを長くすることで梁のバネ性を弱め、また梁の幅を細くすることで空気の粘性抵抗を小さくすることで、低電圧駆動と数μｓレベルのスイッチング速度が達成できる。梁の材料としてヤング率７７ＧＰａのアルミニウムを用いたとき、プルイン電圧は、梁を片持ちとした場合は０．２５Ｖ、両持ちとした場合は１．７２Ｖとなった。
【０００５】
しかし、このような細長い梁形状で顕著になる問題は、（１）残留応力、（２）熱膨張、（３）スティクションである。
【０００６】
第一の残留応力の問題について述べる。微小な梁形成には、半導体プロセスを用いた薄膜構造や、薄い圧延材料の接合構造などが利用されるが、いずれの場合も梁内部の残留応力が問題となる。この残留応力には２種類があり、一つは梁の長さ方向への圧縮／引っ張り応力、もう一つは梁の厚み方向への応力勾配である。
【０００７】
例えば図１１の梁を両持ち梁とした場合、図中のｘおよびｙ方向に過度の圧縮応力が残留すると、ｙ方向の応力解放は梁形状に大きな変化はもたらさないが、梁端面の拘束を受けているｘ方向に関しては、応力を解放しようとして座屈を起こし、静電力の印加とは無関係に梁は撓んでしまう。逆に引っ張り応力が残留する場合は見かけ上梁１に変化はないが、図１２のグラフに示したように、残留引っ張り応力が大きくなるほどプルイン電圧が大きくなり、梁の駆動特性が著しく変化してしまう。すなわち、残留応力０で梁が生成されるのが理想であるが、梁の製造工程で内部応力を精度よく再現できないと、座屈やプルイン電圧のばらつきを招き、素子の品質が劣化する。なお、片持ち梁についてはこの種類の応力は解放されるので座屈やプルイン電圧のばらつきは生じない。
【０００８】
しかし、図１１の梁１を片持ち梁としたとき、ｚ方向、すなわち梁の厚み方向に応力勾配が存在すると、応力解放により梁が反り上がる。例えば梁内部にｚ方向に沿ってプラスの応力勾配２ＭＰａ／μｍが存在すると梁１の先端は約２μｍ反り上がる。この応力勾配の値を梁の製造工程で精度よく再現できないと、この反りの度合いがばらつき、梁１と電極２間距離が増すことによる容量減少のばらつきとプルイン電圧増大のばらつきを抑えることができなくなる。例えば応力勾配０で反りのない場合のプルイン電圧が０．２５Ｖであるのに対して、先端が２μｍそり上がった状態でのプルイン電圧は１．２Ｖまで増大する。
【０００９】
この梁の長さ方向の圧縮・引っ張り応力や厚み方向の応力勾配を製造工程で制御するのは非常に難しい。製造工程における応力緩和方法として「やきなまし」があるが、素子を高温に晒すためにその温度は、素子を構成する梁以外の他の各種部材、例えば電極の金属や、梁を架橋構造にするために一時的に梁の下部に設けられ最終的にエッチングされる犠牲層材料などがその材料特性を変化させない温度にまで制限されるため、完全に応力を緩和することはできない。
【００１０】
第二の熱膨張の問題について述べる。素子の周辺温度の上昇により梁は長さ方向に熱膨張を起こすが、両端を拘束される両持ち梁構造では梁が座屈を起こし、静電力の印加とは無関係に梁は撓んでしまう。
【００１１】
第三のスティクションの問題について述べる。図１３は図１１の梁１を両持ち型としたときの構成で、残留応力をほぼ０とおさえた場合の電圧と容量の関係をあらわしている。電圧を加えると１．７２Ｖでプルインを起こし、それ以上の電圧印加を行うと梁１と電極２は絶縁層５を介して接触し、接触面積を増加させて容量を増す。逆に電圧を下げていくと０．６４Ｖまで電圧を降下させても梁と電極の接触は解消されない。これは梁のバネ性、すなわちバネの復元力が弱いことに起因する。このことは、電圧を０Ｖに戻しても、接触領域において、雰囲気中の水分子を介した吸着力、またはわずかな残留電荷による吸着力、またはｖａｎ ｄｅｒ Ｗａａｌｓ力などが存在すると、梁は初期状態に戻れなくなる可能性が高いことを意味する。これを回避するには梁を電極から離す方向に強制的に梁を駆動する機構、例えば図１１の梁１の上面を静電力で引き戻す電極を新たに設けるなど、複雑な構造をとる必要がある。
【００１２】
本発明は、このように低電圧・高速駆動が可能な機械的な可変容量素子において、簡易な構成で高品質の可変容量機能を具現し、例えば微小機械スイッチとして提供することを目的とする。
【００１３】
【課題を解決するための手段】
本発明は、可撓性を有する梁と、梁との間にコンデンサを形成するために梁に近接して設置された電極とから構成され、梁と電極間に電圧をかけて梁を静電力で撓ませることで両者間の静電容量を変化させることを特徴とする可変容量素子であり、撓ませた前記梁と電極とを、少なくとも一方の表面上に形成された絶縁層を介して接触させて接触面積を変化させることで静電容量を変化させることを特徴とし、前記電極が複数個に分割されていることを特徴とする。また、前記電極の一部が他の電極表面の高さよりも低い凹部を絶縁層に設け、凹部の前記梁と他の電極との間に電圧を加え、凹部内部に梁を引き寄せることにより、凹部の一部である段差発生部を支点とした梁の反対部位を電極から離す力を発生させることを特徴とする。したがって、梁を静電力により撓ませる電極を複数個に分割し、それぞれに梁先端を支持する機能、交流信号ラインとしての機能、スティクションを解消する機能を付与することで、簡易な構成にて残留応力、熱膨張、スティクションによる品質や性能の劣化を抑制することができる。
【００１４】
【発明の実施の形態】
以下、本発明の実施の形態について、図１から図９を用いて説明する。
【００１５】
（実施の形態１）
図１は、本発明の実施の形態１に関わる可変容量素子の概要図である。梁１はその一端をアンカー部３により基板４上に固定された片持ち梁であり、厚みｔ＝２μｍ、幅Ｗ＝２μｍ、長さＬ＝５００μｍである。ここでは梁の材料としてヤング率７７ＧＰａのアルミニウムを用いている。電極２ａ、２ｂは梁１の側面に平行に位置して基板４上に固定されている。電極２ａの長さｌａは約５０μｍ、電極２ｂの長さはｌｂは約４５０μｍとなっており、梁１と電極２の電気的短絡を避けるために、絶縁層５が電極２の梁との対向面上に０．１μｍほど形成されている。ここでは梁１上面の高さｈ１よりも電極２の上面高さｈ２を高くしている。
【００１６】
梁１は片持ち梁であるため、ｘ方向、ｙ方向の引っ張り／圧縮応力や、ｚ方向への応力勾配を解放することができる。図２に応力解放後の実際の梁の形状を示す。ｚ方向への応力勾配は２ＭＰａ／μｍほど残留していたため、先端は約２μｍほどｚ方向に反り上がっている、電極２の高さはそれを充分補うだけの高さｈ２を有しているために、梁１と電極２間の対向面積は変化せず、従って静電容量の減少はない。図２のように梁１を接地、電極２に電圧を印加すると、梁はｙ方向に引き寄せられて０．２５Ｖでプルインを起こし、０．２０Ｖに電圧を若干戻すことで図３の上面図に示すように梁先端部は電極２ａ上に固定支持された状態となる。片持ち梁は外部振動の影響を受けやすいので、通常は図３の両端固定支持状態を維持し、必要に応じて電圧を解放して片持ち梁状態に戻して、熱膨張による内部応力の発生を緩和させるリフレッシュ動作を行うことができる。
【００１７】
もし図１でｈ２をｈ１と等しくすると、応力解放による梁１のｚ方向への反りにより、梁１と電極２間の対向面積が減少し、プルイン電圧は０．４２Ｖと高くなってしまう。このことからｈ２をｈ１よりも高くすることでプルイン電圧の上昇を抑制する効果が得られることがわかる。
【００１８】
図２の構成では、梁１に静電力を加えて撓ませるための電極２を分割して、その一部である電極２ｂに入力ポートＰｉと出力ポートＰｏを設けた交流信号ラインとしての機能も持たせ、交流信号回路を形成している。図２の構成を単なるアクチュエータと考え、梁１に連結する可動部材を設けて、この可動部材で交流信号専用の可変容量部を形成することも可能であるが、構造が複雑となる上、梁１を含めた可動部材の質量が増えてしまうために動作速度、特にスイッチとして用いる場合のスイッチング速度が低下してしまうという問題がある。そのため、本発明の実施例では、図２のように、電極２の一部を交流信号ラインとして兼用する構造をとり、構成の簡素化を図り、高速スイッチングを達成している。
【００１９】
図３の状態からさらに電圧を加えると梁１と電極２ｂは絶縁層５を介して接触面積を増やし静電容量は増加する。梁１と電極２ｂはシャント型のスイッチを形成しているため、図４のように電圧３．８Ｖを印加した状態では、梁１と電極２の対向面積の８０％が接触状態となり、Ｐｉ−Ｐｏ間の交流伝送線路をシャントでゼロ電位に落とした状態を作ることができる。
【００２０】
図３の状態、すなわちシャントによる接地を行わない状態において、梁１と電極２ｂが近接しているＡ部近辺の容量が寄生容量として無視できない場合は、図５の構成をとることで解消することができる。ここでは電極２ａを２ｂよりも梁１に近接させるとともに、電極２ｂを２ｂ’と２ｂ”に分割し、交流信号はＡ部より遠い位置にある電極２ｂ”を通過するようにする。図５の構成により梁１と電極２ｂとの距離が離れるので寄生容量成分を抑制することができる。このとき電極２ｂ’は梁を駆動する役割を担うために省くことはできない。
【００２１】
次に本実施例の概要図である図１を構成するために用いた製作工程を示す。図６は図１のＡ−Ａ’断面を用いた工程断面図である。高抵抗シリコン基板９上に熱酸化することで、シリコン酸化膜１０を３００ｎｍの膜厚で形成する。その後、シリコン窒化膜１１を減圧ＣＶＤ法を用いて２００ｎｍの膜厚で堆積する。さらにシリコン酸化膜１２を５０ｎｍの膜厚で減圧ＣＶＤ法を用いて堆積する。図６ａ）参照。
【００２２】
しかる後、シリコン酸化膜１２にフォトレジストからなる犠牲層を膜厚２μｍでスピンコート、露光、現像したのち、ホットプレートで１４０℃１０分のベークを行うことで犠牲層１３を形成する。図６ｂ）参照。
【００２３】
しかる後、図６ｃ）に示すごとく、基板全面にアルミニウム１４をスパッタにより２μｍの膜厚で堆積し、所定の領域にレジストが残るようにフォトレジストによるパターン１５ａの形成を行い、レジストパターン１５ａの貫通穴よりアルミニウム１４の一部の高さをエッチングにより低くする。
【００２４】
次に図６ｄ）に示すように再びフォトレジストによるパターン１５ｂを形成する。
【００２５】
次に、前記フォトレジストからなるパターン１５ｂをマスクとしてアルミニウムのドライエッチングを行うことで、梁１６を形成し、さらに酸素プラズマによりフォトレジストからなるパターン１５ｂならびに犠牲層１３を除去する。これにより基板表面と間隙１７を有する梁が形成される。図６ｅ）参照。
【００２６】
さらに、図６ｆ）に示すごとく全面にプラズマＣＶＤによりシリコン窒化膜１８を膜厚５０ｎｍで堆積することで、基板表面のシリコン酸化膜１２上ならびに梁１６の周辺にシリコン窒化膜１８が形成される。
【００２７】
最後に図６ｇ）に示すようにシリコン窒化膜を異方性を有するドライエッチング法にて前記堆積膜厚以上の膜厚例えば１００ｎｍでシリコン酸化膜と選択比を有する条件でエッチバックすることで、上面にシリコン窒化膜がなく側面に窒化膜が残った梁１９を形成し、梁上面から電気的導通をとることができるようになる。
【００２８】
なお本実施の形態では基板に関して、高抵抗シリコン基板を用いたが、通常のシリコン基板、化合物半導体基板、絶縁材料基板を用いても良い。
【００２９】
また、高抵抗シリコン基板９上に絶縁膜としてシリコン酸化膜１０、シリコン窒化膜１１、シリコン酸化膜１２を形成したが、基板の抵抗が十分高い場合これら絶縁性膜の形成を省略しても良い。また、シリコン基板上にシリコン酸化膜１０、シリコン窒化膜１１、シリコン酸化膜１２と３層構造の絶縁膜としたが、前記シリコン窒化膜１１の膜厚が、梁上に堆積するシリコン窒化膜と比較して十分厚い膜厚、いわゆるエッチバック工程を経ても消失しない膜厚である場合、シリコン酸化膜１２形成工程は省略することが可能である。
【００３０】
なお、本実施の形態では梁を形成する材料としてアルミニウムを用いたが、他の金属材料Ｍｏ、Ｔｉ、Ａｕ、Ｃｕ、ならびに高濃度に不純物導入された半導体材料例えばアモルファスシリコン、導電性を有する高分子材料などを用いても良い。さらに成膜方法としてスパッタを用いたがＣＶＤ法、メッキ法などを用いて形成しても良い。
【００３１】
（実施の形態２）
図７は図１１の構成で梁１を両持ち梁とし、梁１を一度プルインにより絶縁層５に接触させた後に電圧を解除したが、スティクションにより梁中央部が絶縁層５から離脱できない状態を示している。これを解決する本発明の実施例を図８に示す。図８（ａ）はスティクションを起こしている梁１の中央部の拡大図であり、梁１は電極２上の絶縁層５に面接触している。この接触面には雰囲気中の水分子を介した吸着力や残留電荷による静電力やｖａｎ ｄｅｌ Ｗａｌｌｓ力などが作用している。電極２’は電極２よりも梁から離れて凹部を形成しており、梁との接触はない。ここで電極２’に電圧を印加すると図８（ｂ）に示すように凹部に梁１を引きこみ、段差発生部Ｂを支点として梁１の電極２への付着を引き離す力を及ぼし、スティクションを解消することができる。図９は電極２、２’ともに表面は同一面内にあるが、絶縁層のみに凹部を設けている構造であり、同様にスティクション解消の効果を得ることができる。
【００３２】
なお、本実施例の可変容量素子を真空封止することで雰囲気中の水分子によるスティクションを低減することができるので、本実施例で示した構造のスティクション解消機能はさらに効果的になる。
【００３３】
【発明の効果】
以上のように本発明によれば、電極を複数個に分割し、それぞれに梁先端を支持する機能、交流信号ラインとしての機能、スティクションを解消する機能を付与することで、簡易な構成にて残留応力、熱膨張、スティクションによる品質や性能の劣化を抑制することができるという効果を有する。これにより低電圧・高速駆動が可能な小型・高品質の可変容量素子やこれを応用したＲＦスイッチの実現ができるという効果が得られる。
【図面の簡単な説明】
【図１】第１の実施例における可変容量素子の外観図
【図２】梁内部応力の解放による梁の形状変化をあらわす図
【図３】第１の実施例において梁先端を静電力で支持した状態をあらわす上面図
【図４】第１の実施例において交流信号ラインにシャント型のスイッチを付与した状態をあらわす上面図
【図５】第１の実施例において信号ラインの寄生容量を減らす構造をあらわす上面図
【図６】第１の実施例における構成の薄膜作製技術による製作工程図
【図７】両持ち梁がスティクションを起こした状態をあらわす図
【図８】第２の実施例におけるスティクション解消構造の原理図
【図９】第２の実施例において絶縁層のみの段差で凹部を形成した構造をあらわす図
【図１０】従来の可変容量構造を応用したマイクロ波スイッチの構造を示す図
【図１１】従来の低電圧・高速動作が可能な可変容量構造を示す図
【図１２】両持ち梁とした図１０の構造において、梁内部のｘ、ｙ方向の内部残留応力とプルイン電圧の関係をあらわす図
【図１３】残留応力がほぼ０の両持ち梁とした図１０の構造において、印加電圧と容量変化の関係をあらわす図
【符号の説明】
１ 梁
２ 電極
３ アンカー部
４ 基板
５ 絶縁層
６ 接点部
７ 回路端子部
８ 駆動電極
９ シリコン基板
１０ シリコン酸化膜
１１ シリコン窒化膜
１２ シリコン酸化膜
１３ 犠牲層
１４ アルミニウム
１５ レジストパターン
１６ 梁
１７ 梁−基板間の間隙
１８ シリコン窒化膜
１９ 上面の窒化膜が除かれた梁
【発明の属する技術分野】
本発明は機械式の可変容量素子に関し、特に高密度に集積化された電気回路において、小型で高性能、高品質の可変容量素子とその形成方法に関する。
【０００２】
【従来の技術】
従来の可変容量素子について、可変容量構造を利用した図１０の微小機械スイッチを参照して説明する。図１０はＩＥＥＥ ＭＴＴ−Ｓ Ｄｉｇｅｓｔ １９９９， ｐｐ．１９２３−１９２６に紹介されているマイクロ波スイッチである。シリコン片持ち梁１の先端下部に絶縁層５を介して金の接点部６が設けられ、接点部６に相対する面には、接点部との接触により閉回路を形成する回路端子部７と、接点部６に静電力を与えてシリコン片持ち梁１を撓ませる駆動電極８が設けられている。シリコン片持ち梁の長さは約２００μｍ、幅は約２０μｍ、厚みは約２．５μｍである。接点部６と回路端子部７の隙間は１０μｍ以下に設定されおり、駆動電極８に５０Ｖ以上の電圧を加えることで梁１が撓んで接点部６が回路端子部７に接触し、接点が閉じられる。
【０００３】
【発明が解決しようとする課題】
しかし、接点を閉じるために必要な電圧が５０Ｖ以上と高いために、専用の昇圧回路を搭載する必要があり、スイッチ素子の小型化を阻害していた。またシリコン梁先端に形成されているパッドは面積が広いほど上下に駆動するときに雰囲気の空気の粘性抵抗を受けて動作が遅くなり、数μｓレベルの高速スイッチング動作は難しくなる。
【０００４】
図１１は低電圧駆動と数μｓレベルのスイッチング速度を達成できる梁構造である。梁１の寸法は幅Ｗ＝２μｍ、厚さｔ＝２μｍ、長さＬ＝５００μｍである。梁１とは０．６μｍの空隙を介して膜厚０．１μｍの絶縁層５を表面に形成した電極２が基板４上に配置されている。梁１と電極２間に電圧Ｖを加えると、梁は静電力により−ｚ方向にたわむ。プルイン電圧（引き込み電圧）以上になると梁の復元力よりも静電力の方が圧倒して力を増すため、梁１は絶縁層５上に急激に吸着される。さらに電圧を上げると梁１は絶縁層５との接触面積を増やしながら梁−電極間の容量を漸増させる。このように梁の長さを長くすることで梁のバネ性を弱め、また梁の幅を細くすることで空気の粘性抵抗を小さくすることで、低電圧駆動と数μｓレベルのスイッチング速度が達成できる。梁の材料としてヤング率７７ＧＰａのアルミニウムを用いたとき、プルイン電圧は、梁を片持ちとした場合は０．２５Ｖ、両持ちとした場合は１．７２Ｖとなった。
【０００５】
しかし、このような細長い梁形状で顕著になる問題は、（１）残留応力、（２）熱膨張、（３）スティクションである。
【０００６】
第一の残留応力の問題について述べる。微小な梁形成には、半導体プロセスを用いた薄膜構造や、薄い圧延材料の接合構造などが利用されるが、いずれの場合も梁内部の残留応力が問題となる。この残留応力には２種類があり、一つは梁の長さ方向への圧縮／引っ張り応力、もう一つは梁の厚み方向への応力勾配である。
【０００７】
例えば図１１の梁を両持ち梁とした場合、図中のｘおよびｙ方向に過度の圧縮応力が残留すると、ｙ方向の応力解放は梁形状に大きな変化はもたらさないが、梁端面の拘束を受けているｘ方向に関しては、応力を解放しようとして座屈を起こし、静電力の印加とは無関係に梁は撓んでしまう。逆に引っ張り応力が残留する場合は見かけ上梁１に変化はないが、図１２のグラフに示したように、残留引っ張り応力が大きくなるほどプルイン電圧が大きくなり、梁の駆動特性が著しく変化してしまう。すなわち、残留応力０で梁が生成されるのが理想であるが、梁の製造工程で内部応力を精度よく再現できないと、座屈やプルイン電圧のばらつきを招き、素子の品質が劣化する。なお、片持ち梁についてはこの種類の応力は解放されるので座屈やプルイン電圧のばらつきは生じない。
【０００８】
しかし、図１１の梁１を片持ち梁としたとき、ｚ方向、すなわち梁の厚み方向に応力勾配が存在すると、応力解放により梁が反り上がる。例えば梁内部にｚ方向に沿ってプラスの応力勾配２ＭＰａ／μｍが存在すると梁１の先端は約２μｍ反り上がる。この応力勾配の値を梁の製造工程で精度よく再現できないと、この反りの度合いがばらつき、梁１と電極２間距離が増すことによる容量減少のばらつきとプルイン電圧増大のばらつきを抑えることができなくなる。例えば応力勾配０で反りのない場合のプルイン電圧が０．２５Ｖであるのに対して、先端が２μｍそり上がった状態でのプルイン電圧は１．２Ｖまで増大する。
【０００９】
この梁の長さ方向の圧縮・引っ張り応力や厚み方向の応力勾配を製造工程で制御するのは非常に難しい。製造工程における応力緩和方法として「やきなまし」があるが、素子を高温に晒すためにその温度は、素子を構成する梁以外の他の各種部材、例えば電極の金属や、梁を架橋構造にするために一時的に梁の下部に設けられ最終的にエッチングされる犠牲層材料などがその材料特性を変化させない温度にまで制限されるため、完全に応力を緩和することはできない。
【００１０】
第二の熱膨張の問題について述べる。素子の周辺温度の上昇により梁は長さ方向に熱膨張を起こすが、両端を拘束される両持ち梁構造では梁が座屈を起こし、静電力の印加とは無関係に梁は撓んでしまう。
【００１１】
第三のスティクションの問題について述べる。図１３は図１１の梁１を両持ち型としたときの構成で、残留応力をほぼ０とおさえた場合の電圧と容量の関係をあらわしている。電圧を加えると１．７２Ｖでプルインを起こし、それ以上の電圧印加を行うと梁１と電極２は絶縁層５を介して接触し、接触面積を増加させて容量を増す。逆に電圧を下げていくと０．６４Ｖまで電圧を降下させても梁と電極の接触は解消されない。これは梁のバネ性、すなわちバネの復元力が弱いことに起因する。このことは、電圧を０Ｖに戻しても、接触領域において、雰囲気中の水分子を介した吸着力、またはわずかな残留電荷による吸着力、またはｖａｎ ｄｅｒ Ｗａａｌｓ力などが存在すると、梁は初期状態に戻れなくなる可能性が高いことを意味する。これを回避するには梁を電極から離す方向に強制的に梁を駆動する機構、例えば図１１の梁１の上面を静電力で引き戻す電極を新たに設けるなど、複雑な構造をとる必要がある。
【００１２】
本発明は、このように低電圧・高速駆動が可能な機械的な可変容量素子において、簡易な構成で高品質の可変容量機能を具現し、例えば微小機械スイッチとして提供することを目的とする。
【００１３】
【課題を解決するための手段】
本発明は、可撓性を有する梁と、梁との間にコンデンサを形成するために梁に近接して設置された電極とから構成され、梁と電極間に電圧をかけて梁を静電力で撓ませることで両者間の静電容量を変化させることを特徴とする可変容量素子であり、撓ませた前記梁と電極とを、少なくとも一方の表面上に形成された絶縁層を介して接触させて接触面積を変化させることで静電容量を変化させることを特徴とし、前記電極が複数個に分割されていることを特徴とする。また、前記電極の一部が他の電極表面の高さよりも低い凹部を絶縁層に設け、凹部の前記梁と他の電極との間に電圧を加え、凹部内部に梁を引き寄せることにより、凹部の一部である段差発生部を支点とした梁の反対部位を電極から離す力を発生させることを特徴とする。したがって、梁を静電力により撓ませる電極を複数個に分割し、それぞれに梁先端を支持する機能、交流信号ラインとしての機能、スティクションを解消する機能を付与することで、簡易な構成にて残留応力、熱膨張、スティクションによる品質や性能の劣化を抑制することができる。
【００１４】
【発明の実施の形態】
以下、本発明の実施の形態について、図１から図９を用いて説明する。
【００１５】
（実施の形態１）
図１は、本発明の実施の形態１に関わる可変容量素子の概要図である。梁１はその一端をアンカー部３により基板４上に固定された片持ち梁であり、厚みｔ＝２μｍ、幅Ｗ＝２μｍ、長さＬ＝５００μｍである。ここでは梁の材料としてヤング率７７ＧＰａのアルミニウムを用いている。電極２ａ、２ｂは梁１の側面に平行に位置して基板４上に固定されている。電極２ａの長さｌａは約５０μｍ、電極２ｂの長さはｌｂは約４５０μｍとなっており、梁１と電極２の電気的短絡を避けるために、絶縁層５が電極２の梁との対向面上に０．１μｍほど形成されている。ここでは梁１上面の高さｈ１よりも電極２の上面高さｈ２を高くしている。
【００１６】
梁１は片持ち梁であるため、ｘ方向、ｙ方向の引っ張り／圧縮応力や、ｚ方向への応力勾配を解放することができる。図２に応力解放後の実際の梁の形状を示す。ｚ方向への応力勾配は２ＭＰａ／μｍほど残留していたため、先端は約２μｍほどｚ方向に反り上がっている、電極２の高さはそれを充分補うだけの高さｈ２を有しているために、梁１と電極２間の対向面積は変化せず、従って静電容量の減少はない。図２のように梁１を接地、電極２に電圧を印加すると、梁はｙ方向に引き寄せられて０．２５Ｖでプルインを起こし、０．２０Ｖに電圧を若干戻すことで図３の上面図に示すように梁先端部は電極２ａ上に固定支持された状態となる。片持ち梁は外部振動の影響を受けやすいので、通常は図３の両端固定支持状態を維持し、必要に応じて電圧を解放して片持ち梁状態に戻して、熱膨張による内部応力の発生を緩和させるリフレッシュ動作を行うことができる。
【００１７】
もし図１でｈ２をｈ１と等しくすると、応力解放による梁１のｚ方向への反りにより、梁１と電極２間の対向面積が減少し、プルイン電圧は０．４２Ｖと高くなってしまう。このことからｈ２をｈ１よりも高くすることでプルイン電圧の上昇を抑制する効果が得られることがわかる。
【００１８】
図２の構成では、梁１に静電力を加えて撓ませるための電極２を分割して、その一部である電極２ｂに入力ポートＰｉと出力ポートＰｏを設けた交流信号ラインとしての機能も持たせ、交流信号回路を形成している。図２の構成を単なるアクチュエータと考え、梁１に連結する可動部材を設けて、この可動部材で交流信号専用の可変容量部を形成することも可能であるが、構造が複雑となる上、梁１を含めた可動部材の質量が増えてしまうために動作速度、特にスイッチとして用いる場合のスイッチング速度が低下してしまうという問題がある。そのため、本発明の実施例では、図２のように、電極２の一部を交流信号ラインとして兼用する構造をとり、構成の簡素化を図り、高速スイッチングを達成している。
【００１９】
図３の状態からさらに電圧を加えると梁１と電極２ｂは絶縁層５を介して接触面積を増やし静電容量は増加する。梁１と電極２ｂはシャント型のスイッチを形成しているため、図４のように電圧３．８Ｖを印加した状態では、梁１と電極２の対向面積の８０％が接触状態となり、Ｐｉ−Ｐｏ間の交流伝送線路をシャントでゼロ電位に落とした状態を作ることができる。
【００２０】
図３の状態、すなわちシャントによる接地を行わない状態において、梁１と電極２ｂが近接しているＡ部近辺の容量が寄生容量として無視できない場合は、図５の構成をとることで解消することができる。ここでは電極２ａを２ｂよりも梁１に近接させるとともに、電極２ｂを２ｂ’と２ｂ”に分割し、交流信号はＡ部より遠い位置にある電極２ｂ”を通過するようにする。図５の構成により梁１と電極２ｂとの距離が離れるので寄生容量成分を抑制することができる。このとき電極２ｂ’は梁を駆動する役割を担うために省くことはできない。
【００２１】
次に本実施例の概要図である図１を構成するために用いた製作工程を示す。図６は図１のＡ−Ａ’断面を用いた工程断面図である。高抵抗シリコン基板９上に熱酸化することで、シリコン酸化膜１０を３００ｎｍの膜厚で形成する。その後、シリコン窒化膜１１を減圧ＣＶＤ法を用いて２００ｎｍの膜厚で堆積する。さらにシリコン酸化膜１２を５０ｎｍの膜厚で減圧ＣＶＤ法を用いて堆積する。図６ａ）参照。
【００２２】
しかる後、シリコン酸化膜１２にフォトレジストからなる犠牲層を膜厚２μｍでスピンコート、露光、現像したのち、ホットプレートで１４０℃１０分のベークを行うことで犠牲層１３を形成する。図６ｂ）参照。
【００２３】
しかる後、図６ｃ）に示すごとく、基板全面にアルミニウム１４をスパッタにより２μｍの膜厚で堆積し、所定の領域にレジストが残るようにフォトレジストによるパターン１５ａの形成を行い、レジストパターン１５ａの貫通穴よりアルミニウム１４の一部の高さをエッチングにより低くする。
【００２４】
次に図６ｄ）に示すように再びフォトレジストによるパターン１５ｂを形成する。
【００２５】
次に、前記フォトレジストからなるパターン１５ｂをマスクとしてアルミニウムのドライエッチングを行うことで、梁１６を形成し、さらに酸素プラズマによりフォトレジストからなるパターン１５ｂならびに犠牲層１３を除去する。これにより基板表面と間隙１７を有する梁が形成される。図６ｅ）参照。
【００２６】
さらに、図６ｆ）に示すごとく全面にプラズマＣＶＤによりシリコン窒化膜１８を膜厚５０ｎｍで堆積することで、基板表面のシリコン酸化膜１２上ならびに梁１６の周辺にシリコン窒化膜１８が形成される。
【００２７】
最後に図６ｇ）に示すようにシリコン窒化膜を異方性を有するドライエッチング法にて前記堆積膜厚以上の膜厚例えば１００ｎｍでシリコン酸化膜と選択比を有する条件でエッチバックすることで、上面にシリコン窒化膜がなく側面に窒化膜が残った梁１９を形成し、梁上面から電気的導通をとることができるようになる。
【００２８】
なお本実施の形態では基板に関して、高抵抗シリコン基板を用いたが、通常のシリコン基板、化合物半導体基板、絶縁材料基板を用いても良い。
【００２９】
また、高抵抗シリコン基板９上に絶縁膜としてシリコン酸化膜１０、シリコン窒化膜１１、シリコン酸化膜１２を形成したが、基板の抵抗が十分高い場合これら絶縁性膜の形成を省略しても良い。また、シリコン基板上にシリコン酸化膜１０、シリコン窒化膜１１、シリコン酸化膜１２と３層構造の絶縁膜としたが、前記シリコン窒化膜１１の膜厚が、梁上に堆積するシリコン窒化膜と比較して十分厚い膜厚、いわゆるエッチバック工程を経ても消失しない膜厚である場合、シリコン酸化膜１２形成工程は省略することが可能である。
【００３０】
なお、本実施の形態では梁を形成する材料としてアルミニウムを用いたが、他の金属材料Ｍｏ、Ｔｉ、Ａｕ、Ｃｕ、ならびに高濃度に不純物導入された半導体材料例えばアモルファスシリコン、導電性を有する高分子材料などを用いても良い。さらに成膜方法としてスパッタを用いたがＣＶＤ法、メッキ法などを用いて形成しても良い。
【００３１】
（実施の形態２）
図７は図１１の構成で梁１を両持ち梁とし、梁１を一度プルインにより絶縁層５に接触させた後に電圧を解除したが、スティクションにより梁中央部が絶縁層５から離脱できない状態を示している。これを解決する本発明の実施例を図８に示す。図８（ａ）はスティクションを起こしている梁１の中央部の拡大図であり、梁１は電極２上の絶縁層５に面接触している。この接触面には雰囲気中の水分子を介した吸着力や残留電荷による静電力やｖａｎ ｄｅｌ Ｗａｌｌｓ力などが作用している。電極２’は電極２よりも梁から離れて凹部を形成しており、梁との接触はない。ここで電極２’に電圧を印加すると図８（ｂ）に示すように凹部に梁１を引きこみ、段差発生部Ｂを支点として梁１の電極２への付着を引き離す力を及ぼし、スティクションを解消することができる。図９は電極２、２’ともに表面は同一面内にあるが、絶縁層のみに凹部を設けている構造であり、同様にスティクション解消の効果を得ることができる。
【００３２】
なお、本実施例の可変容量素子を真空封止することで雰囲気中の水分子によるスティクションを低減することができるので、本実施例で示した構造のスティクション解消機能はさらに効果的になる。
【００３３】
【発明の効果】
以上のように本発明によれば、電極を複数個に分割し、それぞれに梁先端を支持する機能、交流信号ラインとしての機能、スティクションを解消する機能を付与することで、簡易な構成にて残留応力、熱膨張、スティクションによる品質や性能の劣化を抑制することができるという効果を有する。これにより低電圧・高速駆動が可能な小型・高品質の可変容量素子やこれを応用したＲＦスイッチの実現ができるという効果が得られる。
【図面の簡単な説明】
【図１】第１の実施例における可変容量素子の外観図
【図２】梁内部応力の解放による梁の形状変化をあらわす図
【図３】第１の実施例において梁先端を静電力で支持した状態をあらわす上面図
【図４】第１の実施例において交流信号ラインにシャント型のスイッチを付与した状態をあらわす上面図
【図５】第１の実施例において信号ラインの寄生容量を減らす構造をあらわす上面図
【図６】第１の実施例における構成の薄膜作製技術による製作工程図
【図７】両持ち梁がスティクションを起こした状態をあらわす図
【図８】第２の実施例におけるスティクション解消構造の原理図
【図９】第２の実施例において絶縁層のみの段差で凹部を形成した構造をあらわす図
【図１０】従来の可変容量構造を応用したマイクロ波スイッチの構造を示す図
【図１１】従来の低電圧・高速動作が可能な可変容量構造を示す図
【図１２】両持ち梁とした図１０の構造において、梁内部のｘ、ｙ方向の内部残留応力とプルイン電圧の関係をあらわす図
【図１３】残留応力がほぼ０の両持ち梁とした図１０の構造において、印加電圧と容量変化の関係をあらわす図
【符号の説明】
１ 梁
２ 電極
３ アンカー部
４ 基板
５ 絶縁層
６ 接点部
７ 回路端子部
８ 駆動電極
９ シリコン基板
１０ シリコン酸化膜
１１ シリコン窒化膜
１２ シリコン酸化膜
１３ 犠牲層
１４ アルミニウム
１５ レジストパターン
１６ 梁
１７ 梁−基板間の間隙
１８ シリコン窒化膜
１９ 上面の窒化膜が除かれた梁
Claims (15)
- 可撓性を有する梁と、梁との間にコンデンサを形成するために梁に近接して設置された電極とから構成され、梁と電極間に電圧をかけて梁を静電力で撓ませることで両者間の静電容量を変化させることを特徴とする可変容量素子。
- 撓ませた前記梁と電極とを、少なくとも一方の表面上に形成された絶縁層を介して接触させて接触面積を変化させることで静電容量を変化させることを特徴とする請求項１記載の可変容量素子。
- 前記電極が複数個に分割されていることを特徴とする請求項１または請求項２記載の可変容量素子。
- 前記電極の一部が梁の自由端を静電力で吸着して支持することを特徴とした請求項１乃至３のいずれかに記載の可変容量素子。
- 前記梁の自由端を静電力で支持する電極と梁との距離が、他の電極よりも梁に近接して配置されたことを特徴とする請求項４記載の可変容量素子。
- 前記電極の表面が、残留応力を解放して撓んだ状態にある梁の撓み方向および長さ方向に平行であり、電極と対向する梁の側面形状よりも電極形状の方が大きいことを特徴とする請求項１乃至５のいずれかに記載の可変容量素子。
- 基板上に犠牲層を形成するステップと、前記基板全面にスパッタによりパターンを形成するステップと、前記パターンをマスクとしてドライエッチングをして梁を形成するステップと、前記パターンと犠牲層を除去するステップとからなる可変容量素子の形成方法。
- 基板上に第１のシリコン酸化膜を形成した後、シリコン窒化膜を堆積するステップと、前記シリコン窒化膜に犠牲層を形成するステップと、前記基板全面にスパッタによりパターンを形成するステップと、前記パターンをマスクとしてドライエッチングをして梁を形成するステップと、前記パターンと犠牲層を除去するステップとからなる可変容量素子の形成方法。
- 基板上に第１のシリコン酸化膜を形成した後、シリコン窒化膜を堆積しさらに第２のシリコン酸化膜を堆積するステップと、前記第２のシリコン酸化膜に犠牲層を形成するステップと、前記基板全面にスパッタによりパターンを形成するステップと、前記パターンをマスクとしてドライエッチングをして梁を形成するステップと、前記パターンと犠牲層を除去するステップとからなる可変容量素子の形成方法。
- 前記電極の一部が他の電極表面の高さよりも低い凹部を絶縁層に設け、
凹部の前記梁と他の電極との間に電圧を加え、凹部内部に梁を引き寄せることにより、凹部の一部である段差発生部を支点とした梁の反対部位を電極から離す力を発生させることを特徴とする請求項１乃至３のいずれかに記載の可変容量素子。 - 複数個の電極の一部を交流信号ラインとすることを特徴とする請求項１乃至３のいずれかに記載の可変容量素子。
- 請求項１乃至６、１０のいずれかに記載の可変容量素子を真空封止した可変容量素子。
- 請求項１乃至６、１０，１１のいずれかに記載の可変容量素子を利用したスイッチ。
- 請求項１乃至６、１０乃至１２のいずれかに記載の可変容量素子またはスイッチを利用した高周波回路。
- 請求項１４記載の高周波回路を利用した無線通信装置。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002221010A JP4151338B2 (ja) | 2002-07-30 | 2002-07-30 | 可変容量素子とその形成方法 |
| EP03016550A EP1398804A3 (en) | 2002-07-30 | 2003-07-24 | Variable capacitor and method for manufacturing same |
| US10/626,963 US6813135B2 (en) | 2002-07-30 | 2003-07-25 | Variable capacitor and method for manufacturing same |
| CNB031522351A CN1248273C (zh) | 2002-07-30 | 2003-07-30 | 可变电容元件及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002221010A JP4151338B2 (ja) | 2002-07-30 | 2002-07-30 | 可変容量素子とその形成方法 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2008094697A Division JP4645673B2 (ja) | 2008-04-01 | 2008-04-01 | 可変容量素子 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004063854A true JP2004063854A (ja) | 2004-02-26 |
| JP4151338B2 JP4151338B2 (ja) | 2008-09-17 |
Family
ID=31884300
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002221010A Expired - Fee Related JP4151338B2 (ja) | 2002-07-30 | 2002-07-30 | 可変容量素子とその形成方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6813135B2 (ja) |
| EP (1) | EP1398804A3 (ja) |
| JP (1) | JP4151338B2 (ja) |
| CN (1) | CN1248273C (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006210843A (ja) * | 2005-01-31 | 2006-08-10 | Fujitsu Ltd | 可変キャパシタ及びその製造方法 |
| JP2006310854A (ja) * | 2005-04-25 | 2006-11-09 | Commissariat A L'energie Atomique | 可変容量電気機械的マイクロキャパシタおよびそのようなマイクロキャパシタの製造方法 |
| WO2011092980A1 (ja) * | 2010-01-28 | 2011-08-04 | 株式会社村田製作所 | 可変容量装置 |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7054132B2 (en) * | 2003-09-08 | 2006-05-30 | Murata Manufacturing Co., Ltd. | Variable capacitance element |
| CN100451737C (zh) * | 2004-04-23 | 2009-01-14 | 研究三角协会 | 柔性静电激励器 |
| JP4279308B2 (ja) * | 2006-11-02 | 2009-06-17 | アルプス電気株式会社 | 可変容量素子および可変容量装置 |
| JP4919819B2 (ja) * | 2007-01-24 | 2012-04-18 | 富士通株式会社 | マイクロマシンデバイスの駆動制御方法および装置 |
| WO2009128048A1 (en) * | 2008-04-18 | 2009-10-22 | Nxp B.V. | Tunable capacitor and switch using mems with phase change material |
| US8493138B2 (en) * | 2009-08-26 | 2013-07-23 | Hewlett-Packard Development Company, L.P. | Memcapacitive devices |
| US8779848B2 (en) * | 2009-08-28 | 2014-07-15 | Hewlett-Packard Development Company, L.P. | Two terminal memcapacitor device |
| JP4585615B1 (ja) * | 2010-02-03 | 2010-11-24 | 株式会社オーギャ | 入力装置 |
| KR101104537B1 (ko) * | 2010-05-28 | 2012-01-11 | 한국과학기술원 | 가변 캐패시터 및 그의 구동 방법 |
| TW201342002A (zh) * | 2011-10-31 | 2013-10-16 | Powermag Llc | 電力調節及省電裝置 |
| US20140103878A1 (en) | 2011-10-31 | 2014-04-17 | Powermag, LLC | Power conditioning and saving device |
| US9213045B2 (en) * | 2013-05-23 | 2015-12-15 | Freescale Semiconductor, Inc. | Active lateral force stiction self-recovery for microelectromechanical systems devices |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4959515A (en) * | 1984-05-01 | 1990-09-25 | The Foxboro Company | Micromechanical electric shunt and encoding devices made therefrom |
| US5159524A (en) * | 1989-08-16 | 1992-10-27 | Matsushita Electric Industrial Co., Ltd. | Laser trimable capacitor |
| US5367136A (en) * | 1993-07-26 | 1994-11-22 | Westinghouse Electric Corp. | Non-contact two position microeletronic cantilever switch |
| JPH08181038A (ja) * | 1994-12-26 | 1996-07-12 | Murata Mfg Co Ltd | 可変容量コンデンサ |
| US5901031A (en) * | 1995-02-01 | 1999-05-04 | Murata Manufacturing Co., Ltd. | Variable capacitor |
| JP3106389B2 (ja) * | 1995-08-18 | 2000-11-06 | 株式会社村田製作所 | 可変容量コンデンサ |
| JPH1041464A (ja) * | 1996-07-23 | 1998-02-13 | Murata Mfg Co Ltd | 可変容量コンデンサおよびその製造方法 |
| JPH1070040A (ja) * | 1996-08-26 | 1998-03-10 | Murata Mfg Co Ltd | 可変容量コンデンサ及びその製造方法並びにその機械的共振周波数設定方法 |
| JPH10149951A (ja) * | 1996-11-15 | 1998-06-02 | Murata Mfg Co Ltd | 可変容量コンデンサ |
| US6153839A (en) * | 1998-10-22 | 2000-11-28 | Northeastern University | Micromechanical switching devices |
| JP3590283B2 (ja) * | 1999-01-13 | 2004-11-17 | 日本電信電話株式会社 | 静電型可動接点素子の製造方法 |
-
2002
- 2002-07-30 JP JP2002221010A patent/JP4151338B2/ja not_active Expired - Fee Related
-
2003
- 2003-07-24 EP EP03016550A patent/EP1398804A3/en not_active Withdrawn
- 2003-07-25 US US10/626,963 patent/US6813135B2/en not_active Expired - Fee Related
- 2003-07-30 CN CNB031522351A patent/CN1248273C/zh not_active Expired - Lifetime
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006210843A (ja) * | 2005-01-31 | 2006-08-10 | Fujitsu Ltd | 可変キャパシタ及びその製造方法 |
| JP2006310854A (ja) * | 2005-04-25 | 2006-11-09 | Commissariat A L'energie Atomique | 可変容量電気機械的マイクロキャパシタおよびそのようなマイクロキャパシタの製造方法 |
| WO2011092980A1 (ja) * | 2010-01-28 | 2011-08-04 | 株式会社村田製作所 | 可変容量装置 |
| JP5418607B2 (ja) * | 2010-01-28 | 2014-02-19 | 株式会社村田製作所 | 可変容量装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP1398804A3 (en) | 2007-12-05 |
| CN1480972A (zh) | 2004-03-10 |
| CN1248273C (zh) | 2006-03-29 |
| US20040165323A1 (en) | 2004-08-26 |
| US6813135B2 (en) | 2004-11-02 |
| JP4151338B2 (ja) | 2008-09-17 |
| EP1398804A2 (en) | 2004-03-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4151338B2 (ja) | 可変容量素子とその形成方法 | |
| US7209019B2 (en) | Switch | |
| US7132723B2 (en) | Micro electro-mechanical system device with piezoelectric thin film actuator | |
| JP5123532B2 (ja) | マイクロカンチレバー | |
| JP2007535797A (ja) | マイクロマシン技術（ｍｅｍｓ）スイッチ用のビーム | |
| US7755459B2 (en) | Micro-switching device and method of manufacturing the same | |
| JP2004530253A (ja) | モノリシックスイッチ | |
| JP2006210250A (ja) | マイクロスイッチング素子 | |
| JP5588663B2 (ja) | マイクロ電気機械システムスイッチ | |
| US7755460B2 (en) | Micro-switching device | |
| JP2005209625A (ja) | Ｍｅｍｓスイッチ | |
| US20120318649A1 (en) | Silicide Micromechanical Device and Methods to Fabricate Same | |
| JP2005251549A (ja) | マイクロスイッチ及びマイクロスイッチの駆動方法 | |
| US20090135541A1 (en) | Actuator and electronic circuit based thereon | |
| US9070524B2 (en) | RF MEMS switch with a grating as middle electrode | |
| JP4645673B2 (ja) | 可変容量素子 | |
| JP4628275B2 (ja) | マイクロスイッチング素子およびマイクロスイッチング素子製造方法 | |
| TWI384518B (zh) | 低吸附電壓之射頻微機電開關及其製造方法 | |
| JPH10154456A (ja) | マイクロリレー、その製造方法およびその制御方法 | |
| JP5812096B2 (ja) | Ｍｅｍｓスイッチ | |
| JPH0714483A (ja) | マイクロバイメタルリレーおよびその製造方法 | |
| JP2009118627A (ja) | アクチュエータ | |
| JP4359920B2 (ja) | エレクトロメカニカルスイッチ | |
| JP4349548B2 (ja) | 光変調装置の製造方法 | |
| JP2005504415A (ja) | マイクロメカニカル・スイッチ及び同スイッチを製造する方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050311 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20050707 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20061027 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070911 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070919 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080311 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080401 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080610 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080623 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110711 Year of fee payment: 3 |
|
| LAPS | Cancellation because of no payment of annual fees |