JP2004061243A5 - - Google Patents

Claims (18)

1. 信号線と、前記信号線から供給された電荷を保持するための保持容量が設けられた画素とを有する素子基板の電気的検査方法であって、
   前記信号線に接続された第１の電源線から電源電圧を前記信号線に供給することで、画素に設けられた保持容量に、所定の電荷が蓄積し、
   前記信号線と前記第１の電源線との接続を切り離し、前記信号線と第２の電源線を接続することで前記蓄積された電荷を、前記信号線及び前記第２の電源線を介して読み出し、
   前記読み出された電荷を用いて前記画素を検査することを特徴とする電気的検査方法。
2. 信号線と、前記信号線から供給された電荷を保持するための保持容量が設けられた画素とを有する素子基板の電気的検査方法であって、
   前記信号線に接続された第１の電源線から第１の電源電圧を前記信号線に供給することで、画素に設けられた保持容量に、所定の電荷が蓄積し、
   前記信号線と前記第１の電源線との接続を切り離し、前記信号線と第２の電源線を接続することで、前記蓄積された電荷を、前記信号線及び前記第２の電源線を介して読み出し、
   前記読み出された電荷を用いて前記画素を検査し、
   前記信号線と前記第２の電源線を接続した後、前記蓄積された電荷を読み出す前に、前記信号線及び前記第２の電源線に第２の電源電圧を供給することを特徴とする電気的検査方法。
3. 信号線と、前記信号線から供給された電荷を保持するための保持容量、及び前記信号線と前記保持容量との間に設けられたスイッチング素子とが設けられた画素を有する素子基板の電気的検査方法であって、
   第１の電源電圧が供給される第１の電源線を前記信号線と接続し、なおかつ前記スイッチング素子をオンにして前記信号線と前記保持容量とを接続し、
   前記スイッチング素子をオフにし、
   前記第１の電源線と前記信号線との接続を切り離し、第２の電源線と前記信号線を接続し、なおかつ前記第２の電源線に第２の電源電圧を供給した後、前記保持容量に接続される測定点をフローティングにし、
   前記スイッチング素子をオンにすることで、前記測定点の電圧値又は電流値によって前記保持容量に保持されている電荷を読み出し、
   前記電荷を用いて前記画素の検査をすることを特徴とする電気的検査方法。
4. 信号線と、前記信号線から供給された電荷を保持するための保持容量、及び前記信号線と前記保持容量との間に設けられたスイッチング素子とが設けられた画素を有する素子基板の電気的検査方法であって、
   第１の電源電圧が供給される第１の電源線を前記号線と接続し、なおかつ前記スイッチング素子をオンにして前記信号線と前記保持容量とを接続することで、前記保持容量に電荷を蓄積し、
   前記スイッチング素子をオフにし、
   前記第１の電源線と前記信号線との接続を切り離し、第２の電源線と前記信号線を接続し、なおかつ前記第２の電源線に第２の電源電圧を供給した後、前記保持容量に接続される測定点をフローティングにし、
   前記スイッチング素子をオンにすることで、前記測定点の電圧値又は電流値によって前記保持容量に保持されている電荷を読み出し、
   前記電荷を用いて前記画素の検査をすることを特徴とする電気的検査方法。
5. 請求項３または請求項４において、
   前記第１の電源電圧は、前記素子基板に設けられた接続端子を介して前記第１の電源線に供給されていることを特徴とする電気的検査方法。
6. 請求項３乃至請求項５のいずれか一において、
   前記第２の電源電圧は、前記素子基板に設けられた接続端子を介して前記第２の電源線に供給されていることを特徴とする電気的検査方法。
7. 請求項２乃至請求項６のいずれか一において、
   前記第１の電源電圧と前記第２の電源電圧は互いに高さが異なっていることを特徴とする電気的検査方法。
8. 請求項１乃至請求項７のいずれか一において、
   前記第１の電源線と前記信号線との接続及び前記第２の電源線と前記信号線との接続は、前記素子基板に設けられたインバータにより制御されていることを特徴とする電気的検査方法。
9. 請求項１乃至請求項８のいずれか一において、
   前記素子基板には、前記保持容量に接続された発光素子の電極が設けられていることを特徴とする電気的検査方法。
10. 信号線と、前記信号線から供給された電荷を保持するための保持容量が設けられた画素とを有する半導体表示装置の作製方法であって、
    前記信号線に接続された第１の電源線から電源電圧を前記信号線に供給することで、前記保持容量に所定の電荷が蓄積し、
    前記信号線と前記第１の電源線との接続を切り離し、前記信号線と第２の電源線を接続することで前記蓄積された電荷を、前記信号線及び前記第２の電源線を介して読み出し、
    前記読み出された電荷を用いて前記画素を検査する工程を含むことを特徴とする半導体表示装置の作製方法。
11. 信号線と、前記信号線から供給された電荷を保持するための保持容量が設けられた画素とを有する半導体表示装置の作製方法であって、
    前記信号線に接続された第１の電源線から第１の電源電圧を前記信号線に供給することで、前記保持容量に所定の電荷が蓄積し、
    前記信号線と前記第１の電源線との接続を切り離し、前記信号線と第２の電源線を接続することで前記蓄積された電荷を、前記信号線及び前記第２の電源線を介して読み出し、
    前記読み出された電荷を用いて前記画素を検査する工程を含み、
    前記信号線と前記第２の電源線を接続した後、前記蓄積された電荷を読み出す前に、前記信号線及び前記第２の電源線に第２の電源電圧を供給することを特徴とする半導体表示装置の作製方法。
12. 信号線と、前記信号線から供給された電荷を保持するための保持容量、及び前記信号線と前記保持容量との間に設けられたスイッチング素子とが設けられた画素を有する半導体表示装置の作製方法であって、
    前記信号線と第１の電源電圧が供給される第１の電源線とを接続し、なおかつ前記スイッチング素子をオンにして前記信号線と前記保持容量とを接続し、
    前記スイッチング素子をオフにし、
    前記第１の電源線と前記信号線との接続を切り離し、第２の電源線と前記信号線を接続し、なおかつ前記第２の電源線に第２の電源電圧を供給した後、前記保持容量に接続される測定点をフローティングにし、
    前記スイッチング素子をオンにすることで、前記測定点の電圧値又は電流値によって前記保持容量に保持されている電荷を読み出し、前記電荷を用いて前記画素の検査をする工程を含むことを特徴とする半導体表示装置の作製方法。
13. 信号線と、前記信号線から供給された電荷を保持するための保持容量、及び前記信号線と前記保持容量との間に設けられたスイッチング素子とが設けられた画素を有する半導体表示装置の作製方法であって、
    前記信号線と第１の電源電圧が供給される第１の電源線とを接続し、なおかつ前記スイッチング素子をオンにして前記信号線と前記保持容量とを接続することで、前記保持容量に電荷を蓄積し、
    前記スイッチング素子をオフにし、
    前記第１の電源線と前記信号線との接続を切り離し、第２の電源線と前記信号線を接続し、なおかつ前記第２の電源線に第２の電源電圧を供給した後、前記保持容量に接続される測定点をフローティングにし、
    前記スイッチング素子をオンにすることで、前記測定点の電圧値又は電流値によって前記保持容量に保持されている電荷を読み出し、前記電荷を用いて前記画素の検査をする工程を含むことを特徴とする半導体表示装置の作製方法。
14. 請求項１２または請求項１３において、
    前記第１の電源電圧は、前記素子基板に設けられた接続端子を介して前記第１の電源線に供給されていることを特徴とする半導体表示装置の作製方法。
15. 請求項１２乃至請求項１４のいずれか一において、
    前記第２の電源電圧は、前記素子基板に設けられた接続端子を介して前記第２の電源線に供給されていることを特徴とする半導体表示装置の作製方法。
16. 請求項１１乃至請求項１５のいずれか一において、
    前記第１の電源電圧と前記第２の電源電圧は互いに高さが異なっていることを特徴とする半導体表示装置の作製方法。
17. 請求項１０乃至請求項１６のいずれか一において、
    前記第１の電源線と前記信号線との接続及び前記第２の電源線と前記信号線との接続は、前記素子基板に設けられたインバータにより制御されていることを特徴とする半導体表示装置の作製方法。
18. 請求項１０乃至請求項１７のいずれか一において、
    前記検査をする工程の後、前記素子基板状に発光素子を形成することを特徴とする半導体表示装置の作製方法。