JP2004047095A - 光ディスク装置 - Google Patents
光ディスク装置 Download PDFInfo
- Publication number
- JP2004047095A JP2004047095A JP2003312378A JP2003312378A JP2004047095A JP 2004047095 A JP2004047095 A JP 2004047095A JP 2003312378 A JP2003312378 A JP 2003312378A JP 2003312378 A JP2003312378 A JP 2003312378A JP 2004047095 A JP2004047095 A JP 2004047095A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- stepping motor
- focus
- control
- tracking
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Optical Recording Or Reproduction (AREA)
- Moving Of Head For Track Selection And Changing (AREA)
- Moving Of The Head For Recording And Reproducing By Optical Means (AREA)
Abstract
【課題】 滑らかな送り動作を実現するステッピングモータによる送り機構を用いた光ディスク装置を提供する。
【解決手段】 光ヘッド１６のファインアクチュエータと該光ヘッドとをステッピングモータ１７により移動させる粗動機構を用いてトラッキング動作を行うディジタル演算部３６を含むトラッキング制御回路に、上記ステッピングモータ駆動のための駆動用パターンテーブルを設ける。該駆動パターンテーブルは、上記ステッピングモータの送り分配能を向上させるための固定パルスパターンもしくはパルス幅変調したパターンを含む。上記ディジタル演算部は、この駆動用パターンテーブルを参照して上記ステッピングモータを制御する。
【選択図】 図１
【解決手段】 光ヘッド１６のファインアクチュエータと該光ヘッドとをステッピングモータ１７により移動させる粗動機構を用いてトラッキング動作を行うディジタル演算部３６を含むトラッキング制御回路に、上記ステッピングモータ駆動のための駆動用パターンテーブルを設ける。該駆動パターンテーブルは、上記ステッピングモータの送り分配能を向上させるための固定パルスパターンもしくはパルス幅変調したパターンを含む。上記ディジタル演算部は、この駆動用パターンテーブルを参照して上記ステッピングモータを制御する。
【選択図】 図１
Description
この発明は、ディスク回転制御並びにトラッキング・フォーカス制御及びステッピングモータ制御を行う光ディスク装置に関するものである。
光ディスク装置では、ディスクを回転させるとともに光ヘッドを半径方向に移動させることにより、光スポットでディスクの記録面を走査している。その回転や外部振動の影響、及びディスクやディスク装置の機械精度のため、トラックは上下左右に激しく動いたり、回転が揺らいだりする。そこで、光ディスクの場合は光スポットをディスクのトラック上に高精度で保持し、正しい信号再生を行うため、光スポットを走査を制御している。トラッキング制御とは、光スポットがトラック上を正しく走査しているかどうかを光学的に検出し、その信号で光スポット駆動機構を動かし、常に正しい走査を行うことである。
また、フォーカス制御は、ディスクの面振れに対し、対物レンズとディスク信号面との相対距離を一定に保ち、ディスク信号面がレーザのビームウェストの範囲、いわゆる焦点深度内に位置するように対物レンズを制御するものである。このフォーカス制御は、ディスクからの反射光の状態からフォーカス誤差信号を検出し、これにより対物レンズを駆動する。
また、フォーカス制御は、ディスクの面振れに対し、対物レンズとディスク信号面との相対距離を一定に保ち、ディスク信号面がレーザのビームウェストの範囲、いわゆる焦点深度内に位置するように対物レンズを制御するものである。このフォーカス制御は、ディスクからの反射光の状態からフォーカス誤差信号を検出し、これにより対物レンズを駆動する。
また、ディスクの回転制御においてディスクから読み出された信号をほとんど単一周波数成分であるスペクトルを持つ連続クロックにするのがＰＬＬ（Ｐｈａｓｅ Ｌｏｃｋｅｄ Ｌｏｏｐ）の役目で、中心周波数が少し可変の、狭い通過帯域をもつバンドパスフィルタとして働く。このクロックと水晶発振子とを同期させれば、モータのコントロールができたことになる。ここでモータは電圧制御発振器の代わりをしており、ディスクとピックアップは周波数を検出する装置となる。つまりＰＬＬがロックしている限りＣＤ方式のディスクとピックアップは極めて精密な回転検出器となり、ＰＬＬの出力はＦＧ（Ｆｒｅｑｕｅｎｃｙ Ｇｅｎｅｒａｔｏｒ）と同じ働きとなる。
送り制御にはスイングアーム、ラックピニオンまたは送りネジ方式、リニアモータ方式がある。ここで送りネジ方式とはトラッキングに二軸デバイスを用い、その全体を送りネジにより移動させる機構である。スライド送りにこの機構を用いる場合、二軸デバイスの中性点支持のバネがＤＣ分を出す働きをし、そのＤＣ分によりスライドを移動させ、二軸が常に光軸中心を保ってトラックを追いかけていけるように送り動作させる。
図１９は従来の光ディスクを用いた記録再生および再生装置の構成を示すブロック図である。図において、１は光ディスク、２はディスクモータ、３は光ピックアップ、４はアナログ波形整形器、５はフォーカスサーボ回路、６はトラッキングサーボ回路、７はモータ回転サーボ回路、８は同期検出器、９はディジタル信号処理部、１０はＰＬＬデータ検出器、１１はＸ’ｔａｌ（水晶）発振器、１２はサブコーティング検出器、１３はＤ／Ａコンバータフィルタである。
次に図をもとに動作を説明する。まず、光ディスク１をディスクモータ２によって回転させ、光ピックアップ３からフォーカスエラー信号やトラッキングエラー信号等を得る。この信号はそれぞれアナログ波形整形回路４、フォーカスサーボ回路５、及びトラッキングサーボ回路６に入力される。また、アナログ波形整形回路４から出力された信号は同期検出回路８とＰＬＬ検出回路１０に入力され、それぞれディジタル信号処理回路９にてディジタル信号処理され、Ｄ／Ａコンバータフィルタ１３からＬｃｈ，Ｒｃｈ再生信号として外部へ出力される。また、サブコーティング検出回路１２はディジタル信号処理回路９より出力される信号からサブコードを検出して、アクセス制御信号を生成し、トラッキングサーボ回路６に入力する。さらに、Ｘ’ｔａｌ発振器１１からの基準クロックは回転サーボ回路７とディジタル信号処理回路９に入力される。このようにして、光ディスク１に対して回転制御、フォーカス制御、及びトラッキング制御が行われる。 なお、一般的にディジタル信号にて処理がなされるディジタル部分は図中点線で囲った部分で構成されている。また、以上に示した構成は、光ディスク装置の制御システムとして広く普及しているものである。
次に図をもとに動作を説明する。まず、光ディスク１をディスクモータ２によって回転させ、光ピックアップ３からフォーカスエラー信号やトラッキングエラー信号等を得る。この信号はそれぞれアナログ波形整形回路４、フォーカスサーボ回路５、及びトラッキングサーボ回路６に入力される。また、アナログ波形整形回路４から出力された信号は同期検出回路８とＰＬＬ検出回路１０に入力され、それぞれディジタル信号処理回路９にてディジタル信号処理され、Ｄ／Ａコンバータフィルタ１３からＬｃｈ，Ｒｃｈ再生信号として外部へ出力される。また、サブコーティング検出回路１２はディジタル信号処理回路９より出力される信号からサブコードを検出して、アクセス制御信号を生成し、トラッキングサーボ回路６に入力する。さらに、Ｘ’ｔａｌ発振器１１からの基準クロックは回転サーボ回路７とディジタル信号処理回路９に入力される。このようにして、光ディスク１に対して回転制御、フォーカス制御、及びトラッキング制御が行われる。 なお、一般的にディジタル信号にて処理がなされるディジタル部分は図中点線で囲った部分で構成されている。また、以上に示した構成は、光ディスク装置の制御システムとして広く普及しているものである。
従来の光ディスクにおける制御システムは、一般的にアナログ回路もしくはハードロジックから構成されたディジタル回路により構成されていた。また、一般的には、フォーカスサーボやトラッキングサーボ等の補償フィルタを有するだけのシステムが多く、ＣＬＶ （Ｃｏｎｓｔｏｕｔ Ｌｉｎｅａｒ Ｖｅｌｏｃｉｔｙ）制御やステッピングモータの駆動回路等は含まれていなかった。そのため、次世代ＤＶＤ（Ｄｉｇｉｔａｌ Ｖｉｄｅｏ Ｄｉｓｃ）等における２層ディスクのフォーカスジャンプ動作や、狭トラックピッチ時のトラックジャンプ動作や、高速なＣＬＶ引き込み動作や高速シークを達成するためのステッピングモータを用いた駆動機構には対応していなかった。また、これらを実現するために以下のように構成されたソフトウェアアルゴリズムの巡回サイクル等を考慮したハード構成が実現されていなかった。
本発明は以上のような課題を解決するためになされたもので、滑らかな送り動作を実現することができるステッピングモータによる送り機構を用いた光ディスク装置を得ることを目的とする。
本発明は以上のような課題を解決するためになされたもので、滑らかな送り動作を実現することができるステッピングモータによる送り機構を用いた光ディスク装置を得ることを目的とする。
この発明に係わる光ディスク装置は、光ヘッドのファインアクチュエータおよび前記光ヘッドをステッピングモータにて移動させる粗動機構にてトラッキング動作を行うためのディジタル演算部を有するトラッキング制御回路において、上記ディジタル演算部が、上記ファインアクチュエータを制御するための制御補償フィルタと上記粗動機構を制御するための制御補償フィルタおよび上記ステッピングモータ駆動用の駆動パターンテーブルを有すると共に、上記駆動パターンテーブルは、送り分配能を向上させるための出力信号の固定パルスパターンもしくはパルス幅変調したパターンを含むようにしたものである。
また、光ヘッドのファインアクチュエータおよび前記光ヘッドをステッピングモータにて移動させる粗動機構にてトラッキング動作を行うためのディジタル演算部を有するトラッキング制御回路において、上記ディジタル演算部が、上記ファインアクチュエータを制御するための制御補償フィルタと上記粗動機構を制御するための制御補償フィルタおよび上記ステッピングモータ駆動用の駆動パターンテーブルを有すると共に、信号再生時の上記ステッピングモータ送りに際し、上記駆動パターンを上記粗動機構用の補償フィルタの出力に基づき、インクリメントさせる時に次のパターンを出力後、所定時間後に所定時間だけ１つ前のパターンを出力するようにしたものである。
本発明に係る光ディスク装置においては、ディジタル演算部が、ファインアクチュエータを制御するための制御補償フィルタと粗動機構を制御するための制御補償フィルタおよび上記ステッピングモータ駆動用の駆動パターンテーブルを有するとともに、駆動パターンテーブルは、送り分配能を向上させるための出力信号の固定パルスパターンもしくはパルス幅変調したパターンを含むようにしたので、ステッピングモータによる送り機構を用いた場合でも、通常再生時、直流モータの送り動作を実現すると共に、滑らかな送り動作を行うことができる。
また、信号再生時のステッピングモータ送りに際し、駆動パターンを粗動機構用の補償フィルタの出力に基づき、インクリメントさせる時に次のパターンを出力後、所定時間後に所定時間だけ１つ前のパターンを出力させるようにしたので、ステッピングモータの送りを滑らかにでき、ステッピングの相が切り替わるときの振動を防止し、トラックはずれ等が生じないシステムを構築することができる。
実施の形態１．
図１は実施の形態１である光ディスク装置の全体構成を示すブロック図であり、図において１４は光ディスク、１５はディスクモータ、１６は光ピックアップ、１７はステッピングモータ、１８はディスクモータドライバ、１９はアクチュエータドライバ、２０はステッピングモータドライバ、２１はマトリクスアンプ、２２，２３，２４はフィルタ、２５はコンパレータ、２６はイコライザー、２７はＰＬＬデータ検出器、２８はスイッチ、２９はＡ／Ｄ変換器、３０はレジスタ１、３１はレジスタ２、３２はレジスタ３、３３は両エッジカウンタ、３４はディジタルフィルタ、３５はレジスタ４、３６はＤＳＰ（Ｄｉｇｉｔａｌ Ｓｉｇｎａｌ Ｐｒｏｃｅｓｓｏｒ）演算部、３７，３８はＤ／Ａ変換器、３９はＰＷＭ（Ｐｕｌｓｅ Ｗｉｄｔｈ Ｍｏｄｕｌａｔｉｏｎ）変換器、４０はフィルタ、４１はサーボ演算コア部である。
なお、図中点線で示した部分が、ディジタル信号で処理を行う部分である。
図１は実施の形態１である光ディスク装置の全体構成を示すブロック図であり、図において１４は光ディスク、１５はディスクモータ、１６は光ピックアップ、１７はステッピングモータ、１８はディスクモータドライバ、１９はアクチュエータドライバ、２０はステッピングモータドライバ、２１はマトリクスアンプ、２２，２３，２４はフィルタ、２５はコンパレータ、２６はイコライザー、２７はＰＬＬデータ検出器、２８はスイッチ、２９はＡ／Ｄ変換器、３０はレジスタ１、３１はレジスタ２、３２はレジスタ３、３３は両エッジカウンタ、３４はディジタルフィルタ、３５はレジスタ４、３６はＤＳＰ（Ｄｉｇｉｔａｌ Ｓｉｇｎａｌ Ｐｒｏｃｅｓｓｏｒ）演算部、３７，３８はＤ／Ａ変換器、３９はＰＷＭ（Ｐｕｌｓｅ Ｗｉｄｔｈ Ｍｏｄｕｌａｔｉｏｎ）変換器、４０はフィルタ、４１はサーボ演算コア部である。
なお、図中点線で示した部分が、ディジタル信号で処理を行う部分である。
次に、動作について図をもとに説明する。まず、光ディスク１４におけるトラック誤差信号（トラックエラー信号）およびフォーカス誤差信号（フォーカスエラー信号）は光ピックアップ１６を介し、マトリクスアンプ２１から得られる。ここで、本実施の形態においてはサーボ演算はディジタル的に行うため、制御系のディジタルフィルタ特性はディジタルのサンプリングに起因する演算サイクルにて制限を受け、特にサンプリング周波数付近のローパスフィルタ特性がつくりにくい。そこで、例えば、トラッキング信号およびフォーカス信号のノイズ成分をできるだけ少なくするために、Ａ／Ｄ変換器２９の手前に高周波ノイズを除去するフィルタ２２，２３を構成し、それらを介してトラッキング誤差信号及びフォーカス誤差信号をサーボ演算コア部４１に入力する。
サーボ演算コア部４１の中では、変換周波数の高いＡ／Ｄ変換器２９をスイッチ２８で切り換えることによって、それぞれレジスタ１、レジスタ２、レジスタ３に入力し、あたかもＡ／Ｄ変換器が複数存在するように使用する。そして、各レジスタ３０，３１，３２から得られた誤差信号はＤＳＰ演算部３６に入力され演算される。
一方、光ディスク１４からの反射光量もフィルタ２４にて高周波ノイズが除去されたのち、コンパレータ２５でコンパレートされ２値化した信号となり、フィルタ２２からのトラック誤差信号とともに両エッジカウンタ３３に入力される。両エッジカウンタ３３は、早送り時のトラックカウントを行い、このカウント信号によってステッピングモータ１７の速度制御を行ったり、シークしたときに所定のトラック本数移動したかをチェックする。
ＤＳＰ演算部３６での演算結果は、トラッキング制御及びフォーカス制御については高い制御帯域が必要なため、独立したＤ／Ａ変換器３７，３８からそれぞれ出力され、それぞれ光ピックアップ１６を変位させるためのアクチュエータを駆動するためのアクチュエータドライバに入力される。
一方、光ピックアップ１６及びマトリックスアンプ２１を介して得られるディスク再生信号である和信号は、イコライザー２６を介してＰＬＬデータ検出器２７に入力され、２値化した再生データとして出力される。このとき２値化した再生データに含まれる変調信号のクロックからディスク回転制御の誤差信号（ＣＬＶエラー信号）がディジタル的に計測（検出）され、その計測値が例えば、シリアルデータやパラレルデータの形でサーボ演算コア部４１に入力される。入力された誤差信号はハードウェアで構成されたディジタルフィルタ３４を介して、レジスタ３５に記憶される。ＤＳＰ演算部３６では、レジスタ３５より入力される誤差信号に対し、必要な所定のモータ制御の巡回サイクルで回転制御系の演算を行う。
ここで、ＣＬＶの誤差信号はフレーム同期単位である比較的高い繰り返し周波数で検出されるが、これに対してディスクのモータの制御系は制御帯域が低いため、上記フレーム同期単位で演算した場合、ＤＳＰ内部のプログラム処理を制御帯域に比し、余分な速さで行わなければならない。そのため、一旦、ハードウェアであるディジタルフィルタ３４でフィルタ処理したのち、遅い巡回サイクルでソフトウェア上でレジスタ４を取り出しては演算を行う構成とする。
また、ディスクモータ１５の回転制御は低い制御帯域で十分であるため、ＤＳＰ演算部ＰＷＭ変換器３９でＰＷＭ変換したのち出力される。そしてＰＷＭ変換された信号は、ディジタル的に外付けしたフィルタ４０で信号波形を滑らかにした後、ディスクモータドライバ１８に入力され、ディスクモータ１５を回転させる。
また、光ピックアップ１６の送り制御をステッピングモータ２０で行うときはディジタル的な制御ラインがあればよいため、ＤＳＰ演算部３６から例えば、直接４本の制御ライン（ｃ）を出力し、ステッピングモータドライバ２０にて制御する。
サーボ演算コア部４１の中では、変換周波数の高いＡ／Ｄ変換器２９をスイッチ２８で切り換えることによって、それぞれレジスタ１、レジスタ２、レジスタ３に入力し、あたかもＡ／Ｄ変換器が複数存在するように使用する。そして、各レジスタ３０，３１，３２から得られた誤差信号はＤＳＰ演算部３６に入力され演算される。
一方、光ディスク１４からの反射光量もフィルタ２４にて高周波ノイズが除去されたのち、コンパレータ２５でコンパレートされ２値化した信号となり、フィルタ２２からのトラック誤差信号とともに両エッジカウンタ３３に入力される。両エッジカウンタ３３は、早送り時のトラックカウントを行い、このカウント信号によってステッピングモータ１７の速度制御を行ったり、シークしたときに所定のトラック本数移動したかをチェックする。
ＤＳＰ演算部３６での演算結果は、トラッキング制御及びフォーカス制御については高い制御帯域が必要なため、独立したＤ／Ａ変換器３７，３８からそれぞれ出力され、それぞれ光ピックアップ１６を変位させるためのアクチュエータを駆動するためのアクチュエータドライバに入力される。
一方、光ピックアップ１６及びマトリックスアンプ２１を介して得られるディスク再生信号である和信号は、イコライザー２６を介してＰＬＬデータ検出器２７に入力され、２値化した再生データとして出力される。このとき２値化した再生データに含まれる変調信号のクロックからディスク回転制御の誤差信号（ＣＬＶエラー信号）がディジタル的に計測（検出）され、その計測値が例えば、シリアルデータやパラレルデータの形でサーボ演算コア部４１に入力される。入力された誤差信号はハードウェアで構成されたディジタルフィルタ３４を介して、レジスタ３５に記憶される。ＤＳＰ演算部３６では、レジスタ３５より入力される誤差信号に対し、必要な所定のモータ制御の巡回サイクルで回転制御系の演算を行う。
ここで、ＣＬＶの誤差信号はフレーム同期単位である比較的高い繰り返し周波数で検出されるが、これに対してディスクのモータの制御系は制御帯域が低いため、上記フレーム同期単位で演算した場合、ＤＳＰ内部のプログラム処理を制御帯域に比し、余分な速さで行わなければならない。そのため、一旦、ハードウェアであるディジタルフィルタ３４でフィルタ処理したのち、遅い巡回サイクルでソフトウェア上でレジスタ４を取り出しては演算を行う構成とする。
また、ディスクモータ１５の回転制御は低い制御帯域で十分であるため、ＤＳＰ演算部ＰＷＭ変換器３９でＰＷＭ変換したのち出力される。そしてＰＷＭ変換された信号は、ディジタル的に外付けしたフィルタ４０で信号波形を滑らかにした後、ディスクモータドライバ１８に入力され、ディスクモータ１５を回転させる。
また、光ピックアップ１６の送り制御をステッピングモータ２０で行うときはディジタル的な制御ラインがあればよいため、ＤＳＰ演算部３６から例えば、直接４本の制御ライン（ｃ）を出力し、ステッピングモータドライバ２０にて制御する。
図２はＤＳＰ演算部３６内部のソフトウェアの動作を示したものである。図において４２はトラッキング制御のためのトラッキングサブルーチン、４３はフォーカス制御のためのフォーカスサブルーチン、４４はその他のサブルーチンを示す。通常トラッキング制御の制御帯域は３ｋＨｚであるが、ＤＳＰ内部においてはトラッキング制御の制御帯域における位相まわりを無視できるレベルにするため、制御帯域を１００ｋＨｚにする必要がある。同様にフォーカス制御の制御帯域は１．５ｋＨｚであるがＤＳＰ内部においてはフォーカス制御の制御帯域における位相まわりを無視できるレベルにするため、制御帯域を５０ｋＨｚにする必要がある。ＤＳＰ内部は１００ｋＨｚ単位でトラッキングサブルーチンとフォーカスサブルーチンとその他のサブルーチンを演算するが、フォーカス制御の制御帯域はトラッキング制御のそれの約１／２でよいため、フォーカスサブルーチンに関しては２回に１回のサンプリング動作でよい。また、その他のサブルーチン４４（回転制御、メカコントロール動作等）はその残った分をその処理の種類に応じて１０分割または２０分割したタイミングで行えば良い。
図３は上記トラッキング制御、フォーカス制御、及びその他の制御を行うときの処理フローを示したフローチャートである。図に示すように、まず、光ディスク装置自体の起動時に初期設定プログラムから全体制御プログラムへと移行する。次に、トラッキングサブルーチンへ移行してトラッキング制御を行い、分岐処理にて２回に１回の割合でフォーカス制御を行う。そして、さらに分岐処理をすることでＣＬＶ制御、送り制御、及びその他の制御を行うことことで全体の制御が行われる。なお、図においてＲＥＴはリターンの動作を示したものである。
図４はトラッキングサブルーチン、フォーカスサブルーチン、ＣＬＶサブルーチン、送りサブルーチン、その他のサブルーチンのプログラムの内部構成を示した図である。トラッキングサブルーチンのプログラム内部は、図中（ａ）に示すように、トラッキング補償フィルタ処理を行うトラッキング補償フィルタ、トラッキングオフセットを自動調整する自動オフセット調整、トラッキングゲインを自動調整する自動ゲイン調整、及びトラックジャンプ時に処理を行うトラックジャンプ処理といった各プログラムで構成されている。
また、フォーカスサブルーチンのプログラム内部は、図中（ｂ）に示すように、フォーカス補償フィルタ処理を行うフォーカス補償フィルタ、フォーカスオフセットを自動調整する自動オフセト調整、フォーカスゲインを自動調整する自動ゲイン調整、及びフォーカスジャンプ時に処理を行うフォーカスジャンプ処理といった各プログラムで構成されている。
同様に、ＣＬＶサブルーチンのプログラム内部は、図中（ｃ）に示すように、ＦＧ回転制御、ＣＬＶ速度制御、及びＣＬＶ位相制御といった各プログラムで構成され、送りサブルーチンのプログラム内部は、図中（ｄ）に示すように、送り補償フィルタ、ステッピングパルスを生成するステッピングパルス生成といった各プログラムで構成され、その他のサブルーチンのプログラム内部は、図中（ｅ）に示すように、周辺ＩＣのレジスタ設定を行う周辺ＩＣレジスタ設定、ローディングメカを駆動させ、過電流検知を行うローディング／過電流検知とディスクを判別するディスク判定、ピックアップのレンズ駆動を行うレンズキックと外部とのＩ／Ｆ（インターフェイス）といった各プログラムで構成されている。
また、フォーカスサブルーチンのプログラム内部は、図中（ｂ）に示すように、フォーカス補償フィルタ処理を行うフォーカス補償フィルタ、フォーカスオフセットを自動調整する自動オフセト調整、フォーカスゲインを自動調整する自動ゲイン調整、及びフォーカスジャンプ時に処理を行うフォーカスジャンプ処理といった各プログラムで構成されている。
同様に、ＣＬＶサブルーチンのプログラム内部は、図中（ｃ）に示すように、ＦＧ回転制御、ＣＬＶ速度制御、及びＣＬＶ位相制御といった各プログラムで構成され、送りサブルーチンのプログラム内部は、図中（ｄ）に示すように、送り補償フィルタ、ステッピングパルスを生成するステッピングパルス生成といった各プログラムで構成され、その他のサブルーチンのプログラム内部は、図中（ｅ）に示すように、周辺ＩＣのレジスタ設定を行う周辺ＩＣレジスタ設定、ローディングメカを駆動させ、過電流検知を行うローディング／過電流検知とディスクを判別するディスク判定、ピックアップのレンズ駆動を行うレンズキックと外部とのＩ／Ｆ（インターフェイス）といった各プログラムで構成されている。
図５はＤＳＰ演算部３６内のＣＬＶ制御ブロックの構成を示すブロック図である。図において４５はＦＧ速度カウンタ、４６はディジタルフィルタ、４７はＰＧ位相カウンタ、４８は減算器、４９，５３，５５はウィンドコンパレータ、５０，５１，５２はディジタルフィルタ、５４は切り換えスイッチ、５６はゲイン可変器（それぞれα、β、γはゲイン係数を表しておりシリアルデータにより設定変更可能であり、そのデフォルト値は実験によって決定する。）、５９はＰＷＭ出力部を示す。
次に動作について説明する。まず、ＣＬＶ制御をかけるまではディスクモータに取り付けられたエンコーダによって速度制御をかける。これによりモータの立ち上がり時間を速くすることができる。ついで、ＦＧ信号によるモータ速度制御を行う。すなわち、ＦＧ速度カウンタ４５は、ディスクモータからのＦＧ信号から回転速度を検出する。このようにして得られた回転速度検出信号はラグフィルタであるディジタルフィルタ５０で位相補償が行われた後、切り換えスイッチ５４、ゲイン可変器５６及びゲイン可変器５８を介してＰＷＭ変換部３９より出力される。そしてＰＷＭ出力信号は図１をもとに説明したようにディスクモータドライバ１８へ入力されディスクモータの速度制御がかけられる。このときゲイン可変器５６のαの値は１に、またゲイン可変器５７のβの値は０になっている。 一方、検出されたＣＬＶの速度誤差信号はハードウェアで構成されるディジタルフィルタ４６により平均化され、ソフトウェアにおけるＣＬＶ制御の制御帯域よりは十分高く、ハードウェアのディジタルフィルタの演算周期よりも低い巡回サイクルにて上記平均化された速度誤差信号をソフトウェアにて処理する。また、ソフトウェア上では減算器４８で所定のレベルになるよう減算した後（減算比はＩＣの仕様によって決定される）、ディジタルフィルタ５１により位相補償（ラグフィルタ）され、スイッチ５４を介して、ゲイン可変器５６を介してＰＷＭ出力部５９から外部に出力される。ここで、ディスクモータの回転速度が所定の範囲内かどうかがウィンドコンパレータ４９にて検出され、例えば、目標値の±３０％以内にあると検出された時に切り換えスイッチ５４は図中下側に切り換わり、ＣＬＶ速度誤差信号（ＣＬＶエラー信号）を導通させる。
このときディジタルフィルタ５１から出力されるＣＬＶ速度誤差信号は、ウィンドコンパレータ５５により速度誤差が目標値の±１０％に収まっているかをどうかが検出され、１０％以内であれば変調信号パターンの６Ｔから速度情報が抽出され、１０％以上であれば変調信号パターンの１６Ｔから抽出される。これは速度誤差が大きい場合は、ピット長の長い１６Ｔから取り出すことによってある程度ディスク回転数がずれた状態でも速度誤差情報が得られるからである。一方、６Ｔの成分は最短ピット長を使っているため、ディスクの回転数が所定の回転数に近い、もしくは十分に低くないと検出できないが、周期が短いため高精度に検出することが可能である。また、ＰＧ位相カウンタ４７にて基準クロックとＣＬＶ位相信号である変調信号から抽出されたフレーム同期信号との位相比較を行うことにより位相誤差信号を抽出する。この位相誤差信号はディジタルフィルタ５２にてラグリード補償されゲイン可変器５７及び５８を介してＰＷＭ出力部３９から外部に出力される。このときゲイン可変器５６や５７のゲイン係数αやβの値を変更することで速度系と位相系のゲイン比を変えることができる。例えば、シーク中や引き込み前においてはゲイン係数αを１とし、ゲイン係数βを０とする。ＣＬＶ引き込み動作中はαに比して、βを大きな値にすることにより引き込みをすばやく行うことができる。また、引き込み終了後にはβを所定のゲインまで下げることによりジッターを少なくすることができる。さらにモータのトルク定数のバラつきやディスクの大きさの違いから生じるイナーシャの違いに対してはγを変更することにより、常にトータルのループゲインが同じになるように調整する。
これらの演算結果はＰＷＭ出力部３９から出力され、外部のフィルタ４０を介してディスクモータドライバ１８に供給される。このとき位相誤差信号の時間変動をウィンドコンパレータ５３で監視することによりＣＬＶがロックしているかどうか常にチェックすることができる。このときロックしない状態で、ＣＬＶの引き込みが悪い場合は上記αやβの加算比を変えたり、γを調整することにより、ループゲインを変更する。
このときディジタルフィルタ５１から出力されるＣＬＶ速度誤差信号は、ウィンドコンパレータ５５により速度誤差が目標値の±１０％に収まっているかをどうかが検出され、１０％以内であれば変調信号パターンの６Ｔから速度情報が抽出され、１０％以上であれば変調信号パターンの１６Ｔから抽出される。これは速度誤差が大きい場合は、ピット長の長い１６Ｔから取り出すことによってある程度ディスク回転数がずれた状態でも速度誤差情報が得られるからである。一方、６Ｔの成分は最短ピット長を使っているため、ディスクの回転数が所定の回転数に近い、もしくは十分に低くないと検出できないが、周期が短いため高精度に検出することが可能である。また、ＰＧ位相カウンタ４７にて基準クロックとＣＬＶ位相信号である変調信号から抽出されたフレーム同期信号との位相比較を行うことにより位相誤差信号を抽出する。この位相誤差信号はディジタルフィルタ５２にてラグリード補償されゲイン可変器５７及び５８を介してＰＷＭ出力部３９から外部に出力される。このときゲイン可変器５６や５７のゲイン係数αやβの値を変更することで速度系と位相系のゲイン比を変えることができる。例えば、シーク中や引き込み前においてはゲイン係数αを１とし、ゲイン係数βを０とする。ＣＬＶ引き込み動作中はαに比して、βを大きな値にすることにより引き込みをすばやく行うことができる。また、引き込み終了後にはβを所定のゲインまで下げることによりジッターを少なくすることができる。さらにモータのトルク定数のバラつきやディスクの大きさの違いから生じるイナーシャの違いに対してはγを変更することにより、常にトータルのループゲインが同じになるように調整する。
これらの演算結果はＰＷＭ出力部３９から出力され、外部のフィルタ４０を介してディスクモータドライバ１８に供給される。このとき位相誤差信号の時間変動をウィンドコンパレータ５３で監視することによりＣＬＶがロックしているかどうか常にチェックすることができる。このときロックしない状態で、ＣＬＶの引き込みが悪い場合は上記αやβの加算比を変えたり、γを調整することにより、ループゲインを変更する。
図６はＣＬＶ制御における既存のＣＤ−ＤＳＰ回路とＤＶＤ専用Ｒ−ｃｈ（Ｒｅａｄ−ｃｈａｎｎｅｌ）回路を用いた例を示した図である。図において６０はＲ−ｃｈ回路、６１はＣＤ−ＤＳＰ回路、６２，６３は切り換えスイッチ、３６はＤＳＰ演算部、１８はディスクモータドライバ、１５はディスクモータを示す。図５ではディジタル的にＣＬＶエラーを出力し、ＤＳＰ演算部３６の中に転送する構成を述べたが、既に市販されているようなＰＷＭ出力のＣＬＶエラー信号を用いる場合は、図６のようになる。図６において、ＰＷＭ出力として得られるＣＬＶエラーの速度情報（速度エラー）や位相情報（位相エラー）は、ＤＳＰ演算部３６の中でＣＤ（Ｃｏｍｐａｃｔ Ｄｉｓｃ）ディスクを使っているか、ＤＶＤディスクを使っているかを自動判別した結果に基づきロジック回路もしくはディジタル的なスイッチ６２，６３にて切り換えられた後、コンデンサと抵抗によるフィルタによりアナログ信号に変換され、ＤＳＰ演算部３６の入力段に設けられたＡ／Ｄ変換器からアナログ信号として入力される。このときＤＳＰ演算部３６内の処理はすべてソフトウェアで行われ、これについてのアルゴリズムは図５に示した通りである。また、演算結果はＰＷＭにより出力され、平滑化フィルタを介してディスクモータドライバ１８へ供給される構成となっている。
図７はＣＬＶ制御におけるＣＬＶエラーの計測値をそのまま入力させる例を示した図である。図において、６７はＣＤ／ＤＶＤ共通Ｒ−ｃｈ回路、６８はＤＳＰ演算部３６、１８はディスクモータドライバ、１５はディスクモータを示す。図において、ディスク情報としてＣＬＶエラーが取り出されＤＳＰ演算部３６に入力される場合においては、速度情報なのか、位相情報なのか、１６Ｔに基づく信号なのか、６Ｔによる信号なのか、を示す状態指令信号をＣＤ／ＤＶＤ共通Ｒ−ｃｈ回路６７に送る必要がある。ソフトウェア処理以降の構成は図６で示したものと同じである。
以上のように外部に専用のディジタルフィルタ回路を構成することで、ソフトウェアにて制御系を構成するシステムにおいてフレーム単位で得られるＣＬＶ信号を上記フレーム単位で処理する必要がなくなり、他のフォーカスやトラッキングのソフトウェア処理時間を長くとることが可能となる。
以上のように外部に専用のディジタルフィルタ回路を構成することで、ソフトウェアにて制御系を構成するシステムにおいてフレーム単位で得られるＣＬＶ信号を上記フレーム単位で処理する必要がなくなり、他のフォーカスやトラッキングのソフトウェア処理時間を長くとることが可能となる。
実施の形態２．
図１に全体構成を示したディスク装置におけるフォーカス制御系補償回路を以下実施の形態２として説明する。
図８は実施の形態２であるフォーカス制御系補償回路の構成を示すブロック図である。図において、７１はＡ／Ｄ変換器、７２はゲイン補償器１、７３はサーチＩＮ差信号、７４は３次のローパスフィルタ、７５は低域補償フィルタ、７６はゲイン補償２、７７はフォーカスＯＮ／ＯＦＦスイッチ、７８は進み補償フィルタ、７９はフォーカスジャンプパルス発生回路、８０は加算器、８１はサーチ電圧出力、８２はスイッチ、８３はＤ／Ａ変換器を示す。
図１に全体構成を示したディスク装置におけるフォーカス制御系補償回路を以下実施の形態２として説明する。
図８は実施の形態２であるフォーカス制御系補償回路の構成を示すブロック図である。図において、７１はＡ／Ｄ変換器、７２はゲイン補償器１、７３はサーチＩＮ差信号、７４は３次のローパスフィルタ、７５は低域補償フィルタ、７６はゲイン補償２、７７はフォーカスＯＮ／ＯＦＦスイッチ、７８は進み補償フィルタ、７９はフォーカスジャンプパルス発生回路、８０は加算器、８１はサーチ電圧出力、８２はスイッチ、８３はＤ／Ａ変換器を示す。
次に動作について説明する。まず、入力されたフォーカスエラー信号はＡ／Ｄ変換器７１にてディジタル信号に変換され、サーチＩＮ差信号７３とともにゲイン補償器（１）７２（ゲインを例えば１倍〜５倍に設定。）を介して、３次のローパスフィルタ７４に入力される。ここで３次のローパスフィルタ７４はフォーカスエラー信号に含まれる変調信号の低域成分の外乱を除去するために設けられたもので、例えばそのカットオフ周波数は１５ｋＨｚに設定される。３次のローパスフィルタ７４の出力信号は低域補償フィルタ７５を介して、ゲイン補償器（２）７６（ゲインを例えば４倍〜１０倍に設定。）に入力される。ここでゲイン補償が２箇所に存在するのは３次のローパスフィルタ７４や低域補償フィルタ７５がディジタルフィルタで構成されており、かつ、直流ゲインが存在するため、信号の飽和を防ぐためである。
さらにここでフォーカスＯＮ／ＯＦＦスイッチ７７を介して、進み補償フィルタ７８に入力される。上記フォーカスＯＮ／ＯＦＦスイッチ７７が進み補償フィルタ７８の手前にあるのはフォーカスＯＦＦ時においても前述の３次のローパスフィルタ７４と低域補償フィルタ７５に信号を通しておくことにより、サーボＯＮ時にディジタルフィルタの挙動による引き込み動作が不安定になることを防ぐためである。また、低域補償フィルタ７５はサーボループの低域ゲインを確保し、ディスク面振れの追従能力を向上させるために挿入されている。そして、フォーカスが安定に追従されるように、進み補償フィルタ７８においてサーボループの位相補償が行われる。
一方、サーチＩＮ差信号７３が入力されるフォーカスジャンプパルス発生回路７９により２層ディスク再生時における１層目から２層目へのジャンプ動作を行うことができる。ここでフォーカスジャンプ処理中においては、３次のローパスフィルタ７４、低域補償フィルタ７５、進み補償フィルタ７８における内部変数をフリーズ（保持）させる。そして、フォーカスジャンプ後の引き込み動作終了後にフィルタ変数を上記フリーズした値からスタートさせ、追従動作を行う。２層ディスクにおいては１層目と２層目の偏心や面振れがほぼ等しいため、１層目から２層目へジャンプした時においても、ジャンプ前の偏心や面振れの状況が保持されている。したがって、上記フォーカスやトラッキング制御フィルタの内部変数をフリーズすることによって、ジャンプ前とジャンプ後においてスムーズな過渡応答特性が実現できる。高域での位相まわりの少ないアクチュエータを用いる場合は、上記のフォカスジャンプパルス発生回路７９を用いなくてもよいため、スイッチ８２にて、これを外部からの例えば、シリアルコマンド等により、切り換えて使い分けることができる。また、サーチ電圧ＯＵＴ８１はＤ／Ａ変換器８３の手前に入力され、フォーカスサーボループＯＮと同時にスイッチ８２が加算器８０側に切り換えられる。
さらにここでフォーカスＯＮ／ＯＦＦスイッチ７７を介して、進み補償フィルタ７８に入力される。上記フォーカスＯＮ／ＯＦＦスイッチ７７が進み補償フィルタ７８の手前にあるのはフォーカスＯＦＦ時においても前述の３次のローパスフィルタ７４と低域補償フィルタ７５に信号を通しておくことにより、サーボＯＮ時にディジタルフィルタの挙動による引き込み動作が不安定になることを防ぐためである。また、低域補償フィルタ７５はサーボループの低域ゲインを確保し、ディスク面振れの追従能力を向上させるために挿入されている。そして、フォーカスが安定に追従されるように、進み補償フィルタ７８においてサーボループの位相補償が行われる。
一方、サーチＩＮ差信号７３が入力されるフォーカスジャンプパルス発生回路７９により２層ディスク再生時における１層目から２層目へのジャンプ動作を行うことができる。ここでフォーカスジャンプ処理中においては、３次のローパスフィルタ７４、低域補償フィルタ７５、進み補償フィルタ７８における内部変数をフリーズ（保持）させる。そして、フォーカスジャンプ後の引き込み動作終了後にフィルタ変数を上記フリーズした値からスタートさせ、追従動作を行う。２層ディスクにおいては１層目と２層目の偏心や面振れがほぼ等しいため、１層目から２層目へジャンプした時においても、ジャンプ前の偏心や面振れの状況が保持されている。したがって、上記フォーカスやトラッキング制御フィルタの内部変数をフリーズすることによって、ジャンプ前とジャンプ後においてスムーズな過渡応答特性が実現できる。高域での位相まわりの少ないアクチュエータを用いる場合は、上記のフォカスジャンプパルス発生回路７９を用いなくてもよいため、スイッチ８２にて、これを外部からの例えば、シリアルコマンド等により、切り換えて使い分けることができる。また、サーチ電圧ＯＵＴ８１はＤ／Ａ変換器８３の手前に入力され、フォーカスサーボループＯＮと同時にスイッチ８２が加算器８０側に切り換えられる。
実施の形態３．
図１に全体構成を示したディスク装置におけるトラッキング制御系補償回路を以下実施の形態３として説明する。
図９は実施の形態３であるトラッキング制御系補償回路の構成を示すブロック図である。図において、８４はＡ／Ｄ変換器、８５はゲイン補償器１、８６は３次のローパスフィルタ、８７は低域補償フィルタ、８８はゲイン補償２、８９はトラッキングＯＮ／ＯＦＦスイッチ、９０は進み補償フィルタ、９１はサンプリング補償器、９２は切り換えスイッチ、９３はＤ／Ａ変換器を示す。
図１に全体構成を示したディスク装置におけるトラッキング制御系補償回路を以下実施の形態３として説明する。
図９は実施の形態３であるトラッキング制御系補償回路の構成を示すブロック図である。図において、８４はＡ／Ｄ変換器、８５はゲイン補償器１、８６は３次のローパスフィルタ、８７は低域補償フィルタ、８８はゲイン補償２、８９はトラッキングＯＮ／ＯＦＦスイッチ、９０は進み補償フィルタ、９１はサンプリング補償器、９２は切り換えスイッチ、９３はＤ／Ａ変換器を示す。
次に動作を図をもとに説明する。まず、トラッキングエラー信号はＡ／Ｄ変換器８４に入力され、ディジタル信号に変換されたエラー信号はゲイン補償（１）８５（ゲインを例えば１倍〜５倍に設定。）を介して、３次のローパスフィルタ８６に入力される。ここで、３次のローパスフィルタ８６はトラッキングエラー信号に含まれる変調信号の低域成分の外乱を除去するために設けられたものである。３次のローパスフィルタ８６の出力信号は低域補償フィルタ８７を介して、ゲイン補償（２）８８（ゲインを例えば４倍〜１０倍に設定。）に入力される。ここでゲイン補償が２箇所に存在するのは３次のローパスフィルタ８６や低域補償フィルタ８７がディジタルフィルタで構成されており、かつ、直流ゲインが存在するため、信号の飽和を防ぐためである。さらにここでトラッキングＯＮ／ＯＦＦスイッチ８９を介して、進み補償フィルタ９０に入力される。
上記トラッキングＯＮ／ＯＦＦスイッチ８９が進み補償フィルタ９０の手前にあるのはトラッキングＯＦＦ時においても前述の３次のローパスフィルタ８６と低域補償フィルタ８７に信号を通しておき、サーボＯＮ時にディジタルフィルタの挙動による引き込み動作が不安定になることを防ぐためである。
また、前述の低域補償フィルタ８７はサーボループの低域ゲインを確保し、ディスク偏心の追従能力を向上させるために挿入されている。そして、進み補償フィルタ９０においてサーボループの位相補償が行われ、安定に追従が行われる。さらに、サンプリング補償器９１を介すことにより、トラッキングの演算サイクルに起因する高域でも位相まわりを補償することが可能となる。高域での位相回りの少ないアクチュエータを用いる場合は、上記のサンプリング補償器９１を用いなくてもよいため、スイッチ９２にて、これを外部からの例えば、シリアルコマンド等により、切り換えて使い分けることができる。
ここでフォーカスジャンプ処理中においては、３次のローパスフィルタ８６、低域補償フィルタ８７、進み補償フィルタ９０における内部変数をフォーカスジャンプ前の値に再セットする。これにより、フォーカスジャンプ後のトラック引き込みにおいても、引き込み動作がスムーズに行われ、面振れの大きなディスクにおいても安定なジャンプ動作が可能となる。
また、トラックジャンプ処理中においては、３次のローパスフィルタ８６、低域補償フィルタ８７、進み補償フィルタ９０における内部変数をフリーズ（保持）させる。これにより、ジャンプ動作直後のトラック引き込みが安定に行われるようになった。
上記トラッキングＯＮ／ＯＦＦスイッチ８９が進み補償フィルタ９０の手前にあるのはトラッキングＯＦＦ時においても前述の３次のローパスフィルタ８６と低域補償フィルタ８７に信号を通しておき、サーボＯＮ時にディジタルフィルタの挙動による引き込み動作が不安定になることを防ぐためである。
また、前述の低域補償フィルタ８７はサーボループの低域ゲインを確保し、ディスク偏心の追従能力を向上させるために挿入されている。そして、進み補償フィルタ９０においてサーボループの位相補償が行われ、安定に追従が行われる。さらに、サンプリング補償器９１を介すことにより、トラッキングの演算サイクルに起因する高域でも位相まわりを補償することが可能となる。高域での位相回りの少ないアクチュエータを用いる場合は、上記のサンプリング補償器９１を用いなくてもよいため、スイッチ９２にて、これを外部からの例えば、シリアルコマンド等により、切り換えて使い分けることができる。
ここでフォーカスジャンプ処理中においては、３次のローパスフィルタ８６、低域補償フィルタ８７、進み補償フィルタ９０における内部変数をフォーカスジャンプ前の値に再セットする。これにより、フォーカスジャンプ後のトラック引き込みにおいても、引き込み動作がスムーズに行われ、面振れの大きなディスクにおいても安定なジャンプ動作が可能となる。
また、トラックジャンプ処理中においては、３次のローパスフィルタ８６、低域補償フィルタ８７、進み補償フィルタ９０における内部変数をフリーズ（保持）させる。これにより、ジャンプ動作直後のトラック引き込みが安定に行われるようになった。
ここで、図１に全体構成を示したディスク装置におけるトラックジャンプ部について説明しておく。図１０は実施の形態３であるトラックジャンプ部の構成を示すブロック図である。図において、９４はレベル検出器、９５はレベル検出器、９６はジャンプ本数指令値、９７は反転回路、９８，９９はフリップフロップ動作ブロック、１００は両エッジカウンタ、１０１はＸ×Ｚ処理ブロック、１０２は確認レジスタ、１０３はＩＦ＝０でＨとなる判定ブロック、１０４，１０７は立ち上がり検出動作ブロック、１０５はＸn処理ブロック、１０８はパルス幅計測器、１０９はパルス幅発生器、１１０はＡＮＤ回路、１１１，１１２はゲイン係数器、１１３はホールド部、１１４はＤ／Ａ変換器を示す。
次の動作について説明する。まず、トラックエラー信号をレベル検出器９４でゼロクロスを検知し、和信号をレベル検知器９５でレベル検知することにより、上記ゼロクロスがトラック中であるかトラック間であるかを制御すると共に、上記和信号が所定レベル以上の場合に、レベル検知器９４からのゼロクロス信号が立ち上がるか、立ち下がるかで前方向にカウントするか後方向にカウントするかを後段のフリップフロップ動作ブロック９８，９９で判断し、さらに後段の両エッジカウンタ１００にて立ち上がりエッジ数と立ち下がりエッジ数をカウントしている。
この時入力されるジャンプ本数指令値９６に対し、これをＸ×Ｚ処理ブロック１０１にて例えば、２倍した値と両エッジカウンタ１００にて検出した前方向のみのゼロクロス両エッジ検出値とを比較することで所定通りジャンプが行われたかどうかの確認を確認レジスタ１０２で行う。また、両エッジカウント値とジャンプ本数を比較すれば中間点を検出することができるため、目標中間点までの差信号をＩＦ＝０でＨの判定をするブロック１０３に入力し、この検出信号で後段のフリップフロップ動作ブロック１０４，１０７を動作させ、キックパルスを発生させる。また、ディスクの傷や外乱や誤動作により、いつまでも中間点が検出できなかった場合にはＸn処理ブロック１０５からのトラック本数Ｘをｎ乗（一般的にはｎ＝１／２）した値をタイマー１０６に入力し、フリップフロップ動作ブロック１０４，１０７に信号を送り、トラックジャンプ動作を強制的に終了させる。また、キックパルスの時間幅はパルス幅計測によりカウントされ、上記パルス幅と同様もしくは、少し短い（例えば９０％）時間幅のブレーキパルスをパルス幅発生回路１０９により発生させる。この時は上記キックパルスやブレーキパルスは可変ゲインα１１１，β１１２を介して、トラッキングエラーに加算できる。また、ジャンプ中はホールド部１１３により、上記エラー信号はホールドされる。このようにして、キックブレーキパルスによりアクチュエータを微小変位させ、トラックジャンプ動作を行わせる。
この時入力されるジャンプ本数指令値９６に対し、これをＸ×Ｚ処理ブロック１０１にて例えば、２倍した値と両エッジカウンタ１００にて検出した前方向のみのゼロクロス両エッジ検出値とを比較することで所定通りジャンプが行われたかどうかの確認を確認レジスタ１０２で行う。また、両エッジカウント値とジャンプ本数を比較すれば中間点を検出することができるため、目標中間点までの差信号をＩＦ＝０でＨの判定をするブロック１０３に入力し、この検出信号で後段のフリップフロップ動作ブロック１０４，１０７を動作させ、キックパルスを発生させる。また、ディスクの傷や外乱や誤動作により、いつまでも中間点が検出できなかった場合にはＸn処理ブロック１０５からのトラック本数Ｘをｎ乗（一般的にはｎ＝１／２）した値をタイマー１０６に入力し、フリップフロップ動作ブロック１０４，１０７に信号を送り、トラックジャンプ動作を強制的に終了させる。また、キックパルスの時間幅はパルス幅計測によりカウントされ、上記パルス幅と同様もしくは、少し短い（例えば９０％）時間幅のブレーキパルスをパルス幅発生回路１０９により発生させる。この時は上記キックパルスやブレーキパルスは可変ゲインα１１１，β１１２を介して、トラッキングエラーに加算できる。また、ジャンプ中はホールド部１１３により、上記エラー信号はホールドされる。このようにして、キックブレーキパルスによりアクチュエータを微小変位させ、トラックジャンプ動作を行わせる。
実施の形態４．
フォーカス制御におけるサーチ動作時にフォーカスアクチュエータに印加するサーチ電圧を発生するサーチ電圧ブロックを実施の形態４として以下説明する。 図１１は実施の形態４であるサーチ電圧ブロックの構成を示すブロック図である。図において１１５はサーチ信号発生器、１１６は電圧可変制御部でサーチ回数は複数回を１単位とし、サーチ中にクロス信号が無い場合、１単位終了後に電圧レベルをｕｐし、もう１単位、さらに駄目な場合電圧レベルをさらにｕｐするものである。１１７はサーチＩＮ差信号で、１１８はサーチＩＮ和信号、１１９，１２１は１ｋＨＺのローパスフィルタ、１２０，１２２はゼロクロス検出を行うレベル検出器、１２４，１２５，１３０はＡＮＤ回路、１２６は３００Ｈｚのローパスフィルタ、１２７は１０Ｈｚのローパスフィルタ、１２８はフォーカスＯＮ回路、１２９はスイッチ、１３１はサーチ電圧、１３２はサーボＯＫ信号を示したものである。
フォーカス制御におけるサーチ動作時にフォーカスアクチュエータに印加するサーチ電圧を発生するサーチ電圧ブロックを実施の形態４として以下説明する。 図１１は実施の形態４であるサーチ電圧ブロックの構成を示すブロック図である。図において１１５はサーチ信号発生器、１１６は電圧可変制御部でサーチ回数は複数回を１単位とし、サーチ中にクロス信号が無い場合、１単位終了後に電圧レベルをｕｐし、もう１単位、さらに駄目な場合電圧レベルをさらにｕｐするものである。１１７はサーチＩＮ差信号で、１１８はサーチＩＮ和信号、１１９，１２１は１ｋＨＺのローパスフィルタ、１２０，１２２はゼロクロス検出を行うレベル検出器、１２４，１２５，１３０はＡＮＤ回路、１２６は３００Ｈｚのローパスフィルタ、１２７は１０Ｈｚのローパスフィルタ、１２８はフォーカスＯＮ回路、１２９はスイッチ、１３１はサーチ電圧、１３２はサーボＯＫ信号を示したものである。
また、図１２は図１１のサーチ電圧ブロックを用いたときのフォーカスサーチの状態を示した図で、図において１３３はフォーカスアクチュエータにおけるサーチ波形、イは全く立ち上がらないときの波形、ロはアクチュエータの機械摩擦が小さく摩擦の粘性が高い時の波形、ハはアクチュエータに通常の機械摩擦があるときの波形、ニはアクチュエータの機械摩擦が大きいときの波形、１３４は合焦点、１３５はサーチＩＮ差信号、１３６はゼロクロス点、１３７は合焦点付近のサーチＩＮ和信号を示す。
次に動作について説明する。ます、フォーカスＯＮ指令がサーチ信号発生器１１５に入力され、ここから、電圧可変制御部１１６とスイッチ１２９にサーチ信号が送られる。さらに、サーチＩＮ差信号がノイズ成分を除去するための１ｋＨｚのローパスフィルタ１１９を通り、レベル検出器１２０によってサーチＩＮ差信号のゼロクロス点を得ることができる。このサーチＩＮ差信号の波形が図１２の波形１３５で、この波形のゼロクロス点が合焦点となる。このクロス信号１２３が電圧可変制御部１１６に入力されて、例えば、サーチ回数を１０回を１単位とすると、サーチ中にクロスが無い場合、１単位終了後にサーチ信号発生器１１５から出力されるオフセットレベルを２〜３Ｖから１．７５〜３．２５ＶにＵＰし、もう１単位、さらに駄目な場合は１．５〜３．５ＶにＵＰするように電圧可変制御を行い、サーチ信号発生器１１５と接続することでフォーカスＯＮが失敗しても、１０回はトライするようにする。このようにして、上記合焦点が上記サーチ印加電圧の中央部にくるようにサーチ電圧のオフセットレベルが調整される。そして、調整後は、電圧可変制御部１１６は調整終了時の出力電圧を保持する。そして調整後はこの保持した出力電圧をサーチ電圧のオフセットレベルとしてサーチ動作が行われる。
また、サーチＩＮ和信号１１８は図１２における波形１３７のような出力を得られる。ここでサーチＩＮ和信号１１８はローパスフィルタ１２１を介し、上記レベル検出器１２２から出力された信号は上記レベル検出器１２０からの信号とともにＡＮＤ回路１２４に入力され、さらにこのＡＮＤ回路１２４からの出力とフォーカスＯＮ指令信号とがＡＮＤ回路１２５に入力され、ＡＮＤ回路１２５からの出力信号によりフォーカスＯＮ回路１２８でフォーカスがＯＮされる。
また、レベル検出器１２２から出力される信号はローパスフィルタ１２６とローパスフィルタ１２７に入力される。ローパスフィルタ１２６は３００Ｈｚのローパスフィルタでフォーカスサーチ直後にフォーカスサーボが確実にかかっているかを確認するものでフォーカスサーボがかかっていない場合は、フォーカスＯＮ回路１２８をリセットする働きがある。ローパスフィルタ１２７は１０Ｈｚのローパスフィルタで通常再生時にフォーカスサーボが安定にかかっているかをチェックするものでディスクの傷等により信号波形が乱れて、安定にフォーカスサーボがかかっていても誤って反応しないように上述のローパスフィルタ１２６よりも１０Ｈｚと低いカットオフ周波数に設定している。ローパスフィルタ１２６，１２７ともに制御の状態によって任意に設定できるものである。上記フォーカスＯＮ回路１２８からの出力信号と上記ローパスフィルタ１２７の出力をＡＮＤ回路１３０にかけてサーボＯＫ信号１３２を得ることができる。また、フォーカスＯＮ回路１２８からの出力はスイッチ１２９によってサーチ信号発生器１１５とサーチ電圧１３１がカットされるため、フォーカスがＯＮになった場合、サーチをＯＦＦにする構成となっている。
また、サーチＩＮ和信号１１８は図１２における波形１３７のような出力を得られる。ここでサーチＩＮ和信号１１８はローパスフィルタ１２１を介し、上記レベル検出器１２２から出力された信号は上記レベル検出器１２０からの信号とともにＡＮＤ回路１２４に入力され、さらにこのＡＮＤ回路１２４からの出力とフォーカスＯＮ指令信号とがＡＮＤ回路１２５に入力され、ＡＮＤ回路１２５からの出力信号によりフォーカスＯＮ回路１２８でフォーカスがＯＮされる。
また、レベル検出器１２２から出力される信号はローパスフィルタ１２６とローパスフィルタ１２７に入力される。ローパスフィルタ１２６は３００Ｈｚのローパスフィルタでフォーカスサーチ直後にフォーカスサーボが確実にかかっているかを確認するものでフォーカスサーボがかかっていない場合は、フォーカスＯＮ回路１２８をリセットする働きがある。ローパスフィルタ１２７は１０Ｈｚのローパスフィルタで通常再生時にフォーカスサーボが安定にかかっているかをチェックするものでディスクの傷等により信号波形が乱れて、安定にフォーカスサーボがかかっていても誤って反応しないように上述のローパスフィルタ１２６よりも１０Ｈｚと低いカットオフ周波数に設定している。ローパスフィルタ１２６，１２７ともに制御の状態によって任意に設定できるものである。上記フォーカスＯＮ回路１２８からの出力信号と上記ローパスフィルタ１２７の出力をＡＮＤ回路１３０にかけてサーボＯＫ信号１３２を得ることができる。また、フォーカスＯＮ回路１２８からの出力はスイッチ１２９によってサーチ信号発生器１１５とサーチ電圧１３１がカットされるため、フォーカスがＯＮになった場合、サーチをＯＦＦにする構成となっている。
なお、フォーカスサーチ時にトラッキングアクチュエータにディザ信号を印加してなめらかに合焦点にフォーカシングすることができる。
図１３（ａ）はこのようにディザ信号を印加するトラッキング制御システムの構成を示すブロック図であり、同図（ｂ）はサーチ時の波形を示したものである。図において、１３８はＡ／Ｄ変換器、１３９は合焦点検出回路、１４０はフォーカス制御回路、１４１は切り換えスイッチ、１４２はスイッチ、１４３，１４４はＤ／Ａ変換器、１４５はフォーカスアクチュエータドライバ、１４６はトラッキングアクチュエータドライバ、１４７はフォーカスアクチュエータ、１４８はトラッキングアクチュエータ、１４９はサーチ波形、１５０はディザ印加区間、１５１はサーチＩＮ差信号である。
図１３（ａ）はこのようにディザ信号を印加するトラッキング制御システムの構成を示すブロック図であり、同図（ｂ）はサーチ時の波形を示したものである。図において、１３８はＡ／Ｄ変換器、１３９は合焦点検出回路、１４０はフォーカス制御回路、１４１は切り換えスイッチ、１４２はスイッチ、１４３，１４４はＤ／Ａ変換器、１４５はフォーカスアクチュエータドライバ、１４６はトラッキングアクチュエータドライバ、１４７はフォーカスアクチュエータ、１４８はトラッキングアクチュエータ、１４９はサーチ波形、１５０はディザ印加区間、１５１はサーチＩＮ差信号である。
まず、アクチュエータを駆動させる場合に、温度差や湿度差によってアクチュエータの初期動作における静止摩擦係数に違いがあることで、フォーカスサーチ時に滑らかに合焦点を合わすことができない。そこで図１３の動作について説明すると上記の静止摩擦係数の違いの影響を除去するために、ディザ信号を入力する。このディザ信号はディザ印加区間１５０のようにサーチ差信号１５１によって合焦点が検出されるまで印加される。このことから静止摩擦がばらついてもサーチ波形１４９に比例した安定なサーチ動作が実現される。合焦点検出回路１３９は図１１における合焦点を検出するための構成を内部に含むものである。ここで上記ディザ信号を加えたサーチ信号はＤ／Ａ変換器１４３を介して、フォーカスアクチュエータドライバ１４５に入力され、フォーカスアクチュエータ１４７を駆動させることで初期動作における静止摩擦係数の影響を除去する事ができる。 なお、上記のようにフォーカスアクチュエータ１４７に上記ディザ信号を与えなくてもトラッキングアクチュエータ１４８にディザ信号を加えることで同様に静止摩擦係数の影響を除去する事ができる。
実施の形態５．
本実施の形態は、図１に全体構成を示した光ディスク装置におけるステッピングモータの送り制御部に関するものである。
図１４は実施の形態５である光ヘッド（光ピックアップ）をステッピングモータで移動させる粗動機構におけるステッピングモータの励磁方向を示した図である。ここでは、１−２相励磁と２相励磁が選択される。なお、図中の表においてＨはＨｉｇｈ、ＬはＬｏｗ、ＦはＦｏｒｗａｒｄ、ＲはＲｅｖｅｒｓｅ、ＳはＳｔｏｐ、×はＤｏｎ’ｔ ｃａｒｅ、Ｈ１Ｆ，Ｈ２Ｆ，Ｈ１Ｒ，Ｈ２Ｒは励磁方向、ＩＮ１，ＩＮ２，ＩＮ３，ＩＮ４は入力電流の値を示す。
従来のステッピングモータ駆動においては励磁方向は図１４に示すＨ１ＦとＨ２ＦとＨ１ＲとＨ２Ｒの４方向でしか設定できなかった。しかし、例えば、Ｈ１ＦとＨ２Ｆの位置のコイルの両方に電流を流すと励磁方向は丸数字１を示す。同様にＨ２ＦとＨ１Ｒの位置のコイルに電流を流すと励磁方向は丸数字２を示す。このことから、となりあったステッピングコイルに同時に電流を流すことで励磁方向の分解能は従来のステッピングモータの送りと比較して倍になることがわかる。また、従来のステッピングモータの送りに用いるスッテピング送りネジのピッチを１ピッチ１００μｍとした場合、図１４における励磁方向丸数字１，２，３，４を得ることで送りピッチの分解能が倍に上がり従来と比較して、５０μｍピッチでの制御が可能となる。
以上のようにステッピングモータを駆動するために、トラッキング制御回路に、ステッピングモータ駆動用のパターンテーブルを用意しておく。すなわち、この駆動用パターンテーブルは、図１４（ａ）及び（ｂ）に示したように、ステッピングモータの励磁方向に対応したＤＳＰ演算部からステッピングモータへの出力（図１４のＩＮ１〜ＩＮ４に対応。）の関係を示すものであり、ステッピングモータの励磁方向に対する送り分配能を向上させるための出力信号の固定パルスパターンからなるテーブルである。そして、図１に示すＤＳＰ演算部３６はこのテーブルを参照することにより、例えば直接４本の制御ライン（ｃ）を出力し、ステッピングモータドライバ２０に送り、ステッピングモータを制御する。
なお、本実施の形態においては、駆動用パターンテーブルはステッピングモータの励磁方向に対する送り分配能を向上させるための出力信号の固定パルスパターンとして説明したが、この固定パルスパターンによりパルス幅変調したパターンとしてもよい。
本実施の形態は、図１に全体構成を示した光ディスク装置におけるステッピングモータの送り制御部に関するものである。
図１４は実施の形態５である光ヘッド（光ピックアップ）をステッピングモータで移動させる粗動機構におけるステッピングモータの励磁方向を示した図である。ここでは、１−２相励磁と２相励磁が選択される。なお、図中の表においてＨはＨｉｇｈ、ＬはＬｏｗ、ＦはＦｏｒｗａｒｄ、ＲはＲｅｖｅｒｓｅ、ＳはＳｔｏｐ、×はＤｏｎ’ｔ ｃａｒｅ、Ｈ１Ｆ，Ｈ２Ｆ，Ｈ１Ｒ，Ｈ２Ｒは励磁方向、ＩＮ１，ＩＮ２，ＩＮ３，ＩＮ４は入力電流の値を示す。
従来のステッピングモータ駆動においては励磁方向は図１４に示すＨ１ＦとＨ２ＦとＨ１ＲとＨ２Ｒの４方向でしか設定できなかった。しかし、例えば、Ｈ１ＦとＨ２Ｆの位置のコイルの両方に電流を流すと励磁方向は丸数字１を示す。同様にＨ２ＦとＨ１Ｒの位置のコイルに電流を流すと励磁方向は丸数字２を示す。このことから、となりあったステッピングコイルに同時に電流を流すことで励磁方向の分解能は従来のステッピングモータの送りと比較して倍になることがわかる。また、従来のステッピングモータの送りに用いるスッテピング送りネジのピッチを１ピッチ１００μｍとした場合、図１４における励磁方向丸数字１，２，３，４を得ることで送りピッチの分解能が倍に上がり従来と比較して、５０μｍピッチでの制御が可能となる。
以上のようにステッピングモータを駆動するために、トラッキング制御回路に、ステッピングモータ駆動用のパターンテーブルを用意しておく。すなわち、この駆動用パターンテーブルは、図１４（ａ）及び（ｂ）に示したように、ステッピングモータの励磁方向に対応したＤＳＰ演算部からステッピングモータへの出力（図１４のＩＮ１〜ＩＮ４に対応。）の関係を示すものであり、ステッピングモータの励磁方向に対する送り分配能を向上させるための出力信号の固定パルスパターンからなるテーブルである。そして、図１に示すＤＳＰ演算部３６はこのテーブルを参照することにより、例えば直接４本の制御ライン（ｃ）を出力し、ステッピングモータドライバ２０に送り、ステッピングモータを制御する。
なお、本実施の形態においては、駆動用パターンテーブルはステッピングモータの励磁方向に対する送り分配能を向上させるための出力信号の固定パルスパターンとして説明したが、この固定パルスパターンによりパルス幅変調したパターンとしてもよい。
次に図１５は１−２相駆動方式に遷移領域を設けたときの励磁方向を示した図である。また、図１６は通常の１−２相駆動の場合のメカ共振と遷移領域を含む場合のメカ共振の波形を示した図である。図１５について説明すると、図において１５２，１５３，１５４，１５５，１５６は励磁方向を定めるために必要なコイルの位置方向と電流を流す期間であり、例えば、１５２の場合、励磁方向はＨの方向を示している。１５７，１５８，１５９，１６０はそれぞれ励磁方向切り換え時にスッテッピングモータの送りを滑らかにするための遷移領域を示したものである。図１５において通常の１−２相駆動の場合、ＡからＢ、ＢからＣ、ＣからＤに３回、励磁方向を切り換えた場合、ステッピングモータ駆動のメカの共振から図１６の（ａ）のようにステッピング送り時に振動が発生する。これはステッピングモータの送りを不安定にさせるのみならず、再生時においてはトラッキング動作の追従が間に合わないためにトラックずれの原因となる。そこで図１５において、例えばＡからＢに励磁方向を切り換える場合に遷移領域１５８を設け、遷移領域においてＢからＡの順に瞬間的に電流を流すことで図１６（ｂ）に示すように励磁方向の切り換えにおけるステッピングモータ駆動の振動を抑えることを可能とした。ここでは、一旦、前の状態に戻すが、極めて短い時間であるため、逆に上記の振動に対するブレーキ動作となり、振動が抑制される。
また、図１７はＰＷＭ駆動を用いることで送りピッチの分解能をさらに上げたものについて説明する図である。図において、例えば、Ｈ１Ｆと丸数字１の中間点に励磁方向を定めるにはＨ１Ｆに電流を流すと共に丸数字１に流す電流を断続的なもの、つまり周期的に電流の入り切りにすることでＨ１Ｆと丸数字１の中間に励磁方向を定めることができる。同様に丸数字１とＨ２Ｆ、Ｈ２Ｆと丸数字２、丸数字２とＨ１Ｒ、Ｈ１Ｒと丸数字３、丸数字３とＨ２Ｒ、Ｈ２Ｒと丸数字４、丸数字４とＨ１Ｆそれぞれの中間に励磁方向を設けることで、従来の励磁方向の数の４倍になることがわかる。よって、従来のステッピングモータの送りに用いるスッテピング送りネジのピッチを１ピッチ１００μｍとした場合、図１４におけるステッピングモータの制御を行うと２５μｍピッチでの制御が可能となり、さらに滑らかなステッピングモータ駆動が可能となる。また、ＰＷＭ駆動のＨとＬの電流をかける時間の長さの比を変えることによってさらに分解能を上げることが可能となる。
ここで、本実施の形態におけるディジタル演算部を有するステッピングモータの送り制御部の構成を図１８に示す。
図において１６１はサーボ演算部、１６２はトランジスタ、１６３はダイオード、１６４は低電圧レギュレータ、１６５，１６６はＨブリッジドライバ、１６７はステッピング駆動部を示す。
次に動作について説明する。まず、サーボ演算部１６１から駆動電圧制御信号が出力され、ステッピングモータの通常送りの時はステッピングモータの回転数は低くてもよいため、低電圧レギュレータ１６４とダイオード１６３を用いて低い電圧でＨブリッジドライバ１６５とＨブリッジドライバ１６６を駆動する。シーク時は高い電圧で高回転を維持しないと脱調するため、トランジスタ１６２をＯＮさせ、通常送り時より高い電圧Ｖｃｃで駆動する。このように電圧駆動を切り換えて、それぞれの電圧でＨブリッジドライバ１６５，１６６を駆動させ、ステッピング駆動部１６７の駆動を行う。また、通常再生の時はステッピング駆動による振動が少ない。さらに、１−２相励磁よりも２相励磁の方が高い回転数で駆動できる。図１８においてシーク時の波形および低電圧ＰＷＭ駆動波形、Ｖｃｃ１−２相駆動波形、Ｖｃｃ２相駆動波形のそれぞれのタイミングを示す。図においてステッピングモータの通常送りの時は低電圧ＰＷＭ駆動を行い、電圧を高くして１−２相励磁に切り換える場合は、Ｖｃｃ１−２相駆動を行い、さらに高い２相励磁に切り換えた場合にＶｃｃ２相駆動を行う。このようにステッピングモータの駆動電圧を切り換えることで、通常再生時には低い電圧で駆動し、次の相へ遷移するときにはゆっくりと振動の少ないように動作させ、高速アクセス時においては高い電圧で駆動することによってステッピングモータが脱調しないようにする。
図において１６１はサーボ演算部、１６２はトランジスタ、１６３はダイオード、１６４は低電圧レギュレータ、１６５，１６６はＨブリッジドライバ、１６７はステッピング駆動部を示す。
次に動作について説明する。まず、サーボ演算部１６１から駆動電圧制御信号が出力され、ステッピングモータの通常送りの時はステッピングモータの回転数は低くてもよいため、低電圧レギュレータ１６４とダイオード１６３を用いて低い電圧でＨブリッジドライバ１６５とＨブリッジドライバ１６６を駆動する。シーク時は高い電圧で高回転を維持しないと脱調するため、トランジスタ１６２をＯＮさせ、通常送り時より高い電圧Ｖｃｃで駆動する。このように電圧駆動を切り換えて、それぞれの電圧でＨブリッジドライバ１６５，１６６を駆動させ、ステッピング駆動部１６７の駆動を行う。また、通常再生の時はステッピング駆動による振動が少ない。さらに、１−２相励磁よりも２相励磁の方が高い回転数で駆動できる。図１８においてシーク時の波形および低電圧ＰＷＭ駆動波形、Ｖｃｃ１−２相駆動波形、Ｖｃｃ２相駆動波形のそれぞれのタイミングを示す。図においてステッピングモータの通常送りの時は低電圧ＰＷＭ駆動を行い、電圧を高くして１−２相励磁に切り換える場合は、Ｖｃｃ１−２相駆動を行い、さらに高い２相励磁に切り換えた場合にＶｃｃ２相駆動を行う。このようにステッピングモータの駆動電圧を切り換えることで、通常再生時には低い電圧で駆動し、次の相へ遷移するときにはゆっくりと振動の少ないように動作させ、高速アクセス時においては高い電圧で駆動することによってステッピングモータが脱調しないようにする。
１４は光ディスク、１５はディスクモータ、１６は光ピックアップ、１７はステッピングモータ、１８はディスクモータドライバ、１９はアクチュエータドライバ、２０はステッピングモータドライバ、２１はマトリクスアンプ、２２，２３，２４はフィルタ、２５はコンパレータ、２６はイコライザー、２７はＰＬＬデータ検出器、２８はスイッチ、２９はＡ／Ｄ変換器、３０はレジスタ１、３１はレジスタ２、３２はレジスタ３、３３は両エッジカウンタ、３４はディジタルフィルタ、３５はレジスタ４、３６はＤＳＰ演算部、３７，３８はＤ／Ａ変換器、３９はＰＷＭ変換器、４０はフィルタ、４１はサーボ演算コア部、４２はトラッキングサブルーチン、４３はフォーカスサブルーチン、４４はその他のサブルーチン、４５はＦＧ速度カウンタ、４６はディジタルフィルタ、４７はＰＧ位相カウンタ、４８は減算器、４９，５３，５５はウインドコンパレータ、５０，５１，５２はディジタルフィルタ、５４は切り換えスイッチ、５６，５７，５８はゲイン可変器、６０はＲ−ｃｈ回路、６１はＣＤ−ＤＳＰ回路、６２，６３は切り換えスイッチ、６７はＣＤ／ＤＶＤ共通Ｒ−ｃｈ回路、７１はＡ／Ｄ変換器、７２はゲイン補償器、７３はサーチＩＮ差信号、７４は３次のローパスフィルタ、７５は低域補償フィルタ、７６はゲイン補償２、７７はフォーカスＯＮ／ＯＦＦスイッチ、７８は進み補償フィルタ、７９はフォーカスジャンプパルス発生回路、８０は加算器、８１はサーチ電圧出力、８２は加算器、８３はＤ／Ａ変換器、８４はＡ／Ｄ変換器、８５はゲイン補償器１、８６は３次のローパスフィルタ、８７は低域補償フィルタ、８８はゲイン補償器２、８９はトラッキングＯＮ／ＯＦＦスイッチ、９０は進み補償フィルタ、９１はサンプリング補償器、９２は切り換えスイッチ、９３はＤ／Ａ変換器、９４はレベル検出器、９５はレベル検出器、９６はジャンプ本数指令値、９７は反転回路、９８，９９はフリップフロップ動作ブロック、１００は両エッジカウンタ、１０１はＸ×Ｚ処理ブロック、１０２は確認レジスタ、１０３は判定ブロック、１０４，１０７は立ち上がり検出動作ブロック、１０５はＸn処理ブロック、１０６はタイマー、１０８はパルス幅計測器、１０９はパルス幅発生器、１１０はＡＮＤ回路、１１，１１２はゲイン、１１３はホールド部、１１４はＤ／Ａ変換器、１１５はサーチ信号発生器、１１６は電圧可変制御部、１１７はサーチＩＮ差信号、１１８はサーチＩＮ和信号、１１９，１２１はローパスフィルタ、１２０，１２２はレベル検出器、１２４，１２５，１３０はＡＮＤ回路、１２６はローパスフィルタ、１２７はローパスフィルタ、１２８はフォーカスＯＮ回路、１２９はスイッチ、１３１はサーチ電圧、１３２はサーボＯＫ信号、１３８はＡ／Ｄ変換器、１３９は合焦点検出器、１４０はフォーカス制御回路、１４１は切り換えスイッチ、１４２はスイッチ、１４３，１４４はＤ／Ａ変換器、１４５はフォーカスアクチュエータドライバ、１４７はトラッキングアクチュエータドライバ、１４８はフォーカスアクチュエータ、１５７，１５８，１５９，１６０は遷移領域、１６１はサーボ演算部、１６２はトランジスタ、１６３はダイオード、１６４は低電圧レギュレータ、１６５，１６６はＨブリッジドライバ、１６７はステッピング駆動部。
Claims (2)
- 光ヘッドのファインアクチュエータおよび前記光ヘッドをステッピングモータにて移動させる粗動機構にてトラッキング動作を行うためのディジタル演算部を有するトラッキング制御回路において、
上記ディジタル演算部が、上記ファインアクチュエータを制御するための制御補償フィルタと上記粗動機構を制御するための制御補償フィルタおよび上記ステッピングモータ駆動用の駆動パターンテーブルを有すると共に、上記駆動パターンテーブルは、送り分配能を向上させるための出力信号の固定パルスパターンもしくはパルス幅変調したパターンを含むことを特徴とする光ディスク装置。 - 光ヘッドのファインアクチュエータおよび前記光ヘッドをステッピングモータにて移動させる粗動機構にてトラッキング動作を行うためのディジタル演算部を有するトラッキング制御回路において、
上記ディジタル演算部が、上記ファインアクチュエータを制御するための制御補償フィルタと上記粗動機構を制御するための制御補償フィルタおよび上記ステッピングモータ駆動用の駆動パターンテーブルを有すると共に、信号再生時の上記ステッピングモータ送りに際し、上記駆動パターンを上記粗動機構用の補償フィルタの出力に基づき、インクリメントさせる時に次のパターンを出力後、所定時間後に所定時間だけ１つ前のパターンを出力することを特徴とする光ディスク装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003312378A JP2004047095A (ja) | 2003-09-04 | 2003-09-04 | 光ディスク装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003312378A JP2004047095A (ja) | 2003-09-04 | 2003-09-04 | 光ディスク装置 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18079696A Division JPH1027420A (ja) | 1996-07-10 | 1996-07-10 | 光ディスク装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2004047095A true JP2004047095A (ja) | 2004-02-12 |
Family
ID=31712667
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003312378A Pending JP2004047095A (ja) | 2003-09-04 | 2003-09-04 | 光ディスク装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2004047095A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009004011A (ja) * | 2007-06-20 | 2009-01-08 | Panasonic Corp | 光ディスク装置 |
-
2003
- 2003-09-04 JP JP2003312378A patent/JP2004047095A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009004011A (ja) * | 2007-06-20 | 2009-01-08 | Panasonic Corp | 光ディスク装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5953296A (en) | Optical information recording/reproducing apparatus and method with automatic servo loop adjustment function | |
| JP2693281B2 (ja) | 光ディスク装置のシーク制御方法及びその回路 | |
| US20050276190A1 (en) | Control circuit for optical disk apparatus and method of controlling record/playback of optical disk | |
| JP2947095B2 (ja) | 光ディスク装置及びアクセス制御方法 | |
| KR20030005380A (ko) | 디스크드라이브장치와 정보독출방법 | |
| JP2004047095A (ja) | 光ディスク装置 | |
| JPH1027420A (ja) | 光ディスク装置 | |
| JP4267338B2 (ja) | 光ディスク装置 | |
| WO2007094387A1 (ja) | 周回メモリ、及びディスク装置 | |
| JP4158734B2 (ja) | 光ディスク装置のシーク制御方法及び光ディスク装置 | |
| US6990048B2 (en) | Track jump control apparatus and track jump method | |
| JP4822678B2 (ja) | 光ディスク装置およびそのアクセス制御方法 | |
| KR100533744B1 (ko) | 광디스크 장치에서의 슬레드 모터 제어장치 및 방법 | |
| JPH0572038B2 (ja) | ||
| WO2007086482A1 (ja) | 光ディスク装置、光ディスク装置の制御方法、及び集積回路 | |
| JP2000285477A (ja) | 光記録装置およびトラッククロス信号生成方法 | |
| JPH0438724A (ja) | 光学的情報記録再生装置 | |
| JP4234572B2 (ja) | 光ディスク装置 | |
| KR100680106B1 (ko) | 광 디스크 장치 | |
| US20030133370A1 (en) | Method and reproducing apparatus for performing an actuator jump operation | |
| JP2000082225A (ja) | 光学式ディスク再生装置 | |
| KR100622184B1 (ko) | 광디스크 장치에서의 트랙서치 제어장치 및 방법 | |
| JPH10177727A (ja) | トラッキングエラー信号生成回路 | |
| JP2001167451A (ja) | ディスク装置 | |
| JPH04339324A (ja) | 光ディスクのシーク装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050623 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050628 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20051025 |