JP2004037498A

JP2004037498A - Driving circuit for optoelectronic device, optoelectronic device, electronic apparatus, and method for driving optoelectronic device

Info

Publication number: JP2004037498A
Application number: JP2002190249A
Authority: JP
Inventors: Koji Shimizu; 清水　公司; Akihiko Ito; 伊藤　昭彦
Original assignee: Seiko Epson Corp
Current assignee: Seiko Epson Corp
Priority date: 2002-06-28
Filing date: 2002-06-28
Publication date: 2004-02-05

Abstract

<P>PROBLEM TO BE SOLVED: To provide a driving circuit for an optoelectronic device capable of reducing the display unevenness in a display device. <P>SOLUTION: The driving circuit for the optoelectronic device having a matrix of pixels has a multiplexer having a plurality of multiplexer circuits for supplying a plurality of image signals through a plurality of switching circuits to a plurality of data lines of the matrix and a selection signal supplying means for supplying the selection signals to perform the selection of the image signals supplied to a plurality of the corresponding data lines from the multiplexer circuits in predetermined sequences so as to reduce the display unevenness. <P>COPYRIGHT: (C)2004,JPO

Description

【０００１】
【発明の属する技術分野】
本発明は、電気光学装置の駆動回路、電気光学装置、電子機器及び電気光学装置の駆動方法に関し、特に、表示むらを低減を図る電気光学装置の駆動回路、電気光学装置、電子機器及び電気光学装置の駆動方法に関する。
【０００２】
【従来の技術】
従来より、液晶表示装置等のマトリックス構成のディスプレイ装置が、広く利用されている。そして、電気光学装置であるディスプレイ装置の高品質化も進んでいる。特に、ディスプレイ装置の高精細化が進み、その高精細化に伴い、種々の改良が行われているが、各画素回路を駆動するためのいわゆるドライバ回路の改良も行われている。
【０００３】
その改良の一つに、特開昭６１−１４５５９７号公報に開示の技術がある。その公報に開示された技術によれば、複数のソース信号線を一つの組にして、ソース信号線群を複数の組に分け、各組内のソース信号線を順番に選択する選択信号を供給するように、回路が構成される。そして、組単位で画像信号を供給し、かつ各組に対応するソース信号線をその選択信号によって選択するような構成にすることによって、回路間の接続配線数を少なくするものである。その結果、ディスプレイ装置の高精細化に伴い、画素数が増えても、回路間の接続配線本数が増えることが無い。
【０００４】
このような液晶表示装置においては、走査線によってオンとなった画素電極にソース線からの画像信号を供給することで、各画素を構成する画素電極への画像信号の書き込みが行われる。画素電極に書き込まれた画像信号によって、画素電極と共通電極との間の液晶分子の配列が制御されて、画像表示が行われる。
【０００５】
【発明が解決しようとする課題】
ところで、特開昭６１−１４５５９７号公報の提案では、上述したように、各組内のソース線を順次選択することで、各ソース線に画像信号を供給するようになっている。一旦、ソース線に供給された画像信号は、液晶によって構成される液晶容量に比べて十分に大きな値を有するソース線の配線容量によって保持され、走査線によってオンとなっている水平期間内に、画素電極に書き込まれる。
【０００６】
ところが、ソース線は１水平期間内において順番に選択されるようになっていることから、ソース線毎に、１水平期間内で画像信号が保持されている期間が異なる。このような画素電極への書き込み時間の相違によって、表示むらが生じてしまう。特に、特開昭６１−１４５５９７号公報の提案では、ソース線毎に画素電極への書き込み時間が相違するので、画面上に縦縞の表示むらが現れてしまうという問題点があった。
【０００７】
【課題を解決するための手段】
そこで、本発明は、ディスプレイ装置の表示むらの低減を図ることができる電気光学装置の駆動回路を提供することを目的とする。
【０００８】
本発明の電気光学装置の駆動回路は、画素のマトリックスを有する電気光学装置の駆動回路であって、複数の画像信号を、複数のスイッチ回路を介して、前記マトリックスの複数のデータ線に供給するためのマルチプレクサ回路を複数有するマルチプレクサと、前記マルチプレクサ回路の夫々から対応する前記複数のデータ線に供給される前記画像信号の選択を、表示むらを低減するように予め決められた順番で行う選択信号を供給するための選択信号供給手段とを有する
本発明の電気光学装置は、本発明の駆動回路を有する。
【０００９】
本発明の電子機器は、本発明の駆動回路を有する。
【００１０】
また、本発明の電気光学装置の駆動方法は、画素のマトリックスを有する電気光学装置の駆動方法であって、複数の画像信号を、複数のスイッチ回路を介して、前記マトリックスの複数のデータ線に供給するためのマルチプレクサ回路を複数設け、前記マルチプレクサ回路の夫々から対応する前記複数のデータ線に供給される前記画像信号の選択を、表示むらを低減するように予め決められた順番で行う。
【００１１】
このような構成によれば、ディスプレイ装置の表示むらの低減を図ることができる。
【００１２】
本発明の電気光学装置の駆動回路は、画素のマトリックスを有する電気光学装置の駆動回路であって、複数の画像信号を入力し、該複数の画像信号の中から一つの前記画像信号を選択して出力するセレクタ回路を複数有するセレクタと、前記セレクタ回路毎に対応して設けられ、前記セレクタ回路からの前記画像信号を、複数のスイッチ回路を介して、前記マトリックスの複数のデータ線に供給するためのマルチプレクサ回路を複数有するマルチプレクサと、前記セレクタ回路の夫々から出力される前記画像信号の選択と、前記マルチプレクサ回路の夫々から対応する前記複数のデータ線に供給される前記画像信号の選択とを、表示むらを低減するように予め決められた順番で行う選択信号を供給するための選択信号供給手段とを有する。
【００１３】
本発明の電気光学装置は、本発明の駆動回路を有する。
【００１４】
本発明の電子機器は、本発明の駆動回路を有する。
【００１５】
また、本発明の電気光学装置の駆動方法は、画素のマトリックスを有する電気光学装置の駆動方法であって、複数の画像信号を入力し、選択信号に基づいて、前記複数の画像信号の中から予め決められた複数の画像信号を選択して出力し、出力された前記予め決められた複数の画像信号を、前記選択信号に基づいて、複数のスイッチ回路を介して、表示むらを低減するように予め決められた順番で前記マトリックスの複数のデータ線に供給するようにした。
【００１６】
このような構成によれば、ディスプレイ装置の表示むらの低減を図ることができる電気光学装置を実現することができ、さらに、画像信号の順番を入れ替えることなく、回路間の接続配線数を少なくするための駆動回路を有する電気光学装置を実現することができる。
【００１７】
また、本発明の電気光学装置の駆動回路では、前記予め決められた順番は、同一色の前記画像信号を同じタイミングで選択する順番であることが望ましい。
【００１８】
また、本発明の電気光学装置の駆動回路では、前記予め決められた順番は、同一色の前記画像信号を近いタイミングで選択する順番であることが望ましい。
【００１９】
このような構成によれば、同じ色での色むらを低減することができる。
【００２０】
また、本発明の電気光学装置の駆動回路又は駆動方法では、前記予め決められた順番は、前記マトリックスにおいて、隣同士の前記データ線が近いタイミングで選択される順番であることが望ましい。
【００２１】
また、本発明の電気光学装置の駆動回路又は駆動方法では、前記予め決められた順番は、前記マトリックスにおいて、隣同士の前記データ線の選択順番を逆にすることが望ましい。
【００２２】
このような構成によれば、ソース線間の輝度のばらつきを低減することができる。
【００２３】
また、本発明の電気光学装置の駆動回路では、前記セレクタには、１ライン分の画素数の前記画像信号が入力されることが望ましい。
【００２４】
また、本発明の電気光学装置の駆動回路では、ラッチ回路を有し、該ラッチ回路は、前記セレクタに１ライン分の画素数の前記画像信号を供給することが望ましい。
【００２５】
また、本発明の電気光学装置の駆動方法では、前記複数の画像信号は、１ライン分の画素をラッチするラッチ回路から入力されることが望ましい。
【００２６】
このような構成によれば、入力された画像信号をそのまま利用することができる。
【００２７】
【発明の実施の形態】
以下、図面を参照して本発明の実施の形態を説明する。
【００２８】
（第１の実施の形態）
まず、カラーディスプレイ装置を例として本発明の実施の形態を説明する。
【００２９】
図１に基づき、本実施の形態に係わるディスプレイ装置の構成を説明する。図１は、本実施の形態に係わる電子機器であるディスプレイ装置の構成を示すブロック図である。本実施の形態は、ディスプレイ装置として薄膜トランジスタ（以下、ＴＦＴという）を用いた電気光学装置である液晶表示装置の例である。
【００３０】
１は、ＴＦＴ素子基板であり、映像表示領域である画素部２、マルチプレクサ３及びＹドライバ４を含む。画素部２は、ｎ行ｍ列（ｎ、ｍは整数）の画素を含むマトリックス表示部であり、マトリックス配線のＸ方向にｍ個でＹ方向にｎ個のｍ×ｎの画素マトリックスを形成する。各画素に対応してカラーフィルタが設けられており、カラーディスプレイ装置が構成される。画素部２、マルチプレクサ３及びＹドライバ４は、ＴＦＴ素子基板１上に設けられている。５は、外部駆動回路としてのドライバＩＣである。６は、ＴＦＴ素子基板１及びドライバＩＣ２を制御するタイミング制御回路である。７は、画素部２のＸ方向に設けられたデータ線であるソース線群である。画素部２は、周辺に設けられた駆動回路である、マルチプレクサ部３、Ｙドライバ４、ドライバＩＣ５及びタイミング制御回路６によって駆動される。
【００３１】
画像データＤＡＴＡ、ラッチタイミング信号ＬＰ、シフトレジスタのスタート信号ＳＴ、データクロック信号ＣＬＸ、及び選択信号であるセレクト信号Ｓ１、Ｓ２、Ｓ３が、選択信号供給手段としてのタイミング制御回路６からドライバＩＣ５へ供給される。タイミング制御回路６から、ＴＦＴ回路基板１へは、Ｙドライバのスタート信号ＤＹ、ラインのシフト信号ＣＬＹが供給される。
【００３２】
なお、図１では、後述する図２に示すシフトレジスタ部１１、第１及び第２のラッチ回路１２、１３、セレクタ部１４及びドライバ１５が、ドライバＩＣ５に含まれているが、これらの全てあるいは一部を、ＴＦＴ素子基板１に含まれるようにしてもよい。
【００３３】
以下、カラーディスプレイ装置において、３マルチプレクサ、すなわち３つのセレクト信号を用いた場合の構成例を説明する。
【００３４】
図２は、ＴＦＴ回路基板１とドライバＩＣ５の回路構成を示す図である。１１は、シフトレジスタ部であり、１２は、第１のラッチ回路であり、１３は、第２のラッチ回路であり、１４は、セレクタ部であり、１５は、ドライバ部であり、これらの回路は、ドライバＩＣ５に含まれる。
【００３５】
シフトレジスタ部１１には、クロック信号ＣＬＸとスタート信号ＳＴが入力される。スタート信号ＳＴは、クロック信号ＣＬＸに応じてシフトレジスタ部１１内を順番にシフトしていく。シフトレジスタ部１１の各単位レジスタからの出力信号は、第１のラッチ回路１２の各単位ラッチ回路に入力される。一方、画像信号である画像データＤＡＴＡは、同時に全ての単位ラッチ回路に供給されている。単位レジスタからの出力信号が入力されると、画像データＤＡＴＡは、第１のラッチ回路１２の各単位ラッチ回路に順番にストアされていく。画像データＤＡＴＡは、例えば、６ビットのディジタル信号である。従って、１ライン分、すなわち１水平走査線分のｍ個の画像データが第１のラッチ回路１２にストアされるように構成されている。ここで、画像データＤＡＴＡは、カラー画像データである。第１のラッチ回路１２には、赤（以下、Ｒと略す）、緑（以下、Ｇと略す）、青（以下、Ｂと略す）の順で、すなわち、Ｒ、Ｇ、Ｂ、Ｒ、Ｇ、Ｂ、Ｒ、Ｇ、Ｂ、・・の順番で、１ライン分の画像データがラッチされる。
【００３６】
第２のラッチ回路１３は、第１のラッチ回路１２の画像データＤＡＴＡをそのままラッチする回路である。従って、第２のラッチ回路１３には、１ライン分のデータであるｍ個のデータがラッチされる。
【００３７】
セレクタ部１４は、複数のセレクタ回路１４（１）、１４（２）、・・、１４（ｋ）からなる。１ライン分の画像データＤＡＴＡを、１ライン分のデータの先頭あるいは終端から、連続した３つずつのデータに区切ることによって、すなわちＲＧＢの３つの画像データ毎に分割することによって、複数の組を形成し、各組の３つのデータ、すなわちＲＧＢの画像データが、対応する各セレクタ回路に入力される。具体的には、セレクタ回路１４（１）には、画像データＤＡＴＡの１（Ｒ）、２（Ｇ）、３（Ｂ）が入力され、セレクタ回路１４（２）には、画像データＤＡＴＡの４（Ｒ）、５（Ｇ）、６（Ｂ）が入力され、セレクタ回路１４（ｋ）には、画像データＤＡＴＡのｍ−２（Ｒ）、ｍ−１（Ｇ）、ｍ（Ｂ）が入力される。セレクタ部１４には、タイミング制御回路６から、セレクト信号Ｓ１、Ｓ２、Ｓ３が供給され、各セレクタ回路は、セレクト信号Ｓ１、Ｓ２、Ｓ３に応じて、３つの入力画像データの中から予め決められた１つの画像データを選択して出力信号として、ドライバ部１５の対応するドライバ回路へ供給する。
【００３８】
ドライバ部１５は、複数のドライバ回路１５（１）、１５（２）、・・、１５（ｋ）からなる。セレクト信号Ｓ１はＲに、セレクト信号Ｓ２はＧに、セレクト信号Ｓ３はＢに対応している。従って、各セレクタ回路は、セレクト信号Ｓ１、Ｓ２、Ｓ３に基づいて、同一色の画像データを同じタイミングで選択し、対応するドライバ回路へ画像データを供給する。
【００３９】
例えば、セレクト信号Ｓ１が供給されたときは、セレクタ回路１４（１）からは、画像データＤＡＴＡ１（Ｒ）がドライバ回路１５（１）へ出力され、セレクタ回路１４（２）からは、画像データＤＡＴＡ４（Ｒ）がドライバ回路１５（２）へ出力され、セレクタ回路１４（ｋ）からは、画像データＤＡＴＡｍ−２（Ｒ）がドライバ回路１５（ｋ）へ出力される。各ドライバ回路は、ディジタルアナログ変換器、増幅回路等を含む。
【００４０】
アナログ信号に変換された、各ドライバ回路からの画像信号は、ソース線群７を介して、マルチプレクサ部３の対応するマルチプレクサ回路へ供給される。マルチプレクサ部３は、複数のマルチプレクサ回路３（１）、３（２）、・・、３（ｋ）からなる。各マルチプレクサ回路は、３つのスイッチ回路ＳＷ１、ＳＷ２、ＳＷ３を有する。各ドライバ回路からの供給された画像信号は、対応するマルチプレクサ回路の３つのスイッチ回路ＳＷ１、ＳＷ２、ＳＷ３の一端へ供給される。出力となる、各スイッチ回路の他端は、画素部２のＸ方向のソース線群７の対応するソース線に接続される。マルチプレクサ部３には、タイミング制御回路６から、各スイッチ回路をオン・オフするセレクト信号Ｓ１、Ｓ２、Ｓ３が供給される。マルチプレクサ部３は、セレクト信号Ｓ１、Ｓ２、Ｓ３に応じて、予め決められたスイッチ回路の一つをオンにして、対応するドライバ回路からの画像信号を対応するソース線に供給する。
【００４１】
例えば、Ｒに関するセレクト信号Ｓ１が供給されたときは、マルチプレクサ回路３（１）のスイッチ回路ＳＷ１がオンとなって、画像データＤＡＴＡ１（Ｒ）に対応する画像信号が、ソース線Ｘ１へ出力される。同様に、マルチプレクサ回路３（２）のスイッチ回路ＳＷ１もオンとなって、画像データＤＡＴＡ４（Ｒ）に対応する画像信号が、ソース線Ｘ４へ出力される。同様に、マルチプレクサ回路３（ｎ）のスイッチ回路ＳＷ１もオンとなって、画像データＤＡＴＡｍ−２（Ｒ）に対応する画像信号が、ソース線Ｘｍ−２へ出力される。
【００４２】
また、例えば、Ｇに関するセレクト信号Ｓ２が供給されたときは、マルチプレクサ回路３（１）のスイッチ回路ＳＷ２がオンとなって、画像データＤＡＴＡ２（Ｇ）に対応する画像信号が、ソース線Ｘ２へ出力される。同様に、マルチプレクサ回路３（２）のスイッチ回路ＳＷ２もオンとなって、画像データＤＡＴＡ５（Ｇ）に対応する画像信号が、ソース線Ｘ５へ出力される。同様に、マルチプレクサ回路３（ｋ）のスイッチ回路ＳＷ２もオンとなって、画像データＤＡＴＡｍ−１（Ｇ）に対応する画像信号が、ソース線Ｘｍ−１へ出力される。
【００４３】
さらに、Ｂに関するセレクト信号Ｓ３が供給されたときは、マルチプレクサ回路３（１）のスイッチ回路ＳＷ３がオンとなって、画像データＤＡＴＡ３（Ｂ）に対応する画像信号が、ソース線Ｘ３へ出力される。同様に、マルチプレクサ回路３（２）のスイッチ回路ＳＷ３もオンとなって、画像データＤＡＴＡ６（Ｂ）に対応する画像信号が、ソース線Ｘ６へ出力される。同様に、マルチプレクサ回路３（ｋ）のスイッチ回路ＳＷ３もオンとなって、画像データＤＡＴＡｍ（Ｂ）に対応する画像信号が、ソース線Ｘｍへ出力される。
【００４４】
図４は、タイミング制御回路６がドライバＩＣ５及びＴＦＴ素子基板１へ供給するセレクト信号の供給順番を説明するための図である。制御タイミング制御回路６は、セレクト信号Ｓ１、Ｓ２、Ｓ３を、予め決められた順番で出力する。例えば、図４に示すように、Ｓ１、Ｓ２、Ｓ３、Ｓ１、Ｓ２、Ｓ３、Ｓ１、Ｓ２、Ｓ３、・・の順番であり、これは、Ｒ、Ｇ、Ｂ、Ｒ、Ｇ、Ｂ、Ｒ、Ｇ、Ｂ、・・の順番で、１ライン中の同一色の画像信号を対応する複数のソース線に、同一のタイミング若しくは近いタイミングで供給することになる。
【００４５】
以上のように、各マルチプレクサ回路は、セレクト信号に応じて予め決められたスイッチ回路をオンするように切替えることによって、各ドライバ回路からの画像信号を順次選択して対応するソース線へ出力する。このとき、セレクト信号は、各マルチプレクサ回路の予め決められたスイッチ回路を同時にオンするように切替えるので、各マルチプレクサ回路の出力は、それぞれの対応するソース線に同時に供給される。
【００４６】
なお、図２において、１６は、各画素に対応するＴＦＴであり、１７は、ＴＦＴ１６のドレインに電気的に接続された透明電極と、透光性基板上の透明電極との間に注入された液晶が形成する容量を示す。Ｙドライバ４は、ｎ本のゲート線Ｙ１、Ｙ２、・・、Ｙｎによって、画素部２と接続されている。各ゲート線は、各行の全てのＴＦＴ１６のゲートに接続されている。ゲート線にゲート信号が供給されているときに、対応する行の１ライン分の画像信号が、画素部２へ供給される。
【００４７】
次に図３を用いて、上述した回路構成における信号の状況を説明する。図３は、図２の回路構成のタイミングチャートである。
【００４８】
図３において、ＳＴは、シフトレジスタ１１への動作開始を示すスタート信号のパルスである。ＣＬＸは、データクロック信号のパルスである。ＤＡＴＡは、画像データの信号である。ＬＰは、第１のラッチ回路１２にストアされたデータを第２のラッチ回路１３に転送するラッチタイミング信号のパルスである。Ｓ１、Ｓ２、Ｓ３は、セレクト信号のパルスである。ＹＬ−１とＹＬは、それぞれ、スタート信号ＤＹ及びシフト信号ＣＬＹに基づいてＹドライバ４によって生成されたＬ−１行目とＬ行目のゲート信号である。ここで、Ｌは整数である。
【００４９】
ｎ行の内、Ｌ−１行目のゲート線が選択されると、図３に示すような信号波形のゲート信号ＹＬ−１が対応するゲート線ＹＬ−１に出力される。ゲート信号ＹＬ−１がＨＩＧＨになるので、ＹＬ−１行目のＴＦＴ１６のゲートがオンとなる。このとき、スタート信号ＳＴに続いて、データクロックＣＬＸがシフトレジスタ部１１に入力されるので、シフトレジスタ部１１の出力に応じて、画像データＤＡＴＡ１、２、・・、ｍが、第１のラッチ回路１２に入力されていく。ｍ個の画像データＤＡＴＡが第１のラッチ回路１２にラッチされると、ラッチタイミング信号ＬＰのタイミングで、第１のラッチ回路１２から第２のラッチ回路１３へ画像データが転送される。
【００５０】
第１のラッチ回路１２及び第２のラッチ回路１３には、図３に示すように、Ｒ、Ｇ、Ｂの順に画像データがラッチされている。
【００５１】
一方、ゲート信号ＹＬ−１がゲート線ＹＬ−１に出力されているとき、セレクト信号Ｓ１、Ｓ２、Ｓ３のパルス信号が順次出力される。Ｓ１のパルス信号が出力されているときには、既に第２のラッチ回路１３にラッチされている、各セレクタ回路の１番目に対応するＲの画像データが選択され、かつマルチプレクサの１番目のスイッチＳＷ１がオンとなって、対応するソース線Ｘ１、Ｘ４、・・、Ｘｍ−２にＲの画像信号が同時に供給される。セレクト信号Ｓ１のパルス信号に続いて、セレクト信号Ｓ２が出力される。Ｓ２のパルス信号が出力されているときには、同様に、各セレクタ回路の２番目に対応するＧの画像データが選択され、かつマルチプレクサの２番目のスイッチＳＷ２がオンとなって、対応するソース線Ｘ２、Ｘ５、・・、Ｘｍ−１にＧの画像信号が同時に供給される。セレクト信号Ｓ２のパルス信号に続いて、セレクト信号Ｓ３が出力される。Ｓ３のパルス信号が出力されているときには、同様に、各セレクタ回路の３番目に対応するＢの画像データが選択され、かつマルチプレクサの３番目のスイッチＳＷ３がオンとなって、対応するソース線Ｘ３、Ｘ６、・・、ＸｍにＢの画像信号が同時に供給される。
【００５２】
このように、同色の画像信号が同じタイミングあるいは近いタイミングで出力されるように、ゲート信号ＹＬ−１が、ゲート信号線ＹＬ−１において、ＨＩＧＨである１水平走査期間内に、連続して分けて出力される３つのセレクト信号Ｓ１、Ｓ２、Ｓ３に基づいて、１ラインの画像信号が３回に分けて対応する複数のソース線に供給される。
【００５３】
１水平走査ラインの表示が終了すると、ゲート信号ＹＬが、ゲート信号線ＹＬに出力される。ＹＬ行目においても、ＹＬ−１行目と同じように、セレクト信号Ｓ１、Ｓ２、Ｓ３に基づいて、１水平走査期間内に、同色の画像信号が同じタイミングあるいは近いタイミングで出力されるように、１ラインの画像信号が３回に分けて対応する複数のソース線に供給される。
【００５４】
そして、以下同様に、各行について同様の処理が行なわれることによって、ディスプレイ装置におけるｎ行ｍ列（ｎ、ｍは整数）のマトリックス表示を行うことができる。
【００５５】
以上説明したように、本実施の形態によれば、ディスプレイ装置の表示むらの低減を図ることができる電気光学装置を実現することができ、さらに、画像信号の順番を入れ替えることなく、簡単な回路構成で回路間の接続配線数を少なくするための駆動回路を有する電気光学装置を実現することができる。具体的には、Ｙドライバによって選択されているあるライン上のある画素用のデータを、セレクト信号に基づいて各セレクタ回路は選択して出力し、さらに対応するマルチプレクサ回路は、そのセレクト信号に基づいてその画素用の画像信号を対応するソース線に出力する。
【００５６】
なお、以上の説明では、１ラインの画素データがＲ、Ｇ、Ｂの順番でラッチ回路にラッチされている例であるが、Ｂ、Ｒ、Ｇの順番の画像信号であれば、タイミング制御回路６は、セレクト信号Ｓ１、Ｓ２、Ｓ３を、予め決められた順番で出力する。図５は、その場合において、タイミング制御回路６がドライバＩＣ５及びＴＦＴ素子基板１へ供給するセレクト信号の供給順番の例を説明するための図である。例えば、図５に示すように、Ｓ２、Ｓ３、Ｓ１、Ｓ２、Ｓ３、Ｓ１、Ｓ２、Ｓ３、Ｓ１、・・の順番であり、これは、Ｒ、Ｇ、Ｂ、Ｒ、Ｇ、Ｂ、Ｒ、Ｇ、Ｂ、・・の順番であって、かつ同一ラインにおける同一色の画像信号を同じタイミングあるいは近いタイミングで、対応する複数のソース線に供給することになる。
【００５７】
同様に、１ラインの画素データが、Ｇ、Ｂ、Ｒの順番の画像信号であれば、タイミング制御回路６は、セレクト信号Ｓ１、Ｓ２、Ｓ３を、予め決められた順番で出力する。図６は、その場合において、タイミング制御回路６がドライバＩＣ５及びＴＦＴ素子基板１へ供給するセレクト信号の供給順番の例を説明するための図である。例えば、図６に示すように、Ｓ３、Ｓ１、Ｓ２、Ｓ３、Ｓ１、Ｓ２、Ｓ３、Ｓ１、Ｓ２、・・の順番であり、これは、Ｒ、Ｇ、Ｂ、Ｒ、Ｇ、Ｂ、Ｒ、Ｇ、Ｂ、・・の順番であって、かつ同一ラインにおける同一色の画像信号を同じタイミングあるいは近いタイミングで、対応する複数のソース線に供給することになる。
【００５８】
また、以上の説明では、ラッチ回路の３つの出力を１組とし、マルチプレクサ回路の出力も３つとして説明したが、本発明はこれに限定されることなく、ラッチ回路及びマルチプレクサ回路において、２つの出力あるいは、より多くの出力を１組としてもよい。その場合、セレクト信号の種類は、１組に含まれる出力の数だけ、セレクタ部及びマルチプレクサ部に供給される。
【００５９】
例えば、１ラインの画像データがＲＧＢＲＧＢと並んでいる６本を１ブロックとして、そのブロック内で、ＲＧＢＲＧＢ（Ｓ１、Ｓ３、Ｓ５、Ｓ２、Ｓ４、Ｓ６）と選択していくようにしてもよい。
【００６０】
同様に、例えば、１ラインの画像データがＢＢＧＧＲＲと並んでいる６本を１ブロックとして、そのブロック内で、ＢＢＧＧＲＲ（Ｓ５、Ｓ３、Ｓ１、Ｓ６、Ｓ４、Ｓ２）と選択していくようにしてもよい。
【００６１】
従って、同一色の画像信号が同じタイミングあるいは近いタイミングで、対応する複数のソース線に供給されることになる。
【００６２】
このように、カラーディスプレイ装置の場合は、画像信号と画素の色対応を付ければ、本実施の形態の構成を適用することができる。
【００６３】
さらになお、以上の説明では、セレクト信号は、各ラインでは同じ順番であるが、ディスプレイ装置のカラーフィルタの配置がライン間、すなわち走査線間で異なっているときは、カラーフィルタの配置の順番に合わせた順番で供給するようにすればよい。
【００６４】
（第２の実施の形態）
次に第２の実施の形態について説明する。第１の実施の形態は、カラーディスプレイ装置の例であるが、第２の実施の形態は、モノクロディスプレイ装置の例である。
【００６５】
第２の実施の形態に係るディスプレイ装置の全体の回路構成は、図１と同一である。第２の実施の形態に係るディスプレイ装置は、構成上、画素部２にはカラーフィルタが設けられていない点が、第１の実施の形態と異なる。さらに、第２の実施の形態では、図７に示すように、マルチプレクサ回路において隣り合うソース線がなるべく近いタイミングで選択、あるいは隣同士のソース線の選択順番を逆にするように選択するように、スイッチ回路がデータ線に対して配置されている点が、第１の実施の形態と異なる。モノクロ画像であるため、各画像データは、階調を示すデータである。
【００６６】
ソース線は１水平走査期間内において順番に選択されると、ソース線毎に１水平走査期間内で画像信号が保持されている期間が異なる。このような画素電極への書き込み時間の相違によって表示むらが生じる。
【００６７】
以下、モノクロディスプレイ装置において、３マルチプレクサ、すなわち３つのセレクト信号を用いた場合の構成例を説明する。
【００６８】
本実施の形態の回路構成は、セレクト信号によって、隣同士のデータ線が、なるべく近いタイミングで選択される、すなわち離れたデータ線よりも隣のデータ線は早く選択されるように構成して、このような縦むらの低減を実現する。なお、第１の実施の形態と同じ構成のものは、同一の符号を付し、説明は省略する。
【００６９】
図７は、第２の実施の形態に係るＴＦＴ回路基板１とドライバＩＣ５の回路構成を示す図である。図２に示す第１の実施の形態に係る回路との第１の違いは、上述したように、画像信号がモノクロ画像の信号であることである。さらに、第２の違いは、マルチプレクサ部３の各スイッチ回路と、データ線であるソース線との接続関係が、隣合うソース線がなるべく近いタイミングでスイッチ回路によって選択されるようになっていることである。
【００７０】
具体的には、あるソース線とそのソース線と隣り合うソース線は、あるセレクト信号の次に、あるいはあるセレクト信号の直前に、別のセレクト信号によって、選択されるように、各マルチプレクサ回路内の複数のスイッチ回路は、ソース線に接続されている。そして、マルチプレクサ回路間で隣合う２つのソース線においても、あるセレクト信号によって一方のソース線が選択されると、そのセレクト信号の次のセレクト信号によって他方のソース線が選択されるように、それぞれのスイッチ回路が対応するソース線に接続される。
【００７１】
図７に示すように、各マルチプレクサ回路内の各スイッチ回路は、隣り合う３本のソース線を端から順にオンするように、対応するソース線に接続されている。さらに、マルチプレクサ回路３３（１）の３番目のスイッチ回路によって選択されるソース線Ｘ３の、隣にあるソース線Ｘ４は、マルチプレクサ回路３３（２）の１番目のスイッチ回路に選択されるようになっている。マルチプレクサ回路３３（２）の３番目のスイッチ回路によって選択されるソース線Ｘ６の、隣にあるソース線Ｘ７は、マルチプレクサ回路３３（３）の１番目のスイッチ回路に選択されるようになっている。同様に、マルチプレクサ回路３３（ｋ−１）の３番目のスイッチ回路によって選択されるソース線Ｘｍ−３の、隣にあるソース線Ｘｍ−２は、マルチプレクサ回路３３（ｋ）の１番目のスイッチ回路に選択されるようになっている。
【００７２】
本実施の形態では、セレクト信号Ｓ１、Ｓ２、Ｓ３を、予め決められた順番で出力する。図８は、タイミング制御回路６がドライバＩＣ５及びＴＦＴ素子基板１へ供給するセレクト信号の供給順番を説明するための図である。例えば、図８に示すように、Ｓ１、Ｓ２、Ｓ３、Ｓ３、Ｓ２、Ｓ１、Ｓ１、Ｓ２、Ｓ３、・・の順番である。これによって、１ライン中において、隣り合うソース線はなるべく近いタイミングで選択される。
【００７３】
従って、ソース線間で輝度のバラツキが低減され、いわゆる縦むらが生じなくなる。
【００７４】
なお、１ライン中の先頭の画素を選択するセレクト信号がＳ３であれば、例えば、図９に示すように、Ｓ３、Ｓ２、Ｓ１、Ｓ１、Ｓ２、Ｓ３、Ｓ３、Ｓ２、Ｓ１、・・の順番である。図９は、その場合において、タイミング制御回路６がドライバＩＣ５及びＴＦＴ素子基板１へ供給するセレクト信号の供給順番の例を説明するための図である。
【００７５】
さらに、各セレクタ回路及び各マルチプレクサが、例えば、６つの画像信号を１組にしている場合は、図１０に示すように、Ｓ１、Ｓ２、Ｓ３、Ｓ４、Ｓ５、Ｓ６、Ｓ６、Ｓ５、Ｓ４、Ｓ３、Ｓ２、Ｓ１、Ｓ１、Ｓ２、Ｓ３、・・の順番である。これによって、１ライン中において、隣り合うソース線はなるべく近いタイミングで選択される。図１０は、その場合において、タイミング制御回路６がドライバＩＣ５及びＴＦＴ素子基板１へ供給するセレクト信号の供給順番の例を説明するための図である。
【００７６】
以上説明したように、本実施の形態の回路構成によれば、隣同士のソース線が、セレクト信号によってなるべく近いタイミングで選択、あるいは隣同士のソース線の選択順番を逆にするように選択されるように構成されているので、いわゆる縦むらの低減を実現することができる。
【００７７】
また、以上説明した２つの実施の形態は、液晶表示装置の例であるが、本発明は、マトリックス構成の、有機ＥＬ（エレクトロルミネッセンス）のディスプレイ装置、電気泳動ディスプレイ装置等にも適用することができる。
【００７８】
また、以上説明した駆動回路が適用できる電子機器としては、液晶プロジェクタ、携帯情報端末（ＰＤＡ）、携帯電話、パーソナルコンピュータ、液晶テレビ、ビューファインダ型又はモニタ直視型のビデオテープレコーダ、カーナビゲーション装置、ページャ、電子手帳、電卓、ワードプロセッサ、ワークステーション、テレビ電話、ＰＯＳ端末、タッチパネルを備えた機器等が挙げられる。図１１及び図１２にその例を示す。
【００７９】
図１１は、本発明に係る電子機器の一実施形態である携帯電話機の外観を示す図である。携帯電話機１００は、複数の操作ボタン１０１と、マイク１０２と、スピーカ１０３と、上述した電気光学装置からなる表示部１０４を有する。表示部１０４の駆動回路に、本発明の駆動回路を適用することができる。
【００８０】
図１２は、本発明に係る電子機器の一実施形態であるパーソナルコンピュータの外観を示す図である。パーソナルコンピュータ２００は、キーボードを備えた本体部２０１と、上述した電気光学装置からなる表示部２０２を含むカバー部２０３を有する。表示部２０２の駆動回路に、本発明の駆動回路を適用することができる。
【００８１】
本発明は、上述した実施の形態に限定されるものではなく、本発明の要旨を変えない範囲において、種々の変更、改変等が可能である。
【００８２】
【発明の効果】
以上説明したように、本発明によれば、ディスプレイ装置の表示むらの低減を図ることができる電気光学装置の駆動回路を提供することができる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態に係わるディスプレイ装置の構成を示すブロック図である。
【図２】本発明の第１の実施の形態に係わるＴＦＴ回路基板とドライバＩＣの回路構成を示す図である。
【図３】図２の回路構成のタイミングチャートである。
【図４】本発明の第１の実施の形態に係わるセレクト信号の供給順番を説明するための図である。
【図５】本発明の第１の実施の形態に係わるセレクト信号の供給順番の他の例を説明するための図である。
【図６】本発明の第１の実施の形態に係わるセレクト信号の供給順番のさらに他の例を説明するための図である。
【図７】本発明の第２の実施の形態に係わるＴＦＴ回路基板とドライバＩＣの回路構成を示す図である。
【図８】本発明の第２の実施の形態に係わるセレクト信号の供給順番を説明するための図である。
【図９】本発明の第２の実施の形態に係わるセレクト信号の供給順番の他の例を説明するための図である。
【図１０】本発明の第２の実施の形態に係わるセレクト信号の供給順番のさらに他の例を説明するための図である。
【図１１】本発明に係る電子機器の一実施形態である携帯電話機の外観を示す図である。
【図１２】本発明に係る電子機器の一実施形態であるパーソナルコンピュータの外観を示す図である。
【符号の説明】
１・・・ＴＦＴ素子基板
２・・・画素部
３・・・マルチプレクサ部
４・・・Ｙドライバ部
５・・・ドライバＩＣ
６・・・タイミング制御回路
７・・・ソース線群
１１・・・シフトレジスタ部
１２・・・第１のラッチ回路
１３・・・第２のラッチ回路
１４・・・セレクタ部
１５・・・ドライバ部
１６・・・ＴＦＴ
１７・・・容量[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to a driving circuit of an electro-optical device, an electro-optical device, an electronic device, and a driving method of the electro-optical device, and particularly to a driving circuit of the electro-optical device for reducing display unevenness, the electro-optical device, the electronic device, and the electro-optical device. The present invention relates to a method for driving the device.
[0002]
[Prior art]
Conventionally, a display device having a matrix configuration such as a liquid crystal display device has been widely used. The quality of display devices, which are electro-optical devices, has also been improved. In particular, the display device has been improved in definition, and various improvements have been made in accordance with the increase in definition, and so-called driver circuits for driving each pixel circuit have also been improved.
[0003]
As one of the improvements, there is a technique disclosed in JP-A-61-145597. According to the technique disclosed in that publication, a plurality of source signal lines are combined into one set, a source signal line group is divided into a plurality of sets, and a selection signal for sequentially selecting the source signal lines in each set is supplied. The circuit is configured as follows. The number of connection lines between circuits is reduced by supplying an image signal for each set and selecting a source signal line corresponding to each set by the selection signal. As a result, the number of connection wires between circuits does not increase even if the number of pixels increases with the increase in definition of the display device.
[0004]
In such a liquid crystal display device, by supplying an image signal from a source line to a pixel electrode turned on by a scanning line, an image signal is written to a pixel electrode forming each pixel. The arrangement of liquid crystal molecules between the pixel electrode and the common electrode is controlled by an image signal written to the pixel electrode, and an image is displayed.
[0005]
[Problems to be solved by the invention]
By the way, in the proposal of Japanese Patent Application Laid-Open No. 61-145597, as described above, an image signal is supplied to each source line by sequentially selecting the source lines in each group. The image signal once supplied to the source line is held by the wiring capacitance of the source line having a sufficiently large value as compared with the liquid crystal capacitance formed by liquid crystal, and during a horizontal period in which the scanning line is turned on, It is written to the pixel electrode.
[0006]
However, since the source lines are sequentially selected within one horizontal period, the period during which the image signal is held within one horizontal period differs for each source line. Such a difference in writing time to the pixel electrode causes display unevenness. In particular, in the proposal of Japanese Patent Application Laid-Open No. 61-145597, there is a problem that display time of vertical stripes appears on a screen because a writing time to a pixel electrode differs for each source line.
[0007]
[Means for Solving the Problems]
Accordingly, an object of the present invention is to provide a driving circuit of an electro-optical device which can reduce display unevenness of a display device.
[0008]
A driving circuit for an electro-optical device according to the present invention is a driving circuit for an electro-optical device having a matrix of pixels, and supplies a plurality of image signals to a plurality of data lines of the matrix via a plurality of switch circuits. Having a plurality of multiplexer circuits, and a selection signal for selecting the image signals supplied from the respective multiplexer circuits to the corresponding plurality of data lines in a predetermined order so as to reduce display unevenness. The electro-optical device according to the present invention including the selection signal supply unit for supplying the driving signal includes the driving circuit according to the present invention.
[0009]
The electronic device of the present invention has the drive circuit of the present invention.
[0010]
The driving method of an electro-optical device according to the present invention is a driving method of an electro-optical device having a matrix of pixels, wherein a plurality of image signals are transmitted to a plurality of data lines of the matrix via a plurality of switch circuits. A plurality of multiplexer circuits for supplying the image signals are provided, and the selection of the image signals supplied to the corresponding plurality of data lines from each of the multiplexer circuits is performed in a predetermined order so as to reduce display unevenness.
[0011]
According to such a configuration, display unevenness of the display device can be reduced.
[0012]
The driving circuit of the electro-optical device of the present invention is a driving circuit of an electro-optical device having a matrix of pixels, and inputs a plurality of image signals and selects one of the plurality of image signals. A selector having a plurality of selector circuits for outputting the image signals and supplying the image signals from the selector circuits to a plurality of data lines of the matrix via a plurality of switch circuits. A plurality of multiplexer circuits for selecting the image signal output from each of the selector circuits, and selecting the image signal supplied from each of the multiplexer circuits to a corresponding one of the plurality of data lines. And selection signal supply means for supplying selection signals to be performed in a predetermined order so as to reduce display unevenness.
[0013]
An electro-optical device according to the present invention has the drive circuit according to the present invention.
[0014]
The electronic device of the present invention has the drive circuit of the present invention.
[0015]
Further, the driving method of the electro-optical device of the present invention is a driving method of an electro-optical device having a matrix of pixels, wherein a plurality of image signals are input, and based on a selection signal, the plurality of image signals are selected from the plurality of image signals. A plurality of predetermined image signals are selected and output, and the output plurality of predetermined image signals are reduced through a plurality of switch circuits based on the selection signals to reduce display unevenness. The data is supplied to a plurality of data lines of the matrix in a predetermined order.
[0016]
According to such a configuration, it is possible to realize an electro-optical device capable of reducing display unevenness of the display device, and further reduce the number of connection wires between circuits without changing the order of image signals. Electro-optical device having a driving circuit for the same.
[0017]
In the driving circuit of the electro-optical device according to the aspect of the invention, it is preferable that the predetermined order is an order in which the image signals of the same color are selected at the same timing.
[0018]
In the driving circuit of the electro-optical device according to the aspect of the invention, it is preferable that the predetermined order is an order in which the image signals of the same color are selected at close timing.
[0019]
According to such a configuration, color unevenness in the same color can be reduced.
[0020]
Further, in the driving circuit or the driving method of the electro-optical device according to the present invention, it is preferable that the predetermined order is an order in which the adjacent data lines are selected at a close timing in the matrix.
[0021]
In the driving circuit or the driving method of the electro-optical device according to the aspect of the invention, it is preferable that the predetermined order reverses a selection order of the adjacent data lines in the matrix.
[0022]
According to such a configuration, it is possible to reduce variation in luminance between source lines.
[0023]
Further, in the drive circuit of the electro-optical device according to the present invention, it is preferable that the image signal of the number of pixels for one line is input to the selector.
[0024]
Further, it is preferable that the driving circuit of the electro-optical device according to the present invention includes a latch circuit, and the latch circuit supplies the selector with the image signals of the number of pixels of one line.
[0025]
In the electro-optical device driving method according to the aspect of the invention, it is preferable that the plurality of image signals be input from a latch circuit that latches pixels for one line.
[0026]
According to such a configuration, the input image signal can be used as it is.
[0027]
BEST MODE FOR CARRYING OUT THE INVENTION
Hereinafter, embodiments of the present invention will be described with reference to the drawings.
[0028]
(First Embodiment)
First, an embodiment of the present invention will be described using a color display device as an example.
[0029]
The configuration of the display device according to the present embodiment will be described with reference to FIG. FIG. 1 is a block diagram illustrating a configuration of a display device that is an electronic device according to the present embodiment. This embodiment is an example of a liquid crystal display device which is an electro-optical device using a thin film transistor (hereinafter, referred to as a TFT) as a display device.
[0030]
Reference numeral 1 denotes a TFT element substrate, which includes a pixel unit 2 serving as an image display area, a multiplexer 3, and a Y driver 4. The pixel section 2 is a matrix display section including pixels of n rows and m columns (n and m are integers), and forms m × n pixel matrices in the X direction and n directions in the matrix wiring. . A color filter is provided for each pixel, and a color display device is configured. The pixel section 2, the multiplexer 3, and the Y driver 4 are provided on the TFT element substrate 1. Reference numeral 5 denotes a driver IC as an external drive circuit. Reference numeral 6 denotes a timing control circuit for controlling the TFT element substrate 1 and the driver IC 2. Reference numeral 7 denotes a source line group which is a data line provided in the X direction of the pixel unit 2. The pixel section 2 is driven by a multiplexer section 3, a Y driver 4, a driver IC 5, and a timing control circuit 6, which are drive circuits provided in the periphery.
[0031]
The image data DATA, the latch timing signal LP, the shift register start signal ST, the data clock signal CLX, and the select signals S1, S2, and S3, which are select signals, are supplied to the driver IC 5 from the timing control circuit 6 as select signal supply means. Is done. The start signal DY of the Y driver and the shift signal CLY of the line are supplied from the timing control circuit 6 to the TFT circuit substrate 1.
[0032]
In FIG. 1, the shift register unit 11, the first and second latch circuits 12, 13, the selector unit 14, and the driver 15 shown in FIG. 2, which will be described later, are included in the driver IC 5. A part may be included in the TFT element substrate 1.
[0033]
Hereinafter, a configuration example in the case of using three multiplexers, that is, three select signals in the color display device will be described.
[0034]
FIG. 2 is a diagram showing a circuit configuration of the TFT circuit board 1 and the driver IC 5. Reference numeral 11 denotes a shift register unit, 12 denotes a first latch circuit, 13 denotes a second latch circuit, 14 denotes a selector unit, and 15 denotes a driver unit. Are included in the driver IC 5.
[0035]
The clock signal CLX and the start signal ST are input to the shift register unit 11. The start signal ST sequentially shifts in the shift register unit 11 according to the clock signal CLX. An output signal from each unit register of the shift register unit 11 is input to each unit latch circuit of the first latch circuit 12. On the other hand, image data DATA, which is an image signal, is simultaneously supplied to all unit latch circuits. When the output signal from the unit register is input, the image data DATA is sequentially stored in each unit latch circuit of the first latch circuit 12. The image data DATA is, for example, a 6-bit digital signal. Accordingly, the first latch circuit 12 stores m pieces of image data for one line, that is, one horizontal scanning line. Here, the image data DATA is color image data. The first latch circuit 12 stores red (hereinafter abbreviated as R), green (hereinafter abbreviated as G), and blue (hereinafter abbreviated as B) in that order, that is, R, G, B, R, and G. , B, R, G, B,..., The image data for one line is latched.
[0036]
The second latch circuit 13 is a circuit that latches the image data DATA of the first latch circuit 12 as it is. Therefore, the second latch circuit 13 latches m data, which is data for one line.
[0037]
The selector section 14 includes a plurality of selector circuits 14 (1), 14 (2),..., 14 (k). By dividing one line of image data DATA into three consecutive data from the beginning or end of one line of data, that is, by dividing each set of three RGB image data, a plurality of sets are formed. Each set of three data, that is, RGB image data, is input to the corresponding selector circuit. Specifically, 1 (R), 2 (G), and 3 (B) of the image data DATA are input to the selector circuit 14 (1), and 4 (R) of the image data DATA is input to the selector circuit 14 (2). (R), 5 (G), and 6 (B) are input, and m-2 (R), m-1 (G), and m (B) of the image data DATA are input to the selector circuit 14 (k). Is done. The selector unit 14 is supplied with select signals S1, S2, and S3 from the timing control circuit 6, and each selector circuit is determined in advance from among three pieces of input image data according to the select signals S1, S2, and S3. One of the image data is selected and supplied as an output signal to a corresponding driver circuit of the driver unit 15.
[0038]
The driver unit 15 includes a plurality of driver circuits 15 (1), 15 (2),..., 15 (k). The select signal S1 corresponds to R, the select signal S2 corresponds to G, and the select signal S3 corresponds to B. Therefore, each selector circuit selects the same color image data at the same timing based on the select signals S1, S2, S3, and supplies the image data to the corresponding driver circuit.
[0039]
For example, when the select signal S1 is supplied, the selector circuit 14 (1) outputs the image data DATA1 (R) to the driver circuit 15 (1), and the selector circuit 14 (2) outputs the image data DATA4. (R) is output to the driver circuit 15 (2), and the image data DATAm-2 (R) is output from the selector circuit 14 (k) to the driver circuit 15 (k). Each driver circuit includes a digital-to-analog converter, an amplifier circuit, and the like.
[0040]
The image signal from each driver circuit converted into an analog signal is supplied to the corresponding multiplexer circuit of the multiplexer unit 3 via the source line group 7. The multiplexer unit 3 includes a plurality of multiplexer circuits 3 (1), 3 (2),..., 3 (k). Each multiplexer circuit has three switch circuits SW1, SW2, and SW3. The image signal supplied from each driver circuit is supplied to one end of three switch circuits SW1, SW2, and SW3 of the corresponding multiplexer circuit. The other end of each switch circuit serving as an output is connected to a corresponding source line of the source line group 7 in the X direction of the pixel unit 2. The multiplexer section 3 is supplied with select signals S1, S2, S3 for turning on / off each switch circuit from the timing control circuit 6. The multiplexer unit 3 turns on one of predetermined switch circuits in response to the select signals S1, S2, S3, and supplies an image signal from a corresponding driver circuit to a corresponding source line.
[0041]
For example, when the select signal S1 for R is supplied, the switch circuit SW1 of the multiplexer circuit 3 (1) is turned on, and an image signal corresponding to the image data DATA1 (R) is output to the source line X1. . Similarly, the switch circuit SW1 of the multiplexer circuit 3 (2) is also turned on, and an image signal corresponding to the image data DATA4 (R) is output to the source line X4. Similarly, the switch circuit SW1 of the multiplexer circuit 3 (n) is also turned on, and an image signal corresponding to the image data DATAm-2 (R) is output to the source line Xm-2.
[0042]
Further, for example, when the select signal S2 relating to G is supplied, the switch circuit SW2 of the multiplexer circuit 3 (1) is turned on, and the image signal corresponding to the image data DATA2 (G) is output to the source line X2. Is done. Similarly, the switch circuit SW2 of the multiplexer circuit 3 (2) is also turned on, and an image signal corresponding to the image data DATA5 (G) is output to the source line X5. Similarly, the switch circuit SW2 of the multiplexer circuit 3 (k) is also turned on, and an image signal corresponding to the image data DATAm-1 (G) is output to the source line Xm-1.
[0043]
Further, when the select signal S3 relating to B is supplied, the switch circuit SW3 of the multiplexer circuit 3 (1) is turned on, and an image signal corresponding to the image data DATA3 (B) is output to the source line X3. . Similarly, the switch circuit SW3 of the multiplexer circuit 3 (2) is also turned on, and an image signal corresponding to the image data DATA6 (B) is output to the source line X6. Similarly, the switch circuit SW3 of the multiplexer circuit 3 (k) is also turned on, and an image signal corresponding to the image data DATAm (B) is output to the source line Xm.
[0044]
FIG. 4 is a diagram for explaining the supply order of the select signals supplied from the timing control circuit 6 to the driver IC 5 and the TFT element substrate 1. The control timing control circuit 6 outputs the select signals S1, S2, S3 in a predetermined order. For example, as shown in FIG. 4, the order of S1, S2, S3, S1, S2, S3, S1, S2, S3,... Is R, G, B, R, G, B, R , G, B,..., The same color image signal in one line is supplied to a plurality of corresponding source lines at the same timing or near timing.
[0045]
As described above, each multiplexer circuit switches the predetermined switch circuit in accordance with the select signal so as to be turned on, thereby sequentially selecting the image signal from each driver circuit and outputting the image signal to the corresponding source line. At this time, the select signal switches so as to simultaneously turn on a predetermined switch circuit of each multiplexer circuit, so that the output of each multiplexer circuit is simultaneously supplied to the corresponding source line.
[0046]
In FIG. 2, 16 is a TFT corresponding to each pixel, and 17 is injected between a transparent electrode electrically connected to the drain of the TFT 16 and a transparent electrode on the light-transmitting substrate. Shows the capacity formed by the liquid crystal. The Y driver 4 is connected to the pixel unit 2 by n gate lines Y1, Y2,..., Yn. Each gate line is connected to the gates of all the TFTs 16 in each row. When a gate signal is supplied to the gate line, an image signal for one line in a corresponding row is supplied to the pixel portion 2.
[0047]
Next, the state of signals in the above-described circuit configuration will be described with reference to FIG. FIG. 3 is a timing chart of the circuit configuration of FIG.
[0048]
In FIG. 3, ST is a pulse of a start signal indicating the start of operation of the shift register 11. CLX is a pulse of the data clock signal. DATA is a signal of image data. LP is a pulse of a latch timing signal for transferring data stored in the first latch circuit 12 to the second latch circuit 13. S1, S2, and S3 are pulses of the select signal. YL-1 and YL are gate signals of the L-1 and L-th rows generated by the Y driver 4 based on the start signal DY and the shift signal CLY, respectively. Here, L is an integer.
[0049]
When the gate line in the (L-1) th row is selected from the n rows, a gate signal YL-1 having a signal waveform as shown in FIG. 3 is output to the corresponding gate line YL-1. Since the gate signal YL-1 becomes HIGH, the gate of the TFT 16 in the YL-1 row is turned on. At this time, since the data clock CLX is input to the shift register unit 11 following the start signal ST, the image data DATA1, 2,. It is input to the circuit 12. When the m pieces of image data DATA are latched by the first latch circuit 12, the image data is transferred from the first latch circuit 12 to the second latch circuit 13 at the timing of the latch timing signal LP.
[0050]
As shown in FIG. 3, the first latch circuit 12 and the second latch circuit 13 latch image data in the order of R, G, and B.
[0051]
On the other hand, when the gate signal YL-1 is output to the gate line YL-1, pulse signals of the select signals S1, S2, and S3 are sequentially output. When the pulse signal of S1 is being output, the R image data corresponding to the first of each selector circuit, which has already been latched by the second latch circuit 13, is selected, and the first switch SW1 of the multiplexer is turned on. When turned on, the R image signal is simultaneously supplied to the corresponding source lines X1, X4,..., Xm-2. The select signal S2 is output following the pulse signal of the select signal S1. Similarly, when the pulse signal of S2 is output, the image data of G corresponding to the second of each selector circuit is selected, and the second switch SW2 of the multiplexer is turned on, and the corresponding source line X2 , X5,..., Xm-1 are simultaneously supplied with the G image signal. The select signal S3 is output following the pulse signal of the select signal S2. Similarly, when the pulse signal of S3 is output, the image data of B corresponding to the third of each selector circuit is selected, and the third switch SW3 of the multiplexer is turned on, and the corresponding source line X3 , X6,..., Xm are simultaneously supplied with the B image signal.
[0052]
As described above, the gate signal YL-1 is continuously divided within one HIGH horizontal scanning period on the gate signal line YL-1 so that the same color image signal is output at the same timing or close timing. Based on the three select signals S1, S2, and S3 output as one, the image signal of one line is supplied to the corresponding plurality of source lines in three divided steps.
[0053]
When the display of one horizontal scanning line is completed, the gate signal YL is output to the gate signal line YL. In the YL-th row, similarly to the YL-th row, based on the select signals S1, S2, and S3, image signals of the same color are output at the same timing or near timing within one horizontal scanning period. , One line of an image signal is supplied to a corresponding plurality of source lines in three times.
[0054]
Then, similarly, by performing the same processing for each row, a matrix display of n rows and m columns (n and m are integers) on the display device can be performed.
[0055]
As described above, according to the present embodiment, it is possible to realize an electro-optical device capable of reducing display unevenness of a display device, and furthermore, a simple circuit without changing the order of image signals. With the structure, an electro-optical device having a drive circuit for reducing the number of connection wirings between circuits can be realized. Specifically, each selector circuit selects and outputs data for a certain pixel on a certain line selected by the Y driver based on the select signal, and furthermore, the corresponding multiplexer circuit outputs the data based on the select signal. And outputs an image signal for the pixel to the corresponding source line.
[0056]
In the above description, one line of pixel data is latched in the latch circuit in the order of R, G, and B. However, if the image signal is in the order of B, R, and G, the timing control circuit 6 outputs the select signals S1, S2, S3 in a predetermined order. FIG. 5 is a diagram for explaining an example of the supply order of the select signals supplied from the timing control circuit 6 to the driver IC 5 and the TFT element substrate 1 in that case. For example, as shown in FIG. 5, the order of S2, S3, S1, S2, S3, S1, S2, S3, S1,... Is R, G, B, R, G, B, R , G, B,... And the same color image signal on the same line is supplied to a corresponding plurality of source lines at the same or near timing.
[0057]
Similarly, if the pixel data of one line is an image signal in the order of G, B, and R, the timing control circuit 6 outputs the select signals S1, S2, and S3 in a predetermined order. FIG. 6 is a diagram for explaining an example of the supply order of the select signals supplied from the timing control circuit 6 to the driver IC 5 and the TFT element substrate 1 in that case. For example, as shown in FIG. 6, the order of S3, S1, S2, S3, S1, S2, S3, S1, S2,... Is R, G, B, R, G, B, R , G, B,... And the same color image signal on the same line is supplied to a corresponding plurality of source lines at the same or near timing.
[0058]
Further, in the above description, the three outputs of the latch circuit are described as one set and the output of the multiplexer circuit is also described as three. However, the present invention is not limited to this. Outputs or more outputs may be set as one set. In this case, the types of the select signals are supplied to the selector unit and the multiplexer unit by the number of outputs included in one set.
[0059]
For example, six lines in which one line of image data is arranged in RGBRGB may be regarded as one block, and RGBRGB (S1, S3, S5, S2, S4, S6) may be selected within the block.
[0060]
Similarly, for example, six blocks in which one line of image data are arranged in a line with BBGGR are taken as one block, and BBGGRR (S5, S3, S1, S6, S4, S2) is selected in that block. Is also good.
[0061]
Therefore, image signals of the same color are supplied to a corresponding plurality of source lines at the same or near timing.
[0062]
As described above, in the case of a color display device, the configuration of the present embodiment can be applied by associating the color of an image signal with the color of a pixel.
[0063]
Furthermore, in the above description, the select signals are in the same order on each line, but when the arrangement of the color filters of the display device is different between the lines, that is, between the scanning lines, the select signals are arranged in the order of the color filters. What is necessary is just to supply in the matched order.
[0064]
(Second embodiment)
Next, a second embodiment will be described. The first embodiment is an example of a color display device, while the second embodiment is an example of a monochrome display device.
[0065]
The overall circuit configuration of the display device according to the second embodiment is the same as that of FIG. The display device according to the second embodiment differs from the first embodiment in that the pixel unit 2 is not provided with a color filter due to its configuration. Further, in the second embodiment, as shown in FIG. 7, adjacent source lines are selected at a timing as close as possible in the multiplexer circuit, or are selected so that the order of selecting adjacent source lines is reversed. , And the switch circuit is arranged for the data line, which is different from the first embodiment. Since the image is a monochrome image, each image data is data indicating a gradation.
[0066]
If the source lines are sequentially selected within one horizontal scanning period, the period during which the image signal is held within one horizontal scanning period differs for each source line. Such a difference in writing time to the pixel electrode causes display unevenness.
[0067]
Hereinafter, a configuration example in the case of using three multiplexers, that is, three select signals in the monochrome display device will be described.
[0068]
The circuit configuration of the present embodiment is configured such that adjacent data lines are selected as close as possible by the select signal, that is, the adjacent data line is selected earlier than the distant data line. Such reduction in vertical unevenness is realized. Note that components having the same configuration as the first embodiment are denoted by the same reference numerals, and description thereof is omitted.
[0069]
FIG. 7 is a diagram illustrating a circuit configuration of the TFT circuit board 1 and the driver IC 5 according to the second embodiment. The first difference from the circuit according to the first embodiment shown in FIG. 2 is that the image signal is a monochrome image signal as described above. Further, the second difference is that the connection relationship between each switch circuit of the multiplexer unit 3 and the source line which is a data line is selected by the switch circuit at a timing at which adjacent source lines are as close as possible. It is.
[0070]
Specifically, a certain source line and a source line adjacent to the source line are arranged in each multiplexer circuit so as to be selected by another select signal next to a certain select signal or immediately before a certain select signal. Are connected to the source line. Then, also in the two source lines adjacent between the multiplexer circuits, when one source line is selected by a certain select signal, the other source line is selected by the next select signal of the select signal. Are connected to corresponding source lines.
[0071]
As shown in FIG. 7, each switch circuit in each multiplexer circuit is connected to a corresponding source line such that three adjacent source lines are turned on in order from the end. Further, the source line X4 adjacent to the source line X3 selected by the third switch circuit of the multiplexer circuit 33 (1) is selected by the first switch circuit of the multiplexer circuit 33 (2). ing. The source line X7 adjacent to the source line X6 selected by the third switch circuit of the multiplexer circuit 33 (2) is selected as the first switch circuit of the multiplexer circuit 33 (3). . Similarly, the source line Xm-2 adjacent to the source line Xm-3 selected by the third switch circuit of the multiplexer circuit 33 (k-1) is connected to the first switch circuit of the multiplexer circuit 33 (k). Is to be selected.
[0072]
In the present embodiment, select signals S1, S2, and S3 are output in a predetermined order. FIG. 8 is a diagram for explaining the supply order of the select signals supplied from the timing control circuit 6 to the driver IC 5 and the TFT element substrate 1. For example, as shown in FIG. 8, the order is S1, S2, S3, S3, S2, S1, S1, S2, S3,. As a result, adjacent source lines in one line are selected at timings as close as possible.
[0073]
Therefore, variation in luminance between the source lines is reduced, and so-called vertical unevenness does not occur.
[0074]
If the select signal for selecting the first pixel in one line is S3, for example, as shown in FIG. 9, S3, S2, S1, S1, S2, S3, S3, S2, S1,. It is order. FIG. 9 is a diagram for explaining an example of a supply order of select signals supplied to the driver IC 5 and the TFT element substrate 1 by the timing control circuit 6 in that case.
[0075]
Further, when each selector circuit and each multiplexer constitutes, for example, six image signals as one set, as shown in FIG. 10, S1, S2, S3, S4, S5, S6, S6, S5, S4, S3, S2, S1, S1, S2, S3,... As a result, adjacent source lines in one line are selected at timings as close as possible. FIG. 10 is a diagram for explaining an example of the supply order of the select signals supplied to the driver IC 5 and the TFT element substrate 1 by the timing control circuit 6 in that case.
[0076]
As described above, according to the circuit configuration of the present embodiment, adjacent source lines are selected at the timing as close as possible by the select signal, or selected so as to reverse the selection order of the adjacent source lines. With such a configuration, reduction of so-called vertical unevenness can be realized.
[0077]
Although the above-described two embodiments are examples of a liquid crystal display device, the present invention can be applied to a matrix-structured organic EL (electroluminescence) display device, an electrophoretic display device, and the like. it can.
[0078]
Electronic devices to which the driving circuit described above can be applied include a liquid crystal projector, a personal digital assistant (PDA), a mobile phone, a personal computer, a liquid crystal television, a viewfinder type or a monitor direct view type video tape recorder, a car navigation device, Examples include a pager, an electronic organizer, a calculator, a word processor, a workstation, a videophone, a POS terminal, and a device equipped with a touch panel. 11 and 12 show examples.
[0079]
FIG. 11 is a diagram illustrating an appearance of a mobile phone as an embodiment of the electronic apparatus according to the invention. The mobile phone 100 includes a plurality of operation buttons 101, a microphone 102, a speaker 103, and a display unit 104 including the above-described electro-optical device. The driving circuit of the present invention can be applied to the driving circuit of the display portion 104.
[0080]
FIG. 12 is a diagram illustrating an appearance of a personal computer which is an embodiment of the electronic apparatus according to the invention. The personal computer 200 has a main body 201 provided with a keyboard, and a cover 203 including a display 202 formed of the above-described electro-optical device. The driving circuit of the present invention can be applied to the driving circuit of the display portion 202.
[0081]
The present invention is not limited to the above-described embodiment, and various changes and modifications can be made without departing from the spirit of the present invention.
[0082]
【The invention's effect】
As described above, according to the present invention, it is possible to provide a drive circuit for an electro-optical device capable of reducing display unevenness of a display device.
[Brief description of the drawings]
FIG. 1 is a block diagram showing a configuration of a display device according to a first embodiment of the present invention.
FIG. 2 is a diagram illustrating a circuit configuration of a TFT circuit board and a driver IC according to the first embodiment of the present invention.
FIG. 3 is a timing chart of the circuit configuration of FIG. 2;
FIG. 4 is a diagram for explaining a supply order of select signals according to the first embodiment of the present invention.
FIG. 5 is a diagram for explaining another example of the supply order of the select signals according to the first embodiment of the present invention.
FIG. 6 is a diagram for explaining still another example of the supply order of the select signals according to the first embodiment of the present invention.
FIG. 7 is a diagram showing a circuit configuration of a TFT circuit board and a driver IC according to a second embodiment of the present invention.
FIG. 8 is a diagram for explaining a supply order of select signals according to a second embodiment of the present invention.
FIG. 9 is a diagram for explaining another example of the supply order of the select signals according to the second embodiment of the present invention.
FIG. 10 is a diagram for explaining still another example of the supply order of the select signals according to the second embodiment of the present invention.
FIG. 11 is a diagram illustrating an appearance of a mobile phone as an embodiment of the electronic apparatus according to the invention.
FIG. 12 is a diagram illustrating an appearance of a personal computer which is an embodiment of the electronic apparatus according to the invention.
[Explanation of symbols]
DESCRIPTION OF SYMBOLS 1 ... TFT element substrate 2 ... Pixel part 3 ... Multiplexer part 4 ... Y driver part 5 ... Driver IC
6 timing control circuit 7 source line group 11 shift register unit 12 first latch circuit 13 second latch circuit 14 selector unit 15 driver Part 16: TFT
17 ... Capacity

Claims

A drive circuit of an electro-optical device having a matrix of pixels,
A multiplexer having a plurality of multiplexer circuits for supplying a plurality of image signals to a plurality of data lines of the matrix via a plurality of switch circuits;
Selection signal supply means for supplying a selection signal for performing selection of the image signal supplied to each of the plurality of data lines from each of the multiplexer circuits in a predetermined order so as to reduce display unevenness; A driving circuit for an electro-optical device, comprising:

2. The driving circuit according to claim 1, wherein the predetermined order is an order in which the image signals of the same color are selected at the same timing.

2. The driving circuit according to claim 1, wherein the predetermined order is an order in which the image signals of the same color are selected at close timing.

The driving circuit according to claim 1, wherein the predetermined order is an order in which the adjacent data lines are selected at close timings in the matrix.

2. The driving circuit according to claim 1, wherein the predetermined order reverses a selection order of adjacent data lines in the matrix.

An electro-optical device having the drive circuit according to claim 1.

An electronic device comprising the drive circuit according to claim 1.

A method for driving an electro-optical device having a matrix of pixels,
A plurality of multiplexer circuits for supplying a plurality of image signals to a plurality of data lines of the matrix through a plurality of switch circuits,
A method of driving an electro-optical device, comprising: selecting the image signals supplied from each of the multiplexer circuits to a corresponding one of the plurality of data lines in a predetermined order so as to reduce display unevenness.

The method according to claim 8, wherein the predetermined order is an order in which the image signals of the same color are selected at the same timing.

The method according to claim 8, wherein the predetermined order is an order in which the image signals of the same color are selected at close timing.

9. The driving method for an electro-optical device according to claim 8, wherein the predetermined order is an order in which the adjacent data lines are selected at close timings in the matrix.

9. The method according to claim 8, wherein the predetermined order reverses a selection order of adjacent data lines in the matrix.

A drive circuit of an electro-optical device having a matrix of pixels,
A selector having a plurality of selector circuits for inputting a plurality of image signals and selecting and outputting one image signal from the plurality of image signals,
A multiplexer that is provided corresponding to each of the selector circuits and has a plurality of multiplexer circuits for supplying the image signals from the selector circuits to a plurality of data lines of the matrix via a plurality of switch circuits;
The selection of the image signal output from each of the selector circuits and the selection of the image signal supplied to each of the plurality of data lines from each of the multiplexer circuits are predetermined so as to reduce display unevenness. And a selection signal supply unit for supplying selection signals to be performed in a given order.

14. The driving circuit according to claim 13, wherein the image signals of the number of pixels for one line are input to the selector.

15. The driving circuit according to claim 13, further comprising a latch circuit, wherein the latch circuit supplies the image signal of the number of pixels for one line to the selector. .

16. The driving circuit for an electro-optical device according to claim 13, wherein the predetermined order is an order in which the image signals of the same color are selected at the same timing.

16. The driving circuit for an electro-optical device according to claim 13, wherein the predetermined order is an order in which the image signals of the same color are selected at close timing.

16. The electro-optical device according to claim 13, wherein the predetermined order is an order in which the adjacent data lines are selected at close timing in the matrix. Drive circuit.

16. The driving circuit for an electro-optical device according to claim 13, wherein the predetermined order reverses a selection order of adjacent data lines in the matrix. .

An electro-optical device comprising the drive circuit according to claim 13.

An electronic apparatus having the drive circuit according to claim 13.

A method for driving an electro-optical device having a matrix of pixels,
A plurality of image signals are input, and based on the selection signal, a plurality of predetermined image signals are selected and output from the plurality of image signals,
The plurality of output predetermined image signals are output to the plurality of data lines of the matrix in a predetermined order to reduce display unevenness through a plurality of switch circuits based on the selection signal. A method of driving an electro-optical device, characterized in that the method is to supply.

23. The driving method according to claim 22, wherein the plurality of image signals are input from a latch circuit that latches pixels for one line.

24. The method according to claim 22, wherein the predetermined order is an order in which the image signals of the same color are selected at the same timing.

24. The method according to claim 22, wherein the predetermined order is an order in which the image signals of the same color are selected at close timing.

24. The method of driving an electro-optical device according to claim 22, wherein the predetermined order is an order in which the adjacent data lines are selected at close timing in the matrix.

24. The method of driving an electro-optical device according to claim 22, wherein the predetermined order reverses a selection order of the adjacent data lines in the matrix.