JP2004032396A - 信号干渉防止ユニット及び信号処理装置 - Google Patents

信号干渉防止ユニット及び信号処理装置 Download PDF

Info

Publication number
JP2004032396A
JP2004032396A JP2002186288A JP2002186288A JP2004032396A JP 2004032396 A JP2004032396 A JP 2004032396A JP 2002186288 A JP2002186288 A JP 2002186288A JP 2002186288 A JP2002186288 A JP 2002186288A JP 2004032396 A JP2004032396 A JP 2004032396A
Authority
JP
Japan
Prior art keywords
signal
terminal
switching element
connection terminal
cable
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2002186288A
Other languages
English (en)
Other versions
JP4018941B2 (ja
Inventor
Hironobu Fujita
藤田 浩信
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Orion Electric Co Ltd
Original Assignee
Orion Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Orion Electric Co Ltd filed Critical Orion Electric Co Ltd
Priority to JP2002186288A priority Critical patent/JP4018941B2/ja
Priority to US10/603,717 priority patent/US6922072B2/en
Publication of JP2004032396A publication Critical patent/JP2004032396A/ja
Application granted granted Critical
Publication of JP4018941B2 publication Critical patent/JP4018941B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00Television systems
    • H04N7/10Adaptations for transmission by electrical cable
    • H04N7/102Circuits therefor, e.g. noise reducers, equalisers, amplifiers
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00Details of television systems
    • H04N5/14Picture signal circuitry for video frequency region
    • H04N5/21Circuitry for suppressing or minimising disturbance, e.g. moiré or halo

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Details Of Connecting Devices For Male And Female Coupling (AREA)
  • Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)

Abstract

【課題】信号処理装置の大型化を招くことなく、複数の信号ライン間でのクロストークを防止することである。
【解決手段】信号処理装置にクロストークを防止するための信号干渉防止ユニット10を設ける。信号干渉防止ユニット10を、信号処理装置の外部端子5bに信号ケーブル7の接続端子7bが挿入されたことを検知する接続端子検知手段8と、接続端子検知手段8が接続端子7bを検知したか否かに応じて異なった動作する第一のスイッチング素子2とによって構成する。
接続端子検知手段8が接続端子7bを検知しない場合には、第一のスイッチング素子2が導通状態とされ、信号ライン15bが接地される。これにより、信号ケーブル7が接続されず、信号処理に用いられない信号ライン15bを接地することにより、接地されたラインを特別に設けることなく他の信号ライン15a、16、19間のクロストークを防止することができる。
【選択図】 図1

Description

【0001】
【発明の属する技術分野】
本発明は、信号干渉防止ユニット及び信号処理装置に関する。
【0002】
【従来の技術】
テレビやVTR等の映像や音声を処理する装置では、複数の信号が処理される。そして、これら音声や映像等の信号を処理する信号処理装置には、各種の信号を伝達するための複数の信号ラインが配設されている。
【0003】
そして、これら複数の信号ラインは、装置の限られたスペースに効率良く配置するため、互いに並走して配置されている。そして、信号ラインを互いに並走させて配置すると、これら信号ラインを伝わる信号間のクロストーク(干渉)を引き起こし易くなる。
【0004】
【発明が解決しようとする課題】
ここで、信号ラインに沿って接地されたラインを適当に配置すると、他の信号ラインを伝わる信号による影響を接地されたラインによって遮蔽することができ、信号ライン間のクロストークを防ぐことができる。しかし、接地されたラインを信号ラインに沿って配置することは、そのためのスペースを必要とし、装置の大型化を招くこととなり好ましくない。
【0005】
そこで、本発明は、信号処理装置の大型化を招くことなくクロストークを防止することができる信号干渉防止ユニット、及び信号処理装置を提供することを目的とする。
【0006】
【課題を解決するための手段】
上記課題を解決するため、本発明は、外部端子と該外部端子に接続される信号ラインとを複数備え、信号ケーブルの接続端子を前記外部端子に挿入して信号ケーブルを接続することにより前記信号ラインに信号が入力され及び/又は前記信号ラインより信号を出力する信号処理装置に設けられる信号干渉防止ユニットであって、
前記信号ラインと接地との間に設けられる第一のスイッチング素子と、前記信号ケーブルの接続端子が前記信号処理装置の外部端子に挿入されているか否か検知する接続端子検知手段とを備え、
前記接続端子検知手段が前記信号ケーブルの接続端子を検知しないと、前記第一のスイッチング素子を導通状態として記信号ラインを接地に接続するとともに、
前記接続端子検知手段が前記信号ケーブルの接続端子を検知すると、前記第一のスイッチング素子を非導通状態とすることを特徴とする信号干渉防止ユニットである(請求項1)。
【0007】
この発明の信号干渉防止ユニットによると、この信号干渉防止ユニットが設けられる信号処理装置の外部端子に信号ケーブルの接続端子が挿入されているか否か、即ち信号ケーブルが接続されているか否かを検知する。
【0008】
そして、信号ケーブルの接続端子が外部端子に挿入されていないことを検知すると、第一のスイッチング素子を導通状態として、接続端子が検知されなかった外部端子に接続される信号ラインを接地する。これにより、信号処理を行わない信号ラインを接地することにより、信号処理が行われる他の信号ライン間のクロストークを防止できる。
【0009】
一方、信号干渉防止ユニットが設けられる外部端子に信号ケーブルの接続端子が挿入されていることを検知すると、第一のスイッチング素子を非導通状態とするので、接続端子が検知された信号ラインは信号処理を行うことができる。
【0010】
このように、この発明の信号干渉防止ユニットによると、信号処理に用いられない外部端子を検出し、対応する信号ラインを接地することにより他の信号ライン間のクロストークを防止することができる。これにより、接地されたラインを信号処理装置に特別に設けることなくクロストークを防止することができる。
【0011】
また、前記信号干渉防止ユニットについて、前記第一のスイッチング素子を第一の半導体スイッチング素子とし、該第一の半導体スイッチング素子を、入力端子を前記信号ラインに接続するとともに出力端子を接地に接続し、前記入力端子と出力端子の間が、制御端子に制御電圧が印加される場合に導通状態となるとともに、制御端子に制御電圧が印加されない場合に非導通状態となるように接続し、
一方の端子と他方の端子を有し、一方の端子に前記第一の半導体スイッチング素子に対する制御電圧が印加されるように接続されるとともに、他方の端子が接地に接続される第二のスイッチング素子を設け、
前記第二のスイッチング素子を、前記一方の端子と他方の端子の間が、前記接続端子検知手段が前記信号ケーブルの接続端子を検知すると導通状態とされ、前記接続端子検知手段が前記信号ケーブルの接続端子を検知しないと非導通状態とされるように設け、
前記接続端子検知手段が前記信号ケーブルの接続端子を検知すると、前記第二のスイッチング素子が導通状態とされ前記制御電圧が接地されて前記第一の半導体スイッチング素子が非導通状態とされ、
前記接続端子検知手段が前記信号ケーブルの接続端子を検知しないと、前記第二のスイッチング素子が非導通状態とされ前記第一の半導体スイッチング素子が導通状態とされるように構成することができる(請求項2)。
【0012】
この発明の信号干渉防止ユニットによると、第一のスイッチング素子として半導体スイッチング素子を設けるので、信号干渉防止ユニットをコンパクトに構成することができる。
【0013】
そして、第一の半導体スイッチング素子が導通状態とされるか非導通状態とされるかは、接続端子検知手段による接続端子の検知に応じて第二のスイッチング素子が導通状態とされるか非導通状態とされるかによって制御される。
【0014】
また、前記接続端子検知手段を、前記信号ケーブルの接続端子が前記信号処理装置の外部端子に挿入されているか否かを第一の位置と第二の位置の間で物理的に変位する検出体の位置によって検知するように構成することができ、
前記信号ケーブルの接続端子が信号処理装置の外部端子に挿入されず前記検出体が第一の位置にあると、前記第二のスイッチング素子が非導通状態とされ、
前記信号ケーブルの接続端子が信号処理装置の外部端子に挿入され前記検出体が第二の位置にあると、前記第二のスイッチング素子が導通状態とされるようにすることができる(請求項3)。
【0015】
この発明の信号干渉防止ユニットによると、接続端子検知手段が検出体の物理的な変位によって信号ケーブルの接続端子が挿入されているか否かを検知するので、簡易な機構によって接続端子検知手段を構成することができる。
【0016】
また、以上の信号干渉防止ユニットが設けられた信号処理装置によると(請求項4乃至6)、前述のように信号処理に用いられない外部端子を検知し、その信号ラインを接地して、他の信号ライン間のクロストークを防止することができる。これにより、クロストークを防止するための特別の接地されたラインを設ける必要がなく、信号処理装置をコンパクトにできる。
【0017】
また、上記信号干渉防止ユニットを、前記外部端子及び該外部端子に接続される信号ラインの複数に対して設けられた信号処理装置によると、信号処理に用いられない複数の信号ラインを接地することができる。これにより、より確実にクロストークを防止することができる。
【0018】
【発明の実施の形態】
以下、本発明の実施の形態を図面に基づいて説明する。図1は、本発明にかかる信号干渉防止ユニットを設けた信号処理装置の一例を示す図であり、本発明にかかる信号干渉防止ユニットの回路図を表している。
【0019】
図1に示される信号処理装置は、テレビモニタに映像を映すための映像信号の処理に用いられる。図1に示される信号処理装置には、外部端子5、6、9が設けられている。外部端子5には信号ライン15が接続され、外部端子6には信号ライン16が接続され、外部端子9には信号ライン19が接続されている。
【0020】
図1に示される信号処理装置において、外部端子5は、S信号入力端子でありSビデオ信号が入力される。外部端子5は、Sビデオ信号のうちY信号(輝度信号)が入力される端子5aと、C信号(色信号)が入力される端子5bを備えている。
【0021】
外部端子5aには信号ライン15aが接続され、外部端子5bには信号ライン15bが接続されている。信号ライン15a及び信号ライン15bには、信号処理回路としてY/C処理回路11が接続されている。Y/C処理回路11は、信号ライン15aより入力されるY信号、及び信号ライン15bより入力されるC信号を処理する。
【0022】
そして、信号ケーブル7の先端の接続端子7aを対応する端子5aに挿入し、接続端子7bを対応する端子5bに挿入して信号ケーブル7を接続することにより、信号ケーブル7を送信されたSビデオ信号が外部端子5より入力され、信号ライン15よりY/C処理回路11に入力される。なお、信号ケーブル7には、Y信号を送信するケーブル及びC信号を送信するケーブルからなる複数のケーブルが配設されている。
【0023】
図1に示される外部端子6は、コンポジット信号を入力するためのコンポジット入力端子であり、信号ライン16には、コンポジット信号を処理するための図示されない所要の回路が接続されている。
【0024】
そして、接続端子17aを外部端子6に挿入して信号ケーブル17を接続することにより、信号ケーブル17を送信されたコンポジット信号が外部端子6より入力され信号ライン16を通って処理される。
【0025】
また、図1に示される信号処理装置には、その他の信号を入力するための外部端子9が設けられる。そして、接続端子27aを外部端子9に挿入して信号ケーブル27を接続することにより、信号ケーブル27を送信された信号を信号ライン19より所要の回路に入力して処理することができる。
【0026】
また、図1に示される信号処理装置には、信号干渉防止ユニット10が設けられている。信号干渉防止ユニット10は、第一のスイッチング回路1と接続端子検知手段8と第二のスイッチング素子3を備えている。
【0027】
第一のスイッチング回路1には、第一のスイッチング素子にあたり、また半導体スイッチング素子にあたるトランジスタ2が接続されている。トランジスタ2は、ベース端子2bとエミッタ端子2eとコレクタ端子2cを備えている。
【0028】
トランジスタ2のコレクタ端子2cは、信号ライン15bに接続されている。このトランジスタ2のコレクタ端子は入力端子にあたる。またトランジスタ2のエミッタ端子2eは、接地に接続されている。このトランジスタ2のエミッタ端子2eは出力端子にあたる。
【0029】
また、トランジスタ2のベース端子2bは、制御電圧供給端子20に接続されている。制御電圧供給端子20には、電源Ecが抵抗Rを介して接続されており、トランジスタ2の動作を制御する制御電圧が電源Ecより供給される。トランジスタ2のベース端子2bは、制御電圧が入力される端子であり、制御端子にあたる。
【0030】
電源Ecより出力された制御電圧がトランジスタ2のベース端子2bに印加されると、トランジスタ2のコレクタ端子2cとエミッタ端子2e間が導通状態とされる。これにより、信号ライン15bは、接地に接続されて接地された状態となる。
【0031】
一方、電源Ecより出力された制御電圧がトランジスタ2のベース端子2bに入力されない場合には、トランジスタ2のコレクタ端子2cとエミッタ端子2eの間は非導通状態とされる。従って、信号ライン15bは、接地に接続されず、信号を伝達することができる。
【0032】
第二のスイッチング素子3は、一方の端子3aと他方の端子3bの間が機械的な接点の動作によってオン/オフ(ON/OFF)される通常のスイッチによって構成されている。第二のスイッチング素子3は、一方の端子3aが制御電圧供給端子20に接続され、他方の端子3bが接地に接続されている。
【0033】
そして、スイッチング素子3は、後に説明する接続端子検知手段8による接続端子7bの検知に応じて、オンとオフが切り換えられるようにされている。そして、スイッチング素子3がオンされると、一方の端子3aと他方の端子3bとの間が導通状態となり、制御電圧供給端子20は接地され、トランジスタ2のベース端子2bには制御電圧が入力されない。
【0034】
一方、スイッチング素子3がオフされると、一方の端子3aと他方の端子3bの間が非導通状態となり、制御電圧供給端子20よりトランジスタ2のベース端子2bに制御電圧が入力される。
【0035】
接続端子検知手段8は、外部端子5bに信号ケーブル7の接続端子7bが挿入されたか否かを検知する。この接続端子検知手段8は、特に図示しない検出体を備えており、この検出体の位置に応じて、外部端子5bに接続端子7bが挿入されているか否か検知する。
【0036】
接続端子検知手段8に備わる検出体は、接続端子7bが挿入されていない状態では第一の位置に位置するように位置決めされている。そして、検出体は、外部端子5bに接続端子7bが挿入されると、これに応じて物理的な変位を生じ、第二の位置に変位して第二の位置に位置決めされる。なお、検出体は、接続端子7bが外部端子5bに挿入された後に取り外されると、再度第一の位置に戻る。
【0037】
そして、接続端子検知手段8は、その検出体が第一の位置にある場合には第二のスイッチング素子3をオフさせて端子3aと3bの間を非導通状態とし、検出体が第二の位置にある場合には第二のスイッチング素子3をオンさせて端子3aと3bの間を導通状態とする。
【0038】
以上に説明した信号ケーブル7の接続端子7bが挿入されているか否かに応じて接続端子検知手段8がスイッチング素子3をオン又はオフさせるものに関して、Sビデオ信号入力端子に付設される公知の手段を採用することができる。
【0039】
即ち、信号ケーブルの接続端子が挿入されたことを検知する手段を設け、接続端子が挿入されたか否かに応じてスイッチをオン又はオフさせるものは、従来のS信号入力端子に接続端子が挿入されたことを検知する技術として公知である。
【0040】
本発明にかかる接続端子検知手段8を設け、接続端子検知手段8による接続端子7bの検知に応じて第二のスイッチング素子3をオン又はオフさせる回路を構成するにあたり、上記S信号入力端子に接続端子が挿入されたことを検知する公知の技術を採用することができる。
【0041】
次に、以上に説明した信号処理装置を動作させる例について説明する。図1に示される信号処理装置において、Sビデオ信号を処理する必要がなく、コンポジット信号及び信号ケーブル27により送信される他の信号を処理したい場合には、信号ケーブル17及び信号ケーブル27が信号処理装置に接続され、信号ケーブル7は接続されない。
【0042】
信号ケーブル17及び信号ケーブル27を信号処理装置に接続することにより、コンポジット信号及び信号ケーブル27により送信される他の信号が信号処理装置に入力され、所要の信号処理が行われる。
【0043】
そして、信号ケーブル7は外部端子5に接続されないので、接続端子検知手段8は接続端子7bの挿入を検知せず、第二のスイッチング素子3はオフされた状態となる。
【0044】
これにより、トランジスタ2は、制御電圧供給端子20より制御電圧を印加され、コレクタ端子2cとエミッタ端子2eとの間が導通状態とされる。そして、信号ライン15bはトランジスタ2によって接地に接続され、接地電位とされる。
【0045】
信号ライン15bが接地されることにより、信号が伝送される信号ライン15aと信号ライン16と信号ライン19の間でのクロストークを防ぐことができる。
【0046】
一方、信号処理装置においてSビデオ信号を処理したい場合には、信号ケーブル7を外部端子5に接続する。そして、信号ケーブル7が接続されると、接続端子検知手段8が外部端子7bを検知し、第二のスイッチング素子3がオンされた状態となる。これにより、制御電圧供給端子20は接地に接続され、トランジスタ2に制御電圧が供給されず、トランジスタ2は非導通状態となる。
【0047】
そして、信号ケーブル7の接続端子7aより入力されたY信号は信号ライン15aを通り、接続端子7bより入力されたC信号は信号ライン15bを通ってY/C処理回路11に入力され処理される。
【0048】
このように、信号ケーブル7を信号処理装置に接続した場合には、信号ケーブル7よりSビデオ信号を信号ライン15a、15bに入力し処理することができる。
【0049】
以上に説明したように、本発明の信号処理装置によると、信号ケーブルが接続されず接続端子が挿入されていない外部端子を検知し、この検知された外部端子に接続される信号ラインが接地される。これにより、信号ライン間のクロストークを防ぐための接地されたラインを特別に設けることなく、クロストークを防ぐことができる。
【0050】
なお、以上の説明では、外部端子5bと信号ライン15bの一組に対する一つの信号干渉防止ユニット10を設ける例を挙げたが、その他の外部端子及び該外部端子に対応する信号ラインに信号干渉防止ユニットを設けることができ、外部端子及び対応する信号ラインの複数に対して設けることができる。
【0051】
即ち、外部端子5aと信号ライン15aや、外部端子6及び信号ライン16に対して信号干渉防止ユニット10を設けることができる。
【0052】
そして、複数の外部端子及び信号ラインに対して信号干渉防止ユニット10を設けると、その信号ラインが信号の処理に用いられない場合に、より多くの信号ラインを接地することができ、より確実にクロストークを防止することができる。かかる観点より、より多くの外部端子及び対応する信号ラインに対して信号干渉防止ユニット10を設けることが好ましい。
【0053】
以上の説明では、第二のスイッチング素子3について、一方の端子と他方の端子の間を機械的な接点の動作によってオン/オフさせる通常のスイッチの例を挙げて説明した。
【0054】
第二のスイッチング素子に半導体スイッチング素子を用いることもできる。即ち、第二のスイッチング素子として半導体スイッチング素子を接続する場合、接続端子検知手段8が接続端子を検知すると、半導体スイッチング素子を導通状態とし、制御電圧供給端子20が接地されトランジスタ2を非導通状態とすることができる。一方、接続端子検知手段8が接続端子を検知しない場合には、半導体スイッチング素子を非導通状態とし、トランジスタ2を導通状態にすることができる。
【0055】
また、以上の説明では、トランジスタ2を、NPN型トランジスタの例により説明したが、PNP型トランジスタを用いることもできる。
【0056】
また、第一のスイッチング素子には、トランジスタ以外にも、例えばFET(電界効果トランジスタ)等の半導体スイッチング素子を接続することができる。即ち、第一のスイッチング素子にトランジスタ以外の半導体スイッチング素子を用いる場合でも、制御端子に制御電圧を入力することにより入力端子と出力端子の間を導通状態とし、入力端子に接続される信号ラインを出力端子に接続される接地に接続させることができる。
【0057】
また、第一のスイッチング素子として、半導体スイッチング素子以外に、信号ラインに接続される一方の端子と接地に接続される他方の端子の間を、機械的な接点の動作によってオン/オフさせる通常のスイッチを用いることもできる。
【0058】
即ち、第一のスイッチング素子は、一方の端子と他方の端子の間が非導通状態とされると信号ラインを接地せず、一方の端子と他方の端子の間が導通状態とされると信号ラインを接地に接続するものであればよい。ただし、第一のスイッチング素子として半導体スイッチング素子を用いると、信号干渉防止ユニットをよりコンパクトにできるので好ましい。
【0059】
また、以上の説明では、第二のスイッチング素子を導通状態とすることにより第一のスイッチング素子を非導通状態とし、第二のスイッチング素子を非導通状態とすることにより第一のスイッチング素子を導通状態とする例により説明したが、第二のスイッチング素子を必ずしも設けなくともよい。
【0060】
即ち、第二のスイッチング素子を設けることなく、接続端子検知手段が接続端子を検知すると第一のスイッチング素子を導通状態とし、接続端子検知手段が接続端子を検知しない場合に第一のスイッチング素子を非導通状態にするようにしてもよい。
【0061】
また、以上の説明では信号ケーブルより信号ラインに信号を入力する例を挙げて説明したが、信号ラインより信号ケーブルに信号を出力する場合についても、本発明にかかる信号干渉防止ユニットを設けることができる。
【0062】
即ち、信号ラインを伝送される信号を信号ケーブルに出力する場合であっても、本発明にかかる信号干渉防止ユニットを設けて信号処理に用いられない信号ラインを接地することにより、信号を伝送する信号ライン間のクロストークを防止することができる。
【0063】
さらに、本発明の信号干渉防止ユニットを設けるにあたり、信号処理装置は、信号ケーブルとの間で信号の入力と出力の双方に用いられる信号ラインが設けられるものであってもよい。即ち、信号処理装置は、入力モードでは信号ケーブルより信号ラインに信号が入力されるが、出力モードでは信号ラインより信号ケーブルへ信号を出力するように構成されるものでも構わない。
【0064】
このような信号処理装置であっても、本発明の信号干渉防止ユニットを設けると、信号処理に用いられない信号ラインを接地することにより、信号を伝送する信号ライン間のクロストークを防ぐことができる。
【0065】
また、以上の説明では、Sビデオ信号やコンポジット信号を含む映像信号を処理する装置の例を挙げて説明した。本発明は、映像信号を処理する装置に限られず、複数の外部端子及び信号ラインを備え、複数の信号を処理する全ての装置で実施することができる
【0066】
【発明の効果】
以上説明したように、本発明によると、信号ケーブルが接続されない外部端子を検知することによって信号処理に用いられない信号ラインを接地し、これにより信号処理に用いられる信号ライン間のクロストークを防ぐことができる。
【0067】
これにより、クロストークを防止するための接地されたラインを特別に配設する必要がなく、信号処理装置をコンパクトにすることができる。
【図面の簡単な説明】
【図1】本発明にかかる信号干渉防止ユニットを設けた信号処理装置を示す図である。
【符号の説明】
1   第一のスイッチング回路
2   トランジスタ(第一のスイッチング素子)
2b ベース端子
2c コレクタ端子
2e エミッタ端子
3   第二のスイッチング素子
5    外部端子(S信号入力端子)
5a 外部端子(Y信号入力用)
5b 外部端子(C信号入力用)
6  外部端子(コンポジット入力端子)
7  信号ケーブル
7a 接続端子
7b 接続端子
8  接続端子検知手段
9  その他の外部端子
10  信号干渉防止ユニット
11  Y/C処理回路
15a 信号ライン
15b 信号ライン
16  信号ライン
17  信号ケーブル
17a 接続端子
19  信号ライン
20  制御電圧供給端子
27  信号ケーブル
27a 接続端子

Claims (7)

  1. 外部端子と該外部端子に接続される信号ラインとを複数備え、信号ケーブルの接続端子を前記外部端子に挿入して信号ケーブルを接続することにより前記信号ラインに信号が入力され及び/又は前記信号ラインより信号を出力する信号処理装置に設けられる信号干渉防止ユニットであって、
    前記信号ラインと接地との間に設けられる第一のスイッチング素子と、前記信号ケーブルの接続端子が前記信号処理装置の外部端子に挿入されているか否か検知する接続端子検知手段とを備え、
    前記接続端子検知手段が前記信号ケーブルの接続端子を検知しないと、前記第一のスイッチング素子を導通状態として前記信号ラインを接地に接続するとともに、
    前記接続端子検知手段が前記信号ケーブルの接続端子を検知すると、前記第一のスイッチング素子を非導通状態とすることを特徴とする信号干渉防止ユニット。
  2. 前記第一のスイッチング素子が第一の半導体スイッチング素子であり、該第一の半導体スイッチング素子は、入力端子が前記信号ラインに接続されるとともに出力端子が接地に接続されており、前記入力端子と出力端子の間が、制御端子に制御電圧が印加される場合に導通状態となるとともに、制御端子に制御電圧が印加されない場合に非導通状態となり、
    一方の端子と他方の端子を有し、一方の端子に前記第一の半導体スイッチング素子に対する制御電圧が印加されるように接続されるとともに、他方の端子が接地に接続される第二のスイッチング素子が設けられており、
    前記第二のスイッチング素子は、前記一方の端子と他方の端子の間が、前記接続端子検知手段が前記信号ケーブルの接続端子を検知すると導通状態とされ、前記接続端子検知手段が前記信号ケーブルの接続端子を検知しないと非導通状態とされるように設けられており、
    前記接続端子検知手段が前記信号ケーブルの接続端子を検知すると、前記第二のスイッチング素子が導通状態とされ前記制御電圧が接地されて前記第一の半導体スイッチング素子が非導通状態とされ、
    前記接続端子検知手段が前記信号ケーブルの接続端子を検知しないと、前記第二のスイッチング素子が非導通状態とされ前記第一の半導体スイッチング素子が導通状態とされることを特徴とする請求項1に記載の信号干渉防止ユニット。
  3. 前記接続端子検知手段は、前記信号ケーブルの接続端子が前記信号処理装置の外部端子に挿入されているか否かを第一の位置と第二の位置の間で物理的に変位する検出体の位置によって検知するようにされており、
    前記信号ケーブルの接続端子が信号処理装置の外部端子に挿入されず前記検出体が第一の位置にあると、前記第二のスイッチング素子が非導通状態とされ、
    前記信号ケーブルの接続端子が信号処理装置の外部端子に挿入され前記検出体が第二の位置にあると、前記第二のスイッチング素子が導通状態とされる請求項2に記載の信号干渉防止ユニット。
  4. 外部端子と該外部端子に接続される信号ラインを複数備え、信号ケーブルの接続端子を前記外部端子に挿入して信号ケーブルを接続することにより前記信号ラインに信号が入力され及び/又は前記信号ラインより信号を出力する信号処理装置であって、
    前記信号ラインと接地との間に設けられる第一のスイッチング素子と、前記信号ケーブルの接続端子が前記外部端子に挿入されているか否か検知する接続端子検知手段とを備えた信号干渉防止ユニットが設けられており、
    前記接続端子検知手段が前記信号ケーブルの接続端子を検知しないと、前記第一のスイッチング素子を導通状態として前記信号ラインを接地に接続するとともに、
    前記接続端子検知手段が前記信号ケーブルの接続端子を検知すると、前記第一のスイッチング素子を非導通状態とする信号干渉防止ユニットが設けられた信号処理装置。
  5. 前記第一のスイッチング素子が第一の半導体スイッチング素子であり、該第一の半導体スイッチング素子は、入力端子が前記信号ラインに接続されるとともに出力端子が接地に接続されており、前記入力端子と出力端子の間が、その制御端子に制御電圧が印加される場合に導通状態となるとともに、制御端子に制御電圧が印加されない場合に非導通状態となり、
    前記信号干渉防止ユニットには、一方の端子と他方の端子を有し、一方の端子に前記第一の半導体スイッチング素子に対する制御電圧が印加されるように接続されるとともに、他方の端子が接地に接続される第二のスイッチング素子が設けられており、
    前記第二のスイッチング素子は、前記一方の端子と他方の端子の間が、前記接続端子検知手段が前記信号ケーブルの接続端子を検知すると導通状態とされ、前記接続端子検知手段が前記信号ケーブルの接続端子を検知しないと非導通状態とされるように設けられており、
    前記接続端子検知手段が前記信号ケーブルの接続端子を検知すると、前記第二のスイッチング素子が導通状態とされ前記制御電圧が接地されて第一の半導体スイッチング素子が非導通状態とされ、
    前記接続端子検知手段が前記信号ケーブルの接続端子を検知しないと、前記第二のスイッチング素子が非導通状態とされ前記第一の半導体スイッチング素子が導通状態とされることを特徴とする請求項4に記載の信号処理装置。
  6. 前記接続端子検知手段は、前記信号ケーブルの接続端子が前記信号処理装置の外部端子に挿入されているか否かを第一の位置と第二の位置の間で物理的に変位する検出体の位置によって検知するようにされており、
    前記信号ケーブルの接続端子が前記信号処理装置の外部端子に挿入されず前記検出体が第一の位置にあると、前記第二のスイッチング素子が非導通状態とされ、
    前記信号ケーブルの接続端子が前記信号処理装置の外部端子に挿入され前記検出体が第二の位置にあると、第二のスイッチング素子が導通状態とされる請求項5に記載の信号処理装置。
  7. 前記信号干渉防止ユニットが、前記外部端子及び該外部端子に接続される信号ラインの複数に対して設けられることを特徴とする信号処理装置。
JP2002186288A 2002-06-26 2002-06-26 信号干渉防止ユニット及び信号処理装置 Expired - Lifetime JP4018941B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2002186288A JP4018941B2 (ja) 2002-06-26 2002-06-26 信号干渉防止ユニット及び信号処理装置
US10/603,717 US6922072B2 (en) 2002-06-26 2003-06-26 Signal crosstalk inhibition unit and a signal processing apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002186288A JP4018941B2 (ja) 2002-06-26 2002-06-26 信号干渉防止ユニット及び信号処理装置

Publications (2)

Publication Number Publication Date
JP2004032396A true JP2004032396A (ja) 2004-01-29
JP4018941B2 JP4018941B2 (ja) 2007-12-05

Family

ID=31181678

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002186288A Expired - Lifetime JP4018941B2 (ja) 2002-06-26 2002-06-26 信号干渉防止ユニット及び信号処理装置

Country Status (2)

Country Link
US (1) US6922072B2 (ja)
JP (1) JP4018941B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016522602A (ja) * 2013-04-04 2016-07-28 クゥアルコム・インコーポレイテッドQualcomm Incorporated 絶縁を改良するための信号線の配線およびシールド
KR20190100737A (ko) * 2018-02-21 2019-08-29 (주)이티에스 이차전지셀의 절연저항측정방법

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5321266B2 (ja) * 1972-10-04 1978-07-01
JP2583684B2 (ja) * 1990-11-06 1997-02-19 三菱電機株式会社 プルダウン抵抗コントロール入力回路及び出力回路
US5166561A (en) * 1991-07-25 1992-11-24 Northern Telecom Limited Active intelligent termination
JPH05300056A (ja) 1992-04-21 1993-11-12 Fujitsu General Ltd クロストーク防止回路
JP3271211B2 (ja) 1993-05-31 2002-04-02 ソニー株式会社 スイッチ回路
JPH0856146A (ja) 1994-08-10 1996-02-27 Toshiba Corp 信号入力選択切換回路
JPH08186481A (ja) 1994-12-28 1996-07-16 Matsushita Electric Ind Co Ltd アナログスイッチのクロストーク除去回路
JPH09284663A (ja) 1996-04-11 1997-10-31 Toshiba Corp 信号切換え回路
US5933021A (en) * 1996-06-18 1999-08-03 Sun Microsystems, Inc Noise suppression method and circuits for sensitive circuits
JP2002057417A (ja) 2000-08-09 2002-02-22 Fujitsu Ten Ltd プリント基板、及び集積回路、並びに電子部品

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016522602A (ja) * 2013-04-04 2016-07-28 クゥアルコム・インコーポレイテッドQualcomm Incorporated 絶縁を改良するための信号線の配線およびシールド
KR20190100737A (ko) * 2018-02-21 2019-08-29 (주)이티에스 이차전지셀의 절연저항측정방법
KR102468740B1 (ko) * 2018-02-21 2022-11-18 (주)이티에스 이차전지셀의 절연저항측정방법

Also Published As

Publication number Publication date
JP4018941B2 (ja) 2007-12-05
US20040041645A1 (en) 2004-03-04
US6922072B2 (en) 2005-07-26

Similar Documents

Publication Publication Date Title
JP5265510B2 (ja) デジタル・ビジュアル・インタフェースレシーバ集積回路の電源オンの検出
EP1092194B1 (en) Device for use as stand-alone device and as slave device in a data bus system
JP5688966B2 (ja) 遠隔電子基板に対する有線接続装置
JP4018941B2 (ja) 信号干渉防止ユニット及び信号処理装置
JP5122749B2 (ja) 電子内視鏡装置
KR101803251B1 (ko) 암 커넥터, 이를 갖는 커넥터 모듈 및 이를 갖는 전자 기기
JP2004334823A (ja) 通信線切り替え回路、通信線切り替え方法、情報処理装置及び番組記録装置
JP4183062B2 (ja) ビデオ切換えシステム
WO2006128059A2 (en) Electrical interface extension with isolation function
JPH08190963A (ja) コネクタシステム
JPH11288766A (ja) プラグ挿入検知装置
JP2003173851A (ja) 接続検出用ジャックおよび電気機器
JP2005004399A (ja) シリアルバスへの接続機器
KR200256711Y1 (ko) Av기기의 연결 상태 표시장치
JP2006080816A (ja) テレビジョン受像機
JP2000112591A (ja) 接続ケーブルの非接続に起因する制御システムの誤動作防止方式および方法
JP2002008357A (ja) 電子機器
JPH02156720A (ja) 信号切換装置
JP2001057657A (ja) 信号入出力制御装置
JPH0434599Y2 (ja)
JPH10233055A (ja) 選択装置及び電子機器
JPH0764674A (ja) 情報処理装置用増設ボード
JP2003135456A (ja) 超音波診断装置
JP2000089866A (ja) コンピュータのリーク防止回路
JP2000083259A (ja) 電子機器及び信号出力方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040513

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20040602

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070904

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070921

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100928

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100928

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110928

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120928

Year of fee payment: 5