JP2004022569A5 - - Google Patents

Download PDF

Info

Publication number
JP2004022569A5
JP2004022569A5 JP2002171197A JP2002171197A JP2004022569A5 JP 2004022569 A5 JP2004022569 A5 JP 2004022569A5 JP 2002171197 A JP2002171197 A JP 2002171197A JP 2002171197 A JP2002171197 A JP 2002171197A JP 2004022569 A5 JP2004022569 A5 JP 2004022569A5
Authority
JP
Japan
Prior art keywords
pattern
wiring
signal
wiring pattern
inductance
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2002171197A
Other languages
English (en)
Other versions
JP4136476B2 (ja
JP2004022569A (ja
Filing date
Publication date
Application filed filed Critical
Priority to JP2002171197A priority Critical patent/JP4136476B2/ja
Priority claimed from JP2002171197A external-priority patent/JP4136476B2/ja
Priority to US10/453,766 priority patent/US6940362B2/en
Publication of JP2004022569A publication Critical patent/JP2004022569A/ja
Priority to US11/094,133 priority patent/US7038555B2/en
Publication of JP2004022569A5 publication Critical patent/JP2004022569A5/ja
Application granted granted Critical
Publication of JP4136476B2 publication Critical patent/JP4136476B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Claims (15)

  1. 同期信号で動作する複数のＩＣ間を接続する配線パターンが設けられたプリント配線板において、該配線パターンの少なくとも一部は、インダクタンスパターンと容量性パターンを対として、その対となるパターンが複数個連続して形成されたパターン形状である事を特徴とするプリント配線板。
  2. 前記インダクタンスパターンの形状は折り返し形状である事を特徴とする請求項１に記載のプリント配線板。
  3. 前記インダクタンスパターンの形状はスパイラル形状である事を特徴とする請求項１に記載のプリント配線板。
  4. 前記容量性パターンは、その一部が前記インダクタンスパターンと接続する形状であり、インダクタンスパターンとの接続部分の幅は、インダクタンスパターンの幅以下である事を特徴とする請求項第１に記載のプリント配線板。
  5. 第１のＩＣから第２のＩＣへ第１の信号を伝搬する第１の配線パターンと、該第１のＩＣから該第２のＩＣと同じ機能を有する第３のＩＣへ、該第１の信号と同期した第２の信号を伝搬する第２の配線パターンとを有するプリント配線板において、該第１の配線パターンと該第２の配線パターンの少なくとも配線長の短い一方の配線パターンは、インダクタンスパターンと容量性パターンを対として、その対となるパターンが複数個連続して形成されたパターン形状を有する事を特徴とするプリント配線板。
  6. 前記第１の配線パターンと第２の配線パターンにより伝搬される各信号の伝達時間はほぼ一致している事を特徴とする請求項５に記載のプリント配線板。
  7. 前記第１の配線パターンの特性インピーダンスと、前記第２の配線パターンの特性インピーダンスがほぼ同じ値である事を特徴とする請求項５に記載のプリント配線板。
  8. 前記第１、第２の信号はクロック信号である事を特徴とする請求項５に記載のプリント配線板。
  9. 第１のＩＣから第２のＩＣへバス信号を伝搬する複数の配線パターンからなるバス配線パターンを有するプリント配線板において、該複数の配線パターンの少なくとも一つの配線パターンは、インダクタンスパターンと容量性パターンを対として、その対となるパターンが複数個連続して形成されたパターン形状を有する事を特徴とするプリント配線板。
  10. 第１のＩＣから第２のＩＣへ第１の信号を伝搬する第１の配線パターンと、該第１のＩＣから該第２のＩＣと異なる第４のＩＣへ、該第１の信号と同期した第３の信号を伝搬する第３の配線パターンとを有するプリント配線板において、該第１の配線パターンと該第３の配線パターンの少なくとも一方の配線パターンは、インダクタンスパターンと容量性パターンを対として、その対となるパターンが複数個連続して形成されたパターン形状を有し、該第１の配線パターンと第３の配線パターンにより伝搬される各信号の伝達時間を調整している事を特徴とするプリント配線板。
  11. 第１のＩＣから第２のＩＣへ第１の信号を伝搬する第１の配線パターンと、第５のＩＣから該第２のＩＣへ該第１の信号と同期した第４の信号を伝搬する第４の配線パターンとを有するプリント配線板において、該第１の配線パターンと該第４の配線パターンの少なくとも一方の配線パターンは、インダクタンスパターンと容量性パターンを対として、その対となるパターンが複数個連続して形成されたパターン形状を有し、該第１の配線パターンと第２の配線パターンにより伝搬される各信号の伝達時間を調整している事を特徴とするプリント配線板。
  12. 同期した第１の信号と第２の信号を送信する第１のＩＣと、該第１の信号を受信する第２のＩＣと、該第２の信号を受信する該第２のＩＣと同じ機能を有する第３のＩＣと、該第１信号を伝搬する第１の配線パターンと、該第２信号を伝搬する第２の配線パターンとを有するプリント回路基板において、該第１の配線パターンと該第２の配線パターンの少なくとも配線長の短い一方の配線パターンは、インダクタンスパターンと容量性パターンを対として、その対となるパターンが複数個連続して形成されたパターン形状を有する事を特徴とするプリント回路基板。
  13. バス信号を送信する第１のＩＣと、該バス信号を受信する第２のＩＣと、該バス信号伝搬するバス配線パターンとを有するプリント回路基板において、該バス配線パターンの少なくとも配線長の短い１つの配線パターンは、インダクタンスパターンと容量性パターンを対として、その対となるパターンが複数個連続して形成されたパターン形状を有する事を特徴とするプリント回路基板。
  14. 同期した第１の信号と第２の信号を送信する第１のＩＣと、該第１の信号を受信する第２のＩＣと、該第３の信号を受信する第４のＩＣと、該第１信号を伝搬する第１の配線パターンと、該第３信号を伝搬する第３の配線パターンとを有するプリント回路基板において、該第１の配線パターンと該第３の配線パターンの少なくとも一方の配線パターンは、インダクタンスパターンと容量性パターンを対として、その対となるパターンが複数個連続して形成されたパターン形状を有し、該第１の配線パターンと第３の配線パターンにより伝搬される各信号の伝達時間を調整している事を特徴とするプリント回路基板。
  15. 第１の信号を送信する第１のＩＣと、第１の信号と同期した第４の信号を送信する第５のＩＣと、該第１の信号と第４の信号を受信する第２のＩＣと、該第１信号を伝搬する第１の配線パターンと、該第４信号を伝搬する第４の配線パターンとを有するプリント回路基板において、該第１の配線パターンと該第４の配線パターンの少なくとも一方の配線パターンは、インダクタンスパターンと容量性パターンを対として、その対となるパターンが複数個連続して形成されたパターン形状を有し、該第１の配線パターンと第４の配線パターンにより伝搬される各信号の伝達時間を調整している事を特徴とするプリント回路基板。
JP2002171197A 2002-06-12 2002-06-12 プリント配線板およびプリント回路板 Expired - Fee Related JP4136476B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2002171197A JP4136476B2 (ja) 2002-06-12 2002-06-12 プリント配線板およびプリント回路板
US10/453,766 US6940362B2 (en) 2002-06-12 2003-06-04 Printed wiring board for controlling signal transmission using paired inductance and capacitance
US11/094,133 US7038555B2 (en) 2002-06-12 2005-03-31 Printed wiring board for controlling signal transmission using paired inductance and capacitance

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002171197A JP4136476B2 (ja) 2002-06-12 2002-06-12 プリント配線板およびプリント回路板

Publications (3)

Publication Number Publication Date
JP2004022569A JP2004022569A (ja) 2004-01-22
JP2004022569A5 true JP2004022569A5 (ja) 2005-10-06
JP4136476B2 JP4136476B2 (ja) 2008-08-20

Family

ID=29727796

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002171197A Expired - Fee Related JP4136476B2 (ja) 2002-06-12 2002-06-12 プリント配線板およびプリント回路板

Country Status (2)

Country Link
US (2) US6940362B2 (ja)
JP (1) JP4136476B2 (ja)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050140458A1 (en) * 2002-05-30 2005-06-30 Cytek Corporation Circuit which minimizes cross talk and reflections and method therefor
JP4136476B2 (ja) * 2002-06-12 2008-08-20 キヤノン株式会社 プリント配線板およびプリント回路板
US7405634B2 (en) * 2004-01-30 2008-07-29 Dell Products L.P. Method for altering the delay properties of a transmission line using compensation tabs
US20070222533A1 (en) * 2006-03-24 2007-09-27 Chun-Yu Lai Capacitance-compensated differential circuit line layout structure
TWI380427B (en) * 2007-01-16 2012-12-21 Advanced Semiconductor Eng Substrate and the semiconductor package comprising the same
JP2009054957A (ja) * 2007-08-29 2009-03-12 Toshiba Corp 配線基板、この配線基板の設計方法、および電子装置
KR100891537B1 (ko) 2007-12-13 2009-04-03 주식회사 하이닉스반도체 반도체 패키지용 기판 및 이를 갖는 반도체 패키지
CN101621047B (zh) * 2008-07-04 2012-09-19 鸿富锦精密工业（深圳）有限公司 降低信号线路间远端串扰的架构
TWI420980B (zh) * 2008-07-18 2013-12-21 Hon Hai Prec Ind Co Ltd 降低信號線路間遠端串擾之架構
JP5262444B2 (ja) * 2008-08-27 2013-08-14 ぺんてる株式会社 座標検出装置
JP5106471B2 (ja) * 2009-04-24 2012-12-26 三菱電機株式会社 タッチパネル、およびそれを備えた表示装置
US8274340B2 (en) * 2010-01-26 2012-09-25 Agilent Technologies, Inc. Parallel transmission lines having different path lengths and including different properties for equalizing the path lengths there between
JP6467159B2 (ja) * 2014-07-25 2019-02-06 ローム株式会社 パラレルインタフェースおよび集積回路
CN104576588B (zh) * 2015-01-20 2017-07-28 深圳希格玛和芯微电子有限公司 电器设备及其集成电路回路以及电路连接方法
US20170052907A1 (en) * 2015-08-17 2017-02-23 Oblivion Labs,Inc. Synchronized hardware-based security for a communication system
JP2018198844A (ja) * 2017-05-29 2018-12-20 株式会社三共 遊技機
JP6735713B2 (ja) * 2017-07-25 2020-08-05 株式会社三共 遊技機
JP2019025263A (ja) * 2017-08-04 2019-02-21 株式会社三共 遊技機
JP2019037518A (ja) * 2017-08-25 2019-03-14 株式会社三共 遊技機
JP6810070B2 (ja) * 2018-01-25 2021-01-06 株式会社三共 遊技機
JP2019154899A (ja) * 2018-03-15 2019-09-19 株式会社三共 遊技機
JP7114305B2 (ja) * 2018-04-11 2022-08-08 株式会社三共 遊技機

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0878940A (ja) * 1994-09-01 1996-03-22 Hitachi Ltd マイクロストリップ伝送線路基板およびその製造方法とそれを用いた回路モジュール
JP3513333B2 (ja) * 1995-09-29 2004-03-31 キヤノン株式会社 多層プリント配線板およびそれを実装する電子機器
JP3698896B2 (ja) * 1998-07-29 2005-09-21 株式会社日立製作所 給電系インピーダンス低減方法および回路基板ならびに電子機器
US20020025722A1 (en) * 2000-08-04 2002-02-28 Hideho Inagawa Shielded cable with connector
JP4136476B2 (ja) * 2002-06-12 2008-08-20 キヤノン株式会社 プリント配線板およびプリント回路板

Similar Documents

Publication Publication Date Title
JP2004022569A5 (ja)
US7038555B2 (en) Printed wiring board for controlling signal transmission using paired inductance and capacitance
US8022309B2 (en) Flexible printed circuit board
US8143526B2 (en) Flexible printed circuit board
US8270180B2 (en) Printed circuit board
US20110090028A1 (en) Mictostrip transmission line structure with vertical stubs for reducing far-end crosstalk
WO2007089885A3 (en) Passive impedance equalization of high speed serial links
ATE324069T1 (de) Verdrahtungsverfahren und gerät für eine ultraschallsonde
WO2002017442A3 (en) Communication connector with inductive compensation
TW200513162A (en) PCB and layout thereof
US7781680B2 (en) Flexible printed circuit board
WO2007050429A3 (en) Array interconnect for improved directivity
US20080053694A1 (en) Guard trace pattern reducing the far-end cross-talk and printed circuit board including the pattern
WO2008014068A3 (en) Partially plated through-holes and achieving high connectivity in multilayer circuit boards using the same
WO2001084575A8 (en) Printed circuit variable impedance transmission line antenna
JP2011055200A5 (ja)
WO2005099202A3 (en) Magnetically differential input
TWI264874B (en) Semiconductor integrated circuit device having clock signal transmission line and wiring method thereof
JP2004281960A (ja) 符号間干渉抑制抵抗を用いた超高速インタフェース
EP1248503A4 (en) MULTILAYER PRINTED CIRCUIT BOARD AND METHOD OF MANUFACTURING THE SAME
Kim et al. TDR/TDT analysis by crosstalk in single and differential meander delay lines for high speed PCB applications
US7804692B2 (en) Method and system for placing multiple loads in a high-speed system
TWI267327B (en) Printed circuit board having improved differential vias
TW200704310A (en) Transmission line layout configuration of printed circuit board
CN102036477B (zh) 印刷电路板组合